KR20230143638A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230143638A
KR20230143638A KR1020220041994A KR20220041994A KR20230143638A KR 20230143638 A KR20230143638 A KR 20230143638A KR 1020220041994 A KR1020220041994 A KR 1020220041994A KR 20220041994 A KR20220041994 A KR 20220041994A KR 20230143638 A KR20230143638 A KR 20230143638A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
disposed
light
units
Prior art date
Application number
KR1020220041994A
Other languages
English (en)
Inventor
이유진
송희림
이철곤
전무경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220041994A priority Critical patent/KR20230143638A/ko
Priority to US18/156,370 priority patent/US20230315224A1/en
Priority to CN202310311882.2A priority patent/CN116896954A/zh
Publication of KR20230143638A publication Critical patent/KR20230143638A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판, 상기 기판 상에 배치되며, 광을 발광하는 복수의 발광부들, 상기 기판 상에 배치되며, 입사되는 광을 감지하는 복수의 광 감지부들, 상기 복수의 발광부들과 상기 복수의 광 감지부들을 구획하는 화소 정의막, 및 상기 화소 정의막 상에 배치되는 터치 전극을 포함하고, 상기 터치 전극에 의해 정의되고, 상기 복수의 광 감지부들이 배치되는 메쉬 홀의 형태는 상기 터치 전극에 의해 정의되고, 상기 복수의 발광부들 중 제1 발광부이 배치되는 메쉬 홀의 형태와 상이하다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 스마트 워치 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다.
최근에는 디스플레이 패널에 화상을 표시하기 위한 화소들과 터치 인식 또는 지문 인식을 위한 광 센서들을 일체화하는 기술에 관한 연구와 개발이 진행되고 있다.
또한, 디스플레이 패널은 터치 입력을 인식하는 터치 부재를 포함할 수 있다. 터치 부재는 복수의 터치 전극들을 이용하여 사용자의 터치 입력 여부를 판단하고, 해당 위치를 터치 입력 좌표로 산출한다.
본 발명이 해결하고자 하는 과제는 터치 전극들에 의해 발광부들로부터 발광된 광이 차단되거나 터치 전극들에 의해 광 센서들에 입사하는 광이 차단되는 것을 방지할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되며, 광을 발광하는 복수의 발광부들, 상기 기판 상에 배치되며, 입사되는 광을 감지하는 복수의 광 감지부들, 상기 복수의 발광부들과 상기 복수의 광 감지부들을 구획하는 화소 정의막, 및 상기 화소 정의막 상에 배치되는 터치 전극을 포함하고, 상기 터치 전극에 의해 정의되고, 상기 복수의 광 감지부들이 배치되는 메쉬 홀의 형태는 상기 터치 전극에 의해 정의되고, 상기 복수의 발광부들 중 제1 발광부이 배치되는 메쉬 홀의 형태와 상이하다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되며, 광을 발광하는 복수의 발광부들, 상기 기판 상에 배치되며, 입사되는 광을 감지하는 복수의 광 감지부들, 상기 복수의 발광부들과 상기 복수의 광 감지부들을 구획하는 화소 정의막, 및 상기 화소 정의막 상에 배치되는 터치 전극을 포함하고, 상기 터치 전극은 제1 방향으로 연장되는 제1 전극 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 전극 라인들, 상기 제1 방향으로부터 기울어진 제1 대각 방향으로 연장되는 제3 전극 라인들, 및 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 연장되는 제4 전극 라인들을 포함한다.
상기 다른 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되며, 광을 발광하는 복수의 발광부들, 상기 기판 상에 배치되며, 입사되는 광을 감지하는 복수의 광 감지부들, 상기 복수의 발광부들과 상기 복수의 광 감지부들을 구획하는 화소 정의막; 및 상기 화소 정의막 상에 배치되며, 일 방향으로 연장된 복수의 제1 센서부들 및 상기 복수의 제1 센서부들을 연결하는 컨택 영역을 포함하고, 상기 복수의 제1 센서부들은 상기 복수의 광 감지부들 중에서 어느 한 광 감지부의 외측에 배치되는 제1 전극 라인 및 상기 제1 전극 라인과 교차하는 제2 전극 라인을 포함하고, 상기 컨택 영역은 상기 제1 전극 라인 및 상기 제2 전극 라인에 배치되지 않는다.
실시예들에 따른 표시 장치에 의하면, 화상을 표시하기 위한 발광부들과 광을 감지하는 광 센서들과 중첩하지 않도록 터치 감지를 위한 터치 전극들을 배치함으로써, 터치 전극들에 의해 발광부들로부터 발광된 광과 광 센서들에 입사하는 광이 차단되는 것을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 지문 감지를 보여주는 예시 도면이다.
도 3은 일 실시예에 따른 표시 패널의 표시층의 개략적인 평면 배치도이다.
도 4는 일 실시예에 따른 표시층의 화소 및 광 센서를 보여주는 회로도이다.
도 5는 일 실시예에 따른 표시 패널의 터치 감지층의 개략적인 평면 배치도이다.
도 6은 일 실시예에 따른 표시층의 화소 및 광 센서와 터치 감지층의 터치 전극들을 보여주는 확대도이다.
도 7은 도 6의 A 영역을 상세히 보여주는 확대도이다.
도 8은 도 7의 I-I'를 따라 절단한 표시 장치의 일 예를 보여주는 단면도이다.
도 9는 도 7의 II-II'를 따라 절단한 표시 장치의 일 예를 보여주는 단면도이다.
도 10은 다른 실시예에 따른 표시층의 화소 및 광 센서와 터치 감지층의 터치 전극들을 보여주는 확대도이다.
도 11은 일 실시예에 따라 도 10의 B 영역을 상세히 보여주는 확대도이다.
도 12는 도 11의 III-III'를 따라 절단한 표시 장치의 일 예를 보여주는 단면도이다.
도 13은 다른 실시예에 따라 도 10의 B 영역을 상세히 보여주는 확대도이다.
도 14는 도 13의 IV-IV'를 따라 절단한 표시 장치의 일 예를 보여주는 단면도이다.
도 15는 또 다른 실시예에 따라 도 10의 B 영역을 상세히 보여주는 확대도이다.
도 16은 또 다른 실시예에 따른 표시층의 화소 및 광 센서와 터치 감지층의 터치 전극들을 보여주는 확대도이다.
도 17은 도 16의 C 영역을 상세히 보여주는 확대도이다.
도 18은 또 다른 실시예에 따른 표시층의 화소 및 광 센서와 터치 감지층의 터치 전극들을 보여주는 확대도이다.
도 19는 도 18의 D 영역을 상세히 보여주는 확대도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되지 않는다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 1에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 표기되어 있다. 제1 방향(DR1)은 평면 상에서 바라볼 때 표시 장치(1)의 일 변과 나란한 방향으로, 예를 들어 표시 장치(1)의 가로 방향일 수 있다. 제2 방향(DR2)은 평면 상에서 바라볼 때 표시 장치(1)의 일 변과 접하는 타 변과 나란한 방향으로, 표시 장치(1)의 세로 방향일 수 있다. 이하에서 설명의 편의를 위해 제1 방향(DR1)의 일 측은 평면도상 우측 방향을, 제1 방향(DR1)의 타 측은 평면도상 좌측 방향을 지칭하고, 제2 방향(DR2)의 일 측은 평면도상 상측 방향을, 제2 방향(DR2)의 타 측은 편면도상 하측 방향을 각각 지칭하는 것으로 한다. 제3 방향(DR3)은 표시 장치(1)의 두께 방향일수 있다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 의미하는 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
다른 정의가 없는 한, 본 명세서에서 제3 방향(DR3)을 기준으로 표현된 “상부”, “상면” 은 표시 패널(10)을 기준으로 표시면 측을 의미하고, “하부”, “하면”, “배면” 은 표시 패널(10)을 기준으로 표시면의 반대측을 의미하는 것으로 한다.
도 1을 참조하면, 표시 장치(1)는 표시 화면을 제공하는 다양한 전자장치가 그에 포함될 수 있다. 표시 장치(1)의 예는, 이에 제한되는 것은 아니지만, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PDA(Personal Digital Assistant), PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 각종 의료 장치, 각종 검사 장치, 냉장고나 세탁기 등과 같은 표시 영역을 포함하는 다양한 가전 제품, 사물 인터넷 장치 등을 포함할 수 있다. 후술하는 표시 장치(1)의 대표적인 예로 스마트 폰, 태블릿 PC나 노트북 등을 들 수 있지만 이에 제한되지 않는다.
표시 장치(1)는 표시 패널(10), 표시 구동 회로(20), 회로 보드(30), 및 리드 아웃 회로(40)를 포함할 수 있다.
표시 장치(1)는 활성 영역(AAR)과 비활성 영역(NAR)을 갖는 표시 패널(10)을 포함한다. 활성 영역(AAR)은 화면이 표시되는 표시 영역을 포함한다. 활성 영역(AAR)은 표시 영역과 완전히 중첩될 수 있다. 표시 영역에는 영상을 표시하는 복수의 화소(PX)가 배치될 수 있다. 각 화소(PX)는 발광 소자(도 4의 'EL')를 포함할 수 있다.
또한, 활성 영역(AAR)은 지문 감지 영역을 더 포함한다. 지문 감지 영역은 광에 반응하는 영역으로, 입사광의 광량이나 파장 등을 감지하도록 구성된 영역이다. 지문 감지 영역은 표시 영역과 중첩할 수 있다. 예를 들어, 지문 감지 영역은 활성 영역(AAR) 내에서 지문 인식을 위해 필요한 한정된 영역에만 배치될 수 있다. 이 경우, 지문 감지 영역은 표시 영역의 일부와는 중첩하지만, 표시 영역의 다른 일부와는 비중첩할 수 있다. 다른 예를 들어, 지문 감지 영역은 활성 영역(AAR)과 완전히 동일한 영역으로 정의될 수 있다. 이 경우, 활성 영역(AAR)의 전면이 지문 감지를 위한 영역으로 활용될 수 있다. 지문 감지 영역에는 광에 반응하는 복수의 광 센서(PS)들이 배치될 수 있다. 각 광 센서(PS)는 입사되는 광을 감지하여 이를 전기적인 신호로 변환하는 광전 변환 소자(도 4의 'PD')를 포함할 수 있다.
비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치된다. 비활성 영역(NAR)은 베젤 영역일 수 있다. 비활성 영역(NAR)은 활성 영역(AAR)의 모든 변(도면에서 4 변)을 둘러쌀 수 있으나, 이에 제한되지 않는다.
비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치될 수 있다. 비활성 영역(NAR)에는 표시 구동 회로(20)가 배치될 수 있다. 표시 구동 회로(20)는 복수의 화소(PX) 및/또는 복수의 광 센서(PS)를 구동할 수 있다. 표시 구동 회로(20)는 표시 패널(10)을 구동하는 신호들과 전압들을 출력할 수 있다. 표시 구동 회로(20)는 집적 회로(Integrated Circuit, IC)로 형성되어 표시 패널(10) 상에 실장될 수 있다. 비활성 영역(NAR)에는 표시 구동 회로(20)와 활성 영역(AAR)간 신호를 전달하는 신호 배선들이 더 배치될 수 있다. 다른 예를 들어, 표시 구동 회로(20)는 회로 보드(30) 상에 실장될 수 있다.
또한, 비활성 영역(NAR)에는 활성 영역(AAR)에 신호를 인가하기 위한 신호 배선이나 리드 아웃 회로(40)가 배치될 수 있다. 리드 아웃 회로(40)는 신호 배선을 통해 각 광 센서(PS)와 연결되며, 각 광 센서(PS)에 흐르는 전류를 전달받아 사용자의 지문 입력을 감지할 수 있다. 리드 아웃 회로(40)는 집적회로(integrated circuit, IC)로 형성되어 COF(chip on film) 방식으로 표시 회로 보드 상에 부착될 수 있으나, 이에 제한되는 것은 아니고, COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(10)의 비활성 영역(NAR) 상에 부착될 수도 있다.
회로 보드(30)는 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 이용하여 표시 패널(10)의 일 단에 부착될 수 있다. 회로 보드(30)의 리드 배선들은 표시 패널(10)의 패드부에 전기적으로 연결될 수 있다. 회로 보드(30)는 연성 인쇄 회로 보드(Flexible Printed Circuit Board) 또는 칩 온 필름 (Chip on Film)과 같은 연성 필름(Flexible Film)일 수 있다.
도 2는 일 실시예에 따른 표시 장치의 지문 감지를 보여주는 예시 도면이다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10) 상에 배치되는 윈도우(WDL)를 더 포함할 수 있다. 표시 패널(10)은 기판(SUB), 기판(SUB) 상에 배치되며, 화소(PX)들과 광 센서(PS)들을 포함하는 표시층(DPL), 표시층(DPL) 상에 배치되는 봉지층(TFEL), 및 봉지층(TFEL) 상에 배치되는 터치 감지층(TSL)을 포함할 수 있다.
표시 장치(1)의 윈도우(WDL)의 상면에 사용자의 손가락이 접촉되는 경우, 표시 패널(10)의 화소(PX)들에서 출력된 광은 사용자의 지문(F)의 융선(RID)과 융선(RID) 사이의 골(VAL)들에서 반사될 수 있다. 이 경우, 지문(F)의 융선(RID) 부분은 윈도우(WDL)의 상면에 접촉하는 반면, 지문(F)의 골(VAL) 부분은 윈도우(WDL)에 접촉되지 않는다. 즉, 골(VAL) 부분에서 윈도우(WDL)의 상면은 공기(air)와 접촉된다.
지문(F)이 윈도우(WDL)의 상면에 접촉되는 경우, 화소(PX)의 발광부에서 출력된 광은 지문(F)의 융선(RID)과 골(VAL)에서 반사될 수 있다. 이때, 지문(F)이 가지는 굴절률과 공기(air)의 굴절률은 상이하므로, 지문(F)의 융선(RID)에서 반사되는 광량과 골(VAL)에서 반사되는 광량은 상이할 수 있다. 이에 따라, 반사되는 광, 즉, 광 센서(PS)에 입사되는 광이 갖는 광량의 차이에 기초하여 지문(F)의 융선(RID) 부분 및 골(VAL) 부분이 도출될 수 있다. 광 센서(PS)는 상기 광량의 차이에 따라 전기적 신호(즉, 광전류)를 출력하므로, 손가락의 지문(F) 패턴을 식별할 수 있다.
도 3은 일 실시예에 따른 표시층의 개략적인 평면 배치도이다.
도 3을 참조하면, 표시층(DPL)의 활성 영역(AAR)에는 복수의 화소(PX)들과 복수의 광 센서(PS)들에 연결되는 스캔 라인(SL)들과 전원 전압 라인(VL)들, 복수의 화소(PX)들에 연결되는 발광 제어 라인(EML)들과 데이터 라인(DL)들, 및 복수의 광 센서(PS)에 접속되는 리셋 제어 라인(RSTL)과 리드 아웃 라인(ROL)들이 배치될 수 있다.
스캔 라인(SL)은 스캔 구동부(SDC)로부터 수신된 스캔 신호를 복수의 화소(PX)와 복수의 광 센서(PS)에 공급할 수 있다. 스캔 라인(SL)은 제1 방향(DR1)으로 연장될 수 있고, 제2 방향(DR2)으로 서로 이격될 수 있다.
발광 제어 라인(EML)은 스캔 구동부(SDC)로부터 수신된 발광 제어 신호를 복수의 화소(PX)에 공급할 수 있다. 발광 제어 라인(EML)은 제1 방향(DR1)으로 연장될 수 있고, 제2 방향(DR2)으로 서로 이격될 수 있다.
데이터 라인(DL)은 표시 구동 회로(20)로부터 수신된 데이터 전압을 복수의 화소(PX)에 공급할 수 있다. 데이터 라인(DL)은 제2 방향(DR2)으로 연장될 수 있고, 제1 방향(DR1)으로 서로 이격될 수 있다.
전원 전압 라인(VL)은 표시 구동 회로(20)로부터 수신된 전원 전압을 복수의 화소(PX)와 복수의 광 센서(PS)에 공급할 수 있다. 여기서, 전원 전압은 구동 전원 전압(ELVDD), 공통 전압(ELVSS), 제1 초기화 전압(VINT), 및 제2 초기화 전압(VAINT) 중 적어도 하나일 수 있다. 구동 전원 전압(ELVDD)은 발광 소자 및 광전 변환 소자의 구동을 위한 고전위 전압일 수 있고, 공통 전압(ELVSS)은 발광 소자 및 광전 변환 소자의 구동을 위한 저전위 전압일 수 있다. 즉, 구동 전원 전압(ELVDD)은 공통 전압(ELVSS)보다 높은 전위를 가질 수 있다. 전원 전압 라인(VL)은 활성 영역(AAR)에서 제2 방향(DR2)으로 연장될 수 있고, 제1 방향(DR1)으로 서로 이격되며, 비활성 영역(NAR)에서 서로 연결될 수 있다.
리셋 제어 라인(RSTL)은 스캔 구동부(SDC)로부터 수신된 리셋 제어 신호를 복수의 광 센서(PS)에 공급할 수 있다. 리셋 제어 라인(RSTL)은 제1 방향(DR1)으로 연장될 수 있고, 제2 방향(DR2)으로 서로 이격될 수 있다.
리드 아웃 라인(ROL)은 외부 광에 따라 광 센서(PS)에 생성된 감지 전류를 리드 아웃 회로(도 1의 '40')에 공급할 수 있다. 리드 아웃 라인(ROL)은 제2 방향(DR2)으로 연장될 수 있고, 제1 방향(DR1)으로 서로 이격될 수 있다.
표시층(DPL)의 비활성 영역(NAR)은 스캔 구동부(SDC) 및 표시 구동 회로(20)를 포함할 수 있다.
스캔 구동부(SDC)는 스캔 제어 신호를 기초로 복수의 스캔 신호를 생성할 수 있고, 복수의 스캔 신호를 설정된 순서에 따라 복수의 스캔 라인(SL)에 순차적으로 공급할 수 있다. 또한, 스캔 구동부(SDC)는 발광 제어 신호를 설정된 순서에 따라 복수의 발광 제어 라인(EML)에 순차적으로 공급할 수 있다. 스캔 구동부(SDC)는 리셋 제어 신호를 설정된 순서에 따라 복수의 리셋 제어 라인(RSTL)에 순차적으로 공급할 수 있다.
표시 구동 회로(20)는 표시 패널(10)을 구동하기 위한 신호들과 전압들을 출력할 수 있다. 표시 구동 회로(20)는 데이터 전압을 데이터 라인(DL)에 공급할 수 있다. 데이터 전압은 복수의 화소(PX)에 공급될 수 있고, 복수의 화소(PX)의 휘도를 결정할 수 있다.
도시하지 않았으나, 비활성 영역(NAR)은 리드 아웃 회로를 포함할 수 있다. 리드 아웃 회로는 리드 아웃 라인(ROL)을 통해 각 광 센서(PS)와 연결되며, 각 광 센서(PS)에서 감지된 전류의 크기에 따라 지문 감지 데이터를 생성하여 메인 프로세서로 전송할 수 있다. 메인 프로세서는 지문 감지 데이터를 분석함으로써, 기 설정된 지문과 비교를 통해 사용자의 지문과 일치하는지 여부를 판단할 수 있다. 기 설정된 지문과 리드 아웃 회로로부터 전송받은 지문 감지 데이터가 동일한 경우, 설정된 기능들을 수행할 수 있다.
표시층(DPL)의 비활성 영역(NAR)은 표시 패드부(DPD), 제1 및 제2 터치 패드부(TPD1, TPD2)를 더 포함할 수 있다. 표시 패드부(DPD), 제1 터치 패드부(TPD1), 및 제2 터치 패드부(TPD2)는 이방성 도전 필름 또는 SAP 등과 같은 저저항 고신뢰성 소재를 이용하여 회로 보드(30)에 전기적으로 연결될 수 있다. 표시 패드부(DPD)는 복수의 표시 패드들을 포함할 수 있다.
본 실시예에서, 각 스캔 라인(SL)은 복수의 화소(PX)와 복수의 광 센서(PS)에 동시에 연결된 것으로 예시하였지만, 이에 한정되지 않고 신호 라인들의 종류 및 배치 형태는 다양할 수 있다. 이 경우, 복수의 화소(PX)와 복수의 광 센서(PS)는 동일한 스캔 신호를 기초로 온-오프될 수 있다. 따라서, 화면이 표시되는 기간동안 지문의 형태를 광학 방식으로 감지할 수 있다.
도 4는 일 실시예에 따른 화소 및 광 센서를 보여주는 회로도이다.
도 4에서는 설명의 편의를 위해 제k 스캔 초기화 라인(GILk), 제k 스캔 기입 라인(GWLk), 제k 스캔 제어 라인(GCLk), 제k-1 스캔 기입 라인(GWLk-1), 및 제j 데이터 라인(DLj)에 연결된 화소(PX)와 제k 스캔 기입 라인(GWLk), 제k 리셋 제어 라인(RSTLk), 및 제q 리드 아웃 라인(ROLq)에 연결된 광 센서(PS)의 회로도를 예시하였다.
화소(PX)는 발광 소자(Light Emitting Element, EL) 및 발광 소자(EL)의 발광량을 제어하는 화소 구동부를 포함할 수 있다. 화소 구동부는 구동 트랜지스터(DT), 복수의 스위치 소자들, 및 제1 커패시터(Cst)를 포함할 수 있다. 스위치 소자들은 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6)을 포함한다. 화소 구동부는 구동 전압(ELVDD)이 인가되는 구동 전압 라인(VDL), 공통 전압(ELVSS)이 인가되는 공통 전압 라인(VSL), 제1 초기화 전압(VINT)이 인가되는 제1 초기화 전압 라인(VIL1), 및 제2 초기화 전압(VAINT)이 인가되는 제2 초기화 전압 라인(VIL2)에 연결될 수 있다.
구동 트랜지스터(DT)는 게이트 전극, 제1 전극, 및 제2 전극을 포함할 수 있다. 구동 트랜지스터(DT)는 게이트 전극에 인가되는 데이터 전압에 따라 제1 전극과 제2 전극 사이에 흐르는 드레인-소스간 전류(Isd, 이하 "구동 전류"라 칭함)를 제어한다. 구동 트랜지스터(DT)의 채널을 통해 흐르는 구동 전류(Isd)는 수학식 1과 같이 구동 트랜지스터(DT)의 제1 전극과 게이트 전극 간의 전압(Vgs)과 문턱전압(threshold voltage) 간의 차이의 제곱에 비례한다.
Figure pat00001
수학식 1에서, Isd는 구동 전류로서, 구동 트랜지스터(DT)의 채널을 통해 흐르는 소스-드레인 전류, k'는 구동 트랜지스터의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vsg는 구동 트랜지스터의 제1 전극과 게이트 전극 간의 전압, Vth는 구동 트랜지스터의 문턱전압을 의미한다.
발광 소자(EL)는 구동 전류(Isd)에 따라 발광한다. 구동 전류(Isd)가 클수록 발광 소자(EL)의 발광량은 커질 수 있다.
발광 소자(EL)는 애노드 전극과 캐소드 전극 사이에 배치된 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 또는, 발광 소자(EL)는 애노드 전극과 캐소드 전극 사이에 배치된 양자점 발광층을 포함하는 양자점 발광 소자일 수 있다. 또는, 발광 소자(EL)는 애노드 전극과 캐소드 전극 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 발광 소자(EL)가 무기 발광 소자인 경우, 마이크로 발광 다이오드(micro light emitting diode) 또는 나노 발광 다이오드(nano light emitting diode)를 포함할 수 있다. 도 8에서 발광 소자(EL)의 애노드 전극은 화소 전극(170)에 대응되며, 캐소드 전극은 공통 전극(190)에 대응된다.
발광 소자(EL)의 애노드 전극은 제5 트랜지스터(T5)의 제2 전극과 제6 트랜지스터(T6)의 제1 전극에 연결되며, 캐소드 전극은 공통 전압(ELVSS)이 인가되는 공통 전압 라인(VSL)에 연결될 수 있다.
제1 트랜지스터(T1)는 제k 스캔 기입 라인(GWLk)의 제k 스캔 기입 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극을 제j 데이터 라인(DLj)에 연결시킨다. 이로 인해, 구동 트랜지스터(DT)의 제1 전극에는 제j 데이터 라인(DLj)의 데이터 전압이 인가될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제k 스캔 기입 라인(GWLk)에 연결되고, 제1 전극은 제j 데이터 라인(DLj)에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 연결될 수 있다.
제2 트랜지스터(T2)는 제k 스캔 제어 라인(GCLk)의 제k 스캔 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극과 제2 전극을 연결시킨다. 구동 트랜지스터(DT)의 게이트 전극과 제2 전극이 연결되는 경우, 구동 트랜지스터(DT)는 다이오드(diode)로 구동한다. 제2 트랜지스터(T2)의 게이트 전극은 제k 스캔 제어 라인(GCLk)에 연결되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 제2 전극에 연결될 수 있다.
제3 트랜지스터(T3)는 제k 스캔 초기화 라인(GILk)의 제k 스캔 초기화 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극을 제1 초기화 전압 라인(VIL1)에 연결시킨다. 이로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 제1 초기화 전압 라인(VIL1)의 제1 초기화 전압(VINT1)이 인가될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제k 스캔 초기화 라인(GILk)에 연결되고, 제1 전극은 제1 초기화 전압 라인(VIL1)에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결될 수 있다.
제4 트랜지스터(T4)는 제k 발광 제어 라인(EMLk)의 제k 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극을 구동 전압(ELVDD)이 인가되는 구동 전압 라인(VDL)에 연결시킨다. 제4 트랜지스터(T4)의 게이트 전극은 제k 발광 제어 라인(EMLk)에 연결되고, 제1 전극은 구동 전압 라인(VDL)에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 연결될 수 있다.
제5 트랜지스터(T5)는 제k 발광 제어 라인(EMLk)의 제k 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제2 전극을 발광 소자(EL)의 애노드 전극에 연결시킨다. 제5 트랜지스터(T5)의 게이트 전극은 제k 발광 제어 라인(EMLk)에 연결되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 연결되며, 제2 전극은 발광 소자(EL)의 애노드 전극에 연결될 수 있다.
제4 트랜지스터(T4)와 제5 트랜지스터(T5)가 모두 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극의 전압에 따른 구동 트랜지스터(DT)의 구동 전류(Isd)가 발광 소자(EL)로 흐를 수 있다.
제6 트랜지스터(T6)는 제k-1 스캔 기입 라인(GWLk-1)의 제k-1 스캔 신호에 의해 턴-온되어 발광 소자(EL)의 애노드 전극을 제2 초기화 전압 라인(VIL2)에 연결시킨다. 발광 소자(EL)의 애노드 전극에는 제2 초기화 전압 라인(VIL2)의 제2 초기화 전압(VAINT)이 인가될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 제k-1 스캔 기입 라인(GWLk-1)에 연결되고, 제1 전극은 발광 소자(EL)의 애노드 전극에 연결되며, 제2 전극은 제2 초기화 전압 라인(VIL2)에 연결될 수 있다.
제1 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 구동 전압 라인(VDL) 사이에 형성된다. 제1 커패시터(Cst)의 제1 커패시터 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결되고, 제2 커패시터 전극은 구동 전압 라인(VDL)에 연결될 수 있다.
구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6) 각각의 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다. 또는, 구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6) 각각의 제1 전극이 드레인 전극인 경우, 제2 전극은 소스 전극일 수 있다.
구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6) 각각의 액티브층은 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중에서 어느 하나로 형성될 수도 있다. 예를 들어, 구동 트랜지스터(DT), 제1 트랜지스터(T1), 및 제4 내지 제6 트랜지스터들(T4~T6) 각각의 액티브층은 폴리 실리콘으로 이루어질 수 있다. 제2 트랜지스터(T2)와 제3 트랜지스터(T3) 각각의 액티브층은 산화물 반도체로 이루어질 수 있다. 이 경우, 구동 트랜지스터(DT), 제1 트랜지스터(T1), 및 제4 내지 제6 트랜지스터들(T4~T6)은 P 타입 MOSFET으로 형성되고, 제2 트랜지스터(T2)와 제3 트랜지스터(T3)는 N 타입 MOSFET으로 형성될 수도 있다.
복수의 광 센서(PS) 각각은 광전 변환 소자(PD) 및 광전 변환 소자(PD)의 광전류에 따라 감지 전류를 제어하는 감지 구동부를 포함할 수 있다. 감지 구동부는 광전 변환 소자(PD)로부터 생성된 감지 전류를 제어하기 위한 복수의 감지 트랜지스터들(LT1, LT2, LT3)을 포함한다. 감지 구동부는 리셋 전압(Vrst)이 인가되는 리셋 전압 라인(VRL), 제2 초기화 전압(VAINT)이 인가되는 제2 초기화 전압 라인(VIL2), 및 공통 전압(ELVSS)이 인가되는 공통 전압 라인(VSL)에 연결될 수 있다.
광전 변환 소자(PD)들 각각은 감지 애노드 전극, 감지 캐소드 전극, 및 감지 애노드 전극과 감지 캐소드 전극 사이에 배치된 광전 변환층을 포함하는 포토 다이오드일 수 있다. 광전 변환 소자(PD)들 각각은 외부에서 입사된 광을 전기적 신호로 전환할 수 있다. 광전 변환 소자(PD)는 pn 형 또는 pin 형의 무기 물질로 형성되는 무기 포토 다이오드, 또는 포토 트랜지스터일 수 있다. 또는, 도우너 이온(donor ion)을 생성하는 전자 공여 물질 및 액셉트 이온(acceptor ion)을 생성하는 전자 수용 물질을 포함하는 유기 포토 다이오드일 수도 있다. 도 8에서 광전 변환 소자(PD)의 감지 애노드 전극은 제1 전극(180)에 대응되며, 감지 캐소드 전극은 공통 전극(190)에 대응된다.
광전 변환 소자(PD)가 외부 광에 노출된 경우 광전하들을 생성할 수 있고, 생성된 광전하들은 광전 변환 소자(PD)의 감지 애노드 전극에 축적될 수 있다. 이 경우, 감지 애노드 전극과 전기적으로 연결된 제1 노드(N1)의 전압은 증가할 수 있다. 제1 및 제3 감지 트랜지스터(LT1, LT3)의 턴-온에 따라 광전 변환 소자(PD)와 제q 리드 아웃 라인(ROLq)이 접속되는 경우, 전하가 축적된 제1 노드(N1)의 전압에 비례하여 제q 리드 아웃 라인(ROLq)과 제3 감지 트랜지스터(LT3) 사이의 제3 노드(N3)에 감지 전압이 축적될 수 있다.
제1 감지 트랜지스터(LT1)는 게이트 전극에 인가되는 제1 노드(N1)의 전압에 의해 턴-온되어 제2 초기화 전압 라인(VIL2)과 제3 감지 트랜지스터(LT3)의 제2 전극을 연결시킬 수 있다. 제1 감지 트랜지스터(LT1)의 게이트 전극은 제1 노드(N1)에 연결되고, 제1 전극은 제2 초기화 전압 라인(VIL2)에 연결되며, 제2 전극은 제3 감지 트랜지스터(LT3)의 제1 전극에 연결될 수 있다. 제1 감지 트랜지스터(LT1)는 게이트 전극으로 입력되는 제1 노드(N1)의 전하량에 비례하여 소스-드레인 전류를 발생시키는 소스 팔로워 증폭기(source follower amplifier)일 수 있다. 한편, 제1 감지 트랜지스터(LT1)의 제1 전극은 제2 초기화 전압 라인(VIL2)에 연결된 것으로 예시하였지만 이에 한정되지 않고 구동 전압 라인(VDL) 또는 제1 초기화 전압 라인(VIL1)에 연결될 수도 있다.
제2 감지 트랜지스터(LT2)는 제k 리셋 제어 라인(RSTLk)의 제k 리셋 제어 신호에 의해 턴-온되어 제1 노드(N1)를 리셋 전압(Vrst)을 인가하는 리셋 전압 라인(VRL)에 연결시킬 수 있다. 제2 감지 트랜지스터(LT2)의 게이트 전극은 제k 리셋 제어 라인(RSTLk)에 연결되고, 제1 전극은 리셋 전압 라인(VRL)에 연결되고, 제2 전극은 제1 노드(N1)에 연결될 수 있다.
제3 감지 트랜지스터(LT3)는 제k 스캔 기입 라인(GWLk)의 제k 스캔 기입 신호에 의해 턴-온되어 제1 감지 트랜지스터(LT1)의 제2 전극과 제q 리드 아웃 라인(ROLq)을 연결시킬 수 있다. 제3 감지 트랜지스터(LT3)의 게이트 전극은 제k 스캔 기입 라인(GWLk)에 연결되고, 제1 전극은 제1 감지 트랜지스터(LT1)의 제2 전극에 연결되고, 제2 전극은 제3 노드(N3) 및 제q 리드 아웃 라인(ROLq)에 연결될 수 있다.
제1 내지 제3 감지 트랜지스터들(LT1, LT2, LT3) 각각의 액티브층은 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중에서 어느 하나로 형성될 수도 있다. 예를 들어, 제1 감지 트랜지스터(LT1) 및 제3 감지 트랜지스터(LT3)의 액티브층은 폴리 실리콘으로 이루어질 수 있다. 제2 감지 트랜지스터(LT2)의 액티브층은 산화물 반도체로 이루어질 수 있다. 이 경우, 제1 감지 트랜지스터(LT1) 및 제3 감지 트랜지스터(LT3)는 P 타입 MOSFET으로 형성되고, 제2 감지 트랜지스터(LT2)는 N 타입 MOSFET으로 형성될 수도 있다.
도 5는 일 실시예에 따른 표시 패널의 터치 감지층의 개략적인 평면 배치도이다.
도 5를 참조하면, 터치 감지층(TSL)은 활성 영역(AAR)과 비활성 영역(NAR)을 포함한다. 활성 영역(AAR)은 사용자의 터치를 감지하는 터치 감지 영역이고, 비활성 영역(NAR)은 터치 감지 영역의 주변에 배치되는 터치 주변 영역일 수 있다. 터치 감지 영역은 상술한 표시층(DPL)의 표시 영역 및 지문 감지 영역과 중첩할 수 있고, 터치 주변 영역의 상술한 표시층(DPL)의 비표시 영역에 중첩할 수 있다
활성 영역(AAR)은 복수의 제1 터치 전극(IE1)들, 및 복수의 제2 터치 전극(IE2)들을 포함할 수 있다. 제1 터치 전극(IE1)과 제2 터치 전극(IE2) 중 어느 하나는 구동 전극이고, 다른 하나는 감지 전극일 수 있다. 본 실시예에서는 제1 터치 전극(IE1)이 구동 전극이고, 제2 터치 전극(IE2)이 감지 전극인 경우를 예시한다.
제1 터치 전극(IE1)은 제2 방향(DR2)으로 연장될 수 있다. 제1 터치 전극(IE1)은 제2 방향(DR2)을 따라 배열된 복수의 제1 센서부(SP1) 및 인접한 제1 센서부(SP1)를 전기적으로 연결하는 제1 연결부(CP1)를 포함할 수 있다. 복수의 제1 터치 전극(IE1)은 제1 방향(DR1)으로 배열될 수 있다.
제2 터치 전극(IE2)은 제1 방향(DR1)으로 연장될 수 있다. 제2 감지 전극(IE2)은 제1 방향(DR1)으로 배열된 복수의 제2 센서부(SP2) 및 인접한 제2 센서부(SP2)를 전기적으로 연결하는 제2 연결부(CP2)를 포함할 수 있다. 복수의 제2 터치 전극(IE2)은 제2 방향(DR2)으로 배열될 수 있다.
적어도 일부의 제1 센서부(SP1) 및 제2 센서부(SP2)는 마름모 형상일 수 있다. 몇몇 제1 센서부(SP1) 및 제2 센서부(SP2)는 마름모 형상으로부터 잘린 도형 형상을 가질 수 있다. 예를 들어, 연장 방향의 양 단부에 위치하는 제1 센서부(SP1)들 및 제2 센서부(SP2)들은 각각 마름모를 절반으로 절단한 삼각형 형상일 수 있다. 마름모 또는 삼각형 형상의 제1 센서부(SP1)들과 마름모 또는 삼각형 형상의 제2 센서부(SP2)들은 그 크기 및 형상이 실질적으로 서로 동일할 수 있다. 그러나, 실시예가 상기 예시된 것에 제한되는 것은 아니고, 제1 센서부(SP1)와 제2 센서부(SP2)의 형상 및 크기는 다양하게 변형 가능하다.
제1 연결부(CP1)는 이웃하는 제1 센서부(SP1)들의 마름모 또는 삼각형의 모서리 부위를 연결할 수 있다. 제2 연결부(CP2)는 이웃하는 제2 센서부(SP2)들의 마름모 또는 삼각형의 모서리 부위를 연결할 수 있다. 제1 연결부(CP1)와 제2 연결부(CP2)의 폭은 제1 센서부(SP1)와 제2 센서부(SP2)의 폭보다 작을 수 있다.
제1 터치 전극(IE1)과 제2 터치 전극(IE2)은 절연되어 교차할 수 있다. 서로 교차하는 영역에서 다른 층에 위치하는 도전층을 통해 연결됨으로써 제1 터치 전극(IE1)과 제2 터치 전극(IE2) 간 절연을 확보할 수 있다. 제1 터치 전극(IE1)과 제2 터치 전극(IE2)의 교차는 제1 연결부(CP1) 및/또는 제2 연결부(CP2)에 의해 이루어질 수 있다. 절연 교차를 위해 제1 연결부(CP1)와 제2 연결부(CP2) 중 적어도 하나는 제1 터치 전극(IE1) 및 제2 터치 전극(IE2)과 다른 층에 위치할 수 있다. 터치 감지층(TSL)의 적층 구조는 도 8에서 설명하기로 한다.
서로 인접한 제1 센서부(SP1)들과 제2 센서부(SP2)들은 단위 감지 영역(SUT)을 구성할 수 있다. 예를 들어, 제1 터치 전극(IE1)과 제2 터치 전극(IE2)이 교차하는 영역을 중심으로 인접한 2개의 제1 센서부(SP1)의 절반과 인접한 2개의 제2 센서부(SP2)의 절반은 하나의 정사각형 또는 직사각형을 구성할 수 있다. 이와 같이 인접한 2개의 제1 센서부(SP1) 및 제2 센서부(SP2)의 절반 영역에 의해 정의된 영역은 하나의 단위 감지 영역(SUT)이 될 수 있다. 복수의 단위 감지 영역(SUT)은 행열 방향으로 배열될 수 있다.
각 단위 감지 영역(SUT)에서는 인접한 제1 센서부(SP1)와 제2 센서부(SP2)들 사이의 커패시턴스 값을 측정함으로써, 터치 입력 여부를 판단하고, 해당 위치를 터치 입력 좌표로 산출할 수 있다. 터치 감지는 뮤추얼 캡 방식으로 이루어질 수 있지만, 이에 제한되는 것은 아니다.
각 단위 감지 영역(SUT)은 화소의 크기보다 클 수 있다. 예를 들어, 단위 감지 영역(SUT)은 복수개의 화소에 대응할 수 있다. 단위 감지 영역(SUT)의 한 변의 길이는 4~5mm의 범위일 수 있지만 이에 제한되는 것은 아니다.
비활성 영역(NAR)에는 복수의 터치 신호 배선이 배치된다. 터치 신호 배선은 제1 및 제2 터치 패드부(TPD1, TPD2)로부터 비활성 영역(NAR)으로 연장된다.
복수의 터치 신호 배선은 복수의 터치 구동 배선(TL: TL1, TL2) 및 복수의 터치 감지 배선(RL)을 포함한다. 복수의 터치 신호 배선은 터치 접지 배선 및/또는 터치 정전기 방지 배선을 더 포함할 수 있다.
터치 구동 배선(TL)은 제1 터치 전극(IE1)과 연결될 수 있다. 일 실시예에서, 하나의 제1 터치 전극(IE1)에는 복수의 터치 구동 배선이 연결될 수 있다. 예를 들어, 터치 구동 배선(TL)은 제1 터치 전극(IE1)의 하측 단부에 연결되는 제1 터치 구동 배선(TL1) 및 제1 터치 전극(IE1)의 상측 단부에 연결되는 제2 터치 구동 배선(TL2)을 포함할 수 있다. 제1 터치 구동 배선(TL1)은 제1 터치 패드부(TPD1)로부터 제2 방향(DR2) 일측으로 연장되어 제1 터치 전극(IE1)의 하측 단부와 연결될 수 있다. 제2 터치 구동 배선(TL2)은 제1 터치 패드부(TPD1)로부터 제2 방향(DR2) 일측으로 연장되고 활성 영역(AAR)(또는 터치 감지 영역)의 좌측 에지를 우회하여 제1 터치 전극(IE1)의 상측 단부와 연결될 수 있다.
터치 감지 배선(RL)은 제2 터치 전극(IE2)과 연결될 수 있다. 일 실시예에서 하나의 제2 터치 전극(IE2)에는 하나의 터치 감지 배선(RL)이 연결될 수 있다. 각 터치 감지 배선(RL)은 제2 터치 패드부(TPD2)로부터 제2 방향(DR2) 일측으로 연장되고 활성 영역(AAR)(또는 터치 감지 영역)의 우측 에지 측으로 연장하여 제2 터치 전극(IE2)의 우측 단부와 연결될 수 있다.
제1 터치 전극(IE1)과 제2 터치 전극(IE2)이 상호 정전 용량 방식으로 구동되는 경우, 제1 및 제2 터치 구동 배선(TL1, TL2)을 통해 제1 터치 전극(IE1)에 구동 신호를 공급하여, 단위 감지 영역(SUT)에 형성된 커패시턴스를 충전한다. 그리고 나서, 터치 감지 배선(RL)을 통해 제2 터치 전극(IE2)의 커패시턴스 변화량을 측정하여 터치 입력 여부를 판단한다.
도 6은 일 실시예에 따른 표시층의 화소 및 광 센서와 터치 감지층의 터치 전극들을 보여주는 확대도이다.
표시층(DPL)은 복수의 화소(PX)들과 복수의 광 센서(PS)들을 포함한다. 복수의 화소(PX)들은 활성 영역(AAR)(또는 표시 영역) 내에서 광을 발광하는 복수의 발광부(EMA: EMA1, EMA2, EMA3, EMA4)들을 포함할 수 있다. 복수의 발광부(EMA)들은 도 8의 단면도 상 화소 전극(170)이 화소 정의막(160)의 개구에 의해 노출되는 영역이자, 노출된 화소 전극(170)과 발광층(175)이 중첩하는 영역으로 정의될 수 있다. 제1 발광부(EMA1)는 적색 파장 대역의 제1 광을 발광할 수 있다. 제2 발광부(EMA2) 및 제4 발광부(EMA4)는 녹색 파장 대역의 제2 광을 발광할 수 있다. 제3 발광부(EMA3)는 청색 파장 대역의 제3 광을 발광할 수 있다.
복수의 광 센서(PS)들은 활성 영역(AAR)(또는 지문 감지 영역) 내에서 입사되는 광을 감지하는 복수의 광 감지부(RA)들을 포함할 수 있다. 광 감지부(RA)는 단면도 상 제1 전극(180)이 화소 정의막(160)의 개구에 의해 노출되는 영역이자, 노출된 제1 전극(180)과 광전 변환층(185)이 중첩되는 영역으로 정의될 수 있다.
각 화소(PX)의 발광부(EMA) 사이에는 비발광 영역이 배치된다. 또한, 각 광 센서(PS)의 광 감지부(RA) 사이에는 비감지 영역이 배치된다. 본 명세서에서, 비발광 영역과 비감지 영역이 중첩하는 영역을 주변부(NEA)로 지칭하기로 한다. 주변부(NEA)에는 화소 정의막(160)이 배치될 수 있다.
복수의 발광부(EMA1, EMA2, EMA3, EMA4)들은 제1 방향(DR1) 및 제2 방향(DR2)으로 서로 이격되어 배치될 수 있다. 예를 들어, 제1 발광부(EMA1)와 제3 발광부(EMA3)는 제1 방향(DR1)과 제2 방향(DR2)에서 교대로 배열될 수 있다. 제2 발광부(EMA2)와 제4 발광부(EMA4)는 제1 방향(DR1)과 제2 방향(DR2)에서 교대로 배열될 수 있다.
복수의 발광부(EMA1, EMA2, EMA3, EMA4)들은 제1 방향(DR1)과 제2 방향(DR2) 사이의 대각 방향(DD1, DD2)으로 교번하여 배치될 수 있다. 제1 대각 방향(DD1)은 제1 방향(DR1)과 제2 방향(DR2) 대비 45°로 기울어진 방향이고, 제2 대각 방향(DD2)은 제1 대각 방향(DD1)과 교차하는 방향일 수 있다. 예를 들어, 제1 발광부(EMA1)와 제4 발광부(EMA4)는 제1 대각 방향(DD1)에서 교대로 배열될 수 있다. 제3 발광부(EMA3)와 제2 발광부(EMA2)는 제1 대각 방향(DD1)에서 교대로 배열될 수 있다. 제1 발광부(EMA1)와 제2 발광부(EMA2)는 제2 대각 방향(DD2)에서 교대 배열되고, 제3 발광부(EMA3)와 제4 발광부(EMA4)는 제2 대각 방향(DD2)에서 교대 배열될 수 있다.
광 감지부(RA)는 제1 방향(DR1)에서 이웃하는 제2 발광부(EMA2)와 제4 발광부(EMA4) 사이에 배치되고, 제2 방향(DR2)에서 이웃하는 제1 발광부(EMA1)와 제3 발광부(EMA3) 사이에 배치될 수 있다.
복수의 발광부(EMA1, EMA2, EMA3, EMA4)들 각각의 크기는 상이할 수 있다. 제1 발광부(EMA1)의 크기는 제2 발광부(EMA2) 및 제4 발광부(EMA4)의 크기보다 크고, 제3 발광부(EMA3)의 크기보다 작을 수 있다. 제2 발광부(EMA2)의 크기는 제4 발광부(EMA4)의 크기와 실질적으로 동일할 수 있다.
제1 발광부(EMA1), 제2 발광부(EMA2), 제3 발광부(EMA3), 및 제4 발광부(EMA4)는 팔각형의 평면 형태를 가질 수 있으나, 이에 한정되지 않는다. 제1 발광부(EMA1), 제2 발광부(EMA2), 제3 발광부(EMA3), 및 제4 발광부(EMA4)는 마름모와 같은 사각형의 평면 형태, 또는 다른 다각형의 평면 형태를 가질 수 있다. 또한, 광 감지부(RA)들 각각은 사각형의 평면 형태를 가질 수 있으나, 이에 한정되지 않는다. 광 감지부(RA)들 각각은 마름모, 팔각형, 또는 다른 다각형의 평면 형태를 가질 수 있다.
터치 감지층(TSL)의 제1 터치 전극(IE1) 및 제2 터치 전극(IE2)은 메쉬(mesh) 형상의 전극 패턴(MP)을 포함할 수 있다. 전극 패턴(MP)은 주변부(NEA)에서 화소(PX) 및 광 센서(PS)의 경계를 따라 배치될 수 있다. 전극 패턴(MP)은 발광부(EMA) 및 광 감지부(RA)와 비중첩할 수 있다. 전극 패턴(MP)의 일 방향의 폭은 주변부(NEA)의 일 방향 폭보다 작을 수 있다.
전극 패턴(MP)은 제1 방향(DR1)으로 연장되는 복수의 제1 전극 라인(410)들, 제2 방향(DR2)으로 연장되는 복수의 제2 전극 라인(420)들, 제1 대각 방향(DD1)으로 연장되는 복수의 제3 전극 라인(430)들, 및 제2 대각 방향(DD2)으로 연장되는 복수의 제4 전극 라인(440)들을 포함할 수 있다.
제1 전극 라인(410)들은 각각 광 감지부(RA), 제1 발광부(EMA1), 또는 제3 발광부(EMA3)의 외측에 배치될 수 있다. 제2 전극 라인(420)들은 각각 광 감지부(RA), 제2 발광부(EMA2), 또는 제4 발광부(EMA4)의 외측에 배치될 수 있다. 제3 전극 라인(430)들은 각각 제1 내지 제4 발광부(EMA1, EMA2, EMA3, EMA4) 중 어느 하나의 외측에 배치될 수 있다. 제4 전극 라인(440)들은 각각 제1 내지 제4 발광부(EMA1, EMA2, EMA3, EMA4) 중 어느 하나의 외측에 배치될 수 있다.
본 실시예에서, 교차하는 제1 전극 라인(410)들과 제2 전극 라인(420)들에 의해 형성되는 메쉬 홀에 광 감지부(RA)가 배치될 수 있다. 광 감지부(RA)를 둘러싸는 두개의 제1 전극 라인(410)들과 두개의 제2 전극 라인(420)들은 사각형의 평면 형태를 가질 수 있으나, 이에 한정되지 않는다. 다시 말해, 광 감지부(RA)가 배치되는 메쉬 홀은 사각형의 평면 형태를 가질 수 있다.
교차하는 제1 전극 라인(410)들, 제3 전극 라인(430)들, 및 제4 전극 라인(440)들에 의해 형성되는 메쉬 홀에 제1 발광부(EMA1) 또는 제3 발광부(EMA3)가 배치될 수 있다. 제1 발광부(EMA1) 또는 제3 발광부(EMA3)를 둘러싸는 두개의 제1 전극 라인(410)들, 두개의 제3 전극 라인(430)들, 및 두개의 제4 전극 라인(440)들은 육각형의 평면 형태를 가질 수 있다. 다시 말해, 제1 발광부(EMA1) 또는 제3 발광부(EMA3)가 배치되는 메쉬 홀은 제2 방향(DR2)과 나란한 두 변을 갖는 육각형의 평면 형태를 가질 수 있다.
교차하는 제2 전극 라인(420)들, 제3 전극 라인(430)들, 및 제4 전극 라인(440)들에 의해 형성되는 메쉬 홀에 제2 발광부(EMA2) 또는 제4 발광부(EMA4)가 배치될 수 있다. 제2 발광부(EMA2) 또는 제4 발광부(EMA4)를 둘러싸는 두개의 제2 전극 라인(420)들, 두개의 제3 전극 라인(430)들, 및 두개의 제4 전극 라인(440)들은 육각형의 평면 형태를 가질 수 있다. 다시 말해, 제2 발광부(EMA2) 또는 제4 발광부(EMA4)가 배치되는 메쉬 홀은 제1 방향(DR1)과 나란한 두 변을 갖는 육각형의 평면 형태를 가질 수 있다.
다시 말해, 복수의 광 감지부(RA)들이 배치되는 메쉬 홀의 평면 형태는 사각형이고, 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들이 배치되는 메쉬 홀의 평면 형태는 팔각형이므로 서로 상이할 수 있다. 또한, 복수의 광 감지부(RA)들의 평면 형태는 복수의 광 감지부(RA)들이 배치되는 메쉬 홀의 평면 형태와 상이할 수 있다. 다른 예를 들어, 복수의 광 감지부(RA)들의 평면 형태는 복수의 광 감지부(RA)들이 배치되는 메쉬 홀의 평면 형태와 동일한 사각형 형태일 수 있다. 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들의 평면 형태는 팔각형이고, 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들이 배치되는 메쉬 홀의 형태는 육각형으로 서로 상이할 수 있다.
각각의 메쉬 홀들은 제1 터치 전극(IE1)들 및 제2 터치 전극(IE2)들의 전극 패턴(MP)에 의해 정의될 수 있다. 각각의 메쉬 홀들은 주변부(NEA)에 포함될 수 있다. 본 실시예에서 메쉬 홀들이 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들에 일대일로 대응하는 것으로 도시하였으나, 이에 제한되지 않는다. 메쉬 홀들 각각은 2 이상의 발광부(EMA1, EMA2, EMA3, EMA4)에 대응할 수도 있다. 또한, 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들 및 복수의 광 감지부(RA)들이 배치되는 메쉬 홀들의 크기는 서로 상이할 수도 있고, 동일할 수도 있다.
한편, 하나의 제1 센서부(SP1)에 해당하는 제1 내지 제4 전극 라인(410, 420, 430, 440)들은 모두 물리적으로 연결된 형태일 수 있다. 하나의 제2 센서부(SP2)에 해당하는 제1 내지 제4 전극 라인(410, 420, 430, 440)들은 모두 물리적으로 연결된 형태일 수 있다. 어느 하나의 제1 센서부(SP1)에 포함된 제1 내지 제4 전극 라인(410, 420, 430, 440)들은 다른 하나의 제1 센서부(SP1)에 포함된 제1 내지 제4 전극 라인(410, 420, 430, 440)들과 서로 이격될 수 있다. 또한, 어느 하나의 제1 센서부(SP1)에 포함된 제1 내지 제4 전극 라인(410, 420, 430, 440)들은 어느 하나의 제2 센서부(SP2)에 포함된 제1 내지 제4 전극 라인(410, 420, 430, 440)들과 서로 이격될 수 있다.
인접한 제1 센서부(SP1)들은 다른 도전층에 배치된 제1 연결부(CP1: CP1_1, CP1_2)들에 의해 서로 전기적으로 연결될 수 있다. 제1 센서부(SP1)와 제1 연결부(CP1)는 제1 컨택홀(CNT1)들을 포함하는 제1 컨택 영역(CA1)들에서 연결될 수 있다. 하나의 제1 연결부(CP1)가 단선되더라도 나머지 하나의 제1 연결부(CP1)에 의해 인접한 제1 센서부(SP1)들은 전기적 연결을 유지할 수 있다. 인접한 제2 센서부(SP2)들은 동일한 도전층에 배치된 제2 연결부(CP2)에 의해 서로 전기적으로 연결될 수 있다.
본 실시예에 따른 표시 장치(1_1)는 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들과 복수의 광 감지부(RA)들을 포함할 수 있다. 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들과 복수의 광 감지부(RA)들 상에 배치되는 복수의 제1 터치 전극(IE1)들 및 복수의 제2 터치 전극(IE2)들은 메쉬 형상의 전극 패턴(MP)을 가질 수 있다. 이에 따라, 복수의 제1 터치 전극(IE1)들 및 복수의 제2 터치 전극(IE2)들이 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들 및 복수의 광 감지부(RA)들과 비중첩하므로, 복수의 제1 터치 전극(IE1)들 및 복수의 제2 터치 전극(IE2)들에 의해 발광부(EMA1, EMA2, EMA3, EMA4)들로부터 발광된 광이 차단되거나, 광 감지부(RA)들에 입사하는 광이 차단되는 것을 방지할 수 있다. 즉, 복수의 제1 터치 전극(IE1)들 및 복수의 제2 터치 전극(IE2)들이 사용자에게 시인되지 않을 수 있고, 외부 광이 광 감지부(RA)에 안정적으로 입사될 수 있다.
도 7은 도 6의 A 영역을 상세히 보여주는 확대도이다.
도 7은 하나의 제1 연결부(CP1_1), 하나의 제1 센서부(SP1), 및 하나의 제2 센서부(SP2)의 일부를 도시하였지만, 다른 제1 연결부(CP1_2)에도 동일하게 적용될 수 있다.
전극 패턴(MP)은 서로 이격된 제1 내지 제4 전극 라인(410, 420, 430, 440)들을 연결하는 제1 컨택 영역(CA1)을 포함할 수 있다. 제1 컨택 영역(CA1)은 제1 컨택홀(CNT1)을 통해 제1 센서부(SP1)와 제1 연결부(CP1_1)를 연결하는 영역일 수 있다.
본 실시예에서, 제1 컨택 영역(CA1)들 각각은 서로 인접한 광 감지부(RA)와 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들 사이에 배치되지 않을 수 있다. 즉, 광 감지부(RA)를 둘러싸는 제1 전극 라인(410)들 또는 제2 전극 라인(420)들에 배치되지 않을 수 있다.
예를 들어, 제1 컨택 영역(CA1)들 각각은 제1 방향(DR1)으로 교대 배열된 제1 발광부(EMA1) 및 제3 발광부(EMA3) 사이에 배치될 수 있다. 제1 컨택 영역(CA1)들 각각은 제2 방향(DR2)으로 교대 배열된 제2 발광부(EMA2) 및 제4 발광부(EMA4) 사이에 배치될 수 있다. 즉, 제1 컨택 영역(CA1)은 제3 전극 라인(430)과 제4 전극 라인(440)이 교차하는 영역에 형성될 수 있다. 제3 전극 라인(430)과 제4 전극 라인(440)은 인접한 제1 발광부(EMA1), 제2 발광부(EMA2), 제3 발광부(EMA3), 및 제4 발광부(EMA4)를 둘러싸도록 배치된다.
이에 따라, 제1 컨택 영역(CA1)의 일 방향의 제2 폭(W2)은 제1 컨택 영역(CA1)에 배치되지 않는 전극 패턴(MP)의 일 방향의 제1 폭(W1)보다 클 수 있다. 예를 들어, 제1 컨택 영역(CA1)의 제2 폭(W2)은 제1 내지 제4 전극 라인(410, 420, 430, 440)들 각각의 제1 폭(W1)보다 클 수 있다. 일 방향은 제1 방향(DR1), 제2 방향(DR2), 제1 대각 방향(DD1), 또는 제2 대각 방향(DD2)일 일 수 있다. 예를 들어, 제2 폭(W2)은 약 12㎛를 가지고, 제1 폭(W1)은 약 4㎛를 가질 수 있다. 즉, 제1 컨택 영역(CA1)은 제1 컨택홀(CNT1)을 형성하기 위한 충분한 폭을 가질 수 있다.
본 실시예에서, 복수의 광 감지부(RA)들은 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들 사이에 배치될 수 있으므로, 인접한 광 감지부(RA)와 발광부(EMA1, EMA2, EMA3, EMA4) 사이의 최소 거리는 발광부(EMA1, EMA2, EMA3, EMA4)들 사이의 최소 거리보다 작을 수 있다. 따라서, 제1 컨택 영역(CA1)은 제1 컨택홀(CNT1)을 형성할 수 있는 충분한 폭을 가진 전극 패턴(MP)에 배치될 수 있으므로, 제1 컨택 영역(CA1)은 복수의 광 감지부(RA)들을 둘러싸는 제1 전극 라인(410)들과 제2 전극 라인들(420)에 배치되지 않을 수 있다.
한편, 일 방향에서 광 감지부(RA)와 전극 패턴(MP) 사이의 제1 거리(D11)는 광 감지부(RA)에 인접한 제1 발광부(EMA1)와 전극 패턴(MP) 사이의 제2 거리(D12)와 동일할 수 있다. 광 감지부(RA)와 전극 패턴(MP) 사이의 제1 거리(D21)는 광 감지부(RA)에 인접한 제2 발광부(EMA2)와 전극 패턴(MP) 사이의 제2 거리(D22)와 동일할 수 있다. 광 감지부(RA)와 전극 패턴(MP) 사이의 제1 거리(D31)는 광 감지부(RA)에 인접한 제3 발광부(EMA3)와 전극 패턴(MP) 사이의 제2 거리(D32)와 동일할 수 있다. 광 감지부(RA)와 전극 패턴(MP) 사이의 제1 거리(D41)는 광 감지부(RA)에 인접한 제4 발광부(EMA4)와 전극 패턴(MP) 사이의 제2 거리(D42)와 동일할 수 있다.
다시 말해, 광 감지부(RA)와 제1 발광부(EMA1) 사이에 배치되는 제1 전극 라인(410)의 중심은 광 감지부(RA)와 제1 발광부(EMA1)를 구분하는 주변부(NEA)(또는 화소 정의막(160))의 중심과 일치할 수 있다. 이에 따라, 발광부(EMA1, EMA2, EMA3, EMA4)들로부터 발광된 광이 전극 패턴(MP)에 의해 반사되는 광의 비율이 일정할 수 있다. 상기 예시는 광 감지부(RA)와 제2 발광부(EMA2) 사이에 배치되는 제2 전극 라인(420), 광 감지부(RA)와 제3 발광부(EMA3) 사이에 배치되는 제1 전극 라인(410), 및 광 감지부(RA)와 제4 발광부(EMA4) 사이에 배치되는 제2 전극 라인(420)에도 동일하게 적용될 수 있다.
다만, 이에 제한되지 않고 제1 거리(D11, D21, D31, D41)와 제2 거리(D12, D22, D32, D42)는 상이할 수도 있다. 즉, 광 감지부(RA)와 발광부(EMA1, EMA2, EMA3, EMA4) 사이에 배치되는 전극 패턴(MP)은 주변부(NEA)(또는 화소 정의막(160))의 중심과 상이할 수 있다.
본 실시예에서, 하나의 제1 연결부(CP1)는 3개의 제1 컨택홀(CNT1)들을 통해 제1 센서부(SP1)를 연결하는 것으로 도시하였지만 제1 컨택홀(CNT1)의 개수는 이에 제한되지 않는다. 예를 들어, 제1 컨택홀(CNT1)의 개수는 4개 이상일 수 있고, 이에 따라 제1 센서부(SP1)와 제1 연결부(CP1)를 보다 안정적으로 연결할 수 있다.
도 8은 도 7의 I-I'를 따라 절단한 표시 장치의 일 예를 보여주는 단면도이다. 도 9는 도 7의 II-II'를 따라 절단한 표시 장치의 일 예를 보여주는 단면도이다.
표시 장치(1_1)는 기판(SUB), 기판(SUB) 상에는 박막 트랜지스터층(TFTL), 발광 소자층(DDL), 봉지층(TFEL), 터치 감지층(TSL), 및 윈도우(WDL)가 순차적으로 형성될 수 있다.
기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 기판(SUB)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다.
기판(SUB)의 일면 상에는 버퍼막(110)이 배치될 수 있다. 버퍼막(110)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
버퍼막(110) 상에 배치되는 박막 트랜지스터층(TFTL)은 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)를 포함할 수 있다. 제1 박막 트랜지스터(TFT1)는 도 4의 구동 트랜지스터(DT) 또는 제1 내지 제6 트랜지스터(T1~T6) 중 하나일 수 있다. 제2 박막 트랜지스터(TFT2)는 도 4의 제1 내지 제3 감지 트랜지스터(LT1~LT3) 중 하나일 수 있다.
복수의 박막 트랜지스터들(TFT1, TFT2)은 각각 반도체층들(A1, A2), 반도체층들(A1, A2)의 일부 상에 배치되는 게이트 절연층(121), 게이트 절연층(121) 상의 게이트 전극들(G1, G2), 반도체층들(A1, A2) 각각과 게이트 전극들(G1, G2) 각각을 덮는 층간 절연막(122), 층간 절연막(122) 상의 소스 전극들(S1, S2)과 드레인 전극들(D1, D2)을 포함할 수 있다.
반도체층들(A1, A2)은 각각 제1 박막 트랜지스터(TFT1), 및 제2 박막 트랜지스터(TFT2)의 채널을 이룰 수 있다. 반도체층들(A1, A2)은 다결정 실리콘을 포함할 수 있다. 다른 실시예에서, 반도체층들(A1, A2)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘이나, 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 예를 들어, 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다. 반도체층들(A1, A2)은 각각 채널 영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
반도체층들(A1, A2) 상에는 게이트 절연층(121)이 배치된다. 게이트 절연층(121)은 제1 게이트 전극(G1)과 제1 반도체층(A1)을 전기적으로 절연하고, 제2 게이트 전극(G2)과 제2 반도체층(A2)을 전기적으로 절연한다. 게이트 절연층(121)은 절연 물질, 예를 들어 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 또는 금속 산화물 등으로 이루어질 수 있다.
게이트 절연층(121) 상에는 제1 박막 트랜지스터(TFT1)의 제1 게이트 전극(G1), 및 제2 박막 트랜지스터(TFT2)의 제2 게이트 전극(G2)이 배치된다. 게이트 전극들(G1, G2)은 각각 반도체층들(A1, A2)의 채널 영역의 상부, 즉 게이트 절연층(121) 상에서 채널 영역과 중첩하는 위치에 형성될 수 있다.
게이트 전극들(G1, G2) 상에는 층간 절연막(122)이 배치될 수 있다. 층간 절연막(122)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물 등의 무기 절연 물질을 포함할 수 있다. 또한 도시하지는 않았지만, 층간 절연막(122)은 복수의 절연막으로 이루어질 수 있고, 절연막 사이에는 제2 커패시터 전극을 형성하는 도전층을 더 포함할 수 있다.
층간 절연막(122) 상에는 소스 전극들(S1, S2)과 드레인 전극들(D1, D2)이 배치된다. 제1 박막 트랜지스터(TFT1)의 제1 소스 전극(S1)은 층간 절연막(122)과 게이트 절연층(121)을 관통하는 컨택홀을 통해 제1 반도체층(A1)의 드레인 영역과 전기적으로 연결될 수 있다. 제2 박막 트랜지스터(TFT2)의 제2 소스 전극(S2)은 층간 절연막(122)과 게이트 절연층(121)을 관통하는 컨택홀을 통해 제2 반도체층(A2)의 드레인 영역과 전기적으로 연결될 수 있다. 각각의 소스 전극들(S1, S2)과 드레인 전극들(D1, D2)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
평탄화층(130)은 각각의 소스 전극들(S1, S2)과 드레인 전극들(D1, D2)을 덮도록 층간 절연막(122) 상에 형성될 수 있다. 평탄화층(130)은 유기 절연 물질 등으로 형성될 수 있다. 평탄화층(130)은 평평한 표면을 가질 수 있으며, 소스 전극들(S1, S2)과 드레인 전극들(D1, D2) 각각 중 어느 하나를 노출시키는 컨택홀을 포함할 수 있다.
평탄화층(130) 상에는 발광 소자층(DDL)이 배치될 수 있다. 발광 소자층(DDL)은 발광 소자(EL), 광전 변환 소자(PD), 및 화소 정의막(160)을 포함할 수 있다. 발광 소자(EL)는 화소 전극(170), 발광층(175), 및 공통 전극(190)을 포함하고, 광전 변환 소자(PD)는 제1 전극(180), 광전 변환층(185), 및 공통 전극(190)을 포함할 수 있다. 발광 소자(EL)들과 광전 변환 소자(PD)들은 공통 전극(190)을 공유할 수 있다.
평탄화층(130) 상에는 발광 소자(EL)의 화소 전극(170)이 배치될 수 있다. 화소 전극(170)은 각 화소(PX)마다 마련될 수 있다. 화소 전극(170)은 평탄화층(130)을 관통하는 컨택홀을 통해 제1 박막 트랜지스터(TFT1)의 제1 소스 전극(S1) 또는 제1 드레인 전극(D1)과 연결될 수 있다.
발광 소자(EL)의 화소 전극(170)은 이에 제한되는 것은 아니지만 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층 구조를 가지거나, 적층막 구조, 예를 들어 인듐-주석-산화물(Indi㎛-Tin-Oxide: ITO), 인듐-아연-산화물(Indi㎛-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3) 및 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 금(Au), 니켈(Ni)을 포함하는 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있다.
또한, 평탄화층(130) 상에는 광전 변환 소자(PD)의 제1 전극(180)이 배치될 수 있다. 제1 전극(180)은 각 광 센서(PS)마다 마련될 수 있다. 제1 전극(180)은 평탄화층(130)을 관통하는 컨택홀을 통해 제2 박막 트랜지스터(TFT2)의 제2 소스 전극(S2) 또는 제2 드레인 전극(D2)과 연결될 수 있다.
광전 변환 소자(PD)의 제1 전극(180)은 이에 제한되는 것은 아니지만 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층 구조를 가지거나, ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있다.
화소 전극(170) 및 제1 전극(180) 상에는 화소 정의막(160)이 배치될 수 있다. 화소 정의막(160)은 화소 전극(170)과 중첩하는 영역에 형성되어 화소 전극(170)을 노출시키는 개구를 형성할 수 있다. 상기 노출된 화소 전극(170)과 발광층(175)이 중첩하는 영역은 각 화소(PX)의 제1 내지 제4 발광부(EMA1, EMA2, EMA3, EMA4)로 정의될 수 있다.
또한, 화소 정의막(160)은 제1 전극(180)과 중첩하는 영역에 형성되어 제1 전극(180)을 노출시키는 개구를 형성할 수 있다. 상기 제1 전극(180)을 노출시키는 개구는 각 광 센서(PS)의 광전 변환층(185)이 형성되는 공간을 제공하며, 노출된 제1 전극(180)과 광전 변환층(185)이 중첩하는 영역은 광 감지부(RA)로 정의될 수 있다.
화소 정의막(160)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 다른 예로, 화소 정의막(160)은 실리콘 질화물 등과 같은 무기 물질을 포함할 수도 있다.
화소 정의막(160)의 개구가 노출하는 발광 소자(EL)의 화소 전극(170) 상에는 발광층(175)이 배치될 수 있다. 발광층(175)은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 각 화소(PX) 별로 적색, 녹색, 또는 청색의 빛을 방출할 수 있다. 발광층(175)에서 방출한 빛은 영상 표시에 기여하거나, 또는 광 센서(PS)에 입사되는 광원으로서 기능할 수 있다. 예를 들어, 제2 발광부(EMA2) 또는 제4 발광부(EMA4)에서 발광되는 녹색 파장의 광원은 광 센서(PS)의 광 감지부(RA)에 입사되는 광원으로 기능할 수 있다.
발광층(175)이 유기물로 형성되는 경우, 각 발광층(175)을 중심으로 하부에는 정공 주입층(Hole Injecting Layer: HIL) 및 정공 수송층(Hole Transporting Layer: HTL)이 배치될 수 있고, 상부에는 전자 주입층(Electron Injecting Layer: EIL) 및 전자 수송층(Electron Transporting Layer: ETL)이 적층될 수 있다. 이들은 유기물로 구비된 단층 또는 다층일 수 있다.
화소 정의막(160)의 개구가 노출하는 광전 변환 소자(PD)의 제1 전극(180) 상에는 광전 변환층(185)이 배치될 수 있다. 광전 변환층(185)은 입사된 광에 비례하여 광 전하를 생성할 수 있다. 입사광은 발광층(175)에서 출사되었다가 반사되어 진입한 광일 수도 있고, 발광층(175)과 무관하게 외부에서 제공되는 광일 수도 있다. 광전 변환층(185)에서 생성되어 축적된 전하는 센싱에 필요한 전기적 신호로 변환될 수 있다.
광전 변환층(185)은 전자 공여 물질 및 전자 수용 물질을 포함할 수 있다. 전자 공여 물질은 광에 응답하여 도우너 이온(donor ion)을 생성하고, 전자 수용 물질은 광에 응답하여 액셉트 이온(acceptor ion)을 생성할 수 있다. 광전 변환층(185)이 유기물로 형성되는 경우, 전자 공여 물질은 서브프탈로사이아닌(Subphthalocyanine, SubPc), 디부틸포스페이트(Dibutylphosphate, DBP)와 같은 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다. 전자 수용 물질은 플러렌, 플러렌 유도체, 페릴렌 디이미드(perylene diimide)와 같은 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
이와 달리, 광전 변환층(185)이 무기물로 형성되는 경우, 광전 변환 소자(PD)는 pn 형 또는 pin 형의 포토 트랜지스터일 수 있다. 예를 들어, 광전 변환층(185)은 N형 반도체층, I형 반도체층, 및 P형 반도체층이 순차적으로 적층된 구조를 가질 수 있다.
광전 변환층(185)이 유기물로 형성되는 경우, 각 광전 변환층(185)을 중심으로 하부에는 정공 주입층(Hole Injecting Layer: HIL) 및 정공 수송층(Hole Transporting Layer: HTL)이 배치될 수 있고, 상부에는 전자 주입층(Electron Injecting Layer: EIL) 및 전자 수송층(Electron Transporting Layer: ETL)이 적층될 수 있다. 이들은 유기물로 구비된 단층 또는 다층일 수 있다.
광 감지부(RA)는 이에 한정되는 것은 아니지만, 인접한 제2 발광부(EMA2) 또는 제4 발광부(EMA4)에서 발생한 빛을 광원으로 하여 그와 동일한 파장의 광을 제공받는 영역일 수 있다.
발광층(175), 광전 변환층(185), 및 화소 정의막(160) 상에는 공통 전극(190)이 배치될 수 있다. 공통 전극(190)은 발광층(175), 광전 변환층(185), 및 화소 정의막(160)을 덮는 형태로 복수의 화소(PX) 및 복수의 광 센서(PS) 전체에 걸쳐 배치될 수 있다. 공통 전극(190)은 일함수가 낮은 도전성 물질, 예를 들어, Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)을 포함할 수 있다. 또는 투명 금속 산화물, 예를 들어, 인듐-주석-산화물(ITO), 인듐-아연-산화물(IZO), 산화아연(ZnO) 등을 포함할 수 있다.
발광 소자층(DDL) 상부에는 봉지층(TFEL)이 배치될 수 있다. 봉지층(TFEL)은 발광층(175) 및 광전 변환층(185) 각각에 산소 또는 수분이 침투되거나 먼지와 같은 이물질로부터 보호하기 위해 적어도 하나의 무기막과 하나의 유기막을 포함할 수 있다. 예를 들어, 봉지층(TFEL)은 제1 무기막, 유기막, 제2 무기막이 순차 적층된 구조로 형성될 수 있다. 제1 무기막 및 제2 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 및 알루미늄 옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막일 수 있다.
봉지층(TFEL) 상에는 터치 감지층(TSL)의 베이스층(205), 제1 터치 절연층(215), 제2 터치 도전층(220), 및 제2 터치 절연층(230)이 순차 배치될 수 있다.
베이스층(205) 상에는 제1 터치 도전층(210)이 배치된다. 제1 터치 도전층(210)은 제1 터치 절연층(215)에 의해 덮인다. 제1 터치 절연층(215)은 제1 터치 도전층(210)과 제2 터치 도전층(220)을 절연한다. 제1 터치 절연층(215) 상에는 제2 터치 도전층(220)이 배치된다. 제2 터치 절연층(230)은 제2 터치 도전층(220)을 덮어 보호할 수 있다.
베이스층(205)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 베이스층(205)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 또는 알루미늄 옥사이드층 등을 포함할 수 있다. 베이스층(205)은 봉지층(TFEL)을 구성하는 무기막일 수도 있다.
도 8 및 도 9에 도 6을 결부하면, 제1 연결부(CP1)는 제1 터치 도전층(210)으로 이루어지고, 제1 센서부(SP1), 제2 센서부(SP2) 및 제2 연결부(CP2)는 제1 터치 도전층(210)과 제1 터치 절연층(215)을 사이에 두고 위치하는 제2 터치 도전층(220)으로 이루어질 수 있다. 이와 같은 구조를 통해, 제1 터치 전극(IE1)과 제2 터치 전극(IE2)이 교차하는 부위에서 상호 절연을 확보할 수 있다. 그러나, 이에 제한되는 것은 아니고, 제2 연결부(CP2)가 제1 터치 도전층(210)으로 이루어지고, 제1 센서부(SP1), 제1 연결부(CP1), 제2 센서부(SP2)가 제2 터치 도전층(220)으로 이루어질 수도 있다.
제1 터치 전극(IE1)의 제1 센서부(SP1)와 제2 터치 전극(IE2)의 제2 센서부(SP2)는 각각 메쉬 구조를 갖는 전극 패턴(MP)으로 이루어질 수 있다. 이 경우, 제1 터치 도전층(210) 및 제2 터치 도전층(220)은 알루미늄(Al), 몰리브덴(Mo), 금(Au), 티타늄(Ti), 니켈(Ni), 및 구리(Cu)와 같은 저저항 물질로 이루어질 수 있다.
제1 터치 절연층(215)과 제2 터치 절연층(230)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 일 실시예에서, 제1 터치 절연층(215)과 제2 터치 절연층(230) 중 어느 하나는 무기 물질을 포함하고, 다른 하나는 유기 물질을 포함할 수 있다.
제1 터치 절연층(215)은 제1 컨택홀(CNT1)을 포함할 수 있다. 제1 컨택홀(CNT1)을 통해 제1 터치 도전층(210)(예컨대 제1 연결부(CP1))과 제2 터치 도전층(220)의 일부(예컨대, 제1 센서부(SP1))가 전기적으로 연결될 수 있다.
전극 패턴(MP)을 구성하는 제2 터치 도전층(220)은 표시 패널의 주변부(NEA) 상에 배치될 수 있다. 제2 터치 도전층(220)이 주변부(NEA)에 배치되면, 제2 터치 도전층(220)으로 불투명한 저저항 금속을 적용하더라도 발광을 방해하지 않으며, 사용자에게 시인되지 않을 수 있다. 다시 말해, 제1 터치 도전층(210) 및 제2 터치 도전층(220)은 화소 정의막(160)과 제3 방향(DR3)으로 중첩할 수 있다.
전극 패턴(MP)은 제1 컨택 영역(CA1)을 포함할 수 있다. 제1 컨택 영역(CA1)의 제2 폭(W2)은 전극 패턴(MP)의 제1 폭(W1)보다 클 수 있다. 또한, 광 감지부(RA)와 전극 패턴(MP) 사이의 제1 거리(D11)는 제1 발광부(EMA1)와 전극 패턴(MP) 사이의 제2 거리(D12)와 동일하지만, 이에 제한되지 않는다. 광 감지부(RA)와 전극 패턴(MP) 사이의 제1 거리(D21)는 제2 발광부(EMA2)와 전극 패턴(MP) 사이의 제2 거리(D22)와 동일하다. 광 감지부(RA)와 전극 패턴(MP) 사이의 제1 거리(D31)는 제3 발광부(EMA3)와 전극 패턴(MP) 사이의 제2 거리(D32)와 동일하다. 광 감지부(RA)와 전극 패턴(MP) 사이의 제1 거리(D41)는 제4 발광부(EMA4)와 전극 패턴(MP) 사이의 제2 거리(D42)와 동일하다. 또한, 전극 패턴(MP)들 각각은 광 감지부(RA)와 각 발광부(EMA)를 정의하는 화소 정의막(160)의 중심에 배치될 수 있다.
터치 감지층(TSL) 상부에는 차광 부재(BM)가 배치될 수 있다. 차광 부재(BM)는 컬러 필터(CF)에 의해 덮힐 수 있다. 차광 부재(BM)는 발광부(EMA)로부터의 발광을 차단하는 재료를 사용할 수 있다. 이에 따라 차광 부재(BM)는 각 화소(PX)에 포함된 색 화소간 혼색을 방지할 수 있다. 차광 부재(BM)의 개구의 폭은 발광부(EMA) 또는 광 감지부(RA)의 폭보다 작을 수 있다.
차광 부재(BM) 및 컬러 필터(CF)는 광학 접착층(OCL)에 의해 덮힐 수 있다. 광학 접착층(OCL)은 광투과율이 우수한 물질일 수 있다. 광학 접착층(OCL)은 차광 부재(BM) 및 컬러 필터(CF)의 상부를 평탄화할 수 있다. 광학 접착층(OCL)은 아크릴계 에폭시 재료로 이루어질 수 있으나, 이에, 한정되는 것은 아니다.
광학 접착층(OCL) 상부에는 윈도우(WDL)가 배치될 수 있다. 윈도우(WDL)는 광학 접착층(OCL) 의 상부에 배치되어 표시 장치(1_1)의 구성을 보호하는 보호 부재일 수 있다. 윈도우(WDL)는 유리나 플라스틱일 수 있다.
이하, 도 10 내지 도 15를 참조하여, 제1 내지 제4 전극 라인(410, 420, 430, 440)들을 변형한 다른 실시예에 따른 표시 장치(1_2)를 설명한다. 도 10 내지 도 15에 따른 표시 장치(1_2)는 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들 사이에 배치되는 복수의 스페이서(165)들을 포함한다.
도 10은 다른 실시예에 따른 표시층의 화소 및 광 센서와 터치 감지층의 터치 전극들을 보여주는 확대도이다.
도 10을 참조하면, 복수의 스페이서(165)들 각각은 제1 방향(DR1)을 따라 교대 배열된 제1 발광부(EMA1) 및 제3 발광부(EMA3) 사이에 배치되고, 제2 방향(DR2)을 따라 교대 배열된 제2 발광부(EMA2) 및 제4 발광부(EMA4) 사이에 배치될 수 있다.
복수의 스페이서(165)들 각각은 제1 대각 방향(DD1) 및 제2 대각 방향(DD2)을 따라 광 감지부(RA)와 교대 배열될 수 있다.
본 실시예에 따른 표시 장치(1_2)가 복수의 스페이서(165)들을 포함함으로써 전극 패턴(MP)의 배치 구조가 이전 실시예와 상이할 수 있다. 예를 들어, 복수의 광 감지부(RA)들을 둘러싸는 전극 패턴(MP)이 사각형의 평면 형태를 갖는 것은 이전 실시예와 동일하나, 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들을 둘러싸는 전극 패턴(MP)아 팔각형의 평면 형태를 가진다는 점에서 이전 실시예와 상이하다.
교차하는 제1 전극 라인(410)들과 제2 전극 라인(420)들에 의해 형성되는 메쉬 홀에 광 감지부(RA)가 배치될 수 있다. 광 감지부(RA)를 둘러싸는 두개의 제1 전극 라인(410)들과 두개의 제2 전극 라인(420)들은 사각형의 평면 형태를 가질 수 있다. 다시 말해, 광 감지부(RA)가 배치되는 메쉬 홀은 사각형의 평면 형태를 가질 수 있다.
교차하는 제1 전극 라인(410)들, 제2 전극 라인(420)들, 제3 전극 라인(430)들, 및 제4 전극 라인(440)들에 의해 형성되는 메쉬 홀에 제1 내지 제4 발광부(EMA1, EMA2, EMA3, EMA4)가 배치될 수 있다. 제1 내지 제4 발광부(EMA1, EMA2, EMA3, EMA4) 각각을 둘러싸는 두개의 제1 전극 라인(410)들, 두개의 제2 전극 라인(420)들, 두개의 제3 전극 라인(430)들, 및 두개의 제4 전극 라인(440)들은 팔각형의 평면 형태를 가질 수 있다. 다시 말해, 제1 내지 제4 발광부(EMA1, EMA2, EMA3, EMA4) 각각이 배치되는 메쉬 홀은 팔각형의 평면 형태를 가질 수 있다.
한편, 제1 전극 라인(410)들 및 제2 전극 라인(420)들의 연장 방향의 길이는 제3 전극 라인(430)들 및 제4 전극 라인(440)들의 연장 방향의 길이보다 길 수 있다.
교차하는 제1 전극 라인(410)들과 제2 전극 라인(420)들에 의해 형성되는 메쉬 홀에 스페이서(165)가 배치될 수 있다. 스페이서(165)를 둘러싸는 두개의 제1 전극 라인(410)들과 두개의 제2 전극 라인(420)들은 사각형의 평면 형태를 가질 수 있다. 다시 말해, 스페이서(165)가 배치되는 메쉬 홀은 사각형의 평면 형태를 가질 수 있다.
본 실시예에 따른 표시 장치(1_2)는 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들과 복수의 광 감지부(RA)들을 포함할 수 있다. 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들과 복수의 광 감지부(RA)들 상에 배치되는 복수의 제1 터치 전극(IE1)들 및 복수의 제2 터치 전극(IE2)들은 메쉬 형상의 전극 패턴(MP)을 가질 수 있다. 이에 따라, 복수의 제1 터치 전극(IE1)들 및 복수의 제2 터치 전극(IE2)들이 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들 및 복수의 광 감지부(RA)들과 비중첩하므로, 복수의 제1 터치 전극(IE1)들 및 복수의 제2 터치 전극(IE2)들이 사용자에게 시인되지 않을 수 있고, 외부 광이 광 감지부(RA)에 안정적으로 입사될 수 있다.
도 11은 일 실시예에 따라 도 10의 B 영역을 상세히 보여주는 확대도이다. 도 12는 도 11의 III-III'를 따라 절단한 표시 장치의 일 예를 보여주는 단면도이다.
도 11을 참조하면, 본 실시예에 따른 표시 장치(1_2)는 전극 패턴(MP)가 복수의 제1 컨택홀(CNT1)들을 갖는 복수의 제2 컨택 영역(CA2)들을 포함한다는 점에서 제1 컨택 영역(CA1)과 상이하다. 제2 컨택 영역(CA2)들이 광 감지부(RA)를 둘러싸는 제1 전극 라인(410)들 또는 제2 전극 라인(420)들에 배치되지 않는다는 점은 제1 컨택 영역(CA1)과 동일하다.
예를 들어, 제2 컨택 영역(CA2)들 각각은 제1 대각 방향(DD1)으로 교대 배열된 제3 발광부(EMA3)와 제2 발광부(EMA2) 사이에 배치될 수 있다. 제2 컨택 영역(CA2)들 각각은 제2 대각 방향(DD2)으로 교대 배열된 제3 발광부(EMA3)와 제4 발광부(EMA4) 사이에 배치될 수 있다. 즉, 제2 컨택 영역(CA2)은 제3 전극 라인(430)과 동일한 제1 대각 방향(DD1)으로 연장된 제1 연결 전극 라인(451)에 형성될 수 있고, 제4 전극 라인(440)과 동일한 제2 대각 방향(DD2)으로 연장된 제2 연결 전극 라인(452)에 형성될 수 있다.
전극 패턴(MP)은 제2 컨택 영역(CA2)을 형성하는 제1 연결 전극 라인(451)과 제2 연결 전극 라인(452)을 포함하며, 제1 연결 전극 라인(451)과 제2 연결 전극 라인(452)은 제1 컨택홀(CNT1)들을 가지기 위한 충분한 폭을 가질 수 있다. 예를 들어, 제2 컨택 영역(CA2)의 제2 폭(W2)은 제1 내지 제4 전극 라인(410, 420, 430, 440)들의 제1 폭(W1)보다 클 수 있다.
한편, 제1 연결 전극 라인(451)과 제2 연결 전극 라인(452)은 제1 센서부(SP1)에 해당하는 제1 내지 제4 전극 라인(410, 420, 430, 440)들과 물리적으로 연결된 형태일 수 있다. 제1 연결 전극 라인(451)과 제2 연결 전극 라인(452)은 제1 컨택홀(CNT1)을 통해 제1 연결부(CP1_1)와 연결될 수 있다.
도 12를 참조하면, 스페이서(165)는 화소 정의막(160) 상에 배치된다. 스페이서(165)는 화소 정의막(160)과 동일한 물질로 형성될 수 있으나, 이에 제한되지 않는다. 스페이서(165)는 광전 변환 소자(PD) 및 발광 소자(EL)와 이격 배치될 수 있다. 스페이서(165)가 배치된 영역은 스페이서(165)가 배치되지 않은 영역보다 제3 방향(DR3)으로 돌출될 수 있다. 스페이서(165) 상에는 공통 전극(190)이 배치될 수 있다. 스페이서(165)는 전극 패턴(MP)과 제3 방향(DR3)으로 중첩하지 않을 수 있다. 스페이서(165)는 주변부(NEA)에 배치될 수 있다.
본 실시예에 따른 표시 장치(1_2)는 제2 컨택 영역(CA2)에 제2 폭(W2)을 갖는 제1 연결 전극 라인(451)과 제2 연결 전극 라인(452)을 배치하여 제1 컨택홀(CNT1)을 안정적으로 형성할 수 있다.
도 13은 다른 실시예에 따라 도 10의 B 영역을 상세히 보여주는 확대도이다. 도 14는 도 13의 IV-IV'를 따라 절단한 표시 장치의 일 예를 보여주는 단면도이다. 도 13 및 도 14의 표시 장치(1_2)는 제2 컨택 영역(CA2)과 상이한 제3 컨택 영역(CA3)을 포함한다. 제3 컨택 영역(CA3)들이 광 감지부(RA)를 둘러싸는 제1 전극 라인(410)들 또는 제2 전극 라인(420)들에 배치되지 않는다는 점은 이전 실시예들과 동일하다. 전극 패턴(MP)은 제3 전극 라인(430)과 동일한 제1 대각 방향(DD1)으로 연장된 제3 연결 전극 라인(453)과 제4 전극 라인(440)과 동일한 제2 대각 방향(DD2)으로 연장된 제4 연결 전극 라인(454)을 포함하고, 제3 컨택 영역(CA3)은 제3 연결 전극 라인(453)과 제4 연결 전극 라인(454)이 교차하는 영역에 형성될 수 있다.
예를 들어, 제3 컨택 영역(CA3)들 각각은 제1 방향(DR1)으로 교대 배열된 제1 발광부(EMA1)와 제3 발광부(EMA3) 사이에 배치될 수 있다. 제3 컨택 영역(CA3)들 각각은 제2 방향(DR2)으로 교대 배열된 제2 발광부(EMA2)와 제4 발광부(EMA4) 사이에 배치될 수 있다.
제3 컨택 영역(CA3)은 제1 연결 전극 라인(431)과 제2 연결 전극 라인(441)이 교차하는 영역에서 형성되며, 제1 연결부(CP1_1)와 제1 센서부(SP1)들을 연결하는 제1 컨택홀(CNT1)을 포함할 수 있다. 제3 연결 전극 라인(453)과 제4 연결 전극 라인(454)이 교차하는 제3 컨택 영역(CA3)의 일 방향의 제2 폭(W2)은 제1 내지 제4 전극 라인(410, 420, 430, 440) 각각의 일 방향의 제1 폭(W1)보다 클 수 있다. 즉, 제3 컨택 영역(CA3)은 제1 컨택홀(CNT1)을 형성하기 위한 충분한 폭을 가질 수 있다. 따라서, 제3 컨택 영역(CA3)에 제3 연결 전극 라인(453)과 제4 연결 전극 라인(454)을 더 배치하여 제1 컨택홀(CNT1)을 안정적으로 형성할 수 있다.
한편, 제3 연결 전극 라인(453)과 제4 연결 전극 라인(454)은 제1 센서부(SP1)에 해당하는 제1 내지 제4 전극 라인(410, 420, 430, 440)들과 물리적으로 연결된 형태일 수 있다.
단면도 상, 제1 터치 도전층(210)과 제2 터치 도전층(220)은 제3 연결 전극 라인(453) 및 제4 연결 전극 라인(454)을 더 포함할 수 있다. 제3 연결 전극 라인(453)과 제4 연결 전극 라인(454)은 스페이서(165)와 제3 방향(DR3)으로 중첩할 수 있다.
본 실시예에 따른 표시 장치(1_2)는 제3 컨택 영역(CA3)에 제3 연결 전극 라인(453)과 제4 연결 전극 라인(454)을 더 배치하여 제1 컨택홀(CNT1)을 안정적으로 형성할 수 있다.
도 15는 또 다른 실시예에 따라 도 10의 B 영역을 상세히 보여주는 확대도이다. 도 15의 표시 장치(1_2)는 제3 컨택 영역(CA3)과 상이한 제4 컨택 영역(CA4)을 포함한다. 제4 컨택 영역(CA4)들이 광 감지부(RA)를 둘러싸는 제1 전극 라인(410)들 또는 제2 전극 라인(420)들에 배치되지 않는다는 점은 이전 실시예들과 동일하다. 전극 패턴(MP)은 제2 전극 라인(420)과 동일한 제2 방향(DR2)으로 연장된 제5 연결 전극 라인(455)을 포함하고, 제4 컨택 영역(CA4)은 제2 폭(W2)을 갖는 제5 연결 전극 라인(455)에 형성될 수 있다.
예를 들어, 제4 컨택 영역(CA4)들 각각은 제1 방향(DR1)으로 교대 배열된 제1 발광부(EMA1)와 제3 발광부(EMA3) 사이에 배치될 수 있다. 제4 컨택 영역(CA4)들 각각은 제2 방향(DR2)으로 교대 배열된 제2 발광부(EMA2)와 제4 발광부(EMA4) 사이에 배치될 수 있다.
제4 컨택 영역(CA4)은 제5 연결 전극 라인(455)에 배치된 제1 컨택홀(CNT1)을 통해 제1 연결부(CP1_1)와 제1 센서부(SP1)들을 연결할 수 있다. 제4 컨택 영역(CA4)의 제5 연결 전극 라인(455)의 제2 폭(W2)은 제1 내지 제4 전극 라인(410, 420, 430, 440) 각각의 일 방향의 제1 폭(W1)보다 클 수 있다. 즉, 제4 컨택 영역(CA4)은 제1 컨택홀(CNT1)을 형성하기 위한 충분한 폭을 가질 수 있다. 따라서, 제4 컨택 영역(CA4)에 제5 연결 전극 라인(455)을 더 배치하여 제1 컨택홀(CNT1)을 안정적으로 형성할 수 있다.
한편, 제5 연결 전극 라인(455)은 이격된 제1 전극 라인(410)을 믈리적으로 연결하며, 이격된 제2 전극 라인(420)들 사이에 배치될 수 있다. 제3 연결 전극 라인(421)은 스페이서(165)와 제3 방향(DR3)으로 중첩할 수 있다.
도시하지는 않았으나 단면도 상, 제1 터치 도전층과 제2 터치 도전층은 제5 연결 전극 라인(455)을 더 포함하고, 제5 연결 전극 라인(455)은 스페이서(165)와 제3 방향(DR3)으로 중첩할 수 있다.
한편, 도 10 내지 도 15의 표시 장치(1_2)에서, 광 감지부(RA)와 전극 패턴(MP) 사이의 제1 거리(D11, D12, D13, D14)는 각각 광 감지부(RA)에 인접한 제1 내지 제4 발광부(EMA1, EMA2, EMA3, EMA4)와 전극 패턴(MP) 사이의 제2 거리(D12, D22, D32, D42)와 동일하지만, 이에 제한되지 않는다. 다시 말해, 광 감지부(RA)와 제1 내지 제4 발광부(EMA1, EMA2, EMA3, EMA4) 사이에 배치되는 제1 내지 제4 전극 라인(410, 420, 430, 440)들의 중심은 광 감지부(RA)와 제1 내지 제4 발광부(EMA1, EMA2, EMA3, EMA4)를 구분하는 주변부(NEA)(또는 화소 정의막(160))의 중심과 일치할 수 있다.
본 실시예에 따른 표시 장치(1_2)는 제1 내지 제5 연결 전극 라인(451, 452, 453, 454, 455)을 포함하여 제2 내지 제4 컨택 영역(CA2, CA3, CA4)에 포함되는 제1 컨택홀(CNT1)을 보다 안정적으로 형성할 수 있다. 즉, 제2 내지 제4 컨택 영역(CA2, CA3, CA4)의 일 방향의 폭은 제1 컨택홀(CNT1)이 형성되기 위해 충분히 넓은 제2 폭(W2)을 가질 수 있다.
한편, 도 10은 제2 컨택 영역(CA2)을 포함하는 것으로 예시하였지만, 제3 컨택 영역(CA3) 또는 제4 컨택 영역(CA4)에 맞춰 도 10이 변경될 수 있다.
이하, 도 16 내지 도 19를 참조하여, 제1 내지 제4 전극 라인(410, 420, 430, 440)들을 변형한 다른 실시예에 따른 표시 장치(1_3)를 설명한다.
도 16은 또 다른 실시예에 따른 표시층의 화소 및 광 센서와 터치 감지층의 터치 전극들을 보여주는 확대도이다. 도 17은 도 16의 C 영역을 상세히 보여주는 확대도이다.
도 16 및 도 17을 참조하면, 본 실시예에 따른 표시 장치(1_3)에서, 복수의 광 감지부(RA)들을 둘러싸는 전극 패턴(MP)이 사각형의 평면 형태를 갖는 것은 이전 실시예와 동일하다. 제1 발광부(EMA1) 및 제3 발광부(EMA3)를 둘러싸는 전극 패턴(MP)은 팔각형의 평면 형태를 가지고, 제2 발광부(EMA2) 및 제4 발광부(EMA4)를 둘러싸는 전극 패턴(MP)은 십이각형의 평면 형태를 가질 수 있다. 또한, 표시 장치(1_3)는 제5 컨택 영역(CA5)을 포함한다. 제5 컨택 영역(CA5)들은 광 감지부(RA)를 둘러싸는 제1 서브 전극 라인(411)과 제3 서브 전극 라인(421)에 배치되지 않을 수 있다.
제1 전극 라인(410)은 광 감지부(RA)의 외측에 배치되는 제1 서브 전극 라인(411) 및 제2 발광부(EMA2) 또는 제4 발광부(EMA4)의 외측에 배치되는 제2 서브 전극 라인(412)을 포함할 수 있다. 제1 서브 전극 라인(411)과 제2 서브 전극 라인(412)은 제1 방향(DR1)으로 연장된다. 제1 서브 전극 라인(411)은 제2 방향(DR2)에서 이웃한 광 감지부(RA)와 제1 발광부(EMA1) 사이 또는 제2 방향(DR2)에서 이웃한 광 감지부(RA)와 제3 발광부(EMA3) 사이에 배치된다. 제2 서브 전극 라인(412)은 제2 방향(DR2)에서 이웃한 제2 발광부(EMA2) 및 제4 발광부(EMA4) 사이에 배치된다.
제2 전극 라인(420)은 광 감지부(RA)의 외측에 배치되는 제3 서브 전극 라인(421)과 제1 내지 제4 발광부(EMA1, EMA2, EMA3, EMA4) 각각의 외측에 배치되는 제4 서브 전극 라인(422)을 포함할 수 있다. 제3 서브 전극 라인(421)과 제4 서브 전극 라인(422)은 제2 방향(DR2)으로 연장된다. 제3 서브 전극 라인(421)은 제1 방향(DR1)에서 이웃한 광 감지부(RA)와 제2 발광부(EMA2) 사이 또는 및 제1 방향(DR1)에서 이웃한 광 감지부(RA)와 제4 발광부(EMA4) 사이에 배치된다. 제4 서브 전극 라인(422)은 제1 방향(DR1)에서 이웃한 제1 발광부(EMA1)와제3 발광부(EMA3) 사이에 배치된다.
교차하는 제1 전극 라인(410)의 제1 서브 전극 라인(411)들과 제2 전극 라인(420)의 제3 서브 전극 라인(421)들에 의해 형성되는 메쉬 홀에 광 감지부(RA)가 배치될 수 있다. 구체적으로, 광 감지부(RA)를 둘러싸는 두개의 제1 서브 전극 라인(411)들과 두개의 제3 서브 전극 라인(421)들은 사각형의 평면 형태를 가질 수 있다. 다시 말해, 광 감지부(RA)가 배치되는 메쉬 홀은 사각형의 평면 형태를 가질 수 있다.
교차하는 제1 서브 전극 라인(411)들, 제3 서브 전극 라인(421)들, 제3 전극 라인(430)들, 및 제4 전극 라인(440)들에 의해 형성되는 메쉬 홀에 제1 발광부(EMA1) 또는 제3 발광부(EMA3)가 배치될 수 있다. 제1 발광부(EMA1) 또는 제3 발광부(EMA3)를 둘러싸는 두개의 제1 서브 전극 라인(411)들, 두개의 제3 서브 전극 라인(421)들, 두개의 제3 전극 라인(430)들, 및 두개의 제4 전극 라인(440)들은 팔각형의 평면 형태를 가질 수 있다. 다시 말해, 제1 발광부(EMA1) 또는 제3 발광부(EMA3)가 배치되는 메쉬 홀은 팔각형의 평면 형태를 가질 수 있다.
교차하는 제2 서브 전극 라인(412)들, 제3 서브 전극 라인(421)들, 제4 서브 전극 라인(422)들, 제3 전극 라인(430)들, 및 제4 전극 라인(440)들에 의해 형성되는 메쉬 홀에 제2 발광부(EMA2) 또는 제4 발광부(EMA4)가 배치될 수 있다. 제2 발광부(EMA2) 또는 제4 발광부(EMA4)를 둘러싸는 두개의 제2 서브 전극 라인(412)들, 두개의 제3 서브 전극 라인(421)들, 네개의 제4 서브 전극 라인(422)들, 두개의 제3 전극 라인(430)들, 및 두개의 제4 전극 라인(440)들은 십이각형의 평면 형태를 가질 수 있다. 다시 말해, 제2 발광부(EMA2) 또는 제4 발광부(EMA4)가 배치되는 메쉬 홀은 제1 방향(DR1)과 나란한 두 변을 갖는 십이각형의 평면 형태를 가질 수 있다.
본 실시예에서, 제5 컨택 영역(CA5)들은 광 감지부(RA)를 둘러싸는 제1 서브 전극 라인(411)과 제3 서브 전극 라인(421)에 배치되지 않을 수 있다. 제5 컨택 영역(CA5)들은 제2 발광부(EMA2)와 제4 발광부(EMA4) 사이에 배치된 제2 서브 전극 라인(412)들의 일부에 배치될 수 있다. 제5 컨택 영역(CA5)은 제1 컨택홀(CNT1)을 형성하기 위해 제2 폭(W2)을 가질 수 있다. 따라서, 제5 컨택 영역(CA5)에 배치된 제2 서브 전극 라인(412)의 일 방향의 제2 폭(W2)은 제5 컨택 영역(CA5)에 배치되지 않은 다른 제2 서브 전극 라인(412)의 일 방향의 제1 폭(W1)보다 클 수 있다.
본 실시예에 따른 표시 장치(1_3)는 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들과 복수의 광 감지부(RA)들을 포함하고, 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들과 복수의 광 감지부(RA)들 상에 배치되는 복수의 제1 터치 전극(IE1)들 및 복수의 제2 터치 전극(IE2)들은 메쉬 형상의 전극 패턴(MP)을 가질 수 있다. 이에 따라, 복수의 제1 터치 전극(IE1)들 및 복수의 제2 터치 전극(IE2)들이 복수의 발광부(EMA1, EMA2, EMA3, EMA4)들 및 복수의 광 감지부(RA)들과 비중첩하므로, 복수의 제1 터치 전극(IE1)들 및 복수의 제2 터치 전극(IE2)들이 사용자에게 시인되지 않을 수 있고, 외부 광이 광 감지부(RA)에 안정적으로 입사될 수 있다.
도 18은 또 다른 실시예에 따른 표시층의 화소 및 광 센서와 터치 감지층의 터치 전극들을 보여주는 확대도이다. 도 19는 도 18의 D 영역을 상세히 보여주는 확대도이다. 도 18 및 도 19의 표시 장치(1_3)는 제5 컨택 영역(CA5)과 상이한 제6 컨택 영역(CA6)을 포함한다는 점에서 도 16 및 도 17의 실시예와 상이하다. 제6 컨택 영역(CA6)이 광 감지부(RA)를 둘러싸는 제1 서브 전극 라인(411)과 제3 서브 전극 라인(421)에 배치되지 않는다는 점은 이전 실시예와 동일하다.
구체적으로, 제6 컨택 영역(CA6)들은 제2 발광부(EMA2)와 제4 발광부(EMA4) 사이에 배치된 제2 서브 전극 라인(412)들의 일부에 배치될 수 있다. 제6 컨택 영역(CA6)은 제1 컨택홀(CNT1)을 형성하기 위해 제2 폭(W2)을 가질 수 있다. 따라서, 제6 컨택 영역(CA6)에 배치된 제2 서브 전극 라인(412)은 제1 컨택홀(CNT1)을 형성하는 부분에 한하여 제2 폭(W2)을 가질 수 있다. 제6 컨택 영역(CA6)에 배치된 제2 서브 전극 라인(412)은 부분적으로 곡선부를 갖는 전극 패턴일 수 있다. 제6 컨택 영역(CA6)에 배치된 제2 서브 전극 라인(412)의 일 방향의 제2 폭(W2)은 제6 컨택 영역(CA6)에 배치되지 않은 다른 제2 서브 전극 라인(412)의 일 방향의 제1 폭(W1)보다 클 수 있다.
한편, 일 방향에서 광 감지부(RA)와 전극 패턴(MP) 사이의 제1 거리(D11, D12, D13, D14)는 각각 광 감지부(RA)에 인접한 제1 내지 제4 발광부(EMA1, EMA2, EMA3, EMA4)와 전극 패턴(MP) 사이의 제2 거리(D12, D22, D32, D42)와 동일할 수 있다. 다시 말해, 광 감지부(RA)와 제1 내지 제4 발광부(EMA1, EMA2, EMA3, EMA4) 사이에 배치되는 제1 내지 제4 전극 라인(410, 420, 430, 440)들의 중심은 광 감지부(RA)와 제1 내지 제4 발광부(EMA1, EMA2, EMA3, EMA4)를 구분하는 주변부(NEA)(또는 화소 정의막(160))의 중심과 일치할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 10: 표시 패널
RA: 광 감지부 EMA: 발광부
IE1, IE2: 제1 및 제2 터치 전극
410, 420, 430, 440: 제1 내지 제4 전극 라인

Claims (24)

  1. 기판;
    상기 기판 상에 배치되며, 광을 발광하는 복수의 발광부들;
    상기 기판 상에 배치되며, 입사되는 광을 감지하는 복수의 광 감지부들;
    상기 복수의 발광부들과 상기 복수의 광 감지부들을 구획하는 화소 정의막; 및
    상기 화소 정의막 상에 배치되는 터치 전극을 포함하고,
    상기 터치 전극에 의해 정의되고, 상기 복수의 광 감지부들이 배치되는 메쉬 홀의 형태는 상기 터치 전극에 의해 정의되고, 상기 복수의 발광부들 중 제1 발광부이 배치되는 메쉬 홀의 형태와 상이한 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 광 감지부들의 평면 형태는 상기 복수의 광 감지부들이 배치되는 메쉬 홀의 형태와 상이한 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 발광부의 평면 형태는 상기 제1 발광부가 배치되는 메쉬 홀의 형태와 상이한 표시 장치.
  4. 제3 항에 있어서,
    상기 복수의 광 감지부들의 평면 형태는 상기 복수의 광 감지부들이 배치되는 메쉬 홀의 형태와 동일한 표시 장치.
  5. 제1 항에 있어서,
    상기 복수의 광 감지부들이 배치되는 메쉬 홀은 사각형의 평면 형태를 가지고, 상기 제1 발광부가 배치되는 메쉬 홀은 육각형의 평면 형태를 가지는 표시 장치.
  6. 제1 항에 있어서,
    상기 복수의 광 감지부들이 배치되는 메쉬 홀은 사각형의 평면 형태를 가지고, 상기 제1 발광부가 배치되는 메쉬 홀은 팔각형의 평면 형태를 가지는 표시 장치.
  7. 제1 항에 있어서,
    상기 복수의 발광부들은 서로 이격된 제1 발광부들, 제2 발광부들, 제3 발광부들, 및 제4 발광부들을 포함하고,
    상기 제1 발광부들은 상기 제3 발광부들과 제1 방향을 따라 교대 배열되며, 상기 제2 발광부들은 상기 제4 발광부들과 상기 제1 방향과 교차하는 제2 방향을 따라 교대 배열되는 표시 장치.
  8. 제7 항에 있어서,
    상기 광 감지부는 상기 제2 방향에서 이웃하는 상기 제1 발광부들 및 상기 제3 발광부들 사이에 배치되며, 상기 제1 방향에서 이웃하는 상기 제2 발광부들 및 상기 제4 발광부들 사이에 배치되는 표시 장치.
  9. 기판;
    상기 기판 상에 배치되며, 광을 발광하는 복수의 발광부들;
    상기 기판 상에 배치되며, 입사되는 광을 감지하는 복수의 광 감지부들;
    상기 복수의 발광부들과 상기 복수의 광 감지부들을 구획하는 화소 정의막; 및
    상기 화소 정의막 상에 배치되는 터치 전극을 포함하고,
    상기 터치 전극은 제1 방향으로 연장되는 제1 전극 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 전극 라인들, 상기 제1 방향으로부터 기울어진 제1 대각 방향으로 연장되는 제3 전극 라인들, 및 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 연장되는 제4 전극 라인들을 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 복수의 광 감지부들 각각은 상기 제1 전극 라인들 및 상기 제2 전극 라인들에 의해 둘러싸이는 표시 장치.
  11. 제10 항에 있어서,
    상기 복수의 발광부들 중 제1 발광부는 상기 제1 전극 라인들, 상기 제3 전극 라인들, 및 상기 제4 전극 라인들에 의해 둘러싸이고,
    상기 복수의 발광부들 중 제2 발광부는 상기 제2 전극 라인들, 상기 제3 전극 라인들, 및 상기 제4 전극 라인들에 의해 둘러싸이는 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 발광부는 상기 제1 전극 라인들, 상기 제2 전극 라인들, 상기 제3 전극 라인들, 및 상기 제4 전극 라인들에 의해 둘러싸이는 표시 장치.
  13. 제9 항에 있어서,
    상기 복수의 발광부들에 연결되어 스캔 신호를 인가하는 스캔 라인; 및
    상기 복수의 발광부들에 연결되어 데이터 전압를 인가하는 데이터 라인을 더 포함하고,
    상기 스캔 라인은 상기 제1 방향으로 연장되고, 상기 데이터 라인은 상기 제2 방향으로 연장되는 표시 장치.
  14. 제9 항에 있어서,
    상기 터치 전극은 복수의 제1 센서부들 및 상기 복수의 제1 센서부들을 컨택 영역들에서 연결하는 제1 연결부를 포함하고,
    상기 컨택 영역들 각각의 일 방향의 폭은 상기 제1 전극 라인들의 일 방향의 폭보다 큰 표시 장치.
  15. 제9 항에 있어서,
    상기 복수의 발광부들은 서로 이격된 제1 발광부들, 제2 발광부들, 제3 발광부들, 및 제4 발광부들을 포함하고,
    상기 제1 발광부들은 상기 제3 발광부들과 상기 제1 방향을 따라 교대 배열되며, 상기 제2 발광부들은 상기 제4 발광부들과 상기 제1 방향과 교차하는 제2 방향을 따라 교대 배열되는 표시 장치.
  16. 제15 항에 있어서,
    상기 화소 정의막 상에 배치되는 복수의 스페이서들을 더 포함하고,
    상기 복수의 스페이서들 각각은 상기 제1 방향에서 이웃하는 상기 제1 발광부 및 상기 제3 발광부 사이에 배치되며, 상기 제2 방향에서 이웃하는 상기 제2 발광부 및 상기 제4 발광부 사이에 배치되는 표시 장치.
  17. 제16 항에 있어서,
    상기 복수의 스페이서들 중 어느 하나와 상기 기판의 두께 방향으로 중첩하는 연결 전극 라인을 포함하고,
    상기 연결 전극 라인의 일 방향의 폭은 상기 제1 전극 라인들의 일 방향의 폭보다 큰 표시 장치.
  18. 제9 항에 있어서,
    상기 제1 전극 라인들 각각은 상기 복수의 광 감지부들 각각을 둘러싸는 제1 서브 전극 라인 및 상기 복수의 발광부들 중 어느 하나를 둘러싸는 제2 서브 전극 라인을 포함하고,
    상기 제2 전극 라인들 각각은 상기 복수의 광 감지부들 각각을 둘러싸는 제3 서브 전극 라인 및 상기 복수의 발광부들 중 다른 하나를 둘러싸는 제4 서브 전극 라인을 포함하는 표시 장치.
  19. 제9 항에 있어서,
    일 방향에서 상기 복수의 광 감지부들 중 어느 한 광 감지부와 상기 터치 전극 사이의 제1 거리는 상기 일 방향에서 상기 복수의 발광부들 중 상기 광 감지부와 인접한 제1 발광부와 상기 터치 전극 사이의 제2 거리와 동일한 표시 장치.
  20. 기판;
    상기 기판 상에 배치되며, 광을 발광하는 복수의 발광부들;
    상기 기판 상에 배치되며, 입사되는 광을 감지하는 복수의 광 감지부들;
    상기 복수의 발광부들과 상기 복수의 광 감지부들을 구획하는 화소 정의막; 및
    상기 화소 정의막 상에 배치되며, 일 방향으로 연장된 복수의 제1 센서부들 및 상기 복수의 제1 센서부들을 연결하는 컨택 영역을 포함하고,
    상기 복수의 제1 센서부들은 상기 복수의 광 감지부들 중에서 어느 한 광 감지부의 외측에 배치되는 제1 전극 라인 및 상기 제1 전극 라인과 교차하는 제2 전극 라인을 포함하고,
    상기 컨택 영역은 상기 제1 전극 라인 및 상기 제2 전극 라인에 배치되지 않는 표시 장치.
  21. 제20 항에 있어서,
    상기 복수의 제1 센서부들은 상기 제1 전극 라인 및 상기 제2 전극 라인과 다른 방향으로 교차하는 제3 전극 라인 및 제4 전극 라인을 더 포함하고, 상기 컨택 영역은 상기 제3 전극 라인 및 상기 제4 전극 라인이 교차하는 영역에 형성되는 표시 장치.
  22. 제20 항에 있어서,
    상기 화소 정의막 상에 배치되는 복수의 스페이서들; 및
    상기 복수의 스페이서들과 상기 기판의 두께 방향으로 중첩하는 연결 전극 라인을 더 포함하고,
    상기 컨택 영역은 상기 연결 전극 라인에 배치되는 표시 장치.
  23. 제20 항에 있어서,
    상기 제1 전극 라인들 각각은 상기 복수의 광 감지부들 중 어느 하나의 외측에 배치되는 제1 서브 전극 라인 및 상기 복수의 발광부들 중 어느 하나의 외측에 배치되는 제2 서브 전극 라인을 포함하고,
    상기 제2 전극 라인들 각각은 상기 복수의 광 감지부들 각각을 둘러싸는 제3 서브 전극 라인 및 상기 복수의 발광부들 중 다른 하나를 둘러싸는 제4 서브 전극 라인을 포함하고,
    상기 컨택 영역은 상기 제2 서브 전극 라인에 배치되는 표시 장치.
  24. 제20 항에 있어서,
    상기 제1 전극 라인 및 상기 제2 전극 라인 중 어느 하나의 일 방향의 제1 폭은 상기 컨택 영역의 상기 일 방향의 제2 폭보다 작은 표시 장치.
KR1020220041994A 2022-04-05 2022-04-05 표시 장치 KR20230143638A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220041994A KR20230143638A (ko) 2022-04-05 2022-04-05 표시 장치
US18/156,370 US20230315224A1 (en) 2022-04-05 2023-01-18 Display devce including a touch electrode
CN202310311882.2A CN116896954A (zh) 2022-04-05 2023-03-28 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220041994A KR20230143638A (ko) 2022-04-05 2022-04-05 표시 장치

Publications (1)

Publication Number Publication Date
KR20230143638A true KR20230143638A (ko) 2023-10-13

Family

ID=88194222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220041994A KR20230143638A (ko) 2022-04-05 2022-04-05 표시 장치

Country Status (3)

Country Link
US (1) US20230315224A1 (ko)
KR (1) KR20230143638A (ko)
CN (1) CN116896954A (ko)

Also Published As

Publication number Publication date
US20230315224A1 (en) 2023-10-05
CN116896954A (zh) 2023-10-17

Similar Documents

Publication Publication Date Title
KR102414056B1 (ko) 터치 감지 유닛 및 이를 포함하는 표시장치
US20160132148A1 (en) Organic light-emitting diode (oled) display
CN111129076A (zh) 显示装置
KR20230140632A (ko) 표시 장치
US20230118413A1 (en) Display device
US20230315224A1 (en) Display devce including a touch electrode
US11726622B2 (en) Display device for detecting incident light
US20230320168A1 (en) Display device
US20240134471A1 (en) Display device
US20230320171A1 (en) Display device
KR20230144680A (ko) 표시 장치
US20230109356A1 (en) Display device and method of manufacturing the same
CN221575975U (zh) 显示装置和移动电子装置
CN220023506U (zh) 显示装置
US11899866B2 (en) Display device
KR20230154344A (ko) 표시 장치
US20240138229A1 (en) Display device
KR20230151585A (ko) 표시 장치
KR20240051006A (ko) 표시 장치 및 이를 포함하는 모바일 전자 장치
KR20230143228A (ko) 표시 장치
KR20230144679A (ko) 표시 장치
KR20230146150A (ko) 표시 장치
KR20230161003A (ko) 표시 장치
KR20230037742A (ko) 표시 장치