JP3980910B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3980910B2 JP3980910B2 JP2002067498A JP2002067498A JP3980910B2 JP 3980910 B2 JP3980910 B2 JP 3980910B2 JP 2002067498 A JP2002067498 A JP 2002067498A JP 2002067498 A JP2002067498 A JP 2002067498A JP 3980910 B2 JP3980910 B2 JP 3980910B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- auxiliary capacitance
- pixel
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示画素が周期的に極性反転される映像信号により駆動される液晶表示装置に関し、特に液晶表示画素の画素電極に印加される映像信号をデジタル形式で保持しこの画素電極に出力するメモリ部を備える液晶表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置は軽量、薄型、低消費電力という利点を生かして携帯電話や電子ブック等の小型情報端末のディスプレイとして使用されている。これらの小型情報端末は一般にバッテリー駆動であるため、消費電力の低減が利用可能時間を長くする上で重要である。例えば携帯電話では、待受状態の画像表示で消費される電力を極力抑えることが求められている。特開昭５８−２３０９１はこれを実現する方法として映像信号を保持するデジタルメモリを表示画素毎に設けた画像表示装置を開示する。この画像表示装置によれば、例えば待受状態でデジタルメモリから表示画素に出力される映像信号の極性を制御する回路を除いた周辺駆動回路をサスペンドさせることにより大幅な消費電力の低減を図ることが可能となる。
【０００３】
【発明が解決しようとする課題】
ところで、最近では携帯電話においてもインターネットやＴＶ電話等のカラー中間調表示や動画表示が始まっており、高精細化および更なる低消費電力が求められている。この要求に応えるため、通常のＴＦＴを用いた通常表示モードとデジタルメモリを用いた静止画表示モードとを各表示画素に設けられるスイッチによって切り換えるように構成された液晶表示装置が提案されている。しかし、このような液晶表示装置で高精細な画面を得るために１画素あたりの面積を小さくした場合、各表示画素に設けられるデジタルメモリの素子サイズも小さくする必要が生じ、これがデジタルメモリの駆動能力を制約する。このような制約を受ける状況では、製造プロセスに依存した素子特性のバラツキに対して十分なマージンをとることが困難になる。実際に形成されたデジタルメモリの駆動能力が液晶容量および補助容量を含む表示画素の容量負荷に対して決定された設計値を下回ると、静止画表示モードでこのデジタルメモリにより誤って駆動される表示画素で点欠陥が発生する。これは、液晶表示装置の製造において歩留まりを低下させる結果となる。
【０００４】
本発明の目的は、メモリ部の駆動能力に起因して発生する点欠陥を低減できる液晶表示装置を提供することにある。
【０００５】
【課題を解決するための手段】
本発明によれば、画素電極および共通電極間に液晶材料を挟持した構造を有する複数の液晶表示画素と、映像信号を取り込む複数の画素スイッチと、複数の画素スイッチから複数の液晶表示画素の画素電極にそれぞれ印加される映像信号をデジタル形式で保持する複数のメモリ部と、複数のメモリ部を複数の液晶表示画素の画素電極にそれぞれ接続し複数のメモリ部からこれらの画素電極に出力される映像信号の極性を共通電極の電位に対して周期的に反転する複数の接続制御部と、複数の液晶表示画素の画素電極に容量結合して電位設定端子に接続される複数の補助容量線と、複数の接続制御部が複数のメモリ部を複数の液晶表示画素にそれぞれ接続する間複数の補助容量線を電位設定端子から電気的に分離してフローティング状態に維持する分離回路を備える液晶表示装置が提供される。
【０００６】
この液晶表示装置では、複数の接続制御部が複数のメモリ部をそれぞれ複数の液晶表示画素に接続する間分離回路が複数の補助容量線を電位設定端子から電気的に分離してフローティング状態に維持する。これにより、メモリ部が映像信号の極性反転に伴って充放電すべき容量負荷から補助容量線および画素電極間の補助容量を除外できるため、メモリ部の駆動能力が製造プロセスに依存した素子特性のバラツキにより設計値を下回ることがあっても、メモリ部は保持状態にある映像信号に対応して正しく液晶表示画素を駆動する。従って、メモリ部の駆動能力に起因して発生する点欠陥を低減することができる。
【０００７】
【発明の実施の形態】
以下、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置について図面を参照して説明する。この液晶表示装置は動画を表示可能な通常表示モードの他に例えば静止画を表示可能な静止画表示モードを持つ携帯端末機器のモニタディスプレイとして用いられる。
【０００８】
図１はこのアクティブマトリクス型液晶表示装置の概略的な平面構造を示し、図２はこの液晶表示装置の画素周辺の等価回路を示す。
【０００９】
この液晶表示装置は、液晶表示パネル１およびこの液晶表示パネル１を制御する液晶コントローラ２を備える。液晶表示パネル１は、例えば液晶層ＬＱが光変調層としてアレイ基板ＡＲおよび対向基板ＣＴ間に保持される構造を有し、液晶コントローラ２は液晶表示パネル１から独立した駆動回路基板上に配置される。
【００１０】
アレイ基板ＡＲは、ガラス基板上においてマトリクス状に配置される複数の画素電極ＰＥ、複数の画素電極ＰＥの行に沿って形成される複数の走査線Ｙ（Ｙ1〜Ｙm）、複数の画素電極ＰＥの列に沿って形成される複数の信号線Ｘ（Ｘ1〜Ｘn）、信号線Ｘ1〜Ｘnおよび走査線Ｙ1〜Ｙmの交差位置にそれぞれ隣接して配置され各々対応走査線Ｙからの走査信号に応答して対応信号線Ｘからの映像信号Ｖpixを取り込み対応画素電極ＰＥに印加する画素スイッチ１１、各々対応行の画素電極ＰＥを横切って走査線Ｙ1〜Ｙmと略平行に配置される複数の補助容量線１２、複数の補助容量線１２を液晶コントローラ２の電位設定端子ＰＶcsから電気的に分離するための分離回路ＳＰ、走査線Ｙ1〜Ｙmを駆動する走査線駆動回路３、並びに信号線Ｘ1〜Ｘnを駆動する信号線駆動回路４を備える。分離回路ＳＰは複数の補助容量線１２の一端側および他端側の両方に配置され各々対応補助容量線１２の一端または他端と電位設定端子ＰＶcsとの間に接続される複数の補助容量スイッチ２０を含む。各画素スイッチ１１および補助容量スイッチ２０は例えばＮチャネルポリシリコン薄膜トランジスタ(ＴＦＴ)により基板上に一体的に構成され、走査線駆動回路３および信号線駆動回路４は薄膜トランジスタ１１と同一処理でアレイ基板ＡＲ上に形成される複数のＮチャネルおよびＰチャネルポリシリコン薄膜トランジスタを組み合わせて構成される。
【００１１】
対向基板ＣＴは複数の画素電極ＰＥに対向して配置され液晶コントローラ２の電位設定端子ＰＶcomに接続される単一の共通電極ＣＥおよび図示しないカラーフィルタ等を含む。
【００１２】
液晶コントローラ２は、例えば外部から供給される映像信号および同期信号を受取り、通常表示モードで画素映像信号Ｖpix、垂直走査制御信号ＹＣＴおよび水平走査制御信号ＸＣＴを発生する。垂直走査制御信号ＹＣＴは例えば垂直スタートパルス、垂直クロック信号、出力イネーブル信号ＥＮＡＢ等を含み、走査線駆動回路３に供給される。水平走査制御信号ＸＣＴは水平スタートパルス、水平クロック信号、極性反転信号等を含み、映像信号Ｖpixと共に信号線駆動回路４に供給される。
【００１３】
走査線駆動回路３はシフトレジスタおよびバッファ回路等で構成され、画素スイッチ１１を導通させる走査信号を１垂直走査（フレーム）期間毎に走査線Ｙ1〜Ｙmに順次供給するよう垂直走査制御信号ＹＣＴによって制御される。シフトレジスタは１垂直走査期間毎に供給される垂直スタートパルスを垂直クロック信号に同期してシフトさせることにより複数の走査線Ｙ1〜Ｙmのうちの１本を選択し、出力イネーブル信号ＥＮＡＢを参照して選択走査線に走査信号を出力する。出力イネーブル信号ＥＮＡＢは垂直走査(フレーム）期間のうちの有効走査期間において走査信号の出力を許可するために高レベルに維持され、この垂直走査期間から有効走査期間を除いた垂直ブランキング期間で走査信号の出力を禁止するために低レベルに維持される。
【００１４】
信号線駆動回路４はシフトレジスタおよび複数のアナログスイッチ等で構成され、各走査線Ｙが走査信号により駆動される１水平走査期間（１Ｈ）において入力される映像信号を直並列変換してサンプリングしたアナログ映像信号Ｖpixを信号線Ｘ1〜Ｘnにそれぞれ供給するように水平走査制御信号ＸＣＴによって制御される。
【００１５】
尚、図１に示すように、液晶コントローラ２は共通電極ＣＥに設定されるコモン電位Ｖcomを電位設定端子ＰＶcomから出力し、補助容量線１２に設定される補助容量線電位Ｖcsを電位設定端子ＰＶcsから出力する。この補助容量線電位Ｖcsは例えばコモン電位Ｖcomに等しい値である。コモン電位Ｖcomは通常表示モードにおいて1水平走査期間（Ｈ）毎に０Ｖおよび５Ｖの一方から他方にレベル反転され、静止画表示モードにおいて1フレーム期間（Ｆ）毎に０Ｖおよび５Ｖの一方から他方にレベル反転される。また、通常表示モードにおいて、本実施形態のように1水平走査期間（Ｈ）毎にコモン電位Ｖcomをレベル反転させる代わりに、例えば２Ｈ毎、あるいは1フレーム期間（Ｆ）毎にコモン電位Ｖcomをレベル反転させても構わない。
【００１６】
極性反転信号はこのコモン電位Ｖcomのレベル反転に同期して信号線駆動回路４に供給される。これにより、信号線駆動回路４は、通常表示モードにおいては０Ｖから５Ｖの振幅を持つ映像信号Ｖpixをコモン電位Ｖcomに対して逆極性となるように極性反転信号に応答してレベル反転して出力し、静止画表示モードでは静止画用に階調制限した映像信号を出力した後にその動作を停止する。
【００１７】
この液晶表示パネル１の液晶層ＬＱは、例えば共通電極ＣＥに設定される０Ｖのコモン電位Ｖcomに対して５Ｖの映像信号Ｖpixを画素電極ＰＥに印加することにより黒表示を行うノーマリホワイトであり、上述したように通常表示モードでは映像信号Ｖpixおよびコモン電位Ｖcomの電位関係が1水平走査期間（Ｈ）毎に交互に反転されるＨコモン反転駆動が採用され、静止画表示モードでは１フレーム毎に交互に反転されるフレーム反転駆動が採用されている。
表示画面は複数の液晶表示画素ＰＸにより構成される。各液晶表示画素ＰＸは画素電極ＰＥおよび共通電極ＣＥ、並びにこれらの間に挟持された液晶層ＬＱの液晶材料を含む。さらに、複数のデジタルメモリ部１３および複数の接続制御部１４が複数の表示画素ＰＸに対してそれぞれ設けられる。画素電極ＰＥおよび共通電極ＣＥは液晶材料を介して液晶容量を構成し、信号線Ｘ上の映像信号Ｖpixを選択的に取り込む画素スイッチ１１および絶縁膜により一対の金属層を絶縁したＭＩＭ構造の補助容量ＣＳに接続される。この補助容量ＣＳは例えば補助容量線１２の一部からなる第１電極およびこの第１電極に絶縁膜を介して対向し画素電極ＰＥに接続される第２電極により構成される。
【００１８】
複数の補助容量スイッチ２０は液晶コントローラ２から供給されるスイッチ制御信号ＳＷにより制御される。スイッチ制御信号ＳＷは通常表示モードで複数の補助容量線１２を電位設定端子ＰＶcsに電気的に接続するためにこれら補助容量スイッチ２０を導通させ、静止画表示モードでこれら補助容量線１２を電位設定端子ＰＶcsから電気的に分離してフローティング状態にするためにこれら補助容量スイッチ２０を非導通にする。
【００１９】
画素スイッチ１１は走査線Ｙからの走査信号によって駆動されたときに信号線Ｘ上の映像信号Ｖpixを取り込み画素電極ＰＥに印加する。補助容量ＣＳは液晶容量に比べて十分大きな容量値を有し、画素電極ＰＥに印加された映像信号Ｖpixにより充放電される。補助容量ＣＳがこの充放電により映像信号Ｖpixを保持すると、この映像信号Ｖpixは画素スイッチ１１が非導通となったときに液晶容量ＣＳに保持された電位の変動を補償し、これにより画素電極ＰＥおよび共通電極ＣＥ間の電位差が維持される。
【００２０】
図２に示すように、各デジタルメモリ部１３はＰチャネルポリシリコン薄膜トランジスタＱ１，Ｑ３，Ｑ５およびＮチャネルポリシリコン薄膜トランジスタＱ２，Ｑ４を有し、画素スイッチ１１から画素電極ＰＥに印加された映像信号Ｖpixを保持する。各接続制御部１４はＮチャネルポリシリコン薄膜トランジスタＱ６およびＱ７を有し、画素電極ＰＥおよびデジタルメモリ部１３間の電気的な接続を制御するだけでなくデジタルメモリ部１３に保持された映像信号の出力極性を制御する極性制御回路を兼ねる。薄膜トランジスタＱ１，Ｑ２は電源端子Ｖｄｄ（＝５Ｖ）および電源端子Ｖｓｓ（＝０Ｖ）間の電源電圧で動作する第１相補型インバータＩＮＶ１を構成し、薄膜トランジスタＱ３，Ｑ４は電源端子Ｖｄｄ，Ｖｓｓ間の電源電圧で動作する第２相補型インバータＩＮＶ２を構成する。相補型インバータＩＮＶ２の出力端は相補型インバータＩＮＶ１の入力端に接続される、これら相補型インバータＩＮＶ１，ＩＮＶ２により縦列インバータ回路を構成する。相補型インバータＩＮＶ１の出力端は薄膜トランジスタＱ５を介して相補型インバータＩＮＶ２の入力端に接続される。ここで、薄膜トランジスタＱ５は縦列インバータ回路の出力を縦列インバータ回路の入力として帰還するループスイッチを構成する。この薄膜トランジスタＱ５は例えば走査線Ｙを介して制御され、画素スイッチ１１が走査線Ｙからの走査信号の立ち上がりにより導通するフレーム期間において導通せず、このフレームの次のフレーム期間において導通する。これにより、少なくとも画素スイッチ１１が映像信号Ｖpixを取り込むまで、薄膜トランジスタＱ５は非導通状態に維持される。
【００２１】
薄膜トランジスタＱ６およびＱ７は静止画表示モードにおいて例えば１フレーム毎に交互に高レベルに設定される極性制御信号ＰＯＬ１およびＰＯＬ２によりそれぞれ制御される。薄膜トランジスタＱ６は画素電極ＰＥと相補型インバータＩＮＶ２の入力端並びに薄膜トランジスタＱ５を介して相補型インバータＩＮＶ１の出力端との間に接続され、薄膜トランジスタＱ７は画素電極ＰＥと相補型インバータＩＮＶ１の入力端並びに相補型インバータＩＮＶ２の出力端との間に接続される。
【００２２】
次に上述の液晶表示装置の動作を説明する。図３に示すように通常表示モードでは、液晶コントローラ２が極性制御信号ＰＯＬ１およびＰＯＬ２を低レベルに維持する一方で、走査線駆動回路３が走査信号を１フレーム期間毎に順次複数の走査線Ｙ（Ｙ１からＹｍ）に供給する。各走査線Ｙは走査信号により１水平走査期間（１Ｈ）だけ高レベルに維持される。信号線駆動回路４は各水平走査期間毎にレベル反転される１行分の映像信号Ｖpixをそれぞれ複数の信号線Ｘ（Ｘ１〜Ｘｎ）に供給する。各表示画素ＰＸの画素スイッチ１１は対応走査線Ｙからの走査信号により導通し、対応信号線Ｘに供給された映像信号Ｖpixを取り込み画素電極ＰＥに印加する。画素スイッチ１１が１水平走査期間後に非導通となって、画素電極ＰＥを電気的なフローティング状態にすると、この映像信号Ｖpixは再び画素スイッチ１１が導通するまで液晶容量および補助容量１２によって保持される。この間、表示画素ＰＸは共通電極ＣＥと画素電極ＰＥ間の電位差に対応する光透過率に設定される。
【００２３】
静止画表示モードに移行する場合には、極性制御信号ＰＯＬ１が最初の１フレーム期間である静止画書込期間で高レベルに、ＰＯＬ２が低レベルに維持され、静止画用の映像信号Ｖpixがこのフレーム期間において１水平走査期間毎に信号線Ｘに供給される。これに続く静止画保持期間では、極性制御信号ＰＯＬ２およびＰＯＬ１がデジタルメモリ部１３の出力極性を反転させるために１フレーム期間毎に交互に高レベルに設定される。
【００２４】
極性制御信号ＰＯＬ１が上述のように静止画表示モードの静止画書込期間に相当する第１フレーム期間において高レベルに維持されると、２値の静止画情報に対応する映像信号Ｖpixが画素スイッチ１１を介して画素電極ＰＥに印加されると共に、薄膜トランジスタＱ６を介してデジタルメモリ部１３に供給される。静止画保持期間で例えば極性制御信号ＰＯＬ１が低レベル、ＰＯＬ２が高レベルになると、この映像信号Ｖpixは相補型インバータＩＮＶ２によってレベル反転され出力映像信号として薄膜トランジスタＱ７を介して画素電極ＰＥに印加される。ここで、静止画表示モードの静止画書込期間の動作について補足する。通常表示モードの最後のフレーム期間において、第１行目から第４行目までの表示画素ＰＸの画素電位ＶＰ１，ＶＰ２，ＶＰ３，ＶＰ４がライン反転駆動で同じ明るさとなるようにそれぞれ５Ｖ，０Ｖ，５Ｖ，０Ｖに設定されていて、さらに静止画用の映像信号Ｖpixが例えば第４走査線Ｙ4が駆動される水平走査期間だけ５Ｖに設定され、それ以外で０Ｖに設定されると仮定する。この場合、画素電位ＶＰ１は静止画書込期間において５Ｖから０Ｖに遷移し、画素電位ＶＰ２は静止画書込期間において０Ｖのまま遷移しない。他方、画素電位ＶＰ３は５Ｖから０Ｖに遷移し、画素電位ＶＰ４は０Ｖから５Ｖに遷移する。
【００２５】
上述した実施形態の液晶表示装置において、複数の接続制御部１４は複数の画素スイッチ１１がいずれも映像信号を取り込まない垂直ブランキング期間内に複数のデジタルメモリ部１４と複数の液晶表示画素ＰＸの画素電極ＰＥとの接続を切り換える。分離回路ＳＰは、これら接続制御部１４が複数のデジタルメモリ部１３をそれぞれ複数の液晶表示画素ＰＸの画素電極ＰＥに接続する間複数の補助容量線１２を電位設定端子ＰＶcsから電気的に分離してフローティング状態に維持する。これにより、デジタルメモリ部１３が映像信号の極性反転に伴って充放電すべき容量負荷から補助容量ＣＳを除外できるため、デジタルメモリ部１３の駆動能力が製造プロセスに依存した素子特性のバラツキにより設計値を下回ることがあっても、デジタルメモリ部１３は保持状態にある映像信号Ｖpixに対応して正しく液晶表示画素ＰＸを駆動する。従って、デジタルメモリ部１３の駆動能力に起因して発生する点欠陥を低減することができる。
【００２６】
また、図４に簡略化して示すように、複数の補助容量スイッチ２０がアレイ基板ＡＲ上で複数の補助容量線１２の一端側および他端側の両方に配置され、補助容量線電位Ｖcsに設定される電位設定端子ＰＶcsとこれら補助容量線１２との間に接続される。ここでは、２個の補助容量スイッチ２０が１本の補助容量線１２に接続されるｎ個の補助容量ＣＳに割り当てられている。従って、１個の補助容量スイッチ２０が１個の補助容量ＣＳに割り当てられる場合よりも大幅に素子数を低減でき、これによりアレイ基板ＡＲ上の有効表示面積を低下させずに低消費電力化を図ることができる。
【００２７】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【００２８】
図４に示す補助容量スイッチ２０の配置は例えば図５から図９に示すように変形してもよい。
【００２９】
図５に示す変形例では、複数の補助容量スイッチ２０がアレイ基板ＡＲ上で複数の補助容量線１２の一端側および他端側に交互に配置される。これら補助容量スイッチ２０の半分は奇数本目の補助容量線１２の一端と電位設定端子ＰＶcsとの間に接続され、これら補助容量スイッチ２０の残り半分は偶数本目の補助容量線１２の他端と電位設定端子ＰＶcsとの間に接続される。図６に示す変形例では、複数の補助容量スイッチ２０がアレイ基板ＡＲ上で複数の補助容量線１２の一端側にだけ配置される。全部の補助容量スイッチ２０はこれら補助容量線１２の一端と電位設定端子ＰＶcsとの間に接続され、これら補助容量線１２の他端は互いに接続される。図７に示す変形例では、２個の補助容量スイッチ２０がアレイ基板ＡＲの外部に配置される。一方の補助容量スイッチ２０は複数の補助容量線１２の一端と固定電源端子ＶＦとの間に接続され、他方の補助容量スイッチ２０はこれら補助容量線１２の他端と固定電源端子ＶＦとの間に接続される。図８に示す変形例では、単一の補助容量スイッチ２０がアレイ基板ＡＲの外部に配置される。この補助容量スイッチ２０は複数の補助容量線１２の一端と電位設定端子ＰＶcsとの間に接続され、これら補助容量線１２の他端は互いに接続される。図９に示す変形例では、図８に示す変形例と同様に単一の補助容量スイッチ２０がアレイ基板ＡＲの外部に配置される。この補助容量スイッチ２０は複数の補助容量線１２の一端および他端と電位設定端子ＰＶcsとの間に接続される。これら図５から図９に示す変形例でも、上述の実施形態と同様に、１個の補助容量スイッチ２０が１個の補助容量ＣＳに割り当てられる場合よりも大幅に素子数を低減でき、これによりアレイ基板ＡＲ上の有効表示面積を低下させずに低消費電力化を図ることができる。
【００３０】
【発明の効果】
以上のように本発明によれば、メモリ部の駆動能力に起因して発生する点欠陥を低減できる液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の概略的な平面構造を示す図である。
【図２】図１に示す液晶表示装置の画素周辺の等価回路を示す図である。
【図３】図２に示す画素周辺の等価回路の動作を示すタイムチャートである。
【図４】図１に示す補助容量スイッチの配置を簡略化して示す図である。
【図５】図４に示す補助容量スイッチの配置の第１変形例を示す図である。
【図６】図４に示す補助容量スイッチの配置の第２変形例を示す図である。
【図７】図４に示す補助容量スイッチの配置の第３変形例を示す図である。
【図８】図４に示す補助容量スイッチの配置の第４変形例を示す図である。
【図９】図４に示す補助容量スイッチの配置の第５変形例を示す図である。
【符号の説明】
１１…画素スイッチ
１２…補助容量線
１３…デジタルメモリ部
１４…接続制御部
ＳＰ…分離回路
ＡＲ…アレイ基板
ＣＴ…対向基板
ＣＳ…補助容量
ＬＱ…液晶層
ＰＸ…液晶表示画素
【発明の属する技術分野】
本発明は、液晶表示画素が周期的に極性反転される映像信号により駆動される液晶表示装置に関し、特に液晶表示画素の画素電極に印加される映像信号をデジタル形式で保持しこの画素電極に出力するメモリ部を備える液晶表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置は軽量、薄型、低消費電力という利点を生かして携帯電話や電子ブック等の小型情報端末のディスプレイとして使用されている。これらの小型情報端末は一般にバッテリー駆動であるため、消費電力の低減が利用可能時間を長くする上で重要である。例えば携帯電話では、待受状態の画像表示で消費される電力を極力抑えることが求められている。特開昭５８−２３０９１はこれを実現する方法として映像信号を保持するデジタルメモリを表示画素毎に設けた画像表示装置を開示する。この画像表示装置によれば、例えば待受状態でデジタルメモリから表示画素に出力される映像信号の極性を制御する回路を除いた周辺駆動回路をサスペンドさせることにより大幅な消費電力の低減を図ることが可能となる。
【０００３】
【発明が解決しようとする課題】
ところで、最近では携帯電話においてもインターネットやＴＶ電話等のカラー中間調表示や動画表示が始まっており、高精細化および更なる低消費電力が求められている。この要求に応えるため、通常のＴＦＴを用いた通常表示モードとデジタルメモリを用いた静止画表示モードとを各表示画素に設けられるスイッチによって切り換えるように構成された液晶表示装置が提案されている。しかし、このような液晶表示装置で高精細な画面を得るために１画素あたりの面積を小さくした場合、各表示画素に設けられるデジタルメモリの素子サイズも小さくする必要が生じ、これがデジタルメモリの駆動能力を制約する。このような制約を受ける状況では、製造プロセスに依存した素子特性のバラツキに対して十分なマージンをとることが困難になる。実際に形成されたデジタルメモリの駆動能力が液晶容量および補助容量を含む表示画素の容量負荷に対して決定された設計値を下回ると、静止画表示モードでこのデジタルメモリにより誤って駆動される表示画素で点欠陥が発生する。これは、液晶表示装置の製造において歩留まりを低下させる結果となる。
【０００４】
本発明の目的は、メモリ部の駆動能力に起因して発生する点欠陥を低減できる液晶表示装置を提供することにある。
【０００５】
【課題を解決するための手段】
本発明によれば、画素電極および共通電極間に液晶材料を挟持した構造を有する複数の液晶表示画素と、映像信号を取り込む複数の画素スイッチと、複数の画素スイッチから複数の液晶表示画素の画素電極にそれぞれ印加される映像信号をデジタル形式で保持する複数のメモリ部と、複数のメモリ部を複数の液晶表示画素の画素電極にそれぞれ接続し複数のメモリ部からこれらの画素電極に出力される映像信号の極性を共通電極の電位に対して周期的に反転する複数の接続制御部と、複数の液晶表示画素の画素電極に容量結合して電位設定端子に接続される複数の補助容量線と、複数の接続制御部が複数のメモリ部を複数の液晶表示画素にそれぞれ接続する間複数の補助容量線を電位設定端子から電気的に分離してフローティング状態に維持する分離回路を備える液晶表示装置が提供される。
【０００６】
この液晶表示装置では、複数の接続制御部が複数のメモリ部をそれぞれ複数の液晶表示画素に接続する間分離回路が複数の補助容量線を電位設定端子から電気的に分離してフローティング状態に維持する。これにより、メモリ部が映像信号の極性反転に伴って充放電すべき容量負荷から補助容量線および画素電極間の補助容量を除外できるため、メモリ部の駆動能力が製造プロセスに依存した素子特性のバラツキにより設計値を下回ることがあっても、メモリ部は保持状態にある映像信号に対応して正しく液晶表示画素を駆動する。従って、メモリ部の駆動能力に起因して発生する点欠陥を低減することができる。
【０００７】
【発明の実施の形態】
以下、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置について図面を参照して説明する。この液晶表示装置は動画を表示可能な通常表示モードの他に例えば静止画を表示可能な静止画表示モードを持つ携帯端末機器のモニタディスプレイとして用いられる。
【０００８】
図１はこのアクティブマトリクス型液晶表示装置の概略的な平面構造を示し、図２はこの液晶表示装置の画素周辺の等価回路を示す。
【０００９】
この液晶表示装置は、液晶表示パネル１およびこの液晶表示パネル１を制御する液晶コントローラ２を備える。液晶表示パネル１は、例えば液晶層ＬＱが光変調層としてアレイ基板ＡＲおよび対向基板ＣＴ間に保持される構造を有し、液晶コントローラ２は液晶表示パネル１から独立した駆動回路基板上に配置される。
【００１０】
アレイ基板ＡＲは、ガラス基板上においてマトリクス状に配置される複数の画素電極ＰＥ、複数の画素電極ＰＥの行に沿って形成される複数の走査線Ｙ（Ｙ1〜Ｙm）、複数の画素電極ＰＥの列に沿って形成される複数の信号線Ｘ（Ｘ1〜Ｘn）、信号線Ｘ1〜Ｘnおよび走査線Ｙ1〜Ｙmの交差位置にそれぞれ隣接して配置され各々対応走査線Ｙからの走査信号に応答して対応信号線Ｘからの映像信号Ｖpixを取り込み対応画素電極ＰＥに印加する画素スイッチ１１、各々対応行の画素電極ＰＥを横切って走査線Ｙ1〜Ｙmと略平行に配置される複数の補助容量線１２、複数の補助容量線１２を液晶コントローラ２の電位設定端子ＰＶcsから電気的に分離するための分離回路ＳＰ、走査線Ｙ1〜Ｙmを駆動する走査線駆動回路３、並びに信号線Ｘ1〜Ｘnを駆動する信号線駆動回路４を備える。分離回路ＳＰは複数の補助容量線１２の一端側および他端側の両方に配置され各々対応補助容量線１２の一端または他端と電位設定端子ＰＶcsとの間に接続される複数の補助容量スイッチ２０を含む。各画素スイッチ１１および補助容量スイッチ２０は例えばＮチャネルポリシリコン薄膜トランジスタ(ＴＦＴ)により基板上に一体的に構成され、走査線駆動回路３および信号線駆動回路４は薄膜トランジスタ１１と同一処理でアレイ基板ＡＲ上に形成される複数のＮチャネルおよびＰチャネルポリシリコン薄膜トランジスタを組み合わせて構成される。
【００１１】
対向基板ＣＴは複数の画素電極ＰＥに対向して配置され液晶コントローラ２の電位設定端子ＰＶcomに接続される単一の共通電極ＣＥおよび図示しないカラーフィルタ等を含む。
【００１２】
液晶コントローラ２は、例えば外部から供給される映像信号および同期信号を受取り、通常表示モードで画素映像信号Ｖpix、垂直走査制御信号ＹＣＴおよび水平走査制御信号ＸＣＴを発生する。垂直走査制御信号ＹＣＴは例えば垂直スタートパルス、垂直クロック信号、出力イネーブル信号ＥＮＡＢ等を含み、走査線駆動回路３に供給される。水平走査制御信号ＸＣＴは水平スタートパルス、水平クロック信号、極性反転信号等を含み、映像信号Ｖpixと共に信号線駆動回路４に供給される。
【００１３】
走査線駆動回路３はシフトレジスタおよびバッファ回路等で構成され、画素スイッチ１１を導通させる走査信号を１垂直走査（フレーム）期間毎に走査線Ｙ1〜Ｙmに順次供給するよう垂直走査制御信号ＹＣＴによって制御される。シフトレジスタは１垂直走査期間毎に供給される垂直スタートパルスを垂直クロック信号に同期してシフトさせることにより複数の走査線Ｙ1〜Ｙmのうちの１本を選択し、出力イネーブル信号ＥＮＡＢを参照して選択走査線に走査信号を出力する。出力イネーブル信号ＥＮＡＢは垂直走査(フレーム）期間のうちの有効走査期間において走査信号の出力を許可するために高レベルに維持され、この垂直走査期間から有効走査期間を除いた垂直ブランキング期間で走査信号の出力を禁止するために低レベルに維持される。
【００１４】
信号線駆動回路４はシフトレジスタおよび複数のアナログスイッチ等で構成され、各走査線Ｙが走査信号により駆動される１水平走査期間（１Ｈ）において入力される映像信号を直並列変換してサンプリングしたアナログ映像信号Ｖpixを信号線Ｘ1〜Ｘnにそれぞれ供給するように水平走査制御信号ＸＣＴによって制御される。
【００１５】
尚、図１に示すように、液晶コントローラ２は共通電極ＣＥに設定されるコモン電位Ｖcomを電位設定端子ＰＶcomから出力し、補助容量線１２に設定される補助容量線電位Ｖcsを電位設定端子ＰＶcsから出力する。この補助容量線電位Ｖcsは例えばコモン電位Ｖcomに等しい値である。コモン電位Ｖcomは通常表示モードにおいて1水平走査期間（Ｈ）毎に０Ｖおよび５Ｖの一方から他方にレベル反転され、静止画表示モードにおいて1フレーム期間（Ｆ）毎に０Ｖおよび５Ｖの一方から他方にレベル反転される。また、通常表示モードにおいて、本実施形態のように1水平走査期間（Ｈ）毎にコモン電位Ｖcomをレベル反転させる代わりに、例えば２Ｈ毎、あるいは1フレーム期間（Ｆ）毎にコモン電位Ｖcomをレベル反転させても構わない。
【００１６】
極性反転信号はこのコモン電位Ｖcomのレベル反転に同期して信号線駆動回路４に供給される。これにより、信号線駆動回路４は、通常表示モードにおいては０Ｖから５Ｖの振幅を持つ映像信号Ｖpixをコモン電位Ｖcomに対して逆極性となるように極性反転信号に応答してレベル反転して出力し、静止画表示モードでは静止画用に階調制限した映像信号を出力した後にその動作を停止する。
【００１７】
この液晶表示パネル１の液晶層ＬＱは、例えば共通電極ＣＥに設定される０Ｖのコモン電位Ｖcomに対して５Ｖの映像信号Ｖpixを画素電極ＰＥに印加することにより黒表示を行うノーマリホワイトであり、上述したように通常表示モードでは映像信号Ｖpixおよびコモン電位Ｖcomの電位関係が1水平走査期間（Ｈ）毎に交互に反転されるＨコモン反転駆動が採用され、静止画表示モードでは１フレーム毎に交互に反転されるフレーム反転駆動が採用されている。
表示画面は複数の液晶表示画素ＰＸにより構成される。各液晶表示画素ＰＸは画素電極ＰＥおよび共通電極ＣＥ、並びにこれらの間に挟持された液晶層ＬＱの液晶材料を含む。さらに、複数のデジタルメモリ部１３および複数の接続制御部１４が複数の表示画素ＰＸに対してそれぞれ設けられる。画素電極ＰＥおよび共通電極ＣＥは液晶材料を介して液晶容量を構成し、信号線Ｘ上の映像信号Ｖpixを選択的に取り込む画素スイッチ１１および絶縁膜により一対の金属層を絶縁したＭＩＭ構造の補助容量ＣＳに接続される。この補助容量ＣＳは例えば補助容量線１２の一部からなる第１電極およびこの第１電極に絶縁膜を介して対向し画素電極ＰＥに接続される第２電極により構成される。
【００１８】
複数の補助容量スイッチ２０は液晶コントローラ２から供給されるスイッチ制御信号ＳＷにより制御される。スイッチ制御信号ＳＷは通常表示モードで複数の補助容量線１２を電位設定端子ＰＶcsに電気的に接続するためにこれら補助容量スイッチ２０を導通させ、静止画表示モードでこれら補助容量線１２を電位設定端子ＰＶcsから電気的に分離してフローティング状態にするためにこれら補助容量スイッチ２０を非導通にする。
【００１９】
画素スイッチ１１は走査線Ｙからの走査信号によって駆動されたときに信号線Ｘ上の映像信号Ｖpixを取り込み画素電極ＰＥに印加する。補助容量ＣＳは液晶容量に比べて十分大きな容量値を有し、画素電極ＰＥに印加された映像信号Ｖpixにより充放電される。補助容量ＣＳがこの充放電により映像信号Ｖpixを保持すると、この映像信号Ｖpixは画素スイッチ１１が非導通となったときに液晶容量ＣＳに保持された電位の変動を補償し、これにより画素電極ＰＥおよび共通電極ＣＥ間の電位差が維持される。
【００２０】
図２に示すように、各デジタルメモリ部１３はＰチャネルポリシリコン薄膜トランジスタＱ１，Ｑ３，Ｑ５およびＮチャネルポリシリコン薄膜トランジスタＱ２，Ｑ４を有し、画素スイッチ１１から画素電極ＰＥに印加された映像信号Ｖpixを保持する。各接続制御部１４はＮチャネルポリシリコン薄膜トランジスタＱ６およびＱ７を有し、画素電極ＰＥおよびデジタルメモリ部１３間の電気的な接続を制御するだけでなくデジタルメモリ部１３に保持された映像信号の出力極性を制御する極性制御回路を兼ねる。薄膜トランジスタＱ１，Ｑ２は電源端子Ｖｄｄ（＝５Ｖ）および電源端子Ｖｓｓ（＝０Ｖ）間の電源電圧で動作する第１相補型インバータＩＮＶ１を構成し、薄膜トランジスタＱ３，Ｑ４は電源端子Ｖｄｄ，Ｖｓｓ間の電源電圧で動作する第２相補型インバータＩＮＶ２を構成する。相補型インバータＩＮＶ２の出力端は相補型インバータＩＮＶ１の入力端に接続される、これら相補型インバータＩＮＶ１，ＩＮＶ２により縦列インバータ回路を構成する。相補型インバータＩＮＶ１の出力端は薄膜トランジスタＱ５を介して相補型インバータＩＮＶ２の入力端に接続される。ここで、薄膜トランジスタＱ５は縦列インバータ回路の出力を縦列インバータ回路の入力として帰還するループスイッチを構成する。この薄膜トランジスタＱ５は例えば走査線Ｙを介して制御され、画素スイッチ１１が走査線Ｙからの走査信号の立ち上がりにより導通するフレーム期間において導通せず、このフレームの次のフレーム期間において導通する。これにより、少なくとも画素スイッチ１１が映像信号Ｖpixを取り込むまで、薄膜トランジスタＱ５は非導通状態に維持される。
【００２１】
薄膜トランジスタＱ６およびＱ７は静止画表示モードにおいて例えば１フレーム毎に交互に高レベルに設定される極性制御信号ＰＯＬ１およびＰＯＬ２によりそれぞれ制御される。薄膜トランジスタＱ６は画素電極ＰＥと相補型インバータＩＮＶ２の入力端並びに薄膜トランジスタＱ５を介して相補型インバータＩＮＶ１の出力端との間に接続され、薄膜トランジスタＱ７は画素電極ＰＥと相補型インバータＩＮＶ１の入力端並びに相補型インバータＩＮＶ２の出力端との間に接続される。
【００２２】
次に上述の液晶表示装置の動作を説明する。図３に示すように通常表示モードでは、液晶コントローラ２が極性制御信号ＰＯＬ１およびＰＯＬ２を低レベルに維持する一方で、走査線駆動回路３が走査信号を１フレーム期間毎に順次複数の走査線Ｙ（Ｙ１からＹｍ）に供給する。各走査線Ｙは走査信号により１水平走査期間（１Ｈ）だけ高レベルに維持される。信号線駆動回路４は各水平走査期間毎にレベル反転される１行分の映像信号Ｖpixをそれぞれ複数の信号線Ｘ（Ｘ１〜Ｘｎ）に供給する。各表示画素ＰＸの画素スイッチ１１は対応走査線Ｙからの走査信号により導通し、対応信号線Ｘに供給された映像信号Ｖpixを取り込み画素電極ＰＥに印加する。画素スイッチ１１が１水平走査期間後に非導通となって、画素電極ＰＥを電気的なフローティング状態にすると、この映像信号Ｖpixは再び画素スイッチ１１が導通するまで液晶容量および補助容量１２によって保持される。この間、表示画素ＰＸは共通電極ＣＥと画素電極ＰＥ間の電位差に対応する光透過率に設定される。
【００２３】
静止画表示モードに移行する場合には、極性制御信号ＰＯＬ１が最初の１フレーム期間である静止画書込期間で高レベルに、ＰＯＬ２が低レベルに維持され、静止画用の映像信号Ｖpixがこのフレーム期間において１水平走査期間毎に信号線Ｘに供給される。これに続く静止画保持期間では、極性制御信号ＰＯＬ２およびＰＯＬ１がデジタルメモリ部１３の出力極性を反転させるために１フレーム期間毎に交互に高レベルに設定される。
【００２４】
極性制御信号ＰＯＬ１が上述のように静止画表示モードの静止画書込期間に相当する第１フレーム期間において高レベルに維持されると、２値の静止画情報に対応する映像信号Ｖpixが画素スイッチ１１を介して画素電極ＰＥに印加されると共に、薄膜トランジスタＱ６を介してデジタルメモリ部１３に供給される。静止画保持期間で例えば極性制御信号ＰＯＬ１が低レベル、ＰＯＬ２が高レベルになると、この映像信号Ｖpixは相補型インバータＩＮＶ２によってレベル反転され出力映像信号として薄膜トランジスタＱ７を介して画素電極ＰＥに印加される。ここで、静止画表示モードの静止画書込期間の動作について補足する。通常表示モードの最後のフレーム期間において、第１行目から第４行目までの表示画素ＰＸの画素電位ＶＰ１，ＶＰ２，ＶＰ３，ＶＰ４がライン反転駆動で同じ明るさとなるようにそれぞれ５Ｖ，０Ｖ，５Ｖ，０Ｖに設定されていて、さらに静止画用の映像信号Ｖpixが例えば第４走査線Ｙ4が駆動される水平走査期間だけ５Ｖに設定され、それ以外で０Ｖに設定されると仮定する。この場合、画素電位ＶＰ１は静止画書込期間において５Ｖから０Ｖに遷移し、画素電位ＶＰ２は静止画書込期間において０Ｖのまま遷移しない。他方、画素電位ＶＰ３は５Ｖから０Ｖに遷移し、画素電位ＶＰ４は０Ｖから５Ｖに遷移する。
【００２５】
上述した実施形態の液晶表示装置において、複数の接続制御部１４は複数の画素スイッチ１１がいずれも映像信号を取り込まない垂直ブランキング期間内に複数のデジタルメモリ部１４と複数の液晶表示画素ＰＸの画素電極ＰＥとの接続を切り換える。分離回路ＳＰは、これら接続制御部１４が複数のデジタルメモリ部１３をそれぞれ複数の液晶表示画素ＰＸの画素電極ＰＥに接続する間複数の補助容量線１２を電位設定端子ＰＶcsから電気的に分離してフローティング状態に維持する。これにより、デジタルメモリ部１３が映像信号の極性反転に伴って充放電すべき容量負荷から補助容量ＣＳを除外できるため、デジタルメモリ部１３の駆動能力が製造プロセスに依存した素子特性のバラツキにより設計値を下回ることがあっても、デジタルメモリ部１３は保持状態にある映像信号Ｖpixに対応して正しく液晶表示画素ＰＸを駆動する。従って、デジタルメモリ部１３の駆動能力に起因して発生する点欠陥を低減することができる。
【００２６】
また、図４に簡略化して示すように、複数の補助容量スイッチ２０がアレイ基板ＡＲ上で複数の補助容量線１２の一端側および他端側の両方に配置され、補助容量線電位Ｖcsに設定される電位設定端子ＰＶcsとこれら補助容量線１２との間に接続される。ここでは、２個の補助容量スイッチ２０が１本の補助容量線１２に接続されるｎ個の補助容量ＣＳに割り当てられている。従って、１個の補助容量スイッチ２０が１個の補助容量ＣＳに割り当てられる場合よりも大幅に素子数を低減でき、これによりアレイ基板ＡＲ上の有効表示面積を低下させずに低消費電力化を図ることができる。
【００２７】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【００２８】
図４に示す補助容量スイッチ２０の配置は例えば図５から図９に示すように変形してもよい。
【００２９】
図５に示す変形例では、複数の補助容量スイッチ２０がアレイ基板ＡＲ上で複数の補助容量線１２の一端側および他端側に交互に配置される。これら補助容量スイッチ２０の半分は奇数本目の補助容量線１２の一端と電位設定端子ＰＶcsとの間に接続され、これら補助容量スイッチ２０の残り半分は偶数本目の補助容量線１２の他端と電位設定端子ＰＶcsとの間に接続される。図６に示す変形例では、複数の補助容量スイッチ２０がアレイ基板ＡＲ上で複数の補助容量線１２の一端側にだけ配置される。全部の補助容量スイッチ２０はこれら補助容量線１２の一端と電位設定端子ＰＶcsとの間に接続され、これら補助容量線１２の他端は互いに接続される。図７に示す変形例では、２個の補助容量スイッチ２０がアレイ基板ＡＲの外部に配置される。一方の補助容量スイッチ２０は複数の補助容量線１２の一端と固定電源端子ＶＦとの間に接続され、他方の補助容量スイッチ２０はこれら補助容量線１２の他端と固定電源端子ＶＦとの間に接続される。図８に示す変形例では、単一の補助容量スイッチ２０がアレイ基板ＡＲの外部に配置される。この補助容量スイッチ２０は複数の補助容量線１２の一端と電位設定端子ＰＶcsとの間に接続され、これら補助容量線１２の他端は互いに接続される。図９に示す変形例では、図８に示す変形例と同様に単一の補助容量スイッチ２０がアレイ基板ＡＲの外部に配置される。この補助容量スイッチ２０は複数の補助容量線１２の一端および他端と電位設定端子ＰＶcsとの間に接続される。これら図５から図９に示す変形例でも、上述の実施形態と同様に、１個の補助容量スイッチ２０が１個の補助容量ＣＳに割り当てられる場合よりも大幅に素子数を低減でき、これによりアレイ基板ＡＲ上の有効表示面積を低下させずに低消費電力化を図ることができる。
【００３０】
【発明の効果】
以上のように本発明によれば、メモリ部の駆動能力に起因して発生する点欠陥を低減できる液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の概略的な平面構造を示す図である。
【図２】図１に示す液晶表示装置の画素周辺の等価回路を示す図である。
【図３】図２に示す画素周辺の等価回路の動作を示すタイムチャートである。
【図４】図１に示す補助容量スイッチの配置を簡略化して示す図である。
【図５】図４に示す補助容量スイッチの配置の第１変形例を示す図である。
【図６】図４に示す補助容量スイッチの配置の第２変形例を示す図である。
【図７】図４に示す補助容量スイッチの配置の第３変形例を示す図である。
【図８】図４に示す補助容量スイッチの配置の第４変形例を示す図である。
【図９】図４に示す補助容量スイッチの配置の第５変形例を示す図である。
【符号の説明】
１１…画素スイッチ
１２…補助容量線
１３…デジタルメモリ部
１４…接続制御部
ＳＰ…分離回路
ＡＲ…アレイ基板
ＣＴ…対向基板
ＣＳ…補助容量
ＬＱ…液晶層
ＰＸ…液晶表示画素
Claims (7)
- 画素電極および共通電極間に液晶材料を挟持した構造を有する複数の液晶表示画素と、
映像信号を取り込む複数の画素スイッチと、
前記複数の画素スイッチから前記複数の液晶表示画素の画素電極にそれぞれ印加される映像信号をデジタル形式で保持する複数のメモリ部と、
前記複数のメモリ部を前記複数の液晶表示画素の画素電極にそれぞれ接続し前記複数のメモリ部からこれらの画素電極に出力される映像信号の極性を前記共通電極の電位に対して周期的に反転する複数の接続制御部と、
前記複数の液晶表示画素の画素電極に容量結合して電位設定端子に接続される複数の補助容量線と、
前記複数の接続制御部が前記複数のメモリ部を前記複数の液晶表示画素にそれぞれ接続する間前記複数の補助容量線を前記電位設定端子から電気的に分離してフローティング状態に維持する分離回路を備えることを特徴とする液晶表示装置。 - 前記複数の液晶表示画素が単一の表示パネル上で略マトリクス状に配置され、前記複数の補助容量線の各々が前記表示パネル上で対応行の液晶表示画素の画素電極を横切るように配置されることを特徴とする請求項１に記載の液晶表示装置。
- 前記分離回路は、前記表示パネル上で前記複数の補助容量線の一端側および他端側の両方に配置され前記複数の補助容量線と前記電位設定端子間にそれぞれ接続される複数の補助容量スイッチを含むことを特徴とする請求項２に記載の液晶表示装置。
- 前記分離回路は、前記表示パネル上で前記複数の補助容量線の一端側だけに配置され前記複数の補助容量線と前記電位設定端子間にそれぞれ接続される複数の補助容量スイッチを含むことを特徴とする請求項２に記載の液晶表示装置。
- 前記分離回路は、前記表示パネル上で前記複数の補助容量線の一端側および他端側に交互に配置され前記複数の補助容量線と前記電位設定端子間にそれぞれ接続される複数の補助容量スイッチを含むことを特徴とする請求項２に記載の液晶表示装置。
- 前記分離回路は、前記表示パネルの外部に配置され前記複数の補助容量線と前記電位設定端子間に接続される少なくとも１個の補助容量スイッチを含むことを特徴とする請求項２に記載の液晶表示装置。
- 前記複数の接続制御部は前記複数の画素スイッチがいずれも映像信号を取り込まないブランキング期間内に前記複数のメモリ部と前記複数の液晶表示画素の画素電極との接続を切り換えることを特徴とする請求項１に記載の液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067498A JP3980910B2 (ja) | 2002-03-12 | 2002-03-12 | 液晶表示装置 |
| TW092103009A TWI221269B (en) | 2002-03-12 | 2003-02-13 | Liquid crystal display device |
| KR1020030013786A KR100550595B1 (ko) | 2002-03-12 | 2003-03-05 | 액정표시장치 |
| US10/385,740 US6958744B2 (en) | 2002-03-12 | 2003-03-12 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067498A JP3980910B2 (ja) | 2002-03-12 | 2002-03-12 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003263137A JP2003263137A (ja) | 2003-09-19 |
| JP3980910B2 true JP3980910B2 (ja) | 2007-09-26 |
Family
ID=29198876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002067498A Expired - Fee Related JP3980910B2 (ja) | 2002-03-12 | 2002-03-12 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6958744B2 (ja) |
| JP (1) | JP3980910B2 (ja) |
| KR (1) | KR100550595B1 (ja) |
| TW (1) | TWI221269B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI251183B (en) * | 2003-05-16 | 2006-03-11 | Toshiba Matsushita Display Tec | Active matrix display device |
| JP2005062396A (ja) * | 2003-08-11 | 2005-03-10 | Sony Corp | 表示装置及びその駆動方法 |
| US8866707B2 (en) * | 2005-03-31 | 2014-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device, and apparatus using the display device having a polygonal pixel electrode |
| CN1987979A (zh) * | 2005-12-21 | 2007-06-27 | 群康科技(深圳)有限公司 | 液晶显示面板驱动电路和采用该驱动电路的液晶显示面板 |
| JP4770716B2 (ja) * | 2006-11-20 | 2011-09-14 | ソニー株式会社 | 表示装置および電子機器 |
| JP5161670B2 (ja) * | 2008-06-25 | 2013-03-13 | 株式会社ジャパンディスプレイイースト | 表示装置 |
| KR101746198B1 (ko) | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| TWI427606B (zh) * | 2009-10-20 | 2014-02-21 | Au Optronics Corp | 具畫素資料自我保持機能之液晶顯示裝置與其靜止模式運作方法 |
| EP2507787A4 (en) * | 2009-11-30 | 2013-07-17 | Semiconductor Energy Lab | Liquid crystal display device, control method therefor and electronic device therefor |
| TWI409760B (zh) * | 2009-12-17 | 2013-09-21 | Au Optronics Corp | 具畫素資料自我保持機能之有機發光顯示裝置 |
| CN105761688B (zh) * | 2010-01-20 | 2019-01-01 | 株式会社半导体能源研究所 | 液晶显示设备的驱动方法 |
| WO2011089853A1 (en) * | 2010-01-24 | 2011-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101803552B1 (ko) * | 2010-02-26 | 2017-11-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 이 표시 장치를 구비하는 전자 서적 |
| WO2011136018A1 (en) * | 2010-04-28 | 2011-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic appliance |
| US9569992B2 (en) | 2012-11-15 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving information processing device, program, and information processing device |
| JP6857982B2 (ja) * | 2016-08-10 | 2021-04-14 | イー インク コーポレイション | アクティブマトリクス回路基板、表示装置、表示装置の駆動方法および電子機器 |
| CN108109592B (zh) | 2016-11-25 | 2022-01-25 | 株式会社半导体能源研究所 | 显示装置及其工作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69225105T2 (de) * | 1991-10-04 | 1999-01-07 | Toshiba Kawasaki Kk | Flüssigkristallanzeigegerät |
| US5945972A (en) * | 1995-11-30 | 1999-08-31 | Kabushiki Kaisha Toshiba | Display device |
| JP3305946B2 (ja) * | 1996-03-07 | 2002-07-24 | 株式会社東芝 | 液晶表示装置 |
| TW494382B (en) * | 2000-03-22 | 2002-07-11 | Toshiba Corp | Display apparatus and driving method of display apparatus |
| JP2002229532A (ja) * | 2000-11-30 | 2002-08-16 | Toshiba Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
-
2002
- 2002-03-12 JP JP2002067498A patent/JP3980910B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-13 TW TW092103009A patent/TWI221269B/zh not_active IP Right Cessation
- 2003-03-05 KR KR1020030013786A patent/KR100550595B1/ko not_active IP Right Cessation
- 2003-03-12 US US10/385,740 patent/US6958744B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030197673A1 (en) | 2003-10-23 |
| TW200304013A (en) | 2003-09-16 |
| TWI221269B (en) | 2004-09-21 |
| KR20030074240A (ko) | 2003-09-19 |
| JP2003263137A (ja) | 2003-09-19 |
| KR100550595B1 (ko) | 2006-02-09 |
| US6958744B2 (en) | 2005-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3980910B2 (ja) | 液晶表示装置 | |
| US7777737B2 (en) | Active matrix type liquid crystal display device | |
| US6784866B2 (en) | Dot-inversion data driver for liquid crystal display device | |
| KR100519468B1 (ko) | 평면표시장치 | |
| KR100668544B1 (ko) | 액정 표시 장치 | |
| US5598180A (en) | Active matrix type display apparatus | |
| US8378945B2 (en) | Liquid crystal display device | |
| JP2001134245A (ja) | 液晶表示装置 | |
| US7675498B2 (en) | Dot-inversion display devices and driving method thereof with low power consumption | |
| KR20090086645A (ko) | 액정 디스플레이를 위한 구동회로 및 구동방법 | |
| JPH08314409A (ja) | 液晶表示装置 | |
| US8384704B2 (en) | Liquid crystal display device | |
| TWI438761B (zh) | 主動矩陣型顯示裝置 | |
| US7898516B2 (en) | Liquid crystal display device and mobile terminal | |
| US20100164850A1 (en) | Liquid Display Panel Driving Method | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JP2003084718A (ja) | 液晶表示素子 | |
| JP2003228080A (ja) | 表示画素回路および平面表示装置 | |
| JP2003108099A (ja) | 表示装置 | |
| JP2002328661A (ja) | 液晶表示装置の駆動方法及び液晶表示装置 | |
| JP2003140109A (ja) | 液晶表示装置 | |
| JP2003108081A (ja) | 表示装置 | |
| JP2003076343A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2010020171A (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
| JP2003108055A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050302 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3980910 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |