KR20240060780A - 표시 장치 및 그 동작 방법 - Google Patents

표시 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20240060780A
KR20240060780A KR1020240057881A KR20240057881A KR20240060780A KR 20240060780 A KR20240060780 A KR 20240060780A KR 1020240057881 A KR1020240057881 A KR 1020240057881A KR 20240057881 A KR20240057881 A KR 20240057881A KR 20240060780 A KR20240060780 A KR 20240060780A
Authority
KR
South Korea
Prior art keywords
transistor
source
drain
wiring
electrically connected
Prior art date
Application number
KR1020240057881A
Other languages
English (en)
Other versions
KR102716177B1 (ko
Inventor
스스무 카와시마
코헤이 토요타카
케이 타카하시
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20240060780A publication Critical patent/KR20240060780A/ko
Priority to KR1020240135599A priority Critical patent/KR20240148794A/ko
Application granted granted Critical
Publication of KR102716177B1 publication Critical patent/KR102716177B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electromagnetism (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 터치 센서 유닛에 의한 정밀도가 높은 검지 동작과 매끄러운 입력을 양립한 표시 장치를 제공한다.
표시 유닛과 터치 센서 유닛을 가지는 표시 장치이다. 표시 유닛이 표시 화상을 재기록하는 동작과는 다른 타이밍에서 터치 센서 유닛이 터치를 검지하는 동작을 행함으로써 정밀도가 높은 검지 동작을 실현한다. 또한, 표시 유닛은 재기록이 필요한 영역에서만 표시 화상을 재기록하는 기능을 가진다. 표시 영역의 모든 영역을 재기록할 필요가 없는 경우에, 터치 센서 유닛에 의한 검지 동작에 할당하는 시간을 길게 함으로써, 매끄러운 입력을 실현한다.

Description

표시 장치 및 그 동작 방법{DISPLAY DEVICE AND OPERATING METHOD THEREOF}
본 발명의 일 형태는 표시 장치 및 그 동작 방법에 관한 것이다. 또한, 본 발명의 일 형태는 반도체 장치에 관한 것이다.
또한 본 발명의 일 형태는 상술한 기술 분야에 한정되지 않는다. 본 명세서 등에 개시(開示)된 발명의 기술 분야는 물건, 방법, 또는 제작 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
그러므로, 본 명세서 등에 개시된 본 발명의 일 형태가 속하는 기술 분야로서는 더 구체적으로, 표시 장치, 반도체 장치, 전자 기기, 이들의 동작 방법, 또는 이들의 제작 방법을 일례로 들 수 있다. 또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용하여 기능할 수 있는 장치 전반을 가리킨다. 예를 들어, 집적 회로, 집적 회로를 구비한 칩이나, 패키지에 칩을 수납한 전자 부품, 집적 회로를 구비한 전자 기기는 반도체 장치의 일례이다.
표시 유닛과 터치 센서 유닛을 조합한 표시 장치가 사용되고 있다. 표시 유닛의 표시 영역에 터치 센서 유닛의 검지 영역을 중첩시켜, 표시 영역에서 화상 표시를 행함과 함께 사용자가 표시 영역의 어느 위치를 가리켰는지를 정보로 취득할 수 있다. 사용자는 손가락이나 스타일러스 등을 사용하여 입력을 행한다.
한편, 산화물 반도체를 사용한 트랜지스터를 표시 유닛의 화소에 적용할 수 있다. 산화물 반도체를 사용한 트랜지스터는 오프 전류가 매우 작기 때문에, 표시 유닛이 정지 화상을 표시할 때의 리프레시 빈도를 줄일 수 있다. 본 명세서 등에서는 상술한 리프레시 빈도를 줄이는 기술을 '아이들링(idling) 스톱' 또는 'IDS 구동'이라고 부른다(특허문헌 1 및 특허문헌 2 참조). IDS 구동에 의하여 표시 유닛의 소비전력을 저감할 수 있다.
일본 공개특허공보 특개2011-141522호 일본 공개특허공보 특개2011-141524호
표시 유닛이 표시 화상을 재기록하는 빈도는 1초에 약 60번('프레임 주파수 60Hz'라고도 함)이 일반적인 한편, 터치 센서 유닛의 경우에는 필기 입력 등에서 매끄러운 입력이 요구되므로 터치 센서 유닛의 검지 동작은 1초에 80번, 더 바람직하게는 100번 이상 필요하다고 한다.
또한, 표시 유닛이 표시 화상을 재기록하는 타이밍에서 터치 센서 유닛이 검지 동작을 하면, 노이즈의 영향을 받아서 터치 센서 유닛의 검지 정밀도가 악화되는 문제가 있다. 본 발명의 일 형태는 터치 센서 유닛의 높은 검지 정밀도와 터치 센서 유닛을 이용한 매끄러운 입력을 양립한 표시 장치를 제공하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 신규 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 터치 센서 유닛의 높은 검지 정밀도와 터치 센서 유닛을 이용한 매끄러운 입력을 양립한 신규 동작 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 신규 표시 장치를 사용한 전자 기기를 제공하는 것을 과제 중 하나로 한다.
또한, 본 발명의 일 형태는 반드시 상술한 모든 과제를 해결할 필요는 없고, 적어도 하나의 과제를 해결할 수 있는 것이면 좋다. 또한, 상술한 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 이들 외의 과제는 명세서, 청구범위, 도면 등의 기재로부터 저절로 명백해질 것이며 명세서, 청구범위, 도면 등의 기재로부터 이들 외의 과제를 추출하는 것이 가능하다.
본 발명의 일 형태는 화소 어레이 및 게이트 드라이버를 가지는 표시 장치이다. 게이트 드라이버는 화소 어레이의 제 1 내지 제 N(N은 2 이상의 정수(整數)) 화소군을 개별적으로 구동시키는 기능을 가진다. 또한, 게이트 드라이버는 제 1 내지 제 N 시프트 레지스터를 가지고, 제 K(K는 1 이상 N 이하의 정수) 시프트 레지스터는 제 K 화소군을 구동시키는 신호를 생성한다. 게이트 드라이버에는 제 1 내지 제 M(M은 1 이상의 정수) 클럭 및 제 1 내지 제 L(L은 1 이상의 정수) 신호가 입력되고, 게이트 드라이버는 제 1 내지 제 M 클럭 및 제 1 내지 제 L 신호를 사용하여 제 1 내지 제 N 시프트 레지스터의 각각에 클럭 및 스타트 펄스를 공급한다. L은 N/M+1 이하인 것을 특징으로 한다.
또한, 본 발명의 일 형태는 상기 형태에 있어서 터치 센서 유닛을 가지는 표시 장치이다. 터치 센서 유닛은 제 1 내지 제 N 시프트 레지스터가 동작을 정지하고 있는 기간에 터치를 검지하는 것을 특징으로 한다.
또한, 본 발명의 일 형태는 상기 형태에 있어서 애플리케이션 프로세서를 가지는 표시 장치이다. 애플리케이션 프로세서는 제 1 내지 제 M 클럭 및 제 1 내지 제 L 신호를 게이트 드라이버에 공급하는 기능을 가진다. 또한, 애플리케이션 프로세서는 제 1 내지 제 N 화소군의 각각에서 표시 화상에 변화가 있는지 여부를 판단한다. 애플리케이션 프로세서는 제 1 내지 제 M 클럭 및 제 1 내지 제 L 신호를 사용하여 표시 화상에 변화가 있는 화소군의 표시 화상을 재기록하고 표시 화상에 변화가 없는 화소군의 표시 화상을 재기록하지 않는 기능을 가진다.
또한, 상기 형태에 있어서 화소 어레이는 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터를 가진다.
또한, 상기 형태에 있어서 게이트 드라이버를 구성하는 트랜지스터는, 채널 형성 영역에 금속 산화물을 포함하는 것을 특징으로 한다.
본 발명의 일 형태는 신규 표시 장치를 제공할 수 있다. 또는, 터치 센서 유닛의 높은 검지 정밀도와 터치 센서 유닛을 이용한 매끄러운 입력을 양립한 표시 장치를 제공할 수 있다. 또는, 터치 센서 유닛의 높은 검지 정밀도와 터치 센서 유닛을 이용한 매끄러운 입력을 적은 신호 수로 실현하는 표시 장치를 제공할 수 있다. 또는, 소비전력이 적은 표시 장치를 제공할 수 있다.
또는, 본 발명의 일 형태는 터치 센서 유닛의 높은 검지 정밀도와 터치 센서 유닛을 이용한 매끄러운 입력을 양립한 신규 동작 방법을 제공할 수 있다. 또는, 본 발명의 일 형태는 신규 표시 장치를 사용한 전자 기기를 제공할 수 있다.
또한 본 발명의 일 형태의 효과는 위에 열거한 효과에 한정되지 않는다. 위에 열거한 효과는 다른 효과의 존재를 방해하는 것이 아니다. 또한 다른 효과는 이하에서 기재할 본 항목에서 언급되지 않은 효과이다. 본 항목에서 언급되지 않은 효과는 통상의 기술자라면 명세서 또는 도면 등의 기재로부터 도출할 수 있는 것이며, 이들 기재로부터 적절히 추출하는 것이 가능하다. 또한, 본 발명의 일 형태는 위에 열거한 효과 및 다른 효과 중 적어도 하나의 효과를 가진다. 따라서 경우에 따라서는 본 발명의 일 형태가 위에 열거한 효과를 가지지 않는 경우도 있다.
도 1은 표시 장치의 구성예를 도시한 블록도.
도 2는 터치 센서 유닛의 구성예를 도시한 블록도.
도 3은 표시 장치의 구성예를 도시한 블록도.
도 4는 표시 유닛의 구성예를 도시한 블록도.
도 5는 게이트 드라이버의 구성예를 도시한 회로도.
도 6은 시프트 레지스터의 구성예를 도시한 회로도.
도 7은 시프트 레지스터의 구성예를 도시한 회로도.
도 8은 시프트 레지스터의 구성예를 도시한 회로도.
도 9는 시프트 레지스터의 구성예를 도시한 회로도.
도 10은 디멀티플렉서의 구성예를 도시한 회로도.
도 11은 레지스터의 구성예를 도시한 회로도.
도 12는 레지스터의 구성예를 도시한 회로도.
도 13은 게이트 드라이버의 타이밍 차트.
도 14는 게이트 드라이버의 타이밍 차트.
도 15는 게이트 드라이버의 타이밍 차트.
도 16은 게이트 드라이버의 타이밍 차트.
도 17은 표시 유닛과 터치 센서 유닛의 동작의 관계를 나타낸 도면.
도 18은 태블릿형 정보 단말기의 형태 및 사용예를 도시한 외관도.
도 19는 전자 기기의 동작예를 나타낸 흐름도.
도 20은 게이트 드라이버의 구성예를 도시한 회로도.
도 21은 디코더의 구성예를 도시한 회로도.
도 22의 (A) 및 (B)는 인버터의 구성예를 도시한 회로도, (C) 및 (D)는 드라이버의 구성예를 도시한 회로도, (E)는 디코더의 타이밍 차트.
도 23은 터치 센서 유닛의 구성예를 도시한 상면도 및 투영도.
도 24는 터치 센서 유닛의 구성예를 도시한 상면도 및 투영도.
도 25는 소스 드라이버 IC의 구성예를 도시한 블록도.
도 26은 표시 장치와 화소의 일례를 설명하기 위한 도면.
도 27은 화소 회로의 구성예, 그리고 화소 회로의 투과 영역과 차광 영역을 설명하기 위한 도면.
도 28은 표시 장치의 일례를 설명하기 위한 단면도.
도 29는 표시 장치의 일례를 설명하기 위한 단면도.
도 30은 표시 장치의 일례를 설명하기 위한 단면도.
도 31은 화소의 회로 구성예를 설명하기 위한 도면.
도 32는 화소의 회로 구성예를 설명하기 위한 도면.
도 33은 표시 모드마다의 전자 기기의 사용예를 설명하기 위한 도면.
도 34는 표시 장치에 사용하는 트랜지스터의 일례를 도시한 상면도 및 단면도.
도 35는 표시 장치에 사용하는 트랜지스터의 일례를 도시한 상면도 및 단면도.
도 36은 표시 장치에 사용하는 트랜지스터의 일례를 도시한 상면도 및 단면도.
도 37은 정보 처리 장치의 구성을 설명하기 위한 도면.
도 38은 정보 처리 장치의 구성을 설명하기 위한 도면.
이하에서 실시형태에 대하여 도면을 참조하여 설명한다. 다만, 실시형태는 많은 다른 형태로 실시될 수 있으며, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 세부 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 기재된 복수의 실시형태는 적절히 조합하는 것이 가능하다.
또한, 실시형태에서 설명하는 표시 장치는 표시 유닛, 터치 센서 유닛 등으로 구성된다. 따라서, 표시 장치를 반도체 장치, 전자 기기 등으로 바꿔 말하는 경우가 있다.
또한, 도면 등에서 크기, 층의 두께, 영역 등은 명료화를 위하여 과장되어 있을 수 있다. 따라서, 반드시 그 스케일에 한정되지는 않는다. 도면은 이상적인 예를 모식적으로 도시한 것이므로 도면에 나타낸 형상 또는 값 등에 한정되지 않는다.
또한 도면 등에 있어서 동일한 요소들 또는 비슷한 기능을 가지는 요소들, 동일한 재질의 요소들, 또는 동시에 형성되는 요소들 등은 같은 부호로 표시하는 경우가 있고, 그 반복 설명을 생략하는 경우가 있다.
또한, 본 명세서 등에서 '막'이라는 용어와 '층'이라는 용어는 서로 바꿀 수 있다. 예를 들어, '도전층'이라는 용어를 '도전막'이라는 용어로 변경할 수 있는 경우가 있다. 또는, 예를 들어 '절연막'이라는 용어를 '절연층'이라는 용어로 변경할 수 있는 경우가 있다.
또한, 본 명세서 등에서 '위'나 '아래' 등 배치를 가리키는 용어는 구성 요소들의 위치 관계가 '바로 위' 또는 '바로 아래'임을 한정하는 것이 아니다. 예를 들어, '게이트 절연층 위의 게이트 전극'이라는 표현의 경우, 게이트 절연층과 게이트 전극 사이에 다른 구성 요소가 포함되는 것을 제외하지 않는다.
또한, 본 명세서 등에서 '평행'이란 두 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 포함된다. 또한, '수직'이란 두 직선이 80° 이상 100° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 포함된다.
또한, 본 명세서 등에서 '제 1', '제 2', '제 3' 등의 서수사는 구성 요소들의 혼동을 피하기 위하여 붙인 것으로 수적으로 한정하는 것이 아니다.
또한, 본 명세서 등에서 '전기적으로 접속'이란 '어떠한 전기적 작용을 가지는 것'을 통하여 접속되어 있는 경우가 포함된다. 여기서, '어떠한 전기적 작용을 가지는 것'은 접속 대상간에서의 전기 신호의 수수(授受)를 가능하게 하는 것이라면 특별히 제한을 받지 않는다. 예를 들어, '어떠한 전기적 작용을 가지는 것'에는 전극이나 배선을 비롯해 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 용량 소자, 그 외 각종 기능을 가지는 소자 등이 포함된다.
또한, 본 명세서 등에서 '전압'이란 어떤 전위와 기준 전위(예를 들어, 그라운드 전위) 간의 전위차를 가리키는 경우가 많다. 따라서, 전압, 전위, 전위차를 각각 전위, 전압, 전압차로 바꿔 말하는 것이 가능하다.
또한, 본 명세서 등에서 트랜지스터란 게이트, 드레인, 및 소스를 포함하는 적어도 3개의 단자를 가지는 소자를 말한다. 그리고, 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널 영역을 가지고, 채널 영역을 통하여 소스와 드레인 사이에 전류를 흘릴 수 있다. 또한, 본 명세서 등에서 채널 영역이란 전류가 주로 흐르는 영역을 말한다.
또한, 소스나 드레인의 기능은 다른 극성의 트랜지스터를 채용하는 경우나 회로 동작에 있어서 전류의 방향이 변화되는 경우 등에는 바뀔 수 있다. 그러므로, 본 명세서 등에서는 소스라는 용어와 드레인이라는 용어를 바꿔 사용할 수 있는 것으로 한다.
또한, 본 명세서 등에서는 특별히 언급이 없는 한, 오프 전류란 트랜지스터가 오프 상태(비도통 상태, 차단 상태라고도 함)에 있을 때의 드레인 전류를 말한다. 오프 상태란, 특별히 언급이 없는 한 n채널형 트랜지스터의 경우는 소스 전압에 대한 게이트 전압 Vgs가 문턱 전압 Vth보다 낮은 상태, p채널형 트랜지스터의 경우는 소스 전압에 대한 게이트 전압 Vgs가 문턱 전압 Vth보다 높은 상태를 말한다. 즉, n채널형 트랜지스터의 오프 전류는, 소스 전압에 대한 게이트 전압 Vgs가 문턱 전압 Vth보다 낮을 때의 드레인 전류라고 하는 경우가 있다.
상기 오프 전류의 설명에 있어서 드레인을 소스로 바꿔 읽어도 좋다. 즉, 오프 전류는 트랜지스터가 오프 상태에 있을 때에 소스를 흐르는 전류를 말하는 경우가 있다.
또한, 본 명세서 등에서는 오프 전류와 같은 의미로 누설 전류라고 기재하는 경우가 있다. 또한, 본 명세서 등에서 오프 전류란 트랜지스터가 오프 상태에 있을 때에 소스와 드레인 사이에 흐르는 전류를 가리키는 경우가 있다.
또한, 본 명세서 등에서 금속 산화물(metal oxide)이란 넓은 의미에서 금속의 산화물을 말한다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어, 트랜지스터의 활성층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 즉, 금속 산화물이 증폭 작용, 정류 작용, 및 스위칭 작용 중 적어도 하나를 가지는 경우, 상기 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor), 줄여서 OS라고 부를 수 있다. 또한, OS 트랜지스터 또는 OS FET라고 기재하는 경우에는 금속 산화물 또는 산화물 반도체를 가지는 트랜지스터라고 환언할 수 있다.
(실시형태 1)
* 본 실시형태에서는 표시 유닛 및 터치 센서 유닛을 가지는 표시 장치에 대하여 설명한다. 특히, 표시 유닛이 가지는 게이트 드라이버, 그리고 표시 유닛이 표시 화상을 재기록하는 동작과 터치 센서 유닛의 검지 동작(터치를 검지하는 동작)의 관계에 대하여 설명한다.
<<표시 장치>>
도 1은 표시 장치의 구성예를 도시한 블록도이다. 표시 장치(100)는 표시 유닛(60), 터치 센서 유닛(70), 애플리케이션 프로세서(80)를 가진다.
<표시 유닛>
표시 유닛(60)은 화소 어레이(61), 게이트 드라이버(62), 게이트 드라이버(63), 및 소스 드라이버 IC(64)를 가진다.
화소 어레이(61)는 복수의 화소(10)를 가지고, 각 화소(10)는 트랜지스터로 구동되는 액티브형 소자이다. 또한, 화소 어레이(61)는 표시 유닛(60)의 표시 영역을 형성하며, 화상을 표시하는 기능을 가진다. 화소 어레이(61)의 더 구체적인 구성예에 대해서는 실시형태 4에서 설명한다.
게이트 드라이버(62) 및 게이트 드라이버(63)(이하, '게이트 드라이버(62 및 63)'라고 표기함)는 화소(10)를 선택하기 위한 게이트선을 구동시키는 기능을 가진다. 게이트 드라이버(62 및 63)는 어느 한쪽만이 제공되어도 좋다. 또한, 도 1의 예에서는 게이트 드라이버(62 및 63)가 화소 어레이(61)와 함께 같은 기판 위에 제공되어 있지만, 게이트 드라이버(62 및 63)를 전용 IC로 할 수도 있다.
소스 드라이버 IC(64)는 화소(10)에 데이터 신호를 공급하는 소스선을 구동시키는 기능을 가진다. 여기서는, 소스 드라이버 IC(64)의 실장 방식을 COG(Chip on Glass) 방식으로 하였지만, 실장 방식에 특별한 제약은 없고, COF(Chip on Flexible) 방식, TAB(Tape Automated Bonding) 방식 등으로 하여도 좋다. 후술하는 터치 센서 유닛(70)의 IC의 실장 방식에 대해서도 마찬가지이다.
또한, 화소(10)에 사용되는 트랜지스터는 OS 트랜지스터이다. OS 트랜지스터는 Si 트랜지스터에 비하여 오프 전류가 낮다는 특징을 가진다.
OS 트랜지스터는 채널 형성 영역에 금속 산화물을 가지는 것이 바람직하다. 또한, OS 트랜지스터에 적용되는 금속 산화물은 인듐(In) 및 아연(Zn) 중 적어도 한쪽을 포함하는 산화물인 것이 바람직하다.
이러한 산화물로서는, In-M-Zn 산화물, In-M 산화물, Zn-M 산화물, In-Zn 산화물(원소 M은 예를 들어, 알루미늄(Al), 갈륨(Ga), 이트륨(Y), 주석(Sn), 붕소(B), 실리콘(Si), 타이타늄(Ti), 철(Fe), 니켈(Ni), 저마늄(Ge), 지르코늄(Zr), 몰리브데넘(Mo), 란타넘(La), 세륨(Ce), 네오디뮴(Nd), 바나듐(V), 베릴륨(Be), 하프늄(Hf), 탄탈럼(Ta), 또는 텅스텐(W) 등)이 대표적이다.
OS 트랜지스터는 채널 폭 1μm당 오프 전류를 1yA/μm(y; 욕토, 10-24) 이상 1zA/μm(z; 젭토, 10-21) 이하 정도로 낮게 할 수 있다.
또한, OS 트랜지스터에는 CAC(Cloud-Aligned Composite)-OS를 사용하는 것이 바람직하다. CAC-OS의 세부 사항에 대해서는 실시형태 6에서 설명한다.
또는, 화소(10)에 사용하는 트랜지스터로서는, 오프 전류가 낮다면 OS 트랜지스터를 적용하지 않는 것이 가능하다. 예를 들어, 밴드 갭이 큰 반도체를 사용한 트랜지스터를 적용하여도 좋다. 밴드 갭이 큰 반도체란, 밴드 갭이 2.2eV 이상인 반도체를 가리키는 경우가 있다. 예를 들어, 탄소화 실리콘, 질화 갈륨, 다이아몬드 등을 들 수 있다.
화소(10)에 오프 전류가 낮은 트랜지스터를 사용함으로써, 표시 유닛(60)이 표시 화상을 재기록할 필요가 없는 경우(즉, 정지 화상을 표시하고 있는 경우)에 일시적으로 게이트 드라이버(62 및 63) 및 소스 드라이버 IC(64)를 정지시킬 수 있다(상술한 '아이들링 스톱' 또는 'IDS 구동').
<터치 센서 유닛>
도 1에 도시된 터치 센서 유닛(70)은 센서 어레이(71) 및 터치 센서 IC(72)를 가진다.
센서 어레이(71)는 터치 센서 유닛(70)이 터치를 검지할 수 있는 영역을 형성하고, 표시 장치(100)의 사용자는 이 영역에 손가락이나 스타일러스 등으로 입력을 행한다. 센서 어레이(71)는 화소 어레이(61)와 중첩되는 영역에 배치되고, 표시 장치(100)는 표시 유닛(60)의 표시 영역에서 화상 표시를 행함과 함께 사용자가 표시 영역의 어느 위치를 가리켰는지를 정보로 취득할 수 있다.
도 2는 터치 센서 유닛(70)의 구성예를 도시한 블록도이다. 여기서는, 터치 센서 유닛(70)이 투영형 정전 용량 방식(상호 용량 방식)의 터치 센서 유닛인 예를 나타낸다.
센서 어레이(71)는 배선(CL) 및 배선(ML)을 가지며, 배선(CL)과 배선(ML)이 중첩되는 것 또는 배선(CL)과 배선(ML)이 근접하여 배치되는 것에 의하여 형성되는 복수의 용량 소자(404)를 가진다.
도 2에는 배선(CL)을 CL(1) 내지 CL(6)의 6개의 배선으로 하고 배선(ML)을 ML(1) 내지 ML(6)의 6개의 배선으로 한 경우를 일례로 도시하였지만, 배선의 수는 이에 한정되지 않는다. 또한, 배선(CL)은 펄스 전압이 공급되는 배선이고 배선(ML)은 전류의 변화를 검지하는 배선이다.
센서 어레이(71)에서 피검지체(손가락이나 스타일러스 등)의 근접 또는 접촉이 검지되면, 용량 소자(404)의 용량값이 변화되어 터치 센서 유닛(70)이 터치를 검지한다.
센서 어레이(71)는 배선(CL) 및 배선(ML)을 통하여 터치 센서 IC(72)에 전기적으로 접속되어 있다. 터치 센서 IC(72)는 구동 회로(402) 및 검지 회로(403)를 가진다.
구동 회로(402)는 배선(CL)을 통하여 센서 어레이(71)에 전기적으로 접속된다. 구동 회로(402)는 신호(Tx)를 출력하는 기능을 가진다. 구동 회로(402)는 예를 들어, 시프트 레지스터 회로와 버퍼 회로를 조합한 구성으로 할 수 있다.
검지 회로(403)는 배선(ML)을 통하여 센서 어레이(71)에 전기적으로 접속된다. 검지 회로(403)는 신호(Rx)를 검지함으로써 터치 센서 유닛(70)에서 터치가 행해진 것을 검지한다. 예를 들어, 검지 회로(403)는 증폭 회로 및 아날로그 디지털 변환 회로(ADC: Analog-Digital Converter)를 가지는 구성으로 할 수 있다. 검지 회로(403)는 센서 어레이(71)로부터 출력되는 아날로그 신호를 디지털 신호로 변환하여 애플리케이션 프로세서(80)에 출력하는 기능을 가진다.
또한, 터치 센서 유닛(70)의 더 구체적인 구성예에 대해서는 실시형태 2에서 설명한다.
<애플리케이션 프로세서>
애플리케이션 프로세서(80)는 소스 드라이버 IC(64) 및 터치 센서 IC(72)에 전기적으로 접속되어 있다.
애플리케이션 프로세서(80)는 표시 유닛(60)에 표시되는 화상 데이터를 소스 드라이버 IC(64)에 공급하는 기능을 가진다. 또한, 애플리케이션 프로세서(80)는 표시 유닛(60)에서 현재 표시하고 있는 화상 데이터와 다음에 표시하는 화상 데이터 간의 변화량을 계산하는 기능을 가진다.
또한, 애플리케이션 프로세서(80)는 표시 유닛(60)이 표시 화상을 재기록하는 타이밍, 및 터치 센서 유닛(70)이 검지 동작을 행하는 타이밍을 지시하는 기능을 가진다. 표시 유닛(60)이 표시 화상을 재기록하는 타이밍은 애플리케이션 프로세서(80)로부터 소스 드라이버 IC(64)로 전달되고, 소스 드라이버 IC(64)는 그에 따라 게이트 드라이버(62 및 63)의 동작을 제어하는 기능을 가진다. 터치 센서 유닛(70)이 검지 동작을 행하는 타이밍은 애플리케이션 프로세서(80)로부터 터치 센서 IC(72)로 전달된다.
또한, 도 1에 도시한 블록도에서, 게이트 드라이버(62 및 63)를 구동시키기 위한 신호가 소스 드라이버 IC(64)를 경유하지 않아도 된다. 그 경우의 블록도를 도 3에 도시하였다.
도 3에서 애플리케이션 프로세서(80)는 타이밍 컨트롤러(810)를 경유하여 소스 드라이버 IC(64a 내지 64d) 및 게이트 드라이버(62 및 63)에 신호를 공급한다. 또한, 타이밍 컨트롤러(810)는 애플리케이션 프로세서(80)에 포함되어도 좋다.
도 3에 도시된 구성은 복수의 소스 드라이버 IC를 가진다. 소스 드라이버 IC는 화소 어레이(61)의 화소 수에 따른 수로 제공하면 좋다.
도 3에 도시된 구성은 예를 들어, 4K(3840×2160)나 8K(7680×4320) 등, 화소 어레이(61)의 화소 수가 커질수록 바람직하다. 소스 드라이버 IC의 수를 복수로 하고, 게이트 드라이버를 제어하는 기능을 소스 드라이버 IC의 외부에 제공되는 회로가 가짐으로써, 소스 드라이버 IC의 단자의 수를 적게 할 수 있다. 소스 드라이버 IC의 단자의 수가 많으면 소스 드라이버 IC를 기판에 압착할 때에 소스 드라이버 IC에 가해지는 힘이 커져서 소스 드라이버 IC가 파손된다는 문제가 생긴다. 그러므로, 도 3에 도시된 구성으로 함으로써 소스 드라이버 IC의 파손을 방지할 수 있다.
<화소 어레이>
도 4는 표시 유닛(60)의 구성예를 도시한 블록도이다.
화소 어레이(61)는 복수의 화소(10(1,1) 내지 10(m,n)), 소스선(SL(1) 내지 SL(m)), 및 게이트선(GL(1) 내지 GL(n))을 가진다. 여기서, m 및 n은 1 이상의 정수이고, i는 1 이상 m 이하의 정수이고, j는 1 이상 n 이하의 정수이다. 또한, 도 4에서 전원선이나 용량 소자를 형성하기 위한 정전위선 등은 생략하였다.
게이트 드라이버(62 및 63)는 게이트선(GL(1) 내지 GL(n))을 통하여 화소 어레이(61)와 전기적으로 접속되고, 소스 드라이버 IC(64)는 소스선(SL(1) 내지 SL(m))을 통하여 화소 어레이(61)와 전기적으로 접속된다.
또한, 화살표 C1로 가리키는 방향으로 배열되는 1군의 화소(10(i,1) 내지 10(i,n))는 소스선(SL(i))과 전기적으로 접속되고, 화살표 R1로 가리키는 방향으로 배열되는 1군의 화소(10(1,j) 내지 10(m,j))는 게이트선(GL(j))과 전기적으로 접속된다.
게이트 드라이버(62 및 63)는 게이트선(GL(j))을 구동시켜 화소(10(1,j) 내지 10(m,j))를 선택한다. 소스 드라이버 IC(64)는 애플리케이션 프로세서(80)로부터 공급된 화상 데이터의 데이터 신호를 소스선(SL(1) 내지 SL(m))을 통하여 화소(10(1,j) 내지 10(m,j))에 공급한다. 이 동작을, 게이트선(GL(1))에서 게이트선(GL(n))까지 반복함으로써, 표시 유닛(60)이 화소 어레이(61)에 화상을 표시할 수 있다.
또한, 화소(10)에는 액정, 전자 종이, 유기 EL(Electro Luminescence), QLED(Quantum-dot Light Emitting Diode) 등, 다양한 표시 소자를 적용할 수 있다. 또한, 예를 들어 반사형 소자로서 적용 가능한 액정 소자와 발광형 소자로서 적용 가능한 유기 EL 소자를 조합한 하이브리드형 소자를 화소(10)에 적용할 수 있다.
또한, 예를 들어 반사형 소자로서 적용 가능한 액정 소자와, 광원(예를 들어, LED)과 액정을 조합한 투과형 액정 소자를 조합한 하이브리드형 소자를 화소(10)에 적용하여도 좋다.
<게이트 드라이버>
도 5는 게이트 드라이버(62 및 63)에 적용할 수 있는 게이트 드라이버의 구성예를 도시한 회로도이다.
또한, 게이트 드라이버(62 및 63)는 표시 유닛(60)의 표시 영역에서 복수의 영역을 개별적으로 구동시키는 기능을 가진다. 즉, 게이트 드라이버(62 및 63)는 화소 어레이(61)의 복수의 화소군을 개별적으로 구동시키는 기능을 가진다. 게이트 드라이버(62 및 63)는 제 1 내지 제 N 시프트 레지스터를 가지고, 제 K(K는 1 이상 N 이하의 정수) 시프트 레지스터는 제 K 화소군을 구동시키는 신호를 생성한다. 게이트 드라이버(62 및 63)에는 제 1 내지 제 M(M은 1 이상의 정수) 클럭 신호 및 제 1 내지 제 L(L은 1 이상의 정수) 샘플링 신호가 입력된다. 게이트 드라이버는 제 1 내지 제 M 클럭 신호 및 제 1 내지 제 L 샘플링 신호를 사용하여 제 1 내지 제 N 시프트 레지스터의 각각에 클럭 신호 및 스타트 펄스를 공급한다.
입력되는 샘플링 신호의 수 L은 N/M+1 이하이다. 또한, 시프트 레지스터의 수 N이 클럭 신호의 수 M으로 나누어떨어지는 경우에는 입력되는 샘플링 신호의 수 L이 N/M이어도 좋지만, 시프트 레지스터의 수 N이 클럭 신호의 수 M으로 나누어떨어지지 않는 경우를 상정하여, 입력되는 샘플링 신호의 수 L을 N/M+1 이하로 해 둔다. 그 결과, 게이트 드라이버에 공급되는 신호의 수를 적게 할 수 있고, 상기 신호의 공급에 따른 노이즈를 저감할 수 있다. 또한, 게이트 드라이버(62 및 63)의 동작을 제어하는 소스 드라이버 IC(64)나 애플리케이션 프로세서(80)의 회로 규모를 작게 할 수 있어 표시 장치(100)의 비용을 삭감할 수 있다.
본 실시형태에서는 이해하기 쉽게 설명하기 위하여 도 4에서 n=1920, m=1080으로 하고, 화살표 C1로 가리키는 방향으로 20개의 영역으로 분할하여 개별적으로 구동시키는 예에 대하여 설명한다. 또한, 20개의 영역은 균등하고 96×1080개의 화소(10)를 가지는 영역이 20개 있는 것으로 한다.
도 5에 도시된 게이트 드라이버(62 및 63)는 4개의 디멀티플렉서(20), 그리고 시프트 레지스터(21) 내지 시프터 레지스터(24)를 각각 5개 가진다. 외부에서 클럭 신호(CLK[1] 내지 CLK[4]), 리셋 신호(RES), 샘플링 신호(SMP[1] 내지 SMP[5])가 입력된다. 또한, 게이트 드라이버(62 및 63)는 상술한 게이트선(GL(1) 내지 GL(1920))에 각각 전기적으로 접속되어 있다.
시프트 레지스터(21 내지 24)는 각각 96개의 게이트선(GL)에 전기적으로 접속되어 있고, 게이트선(GL)을 구동시킨다. 또한, 도 5에 나타낸 'GL(1:96)'은 게이트선(GL(1) 내지 GL(96))의 뜻으로 표기하였다.
또한, 시프트 레지스터(21 내지 24)에는 클럭 신호(CLK[1] 내지 CLK[4]), 리셋 신호(RES), 및 스타트 펄스가 입력된다. 여기서, 스타트 펄스는 디멀티플렉서(20)에 의하여 생성된다. 게이트 드라이버(62 및 63)는 시프트 레지스터(21 내지 24)를 총 20개 가지기 때문에 디멀티플렉서(20)는 총 20개의 스타트 펄스를 생성하게 된다.
디멀티플렉서(20)에는 클럭 신호(CLK[1] 내지 CLK[4]) 중 어느 것과, 샘플링 신호(SMP[1] 내지 SMP[5])가 입력되고, 디멀티플렉서(20)는 시프트 레지스터(21 내지 24)의 각각에 스타트 펄스를 출력한다. 디멀티플렉서(20)는 총 20개의 스타트 펄스를 생성하지만, 시프트 레지스터(21 내지 24)에도 입력되는 클럭 신호(CLK[1] 내지 CLK[4])를 이용함으로써 게이트 드라이버(62 및 63)에 필요한 신호 수를 줄일 수 있다.
즉, 디멀티플렉서(20)는 4개의 클럭 신호(CLK[1] 내지 CLK[4]) 및 5개의 샘플링 신호(SMP[1] 내지 SMP[5])로부터 20개의 스타트 펄스를 생성한다. 또한, 본 실시형태에서는 영역의 수 20이 클럭 신호(CLK)의 수 4로 나누어떨어지는 경우를 설명하였지만, 나누어떨어지지 않는 경우 등에는 샘플링 신호(SMP)가 추가적으로 필요하게 될 수 있다.
도 6 내지 도 9는 시프트 레지스터의 구성예를 도시한 회로도이다. 도 6은 시프트 레지스터(21)의 구성예를, 도 7은 시프트 레지스터(22)의 구성예를, 도 8은 시프트 레지스터(23)의 구성예를, 도 9는 시프트 레지스터(24)의 구성예를 각각 도시하고 있다.
도 6의 (A)는 시프트 레지스터(21)의 심볼이며 시프트 레지스터(21)의 입출력의 모양을 도시하고 있다. 시프트 레지스터(21)는 입력 단자(CLK_IN[1] 내지 CLK_IN[4], RES_IN, 및 SP_IN)를 가지고, 출력 단자(CLK_OUT[1] 내지 CLK_OUT[4], RES_OUT, 및 SR_OUT[1:96])를 가진다. 여기서, SP_IN에는 스타트 펄스가 입력되고, SR_OUT[1:96]로부터는 96개의 게이트선(GL)에 신호가 출력된다.
도 6의 (B)는 시프트 레지스터(21)의 심볼에 대한 회로도이다. 시프트 레지스터(21)는 레지스터(31)를 95개, 그리고 레지스터(32)를 가진다. 95개의 레지스터(31)와 레지스터(32)는 각각 CLK_IN[1] 내지 CLK_IN[4] 중 어느 2개, 및 RES_IN과 전기적으로 접속되고 신호가 입력된다. 또한, 95개의 레지스터(31)와 레지스터(32)는 각각 SR_OUT[1] 내지 SR_OUT[96]와 전기적으로 접속되고 신호를 출력한다. SR_OUT[1]에 신호를 출력하는 레지스터(31)는 SP_IN과 전기적으로 접속된다.
도 7 내지 도 9는 각각 시프트 레지스터(22 내지 24)의 구성예를 도시한 것이며, 레지스터(31) 및 레지스터(32)와 CLK_IN[1] 내지 CLK_IN[4] 중 어느 2개의 전기적인 접속이, 도 6에 도시된 시프트 레지스터(21)와 다르다. 시프트 레지스터(21 내지 24)에서 레지스터(31) 및 레지스터(32)와 CLK_IN[1] 내지 CLK_IN[4]과의 접속을 다르게 함으로써 상이한 스타트 펄스에 대응할 수 있다. 이에 대해서는 도 13 내지 도 16의 타이밍 차트를 참조하여 후술한다. 또한, 시프트 레지스터(22 내지 24)에 대해서는 시프트 레지스터(21)의 설명을 원용한다.
도 10은 디멀티플렉서의 구성예를 도시한 회로도이다.
도 10의 (A)는 디멀티플렉서(20)의 심볼이며 디멀티플렉서(20)의 입출력의 모양을 도시하고 있다. 디멀티플렉서(20)는 입력 단자(SMP_IN[1] 내지 SMP_IN[5] 및 CLK_IN)를 가지고, 출력 단자(SP_OUT[1] 내지 SP_OUT[5])를 가진다. 여기서, CLK_IN에는 클럭 신호(CLK[1] 내지 CLK[4]) 중 하나가 입력되고, SP_OUT[1] 내지 SP_OUT[5]로부터는 스타트 펄스가 출력된다. 또한, SMP_IN[1] 내지 SMP_IN[5]에는 샘플링 신호(SMP[1] 내지 SMP[5])가 입력된다.
도 10의 (B)는 디멀티플렉서(20)의 심볼에 대한 회로도이다. 디멀티플렉서(20)는 트랜지스터(Tr1 내지 Tr5)를 가지고, SMP_IN[1] 내지 SMP_IN[5]에 입력되는 신호에 따라 SP_OUT[1] 내지 SP_OUT[5] 중 어느 것과 CLK_IN이 트랜지스터(Tr1 내지 Tr5) 중 어느 것을 통하여 전기적으로 접속된다.
도 11 및 도 12는 레지스터의 구성예를 도시한 회로도이다. 도 11은 레지스터(31)의 구성예를, 도 12는 레지스터(32)의 구성예를 각각 도시하고 있다.
도 11의 (A)는 레지스터(31)의 심볼이며 레지스터(31)의 입출력의 모양을 도시하고 있다. 레지스터(31)는 입력 단자(CLK_IN[1], CLK_IN[2], RES_IN, L_IN, 및 R_IN)를 가지고, 출력 단자(SR_OUT[1] 및 SR_OUT[2])를 가진다. 여기서, L_IN에는 전단의 레지스터의 출력 또는 스타트 펄스가 입력되고, R_IN에는 후단의 레지스터의 출력이 입력된다(도 6 내지 도 9 참조).
도 11의 (B)는 레지스터(31)의 심볼에 대한 회로도이다. 레지스터(31)는 트랜지스터(Tr6 내지 Tr16) 및 용량 소자(C3 및 C4)를 가진다. 또한, VDD는 고전위 전원이고 VSS는 저전위 전원이다.
도 12는 레지스터(32)의 구성예를 도시한 것인데, 레지스터(32)는 입력 단자(R_IN)가 없고 레지스터(31)에서의 트랜지스터(Tr8)에 상당하는 트랜지스터를 가지지 않는다는 점을 제외하고는 레지스터(31)와 같기 때문에, 레지스터(31)의 설명을 원용한다. 또한, 레지스터(32)는 트랜지스터(Tr17 내지 Tr26) 및 용량 소자(C5 및 C6)를 가진다.
또한, 트랜지스터(Tr1 내지 Tr26)로서는 OS 트랜지스터를 사용하는 것이 바람직하다. 도 10 내지 도 12에서는 트랜지스터(Tr1 내지 Tr26)가 싱글 게이트 트랜지스터인 경우를 도시하였지만, 백 게이트를 가지는 듀얼 게이트 트랜지스터이어도 좋다. 트랜지스터(Tr1 내지 Tr26)로서 OS 트랜지스터를 사용함으로써 트랜지스터의 오프 전류가 낮아지고, 게이트 드라이버의 소비 전류를 저감할 수 있다.
<타이밍 차트>
도 13 내지 도 16은 게이트 드라이버(62 및 63)에 입력되는 클럭 신호(CLK[1] 내지 CLK[4]) 및 샘플링 신호(SMP[1] 내지 SMP[5])와 게이트선(GL(1) 내지 GL(1920))과의 관계를 나타낸 타이밍 차트이다. 또한, 실제로는 게이트선(GL(1) 내지 GL(1920)) 모두가 아니라 게이트선(GL(1) 내지 GL(1920))의 일부에 대하여 타이밍 차트를 나타내었다.
또한, 제 1 영역이란 화소 어레이(61)에 있어서 게이트선(GL(1) 내지 GL(96))에 의하여 선택되는 화소(10)를 포함하는 영역이다. 마찬가지로, 제 2 영역이란 게이트선(GL(97) 내지 GL(192))에 의하여 선택되는 화소(10)를 포함하는 영역이고, 제 20 영역이란 게이트선(GL(1825) 내지 GL(1920))에 의하여 선택되는 화소(10)를 포함하는 영역이다. 즉, 표시 영역의 모든 영역을 재기록하는 경우에는 제 1 영역 내지 제 20 영역 모두를 재기록할 필요가 있다.
도 13은 시프트 레지스터(21)가 구동시키는 제 1 영역 내지 제 5 영역 중 제 1 영역 내지 제 3 영역에 대하여 각 영역의 5개의 게이트선(GL)을 나타내고 있다. 마찬가지로, 도 14는 시프트 레지스터(22)가 구동시키는 제 6 영역 내지 제 10 영역 중 제 6 영역 내지 제 8 영역에 대하여, 도 15는 시프트 레지스터(23)가 구동시키는 제 11 영역 내지 제 15 영역 중 제 11 영역 내지 제 13 영역에 대하여, 도 16은 시프트 레지스터(24)가 구동시키는 제 16 영역 내지 제 20 영역 중 제 16 영역 내지 제 18 영역에 대하여, 각 영역의 5개의 게이트선(GL)을 나타내고 있다.
도 13에서 클럭 신호(CLK[1] 내지 CLK[4])는 High 상태가 서로 겹치지 않도록 입력되고, 샘플링 신호(SMP[1] 내지 SMP[5])는 클럭 신호(CLK[1])와 겹치는 타이밍에서 입력된다(도 13에서는 샘플링 신호(SMP[4] 및 SMP[5])가 High인 상태를 생략하였음). 클럭 신호(CLK[1])와 겹치는 타이밍에서 샘플링 신호(SMP[1])가 입력되면 제 1 영역을 구동시키는 시프트 레지스터(21)가 동작을 시작하고, 게이트선(GL(1))부터 순차적으로 게이트선(GL)이 선택된다. 마찬가지로, 클럭 신호(CLK[1])와 겹치는 타이밍에서 샘플링 신호(SMP[2])가 입력되면 제 2 영역을 구동시키는 시프트 레지스터(21)가 동작을 시작하고, 게이트선(GL(97))부터 순차적으로 게이트선(GL)이 선택된다.
이와 같이 클럭 신호(CLK[1])와 겹치는 타이밍에서 샘플링 신호(SMP[1] 내지 SMP[5]) 중 어느 샘플링 신호가 입력되는지에 따라서, 제 1 영역 내지 제 5 영역 중 구동되는 영역이 선택될 수 있다.
마찬가지로, 도 14에서 클럭 신호(CLK[1] 내지 CLK[4])는 High 상태가 서로 겹치지 않도록 입력되고, 샘플링 신호(SMP[1] 내지 SMP[5])는 클럭 신호(CLK[2])와 겹치는 타이밍에서 입력된다(도 14에서는 샘플링 신호(SMP[4] 및 SMP[5])가 High인 상태를 생략하였음). 클럭 신호(CLK[2])와 겹치는 타이밍에서 샘플링 신호(SMP[1])가 입력되면 제 6 영역을 구동시키는 시프트 레지스터(22)가 동작을 시작하고, 게이트선(GL(481))부터 순차적으로 게이트선(GL)이 선택된다. 클럭 신호(CLK[2])와 겹치는 타이밍에서 샘플링 신호(SMP[1] 내지 SMP[5]) 중 어느 샘플링 신호가 입력되는지에 따라서, 제 6 영역 내지 제 10 영역 중 구동되는 영역이 선택될 수 있다.
도 15 및 도 16에서도 마찬가지로, 도 15에서는 클럭 신호(CLK[3])와 겹치는 타이밍에서 샘플링 신호(SMP[1] 내지 SMP[5]) 중 어느 샘플링 신호가 입력되는지에 따라서, 제 11 영역 내지 제 15 영역 중 구동되는 영역이 선택될 수 있다. 도 16에서는 클럭 신호(CLK[4])와 겹치는 타이밍에서 샘플링 신호(SMP[1] 내지 SMP[5]) 중 어느 샘플링 신호가 입력되는지에 따라서, 제 16 영역 내지 제 20 영역 중 구동되는 영역이 선택될 수 있다.
이와 같이 클럭 신호(CLK[1] 내지 CLK[4])와 샘플링 신호(SMP[1] 내지 SMP[5])의 조합에 따라서, 제 1 영역 내지 제 20 영역 중 어느 영역을 구동시킬지를 선택할 수 있다.
<<IDS 구동>>
다음으로 도 17은, 표시 유닛과 터치 센서 유닛의 동작의 관계를 나타낸 도면이다. 표시 유닛(60)이 표시 화상을 재기록하는 동작과, 터치 센서 유닛(70)이 터치를 검지하는 동작(검지 동작)의 관계에 대하여 도 17을 참조하여 설명한다.
또한, 표시 유닛(60)이 표시 화상을 재기록하는 동작에 대해서는, 표시 영역의 모든 영역을 재기록하는 제 1 모드(이하, '통상 표시'라고 함), 표시 영역의 일부 영역을 재기록하는 제 2 모드(이하, '부분 IDS 구동'이라고 함), 표시 영역의 모든 영역을 재기록하지 않는 제 3 모드(이하, 'IDS 구동'이라고 함)로 나누어 설명한다. 또한, 도 18의 (A) 내지 (C)는 표시 장치(100)를 태블릿형 정보 단말기(90)에 적용한 예를 도시하고 있다. 도 18의 (A)는 통상 표시의 경우를, 도 18의 (B)는 부분 IDS 구동의 경우를, 도 18의 (C)는 IDS 구동의 경우를 각각 도시하고 있다. 태블릿형 정보 단말기(90)는 입력 영역을 겸하는 표시 영역(91)을 가진다. 표시 영역(91)에는 본 발명의 일 형태인 표시 장치(100)가 적용되어 있다.
<통상 표시>
도 17의 (A)는 통상 표시의 경우를 도시한 것이다. 통상 표시는 모든 표시 영역을 사용한 동영상 표시 등, 표시 영역의 모든 영역을 재기록할 필요가 있는 경우에 적용된다. 도 18의 (A)는 동영상 표시의 예로서, 태블릿형 정보 단말기(90)가 축구 시합을 표시하고 있는 예를 도시한 것이다.
도 17의 (A)에서 표시 유닛(60)이 표시 화상을 재기록하는 기간 동안, 터치 센서 유닛(70)은 검지 동작을 휴지하고 있다. 이는 게이트선(GL(1) 내지 GL(1920))이 구동됨에 따른 노이즈, 소스선(SL(1) 내지 SL(1080))에 데이터 신호가 공급됨에 따른 노이즈, 게이트 드라이버(62 및 63)가 동작함에 따른 노이즈 등이 있어 터치 센서 유닛(70)이 검지 동작을 행하는 타이밍으로서 바람직하지 않기 때문이다.
표시 유닛(60)이 표시 화상의 재기록을 완료하면, 표시 유닛(60)은 동작을 휴지하고 터치 센서 유닛(70)은 검지 동작을 행한다. 표시 유닛(60)이 동작을 휴지하고 있는 기간에는 상술한 노이즈가 없으므로 터치 센서 유닛(70)은 정밀도가 높은 검지 동작을 행할 수 있다. 이와 같이 표시 유닛(60)이 행하는 표시 화상의 재기록 동작과 터치 센서 유닛(70)이 행하는 검지 동작을 합쳐서 1프레임으로 하고, 이 동작을 반복함으로써 동영상 등을 표시하면서 정밀도가 높은 검지 동작을 행할 수 있다.
<부분 IDS 구동>
부분 IDS 구동은 표시 영역의 일부에서 동영상을 표시하는 경우 등, 표시 영역의 일부 영역을 재기록할 필요가 있는 경우에 적용된다.
도 18의 (B)는 태블릿형 정보 단말기(90)의 사용자가 스타일러스로 마커를 그어 특정 문자를 강조 표시하고 있는 예이다. 이 경우, 표시 화상을 재기록할 필요가 있는 것은 도면에서 영역(A1)만이다. 게이트 드라이버(62 및 63)는 영역(A1)에서만 게이트선(GL)을 구동시키면 된다.
이 경우 표시 유닛과 터치 센서 유닛의 동작의 관계로서는 도 17의 (B)에 도시된 바와 같이 표시 유닛(60)은 재기록이 필요한 영역에서만 재기록 동작을 행한다. 도 17의 (B)에서는 제 P 영역, 제 P+1 영역, 제 Q 영역, 제 Q+1 영역을 재기록하고 있다. 여기서, P와 Q는 같아도 좋고, 프레임마다 다른 수의 영역을 재기록하여도 좋다.
표시 유닛(60)이, 재기록이 필요한 영역에서만 재기록 동작을 행함으로써, 터치 센서 유닛(70)이 터치를 검지하는 동작을 행하는 시간을 길게 할 수 있다. 이 때문에 1프레임에서 검지 동작을 복수회 행할 수 있다. 예를 들어, 통상 표시의 경우에 1프레임에 1회 행하는 검지 동작을, 부분 IDS 구동의 경우에는 1프레임에 2회 행할 수 있다. 이와 같이, 부분 IDS 구동에서는 매끄러운 검지 동작을 행할 수 있으므로 필기 입력 등에 적합하다. 또한, 표시 화상의 재기록 동작을 줄임으로써 표시 유닛(60)의 소비전력을 저감할 수 있다.
<IDS 구동>
IDS 구동은 모든 표시 영역에서 정지 화상을 표시하고 있는 경우 등, 표시 영역의 모든 영역을 재기록할 필요가 없는 경우에 적용된다. 도 18의 (C)는 정지 화상의 예로서 꽃의 그림과 그 해설문(도면에서는 점선으로 생략 표시)을 표시하고 있는 예를 도시한 것이다. 이 경우, 표시 유닛과 터치 센서 유닛의 동작의 관계로서는 도 17의 (C)에 도시된 바와 같이 표시 유닛(60)은 재기록 동작을 휴지하고 터치 센서 유닛(70)은 검지 동작을 행할 수 있다.
IDS 구동 및 부분 IDS 구동에서는 정지 화상을 표시하고 있는 한 그 영역의 표시 화상을 재기록할 필요가 없지만, 실제로는 오프 전류가 낮은 트랜지스터를 사용한 화소(10)가 전하를 유지할 수 있는 시간이나, 화소(10)의 표시 소자가 액정 소자인 경우의 반전 구동 등을 고려할 필요가 있다.
이와 같이, IDS 구동에서는 부분 IDS 구동에서와 마찬가지로 매끄러운 검지 동작을 행할 수 있다. 또한, 표시 유닛(60)의 소비전력을 저감할 수 있으므로 휴대 정보 단말기에 적합하다.
<<흐름도>>
다음으로 표시 장치(100)를 적용한 전자 기기에서 애플리케이션의 기동 후에 3개의 동작 모드(통상 표시, 부분 IDS 구동, IDS 구동)를 전환하는 모양에 대하여 도 19의 흐름도를 참조하여 설명한다.
표시 장치(100)를 적용한 전자 기기에서 애플리케이션이 기동(단계 S1)되면, 터치 센서 유닛(70)은 검지 동작을 휴지(단계 S2)하고, 애플리케이션 프로세서(80)는 표시 영역에 재기록이 필요한 영역이 있는지를 판단(단계 S3)한다. 표시 영역에 재기록이 필요한 영역이 있는지의 판단은, 표시 유닛(60)에 현재 표시하고 있는 화상 데이터와 다음에 표시하는 화상 데이터 간의 변화량을 계산함으로써 행한다.
재기록이 필요한 영역이 있는 경우(단계 S4), 애플리케이션 프로세서(80)는 재기록에 필요한 클럭 신호의 길이나 샘플링 신호의 타이밍을 계산하여, 표시 유닛(60)에 입력하는 화상 데이터의 데이터 신호를 결정한다(단계 S5). 그리고, 클럭 신호 및 샘플링 신호를 입력한다(단계 S6).
게이트 드라이버(62 및 63)에서는 재기록이 필요한 영역을 맡는 시프트 레지스터가 게이트선(GL)을 구동시키고, 표시 유닛(60)이 재기록 동작을 행한다(단계 S7). 재기록 동작이 완료되면, 클럭 신호를 정지하고 리셋 신호를 입력한다(단계 S8).
터치 센서 유닛(70)은 검지 동작을 행한다(단계 S9). 터치를 검지하면(단계 S10), 단계 S2로 되돌아가 검지 동작을 휴지하고, 표시 영역에 재기록이 필요한 영역이 있는지를 판단(단계 S3)한다. 재기록이 필요한 영역이 없는 경우(단계 S4), 터치 센서 유닛(70)은 다시 검지 동작을 행한다(단계 S9).
단계 S10에서 터치의 검지가 없고, 1프레임이 경과하지 않은 경우(단계 S11)에는, 단계 S9로 되돌아가 터치 센서 유닛(70)이 검지 동작을 행한다. 단계 S10에서 터치의 검지가 없고, 1프레임이 경과한 경우(단계 S11)에는 단계 S2로 되돌아간다.
이와 같이, 표시 영역에 재기록이 필요한 영역이 있는지 여부와 터치의 검지 유무에 따라 표시 유닛(60)과 터치 센서 유닛(70)의 동작을 적절히 바꿈으로써 정밀도가 높고 매끄러운 검지 동작을 행할 수 있다.
또한, 단계 S10에서 1프레임이 경과하기 전에 터치를 검지하여 표시 영역을 재기록하는 경우, 도 17의 (B)에서의 1프레임의 길이는 도 17의 (A)에서의 1프레임의 길이보다 짧아진다. 이에 의하여 터치 센서 유닛(70)이 터치를 검지하면 바로 표시 화상이 재기록되게 되므로 입력(터치)에 대한 반응이 양호한 동작(표시 화상의 재기록)을 행할 수 있다. 그러므로 필기 입력 등에 적합하다.
<<게이트 드라이버의 변형예>>
도 5에 도시된 게이트 드라이버(62 및 63)는 디코더(25)를 가져도 좋다. 도 20은 디코더(25)를 가지는 경우의 게이트 드라이버의 구성예를 도시한 회로도이다.
도 20에서는, 도 5에서의 샘플링 신호(SMP[1] 내지 SMP[5]) 대신에 샘플링 신호(SMP[6] 내지 SMP[8])가 디코더(25)에 입력된다. 디코더(25)는 샘플링 신호(SMP[6] 내지 SMP[8])를 사용하여 도 5에서의 샘플링 신호(SMP[1] 내지 SMP[5])를 생성할 수 있다. 디코더(25)를 가짐으로써, 게이트 드라이버(62 및 63)에 대한 입력 신호의 수를 줄일 수 있다.
도 21은 디코더의 구성예를 도시한 회로도이다. 도 21의 (A)는 디코더(25)의 심볼이며 디코더(25)의 입출력의 모양을 도시하고 있다. 디코더(25)는 입력 단자(SMP_IN[6] 내지 SMP_IN[8]) 및 출력 단자(SMP_OUT[6] 내지 SMP_OUT[10])를 가진다. 도 20에서는 입력 단자(SMP_IN[6] 내지 SMP_IN[8])에 샘플링 신호(SMP[6] 내지 SMP[8])가 입력되고, 출력 단자(SMP_OUT[6] 내지 SMP_OUT[10])로부터 샘플링 신호(SMP[1] 내지 SMP[5])에 상당하는 신호가 출력된다.
도 21의 (B)는 디코더(25)의 심볼에 대한 회로도이다. 디코더(25)는 트랜지스터(Tr27 내지 Tr40), 3개의 인버터(33), 8개의 드라이버(34)를 가진다. VDD는 고전위 전원이다.
3개의 인버터(33)는 각각, SMP_IN[6] 내지 SMP_IN[8]와 전기적으로 접속되며 반전 신호를 생성한다. 8개의 드라이버(34) 중 5개는 각각, SMP_OUT[6] 내지 SMP_OUT[10]와 전기적으로 접속되며 신호를 출력한다. 또한, 트랜지스터(Tr32, Tr38 내지 Tr40)와, 출력 단자(SMP_OUT[6] 내지 SMP_OUT[10])에 접속되어 있지 않은 드라이버(34)는 생략할 수 있다.
드라이버(34)는 출력 단자(SMP_OUT[6] 내지 SMP_OUT[10])와 전기적으로 접속되며 출력 파형을 조정하는 역할, 그리고 트랜지스터(Tr27 내지 Tr40)를 통하여 고전위 전원(VDD)과 전기적으로 접속되지 않은 출력 단자의 전위를 저전위 전원(VSS)과 같은 전위로 하는 역할을 가진다.
도 22의 (A) 및 (B)는 인버터의 구성예를 도시한 회로도이다. 도 22의 (A)는 인버터(33)의 심볼이며 인버터(33)의 입출력의 모양을 도시하고 있다. 인버터(33)는 입력 단자(IN) 및 출력 단자(OUT)를 가진다. 도 22의 (B)는 인버터(33)의 심볼에 대한 회로도이다. 인버터(33)는 트랜지스터(Tr41 및 Tr42)를 가진다. VDD는 고전위 전원이고 VSS는 저전위 전원이다.
도 22의 (C) 및 (D)는 드라이버의 구성예를 도시한 회로도이다. 도 22의 (C)는 드라이버(34)의 심볼이며 드라이버(34)의 입출력의 모양을 도시하고 있다. 드라이버(34)는 입력 단자(IN) 및 출력 단자(OUT)를 가진다. 도 22의 (D)는 드라이버(34)의 심볼에 대한 회로도이다. 드라이버(34)는 트랜지스터(Tr43) 및 2개의 인버터(33)를 가진다. VDD는 고전위 전원이고 VSS는 저전위 전원이다.
도 22의 (E)는 디코더(25)의 입력 단자(SMP_IN[6] 내지 SMP_IN[8])에 입력되는 신호(즉, 샘플링 신호(SMP[6] 내지 SMP[8]))와 디코더(25)의 출력 단자(SMP_OUT[6] 내지 SMP_OUT[10])로부터 출력되는 신호의 관계를 나타낸 타이밍 차트이다.
디코더(25)는 입력 단자(SMP_IN[6] 내지 SMP_IN[8])에 입력되는 신호에 따라 도 13 내지 도 16에서의 샘플링 신호(SMP[1] 내지 SMP[5])와 마찬가지의 신호를 출력할 수 있다. 이와 같이 게이트 드라이버(62 및 63)가 디코더(25)를 가짐으로써, 입력되는 신호의 수를 줄일 수 있다.
또한, 트랜지스터(Tr27 내지 Tr43)로서는 OS 트랜지스터를 사용하는 것이 바람직하다. 도 21 및 도 22에서는 트랜지스터(Tr27 내지 Tr43)가 싱글 게이트 트랜지스터인 경우를 도시하였지만, 백 게이트를 가지는 듀얼 게이트 트랜지스터이어도 좋다. 트랜지스터(Tr27 내지 Tr43)로서 OS 트랜지스터를 사용함으로써 트랜지스터의 오프 전류가 낮아지고, 게이트 드라이버의 소비 전류를 저감할 수 있다.
또한, 게이트 드라이버(62 및 63)에는 4개의 클럭 신호(CLK[1] 내지 CLK[4])와 5개의 샘플링 신호(SMP[1] 내지 SMP[5])가 입력되고 있지만, 클럭 신호의 수를 늘려도 좋다. 클럭 신호의 수를 늘리는 경우에도 High 상태가 서로 겹치지 않도록 한다. 클럭 신호의 수를 늘림으로써 샘플링 신호의 수를 줄일 수 있는 경우가 있다. 클럭 신호의 수와 샘플링 신호의 수의 양쪽 모두를 검토하여 게이트 드라이버(62 및 63)의 구성을 결정하는 것이 바람직하다.
상술한 바와 같이 표시 장치(100)는, 표시 유닛(60)이 표시 화상을 재기록하는 동작과 터치 센서 유닛(70)이 터치를 검지하는 동작을 상이한 타이밍에서 행함으로써 정밀도가 높은 검지 동작을 행할 수 있다. 또한, 표시 유닛(60)이 재기록이 필요한 영역에서만 표시 화상을 재기록하는 동작을 행함으로써 표시 유닛(60)의 소비전력을 저감하고, 터치 센서 유닛(70)은 매끄러운 검지 동작을 행할 수 있다. 표시 유닛(60)에 의한, 재기록이 필요한 영역에서만 표시 화상을 재기록하는 동작은 본 실시형태에서 예시한 게이트 드라이버(62 및 63)를 적용함으로써, 적은 신호 수로 실현할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합하여 실시될 수 있다.
(실시형태 2)
본 실시형태에서는 상술한 실시형태에 기재된 터치 센서 유닛(70)의 구성예에 대하여 도 23 및 도 24를 참조하여 설명한다.
터치 센서 유닛(70)의 더 구체적인 구성예에 대하여 도 23 및 도 24를 참조하여 설명한다.
도 23의 (A)는 터치 센서 유닛(70)의 상면도이다. 도 23의 (B) 및 (C)는 도 23의 (A)의 일부를 설명하기 위한 투영도이다.
도 24의 (A)는 제어선과 검지 신호선의 인접부의 상면도이다. 도 24의 (B)는 인접부에서 발생되는 전계를 모식적으로 도시한 투영도이다.
터치 센서 유닛(70)은 센서 어레이(71)를 가진다. 센서 어레이(71)는 배선(CL(g)), 배선(ML(h)), 및 도전막을 구비한다(도 23의 (A) 참조). 또한, g 및 h는 2 이상의 정수이다.
예를 들어, 복수의 영역으로 분할된 도전막을 센서 어레이(71)에 사용할 수 있다(도 23의 (A) 참조). 이에 의하여 동일한 전위 또는 상이한 전위를 복수의 영역 각각에 공급할 수 있다.
구체적으로는, 배선(CL(g))에 사용할 수 있는 도전막과 배선(ML(h))에 사용할 수 있는 도전막으로 분할된 도전막을, 센서 어레이(71)에 사용할 수 있다. 또한, 복수의 영역으로 분할된 도전막 각각에, 예를 들어 빗살 형상을 구비하는 도전막을 사용할 수 있다(도 24의 전극(CE(1)), 전극(ME(1)), 및 전극(ME(2)) 참조). 이에 의하여, 분할된 도전막을 검지 소자의 전극에 사용할 수 있다.
예를 들어, 배선(CL(1))에 사용할 수 있는 도전막과 배선(ML(1))에 사용할 수 있는 도전막과 배선(ML(2))에 사용할 수 있는 도전막으로 분할된 도전막은, 인접부(X0)에 있어서 서로 인접한다(도 23의 (A), (C), 또는 도 24 참조).
검지 소자(475(g,h))는 배선(CL(g)) 및 배선(ML(h))과 전기적으로 접속된다(도 23의 (A) 참조).
배선(CL(g))은 신호(Tx)를 공급하는 기능을 가지고, 배선(ML(h))은 신호(Rx)를 공급받는 기능을 가진다.
배선(ML(h))은 도전막(BR(g,h))을 포함한다(도 23의 (B) 참조). 도전막(BR(g,h))은 배선(CL(g))과 중첩되는 영역을 구비한다.
또한, 검지 소자(475(g,h))는 절연막을 구비한다. 절연막은 배선(ML(h))과 도전막(BR(g,h)) 사이에 끼워지는 영역을 구비한다. 이에 의하여 배선(ML(h)) 및 도전막(BR(g,h))의 단락을 방지할 수 있다.
전극(CE(1))은 배선(CL(1))에 전기적으로 접속되고, 전극(ME(1))은 배선(ML(1))에 전기적으로 접속된다(도 24 참조).
마찬가지로, 전극(CE(g))은 배선(CL(g))에 전기적으로 접속되고, 전극(ME(h))은 배선(ML(h))에 전기적으로 접속된다.
검지 소자(475(1,1))는 전극(CE(1))과 전극(ME(1)) 사이에 형성되는 용량값의 변화를 판독하여 터치를 검지한다(도 24 참조).
마찬가지로, 검지 소자(475(g,h))는 전극(CE(g))과 전극(ME(h)) 사이에 형성되는 용량값의 변화를 판독하여 터치를 검지한다.
동일한 공정에서 형성할 수 있는 도전막을, 배선(CL(1)) 및 전극(CE(1))에 사용할 수 있다. 동일한 공정에서 형성할 수 있는 도전막을, 배선(ML(1)) 및 전극(ME(1))에 사용할 수 있다(도 24 참조).
마찬가지로, 동일한 공정에서 형성할 수 있는 도전막을, 배선(CL(g)) 및 전극(CE(g))에 사용할 수 있다. 동일한 공정에서 형성할 수 있는 도전막을, 배선(ML(h)) 및 전극(ME(h))에 사용할 수 있다.
예를 들어, 투광성을 가지는 도전막을, 전극(CE(g)) 및 전극(ME(h))에 사용할 수 있다. 또는, 화소와 중첩되는 영역에 개구부나 빗살 형상을 구비하는 도전막을, 전극(CE(g)) 및 전극(ME(h))에 사용할 수 있다. 이에 의하여, 표시 패널의 표시를 가리지 않고, 표시 패널과 중첩되는 영역에 근접하는 것을 검지할 수 있다.
또한, 본 실시형태는 본 명세서에 기재된 다른 실시형태와 적절히 조합될 수 있다.
(실시형태 3)
본 실시형태에서는 상술한 실시형태에 기재된 소스 드라이버 IC(64)의 구성예에 대하여 도 25를 참조하여 설명한다.
도 25의 (A) 및 (B)는 소스 드라이버 IC(64)의 구성예를 도시한 블록도이다. 도 25의 (A) 및 (B)는, 반사형 소자와 발광 소자를 가지는 하이브리드형 소자를 화소(10)에 사용한 경우의 소스 드라이버 IC(64)의 블록도이다.
도 25의 (A)에 도시된 소스 드라이버 IC(64)는 제어 회로(801), 드라이버(802), 프레임 메모리(803), 프레임 메모리(804), 게이트 드라이버 신호 생성 회로(806), 및 게이트 드라이버 신호 생성 회로(807)를 가진다.
제어 회로(801)는 애플리케이션 프로세서(80)로부터 신호를 받고 소스 드라이버 IC(64)에 포함되는 각종 회로에 신호를 공급하는 기능을 가진다. 또한, 제어 회로(801)가 애플리케이션 프로세서(80)로부터 받는 신호의 인터페이스 규격으로서는 MIPI(Mobile Industry Processor Interface), SPI(Serial Peripheral Interface) 등을 들 수 있다.
드라이버(802)는 화소 어레이(61)에 화상 신호를 공급하는 기능을 가진다.
프레임 메모리(803)는 화상 신호를 일시적으로 저장하는 기능을 가진다.
게이트 드라이버 신호 생성 회로(806)는 게이트 드라이버(62)에 신호를 공급하는 기능을 가지고, 게이트 드라이버 신호 생성 회로(807)는 게이트 드라이버(63)에 신호를 공급하는 기능을 가진다.
게이트 드라이버 신호 생성 회로(806) 및 게이트 드라이버 신호 생성 회로(807) 중 한쪽은 화소(10)가 가지는 반사형 소자를 구동시키기 위한 신호를 생성하는 기능을 가지고, 게이트 드라이버 신호 생성 회로(806) 및 게이트 드라이버 신호 생성 회로(807) 중 다른 쪽은 화소(10)가 가지는 발광 소자를 구동시키기 위한 신호를 생성하는 기능을 가진다.
소스 드라이버 IC(64)는 도 1에 도시된 터치 센서 IC(72)로서의 기능을 포함하여도 좋다. 그 경우의 블록도를 도 25의 (B)에 도시하였다.
도 25의 (B)에 도시된 소스 드라이버 IC(64)는, 도 25의 (A)의 블록도에서 도 2에 도시된 구동 회로(402) 및 검지 회로(403)를 추가한 것이다. 이와 같이 터치 센서 IC(72)를 소스 드라이버 IC(64)에 포함시킴으로써 표시 장치의 제작 비용을 저감할 수 있다.
구동 회로(402)와 검지 회로(403)를 하나의 IC에 포함시킨 경우, 이들 2개의 회로는 서로 떨어진 위치에 배치되는 것이 바람직하다. 구동 회로(402)가 검지 회로(403) 가까이에 배치되면, 구동 회로(402)에서 발생되는 노이즈로 인하여 검지 회로(403)의 검지 감도가 저하되어, 터치 검지가 어려워지는 경우가 있다. 그러므로, 구동 회로(402) 및 검지 회로(403)는 게이트 드라이버 신호 생성 회로(806), 게이트 드라이버 신호 생성 회로(807), 및 드라이버(802) 등의 회로를 사이에 개재(介在)하여 배치되는 것이 바람직하다.
여기서, 게이트 드라이버(62)는 액정 소자를 구동시키고, 게이트 드라이버(63)는 발광 소자를 구동시키는 것으로 가정한다. 즉, 게이트 드라이버 신호 생성 회로(806)는 액정 소자를 구동시키기 위한 신호를 생성하고, 게이트 드라이버 신호 생성 회로(807)는 발광 소자를 구동시키기 위한 신호를 생성하는 것으로 가정한다. 이때, 구동 회로(402)는 게이트 드라이버 신호 생성 회로(806) 가까이에 배치하고, 검지 회로(403)는 게이트 드라이버 신호 생성 회로(807) 가까이에 배치하는 것이 바람직하다.
일반적으로, 발광 소자의 구동 전압은 액정 소자의 구동 전압보다 낮다. 그러므로 게이트 드라이버 신호 생성 회로(807)가 출력하는 전압의 진폭은 게이트 드라이버 신호 생성 회로(806)가 출력하는 전압의 진폭보다 낮다. 게이트 드라이버 신호 생성 회로(807)에서 발생되는 노이즈는 게이트 드라이버 신호 생성 회로(806)에서 발생되는 노이즈보다 작다고 할 수 있다. 그러므로, 검지 회로(403)는 게이트 드라이버 신호 생성 회로(806)보다 게이트 드라이버 신호 생성 회로(807) 가까이에 배치하는 것이 바람직하다.
또한, 본 실시형태는 본 명세서에 기재된 다른 실시형태와 적절히 조합될 수 있다.
(실시형태 4)
본 실시형태는 하이브리드형 소자를 가지는 표시 장치(100)의 일 형태에 대하여 도면을 참조하여 설명한다.
<구성예>
도 26의 (A)는 표시 장치(100)의 사시 개략도이다. 표시 장치(100)는 기판(351)과 기판(361)이 접합된 구성을 가진다. 도 26의 (A)에서는 기판(361)을 파선으로 명시하였다.
표시 장치(100)는 표시 영역(235), 주변 회로 영역(234), 및 배선(365) 등을 가진다. 도 26의 (A)에서는 표시 장치(100)에 소스 드라이버 IC(64) 및 FPC(372)가 실장되어 있는 예를 나타내고 있다.
주변 회로 영역(234)에는 표시 영역(235)에 신호를 공급하기 위한 회로가 포함된다. 주변 회로 영역(234)에 포함되는 회로로서는 예를 들어, 게이트 드라이버 등이 있다.
배선(365)은 표시 영역(235) 및 주변 회로 영역(234)에 신호 및 전력을 공급하는 기능을 가진다. 상기 신호 및 전력은 FPC(372)를 통하여 외부로부터, 또는 소스 드라이버 IC(64)로부터 배선(365)에 입력된다.
도 26의 (A)에서는 COG 방식에 의하여 기판(351)에 소스 드라이버 IC(64)가 제공되어 있는 예를 나타낸다. 소스 드라이버 IC(64)는 실시형태 1에 기재된 소스 드라이버 IC(64)에 상당한다. 예를 들어, 주사선 구동 회로 또는 신호선 구동 회로 등을 가지는 IC를 적용할 수 있다. 또한, 소스 드라이버 IC(64)는 COF 방식 등에 의하여 FPC에 실장하여도 좋다.
도 26의 (A)에는 표시 영역(235)의 일부의 확대도를 도시하였다. 표시 영역(235)에는 복수의 화소(10)가 매트릭스상으로 배치되어 있다. 화소(10)는 표시 소자로서 발광 소자(170) 및 액정 소자(180)를 가진다. 또한, 화소(10)는 표시 소자를 구동시키기 위한 화소 회로(236)를 가진다.
도 26의 (B)에 화소(10)의 사시 개략도를 도시하였다. 화소(10)가 가지는 발광 소자(170) 및 액정 소자(180)는 화소 회로(236)를 개재하여 서로 중첩된다. 화소 회로(236)는 발광 소자(170)를 구동시키기 위한 제 1 회로 및 액정 소자(180)를 구동시키기 위한 제 2 회로를 가진다.
발광 소자(170)로부터 방출된 광(237)은 화소 회로(236) 및 액정 소자(180)를 투과하여 외부로 사출된다. 또한, 외부로부터 입사한 광(238)은 액정 소자(180) 및 화소 회로(236)를 투과하여 발광 소자(170)의 전극에서 반사되어, 다시 화소 회로(236) 및 액정 소자(180)를 투과하여 반사광으로서 외부로 사출된다.
도 27의 (A)에 화소 회로(236)의 평면 구성예를 도시하였다. 도 27의 (A)에 도시된 화소 회로(236)는 트랜지스터(271), 용량 소자(272), 트랜지스터(281), 용량 소자(282), 및 트랜지스터(283) 등의 소자를 가진다. 또한, 화소 회로(236)는 주사선(273)의 일부, 신호선(274)의 일부, 공통 전위선(275)의 일부, 주사선(284)의 일부, 신호선(285)의 일부, 및 전원선(286)의 일부를 포함한다.
상술한 바와 같이 광(237)은 화소 회로(236)를 1회 투과한다. 광(238)은 화소 회로(236)를 2회 투과한다. 이 때문에 화소 회로(236)는 투광성을 가지는 재료를 포함하는 것이 바람직하다.
트랜지스터(271), 용량 소자(272), 트랜지스터(281), 용량 소자(282), 및 트랜지스터(283) 중 적어도 하나는 투광성을 가지는 도전성 재료로 형성하는 것이 바람직하다. 또한, 화소 회로(236) 내에서 이들에 접속되는 전극은, 투광성을 가지는 재료로 형성하는 것이 바람직하다.
투광성을 가지는 도전성 재료로서는 예를 들어, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등의 도전성 산화물 등을 사용하면 좋다. 특히, 에너지 밴드 갭이 2.5eV 이상인 도전성 재료는 가시광 투과율이 높으므로 바람직하다.
한편, 투광성을 가지는 도전성 재료는 구리나 알루미늄 등의 차광성을 가지는 도전성 재료에 비하여 저항률이 크다. 따라서, 주사선(273), 신호선(274), 주사선(284), 신호선(285), 및 전원선(286) 등의 버스 라인은, 신호 지연을 방지하기 위하여 저항률이 작고 차광성을 가지는 도전성 재료(금속 재료)를 사용하여 형성하는 것이 바람직하다. 다만, 표시 영역(235)의 크기나, 버스 라인의 폭, 버스 라인의 두께 등에 따라서는 버스 라인에 투광성을 가지는 도전성 재료를 사용할 수도 있다.
또한, 일반적으로 공통 전위선(275)은 화소 회로(236) 내에 일정한 전위를 공급하기 위하여 사용되는 것이므로 공통 전위선(275)에 큰 전류는 흐르지 않는다. 따라서, 공통 전위선(275)은 저항률이 크고 투광성을 가지는 도전성 재료로 형성할 수 있다. 다만, 표시 소자의 구동 방법으로서 공통 전위선(275)의 전위를 변동시키는 방법을 사용하는 경우에는, 공통 전위선(275)에 저항률이 작고 차광성을 가지는 금속 재료를 사용하는 것이 바람직하다.
도 27의 (B)는 화소 회로(236)의 투과 영역(291) 및 차광 영역(292)을 도시한 평면도이다. 광(237) 및 광(238)은 투과 영역(291)을 투과하여 사출된다. 따라서, 평면도에서 화소(10)의 점유 면적에 대한 투과 영역(291)의 비율('개구율'이라고도 함)이 클수록, 광(237) 및 광(238)의 추출 효율이 높아질 수 있다. 즉, 표시 장치(100)의 소비전력을 저감할 수 있다. 또한, 표시 장치(100)의 시인성을 높일 수 있다. 또한, 표시 장치(100)의 표시 품위를 높일 수 있다.
본 발명의 일 형태의 표시 장치(100)에서는 화소 회로(236)를 구성하는 소자를, 투광성을 가지는 재료로 형성함으로써 개구율을 60% 이상, 나아가서는 80% 이상으로 할 수 있다. 또한, 발광 소자(170)와 액정 소자(180)를 중첩시켜 제공할 수 있으므로 발광 소자(170)의 발광 면적과 액정 소자(180)의 반사 면적의 합계를, 화소(10)의 면적 이상으로 할 수 있다. 바꿔 말하면, 화소(10)의 점유 면적을 100%로 하였을 때 발광 면적과 반사 면적의 합계 면적을 100% 이상으로 할 수 있다. 즉, 개구율을 100% 이상으로 하는 것이 가능하다고 할 수도 있다.
예를 들어, 일정한 1화소당 발광 휘도(발광량)를 얻는 경우, 발광 소자(170)의 발광 면적을 넓힘으로써 단위 면적당 발광 휘도를 낮출 수 있다. 이로써 발광 소자(170)의 열화가 저감되어 표시 장치(100)의 신뢰성을 높일 수 있다.
발광 소자(170)에는 유기 EL 소자, 무기 EL 소자, LED(Light Emitting Diode), QLED, 반도체 레이저 등의 자발광성 발광 소자를 사용하는 것이 바람직하다. 또한, 발광 소자(170)로서, 광원(예를 들어, LED)과 액정을 조합한 투과형 액정 소자를 사용하여도 좋다. 또한, 본 실시형태에서는 발광 소자(170)가 유기 EL 소자인 것으로 하여 설명한다.
[단면 구성예]
도 28에, 도 26의 (A)에 도시된 표시 장치(100)의 FPC(372)를 포함하는 영역의 일부, 주변 회로 영역(234)을 포함하는 영역의 일부, 및 표시 영역(235)을 포함하는 영역의 일부를 각각 절단하였을 때의 단면의 일례를 도시하였다.
도 28에 도시된 표시 장치(100)는 기판(351)과 기판(361) 사이에, 트랜지스터(201), 트랜지스터(203), 트랜지스터(205), 트랜지스터(206), 용량 소자(202), 액정 소자(180), 발광 소자(170), 절연층(220), 착색층(131) 등을 가진다. 기판(361)과 절연층(220)은 접착층(141)으로 접착되어 있다. 기판(351)과 절연층(220)은 접착층(142)으로 접착되어 있다.
기판(361)에는 착색층(131), 차광층(132), 절연층(121), 및 액정 소자(180)의 공통 전극으로서 기능하는 전극(113), 배향막(133b), 절연층(117) 등이 제공되어 있다. 절연층(121)은 평탄화층으로서의 기능을 가져도 좋다. 절연층(121)에 의하여 전극(113)의 표면을 실질적으로 평탄하게 할 수 있기 때문에 액정(112)의 배향 상태를 균일하게 할 수 있다. 절연층(117)은 액정 소자(180)의 셀 갭을 유지하기 위한 스페이서로서 기능한다. 절연층(117)이 가시광을 투과시키는 경우에는 절연층(117)을 액정 소자(180)의 표시 영역과 중첩시켜 배치하여도 좋다.
또한, 기판(361)의 외측 면에는 광학 부재 등의 기능성 부재(135)를 배치할 수 있다. 광학 부재로서는 편광판, 위상차판, 광 확산층(확산 필름 등), 반사 방지층('Anti Reflection층' 또는 'AR층'이라고도 함), 방현층('Anti Glare층' 또는 'AG층'이라고도 함), 및 집광 필름 등을 들 수 있다. 또한, 광학 부재 이외의 기능성 부재로서는, 먼지의 부착을 억제하는 대전 방지막, 오염이 부착되기 어렵게 하는 발수성의 막, 사용에 따른 손상의 발생을 억제하는 하드 코트막 등을 들 수 있다. 상술한 부재들을 조합하여 기능성 부재(135)로서 사용하여도 좋다. 예를 들어, 직선 편광판과 위상차판을 조합한 원편광판을 사용하여도 좋다.
AR층은 광의 간섭 작용을 이용하여 외광의 정반사(거울 반사)를 저감하는 기능을 가진다. 기능성 부재(135)로서 AR층을 사용하는 경우, AR층은 기판(361)의 굴절률과는 다른 굴절률을 가지는 재료로 형성된다. AR층은 예를 들어, 산화 지르코늄, 플루오린화 마그네슘, 산화 알루미늄, 산화 실리콘 등의 재료를 사용하여 형성할 수 있다.
또한, AR층 대신에 방현층('Anti Glare층' 또는 'AG층'이라고도 함)을 제공하여도 좋다. AG층은 입사한 외광을 확산시킴으로써 정반사(거울 반사)를 저감하는 기능을 가진다.
AG층의 형성 방법으로서는, 표면에 미세한 요철을 제공하는 방법, 굴절률이 상이한 재료를 혼합하는 방법, 또는 이 두 가지 방법을 조합한 방법 등이 알려져 있다. 예를 들어, 투광성을 가지는 수지에 셀룰로스 섬유 등의 나노 섬유, 산화 실리콘 등의 무기 비즈, 또는 수지 비즈 등을 혼합하여 AG층을 형성할 수 있다.
또한, AR층에 중첩시켜 AG층을 제공하여도 좋다. AR층과 AG층을 적층하여 제공함으로써 외광의 반사나 글레어를 방지하는 기능을 더 높일 수 있다. AR층 및/또는 AG층 등을 사용함으로써 표시 장치의 표면의 외광 반사율을 1% 미만, 바람직하게는 0.3% 미만으로 하면 좋다.
본 실시형태에 기재된 액정 소자(180)는 발광 소자(170)의 도전층(193)을 반사 전극으로서 사용하는 반사형 액정 소자이다. 또한, 액정 소자(180)는 전극(311), 액정(112), 전극(113)이 적층된 적층 구조를 가진다. 전극(311) 및 전극(113)은 가시광을 투과시킨다. 액정(112)과 전극(311) 사이에는 배향막(133a)이 제공되어 있다. 액정(112)과 전극(113) 사이에는 배향막(133b)이 제공되어 있다.
액정 소자(180)의 반사 전극을 발광 소자(170)의 도전층(193)과 겸용함으로써 액정 소자(180) 전용의 반사 전극을 삭감할 수 있다. 이에 의하여 표시 장치의 제작 비용이 절감된다. 또한, 표시 장치의 생산성을 높일 수 있다.
본 실시형태에서는 기능성 부재(135)로서 원편광판을 사용한다. 기판(361) 측으로부터 입사한 광은 기능성 부재(135)(원편광판)에 의하여 편광되고, 전극(113), 액정(112), 전극(311)을 투과하여 도전층(193)에서 반사된다. 그리고 전극(311), 액정(112), 및 전극(113)을 다시 투과하여 기능성 부재(135)(원편광판)에 도달한다. 이때 전극(311)과 전극(113) 사이에 인가하는 전압에 의하여 액정의 배향을 제어해서 광의 광학 변조를 제어할 수 있다. 즉, 기능성 부재(135)(원편광판)를 통하여 사출되는 광의 강도를 제어할 수 있다. 또한, 착색층(131)에 의하여 특정의 파장 대역 이외의 광이 흡수됨으로써, 추출되는 광은 예를 들어 적색을 나타내는 광이 된다.
접속부(207)에 있어서 전극(311)은, 도전층(221b)을 통하여 트랜지스터(206)가 가지는 도전층(222b)과 전기적으로 접속되어 있다. 트랜지스터(206)는 액정 소자(180)의 구동을 제어하는 기능을 가진다.
접착층(141)이 제공되는 일부의 영역에는, 접속부(252)가 제공되어 있다. 접속부(252)에 있어서 전극(311)과 동일한 도전막을 가공하여 얻어진 도전층과, 전극(113)의 일부가 접속체(243)에 의하여 전기적으로 접속되어 있다. 따라서, 기판(361) 측에 형성된 전극(113)에, FPC(372)로부터 입력되는 신호 또는 전위를 접속부(252)를 통하여 공급할 수 있다.
접속체(243)로서는 예를 들어, 도전성 입자를 사용할 수 있다. 도전성 입자로서는, 유기 수지 또는 실리카 등의 입자의 표면을 금속 재료로 피복한 것을 사용할 수 있다. 금속 재료로서 니켈이나 금을 사용하면 접촉 저항을 저감할 수 있으므로 바람직하다. 또한 니켈을 금으로 더 피복하는 등, 2종류 이상의 금속 재료를 층상으로 피복한 입자를 사용하는 것이 바람직하다. 또한 접속체(243)로서 탄성 변형 또는 소성 변형하는 재료를 사용하는 것이 바람직하다. 이때 도전성 입자인 접속체(243)는 도 28에 도시된 바와 같이 상하 방향으로 찌그러진 듯한 형상이 되는 경우가 있다. 이로써 접속체(243)와, 이와 전기적으로 접속되는 도전층의 접촉 면적이 증대되기 때문에 접촉 저항을 저감할 수 있고, 또한 접속 불량 등의 문제의 발생을 억제할 수 있다.
접속체(243)는 접착층(141)으로 덮이도록 배치하는 것이 바람직하다. 예를 들어, 경화 전의 접착층(141)에 접속체(243)를 분산시켜 두면 좋다.
발광 소자(170)는 배면 발광형 발광 소자이다. 발광 소자(170)는 절연층(220) 측에서부터 도전층(191), EL층(192), 및 도전층(193)의 순서로 적층된 적층 구조를 가진다. 도전층(191)은 절연층(214)에 제공된 개구를 통하여 트랜지스터(205)가 가지는 도전층(222b)과 접속되어 있다. 트랜지스터(205)는 발광 소자(170)의 구동을 제어하는 기능을 가진다. 절연층(216)이 도전층(191)의 단부를 덮는다. 도전층(193)은 가시광을 반사하는 기능을 가지고, 도전층(191)은 가시광을 투과시키는 기능을 가진다. 도전층(193)을 덮어 절연층(194)이 제공되어 있다. 발광 소자(170)가 발하는 광은 절연층(220), 전극(311), 착색층(131) 등을 통하여 기판(361) 측으로 사출된다.
발광 소자(170)의 발광색은 EL층(192)을 구성하는 재료에 따라 백색, 적색, 녹색, 청색, 시안, 마젠타, 또는 황색 등으로 변화될 수 있다. 또한, 액정 소자(180)에 의하여 제어되는 반사광은 착색층(131)을 구성하는 재료에 따라 백색, 적색, 녹색, 청색, 시안, 마젠타, 또는 황색 등으로 변화될 수 있다. 발광 소자(170) 및 액정 소자(180)는 제어하는 광의 색을 화소마다 다르게 함으로써 컬러 표시를 실현할 수 있다.
또한, 발광 소자(170)에 백색광을 발광하는 EL층(192)을 사용하고, 백색광을 착색층(131)에 의하여 착색하여도 좋다.
컬러 표시를 실현하기 위한 발광 소자(170)의 발광색, 그리고 액정 소자(180)와 조합하는 착색층의 색은 적색, 녹색, 청색의 조합뿐만 아니라 황색, 시안, 마젠타의 조합이어도 좋다. 조합하는 착색층의 색은 목적 또는 용도 등에 따라 적절히 설정하면 좋다.
트랜지스터(201), 트랜지스터(203), 트랜지스터(205), 트랜지스터(206), 및 용량 소자(202)는 모두 절연층(220)의 기판(351) 측의 면 위에 형성되어 있다. 도 28에서는 트랜지스터(201), 트랜지스터(203), 트랜지스터(205), 및 트랜지스터(206)로서 톱 게이트형 트랜지스터를 도시하였다.
트랜지스터(203)는 화소의 선택, 비선택 상태를 제어하는 트랜지스터(스위칭 트랜지스터 또는 선택 트랜지스터라고도 함)이다. 트랜지스터(205)는 발광 소자(170)에 흐르는 전류를 제어하는 트랜지스터(구동 트랜지스터라고도 함)이다.
절연층(220)의 기판(351) 측에는 절연층(211), 절연층(212), 절연층(213), 절연층(214) 등의 절연층이 제공되어 있다. 절연층(212) 및 절연층(213)은 트랜지스터(201), 트랜지스터(203), 트랜지스터(205), 및 트랜지스터(206)의 게이트 전극 등을 덮어 제공된다. 절연층(214)은 평탄화층으로서의 기능을 가진다. 또한, 트랜지스터를 덮는 절연층의 수는 한정되지 않고, 단층이어도 좋고 2층 이상이어도 좋다.
각 트랜지스터를 덮는 절연층 중 적어도 하나에 물이나 수소 등의 불순물이 확산되기 어려운 재료를 사용하는 것이 바람직하다. 이에 의하여 절연층을 배리어막으로서 기능시킬 수 있다. 이러한 구성으로 함으로써, 트랜지스터에 대하여 외부로부터 불순물이 확산되는 것을 효과적으로 억제할 수 있게 되어 신뢰성이 높은 표시 장치를 실현할 수 있다.
용량 소자(202)는, 절연층(211)을 개재하여 서로 중첩되는 영역을 가지는 도전층(217)과 도전층(218)을 가진다. 도전층(217)은 도전층(225)과 마찬가지의 재료 및 방법으로 형성할 수 있다. 도전층(218)은 도전층(223)과 마찬가지의 재료 및 방법으로 형성할 수 있다. 또한, 도전층(223), 도전층(225), 및 도전층(222a)은 투광성을 가지는 재료로 형성하는 것이 바람직하다.
트랜지스터(203), 트랜지스터(205), 및 트랜지스터(206)는 투광성을 가지는 재료로 형성된다. 상술한 바와 같이, 투광성을 가지는 도전성 재료는 구리나 알루미늄 등의 차광성을 가지는 도전성 재료에 비하여 저항률이 크다. 따라서, 고속 동작이 요구되는, 주변 회로 영역(234)에 포함되는 트랜지스터(201)에 사용하는 도전층은 저항률이 작고 차광성을 가지는 도전성 재료(금속 재료)를 사용하여 형성한다.
트랜지스터(203), 트랜지스터(205), 및 트랜지스터(206)는 게이트로서 기능하는 도전층(223), 게이트 절연층으로서 기능하는 절연층(224), 소스 및 드레인으로서 기능하는 도전층(222a) 및 도전층(222b), 그리고 반도체층(231)을 가진다. 여기서는, 동일한 도전막을 가공하여 얻어지는 복수의 층을 같은 해칭 패턴으로 표시하였다. 또한, 트랜지스터(205)는 게이트로서 기능할 수 있는 도전층(225)을 가진다.
트랜지스터(201)도 마찬가지로, 게이트로서 기능하는 도전층, 게이트 절연층으로서 기능하는 절연층, 소스 및 드레인으로서 기능하는 도전층, 및 반도체층을 가진다. 또한, 트랜지스터(201)는 게이트로서 기능할 수 있는 도전층(221a)을 가진다. 도전층(221a)과 도전층(221b)은 동일한 도전막을 가공하여 얻을 수 있다.
트랜지스터(201) 및 트랜지스터(205)에는, 채널이 형성되는 반도체층이 2개의 게이트에 협지(挾持)되어 있는 구성을 적용하였다. 이러한 구성으로 함으로써, 트랜지스터의 문턱 전압을 제어할 수 있다. 2개의 게이트를 접속시키고, 이들에 동일한 신호를 공급함으로써 트랜지스터를 구동시켜도 좋다. 이러한 트랜지스터는 다른 트랜지스터에 비하여 전계 효과 이동도를 높일 수 있고, 온 전류를 증대시킬 수 있다. 그 결과, 고속 구동이 가능한 회로를 제작할 수 있다. 나아가서는, 회로부의 점유 면적을 축소할 수 있게 된다. 온 전류가 큰 트랜지스터를 적용함으로써, 표시 장치를 대형화 또는 고정세(高精細)화하였을 때에 배선의 수가 늘어나도 각 배선에서의 신호 지연을 저감할 수 있게 되어 표시의 불균일을 억제할 수 있다.
또는, 2개의 게이트 중 한쪽에 문턱 전압을 제어하기 위한 전위를 공급하고 다른 쪽에 구동을 위한 전위를 공급함으로써, 트랜지스터의 문턱 전압을 제어할 수 있다.
표시 장치가 가지는 트랜지스터의 구조에 한정은 없다. 주변 회로 영역(234)이 가지는 트랜지스터와 표시 영역(235)이 가지는 트랜지스터는 같은 구조이어도 좋고 상이한 구조이어도 좋다. 주변 회로 영역(234)이 가지는 복수의 트랜지스터는 모두 같은 구조이어도 좋고, 2종류 이상의 구조를 조합하여 사용하여도 좋다. 마찬가지로, 표시 영역(235)이 가지는 복수의 트랜지스터는 모두 같은 구조이어도 좋고, 2종류 이상의 구조를 조합하여 사용하여도 좋다.
게이트로서 기능하는 도전층에는 산화물을 포함하는 도전성 재료를 사용하여도 좋다. 상기 도전층을, 산소를 포함하는 분위기하에서 성막함으로써 게이트 절연층에 산소를 공급할 수 있다. 성막 가스 중의 산소 가스의 비율은 90% 이상 100% 이하의 범위로 하는 것이 바람직하다. 게이트 절연층에 공급된 산소는 후의 가열 처리에 의하여 반도체층에 공급되므로, 반도체층 내의 산소 결손의 저감을 도모할 수 있다.
기판(351)과 기판(361)이 중첩되지 않는 영역에는 접속부(204)가 제공되어 있다. 접속부(204)에서는, 배선(365)이 접속층(242)을 통하여 FPC(372)와 전기적으로 접속되어 있다. 접속부(204)는 접속부(207)와 마찬가지의 구성을 가진다. 접속부(204)의 상면에서는 전극(311)과 동일한 도전막을 가공하여 얻어진 도전층이 노출되어 있다. 이에 의하여, 접속층(242)을 통하여 접속부(204)와 FPC(372)를 전기적으로 접속할 수 있다.
액정 소자(180)로서는, 예를 들어 수직 배향(VA: Vertical Alignment) 모드가 적용된 액정 소자를 사용할 수 있다. 수직 배향 모드로서는, MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV(Advanced Super View) 모드 등을 사용할 수 있다.
액정 소자(180)로서는 다양한 모드가 적용된 액정 소자를 사용할 수 있다. 예를 들어, VA 모드 외에 TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, VA-IPS 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, 게스트-호스트 모드 등이 적용된 액정 소자를 사용할 수 있다.
액정 소자는 액정의 광학적 변조 작용에 의하여 광의 투과 또는 비투과를 제어하는 소자이다. 액정의 광학적 변조 작용은 액정에 가해지는 전계(가로 방향의 전계, 세로 방향의 전계, 또는 비스듬한 방향의 전계를 포함함)에 의하여 제어된다. 액정 소자에 사용하는 액정으로서는, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC: Polymer-Dispersed Liquid Crystal), 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 이들 액정 재료는 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다.
액정 재료로서는 포지티브형 액정 또는 네거티브형 액정의 어느 쪽을 사용하여도 좋고, 적용하는 모드나 설계에 따라 최적의 액정 재료를 사용하면 좋다.
액정의 배향을 제어하기 위하여 배향막을 제공할 수 있다. 또한, 가로 전계 방식을 채용하는 경우, 배향막을 사용하지 않는 블루상을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상 중 하나로, 콜레스테릭 액정을 승온해갈 때, 콜레스테릭상에서 등방상으로 전이하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서만 발현하기 때문에 온도 범위를 개선하기 위하여 수중량% 이상의 키랄제를 혼합시킨 액정 조성물을 액정에 사용한다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은, 응답 속도가 빠르고 광학적 등방성을 가진다. 또한, 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은, 배향 처리가 불필요하고 시야각 의존성이 작다. 또한 배향막을 제공하지 않아도 되기 때문에 러빙 처리도 불필요하므로, 러빙 처리에 기인하는 정전 파괴를 방지할 수 있고, 제작 공정 중에 있어서의 액정 표시 장치의 불량이나 파손을 경감할 수 있다.
또한, 액정 소자(180)에 게스트-호스트 모드로 동작하는 액정 재료를 사용함으로써, 광 확산층이나 편광판 등의 기능성 부재를 생략할 수 있다. 따라서, 표시 장치의 생산성을 높일 수 있다. 또한, 편광판 등의 기능성 부재를 제공하지 않음으로써, 액정 소자(180)의 반사 휘도를 높일 수 있다. 따라서, 표시 장치의 시인성을 높일 수 있다.
또한, 원편광판을 사용한 반사형 액정 표시 장치의 온 상태와 오프 상태의 전환(명(明) 상태와 암(暗) 상태의 전환)은, 액정 분자의 장축을 기판과 실질적으로 수직인 방향으로 하거나, 기판과 실질적으로 수평인 방향으로 함으로써 행해진다. 일반적으로, IPS 모드 등의 가로 전계 방식으로 동작하는 액정 소자는, 온 상태와 오프 상태의 양쪽 상태에서 액정 분자의 장축이 기판과 실질적으로 수평인 방향이 되기 때문에 반사형 액정 표시 장치에 사용하기 어렵다.
VA-IPS 모드로 동작하는 액정 소자는 가로 전계 방식으로 동작하고, 또한 온 상태와 오프 상태의 전환이, 액정 분자의 장축을 기판과 실질적으로 수직인 방향으로 하거나, 기판과 실질적으로 수평의 방향으로 함으로써 행해진다. 이 때문에, 반사형 액정 표시 장치에 가로 전계 방식으로 동작하는 액정 소자를 사용하는 경우에는 VA-IPS 모드로 동작하는 액정 소자를 사용하는 것이 바람직하다.
기능성 부재(135)보다 외측에 프런트 라이트를 제공하여도 좋다. 프런트 라이트로서는, 에지 라이트형 프런트 라이트를 사용하는 것이 바람직하다. LED(Light Emitting Diode)를 구비한 프런트 라이트를 사용하면, 소비전력을 저감할 수 있으므로 바람직하다.
접착층으로서는, 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등의 각종 경화형 접착제를 사용할 수 있다. 이들 접착제로서는 에폭시 수지, 아크릴 수지, 실리콘 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지 등을 들 수 있다. 특히, 에폭시 수지 등의 투습성이 낮은 재료가 바람직하다. 또한, 2액 혼합형 수지를 사용하여도 좋다. 또한, 접착 시트 등을 사용하여도 좋다.
접속층(242)으로서는, 이방성 도전 필름(ACF: Anisotropic Conductive Film), 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
발광 소자로서는, 전면 발광형, 배면 발광형, 양면 발광형 등이 있다. 광을 추출하는 측의 전극에는 가시광을 투과시키는 도전막을 사용한다. 또한, 광을 추출하지 않는 측의 전극에는 가시광을 반사하는 도전막을 사용하는 것이 바람직하다. 발광 소자(170)는 배면 발광형 발광 소자라고 할 수 있다.
EL층(192)은 적어도 발광층을 가진다. EL층(192)은 발광층 이외의 층으로서 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 블록 재료, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 또는 바이폴러성의 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함하는 층을 더 가져도 좋다.
발광 소자(170)의 발광색은 EL층(192)을 구성하는 재료에 따라 백색, 적색, 녹색, 청색, 시안, 마젠타, 또는 황색 등으로 변화될 수 있다.
컬러 표시를 실현하는 방법으로서는, 발광색이 백색인 발광 소자(170)와 착색층을 조합하는 방법과, 부화소마다 발광색이 상이한 발광 소자(170)를 제공하는 방법이 있다. 전자의 방법은 후자의 방법보다 생산성이 높다. 즉, 후자의 방법에서는 부화소마다 EL층(192)을 나누어 형성할 필요가 있으므로 전자의 방법보다 생산성이 떨어진다. 다만, 후자의 방법은 전자의 방법보다 색 순도가 높은 발광색을 얻을 수 있다. 후자의 방법에서 발광 소자(170)에 마이크로캐비티 구조를 부여함으로써, 색 순도를 더 높일 수 있다.
EL층(192)에는 저분자계 화합물 및 고분자계 화합물 중 어느 쪽이나 사용할 수 있고, 무기 화합물이 포함되어도 좋다. EL층(192)을 구성하는 층은 각각, 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
EL층(192)은 퀀텀닷(quantum dot) 등의 무기 화합물을 가져도 좋다. 예를 들어, 퀀텀닷을 발광층에 사용하여 발광 재료로서 기능시킬 수도 있다.
또한, 본 발명의 일 형태에 따른 표시 장치(100)에서는 발광 소자(170)와 액정 소자(180) 사이에 기판이 제공되지 않는다. 그러므로, 발광 소자(170)와 액정 소자(180)의 두께 방향의 거리를 30μm 미만, 바람직하게는 10μm 미만, 더 바람직하게는 5μm 미만으로 할 수 있다. 이로써, 발광 소자(170) 및 액정 소자(180)를 동시에 또는 교대로 사용하여 표시를 할 때, 양자 간에서 생기는 시차(視差)를 적게 할 수 있다. 또는, 표시 장치(100)의 중량을 가볍게 할 수 있다. 또는, 표시 장치(100)의 두께를 얇게 할 수 있다. 또는, 표시 장치(100)를 구부리기 쉽게 할 수 있다.
[기판]
기판(351) 및 기판(361)에 사용하는 재료에 큰 제한은 없다. 목적에 따라, 투광성의 유무나 가열 처리에 견딜 수 있을 정도의 내열성 등을 고려하여 결정하면 좋다. 예를 들어, 바륨붕규산염 유리나 알루미노붕규산염 유리 등의 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등을 사용할 수 있다. 또한, 반도체 기판, 가요성 기판(플렉시블 기판), 접합 필름, 기재 필름 등을 사용하여도 좋다.
반도체 기판으로서는 예를 들어, 실리콘 또는 저마늄 등을 재료로 한 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 또는 산화 갈륨을 재료로 한 화합물 반도체 기판 등이 있다. 또한, 반도체 기판은 단결정 반도체이어도 좋고 다결정 반도체이어도 좋다.
또한, 표시 장치(100)의 가요성을 높이기 위하여, 기판(351) 및 기판(361)에는 가요성 기판(플렉시블 기판), 접합 필름, 기재 필름 등을 사용하여도 좋다.
가요성 기판, 접합 필름, 기재 필름 등의 재료로서는 예를 들어, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(나일론, 아라미드 등), 폴리실록산 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리염화바이닐 수지, 폴리염화바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 셀룰로스 나노 섬유 등을 사용할 수 있다.
기판으로서 상술한 재료를 사용함으로써 경량의 표시 장치를 제공할 수 있다. 또한, 기판으로서 상술한 재료를 사용함으로써 충격에 강한 표시 장치를 제공할 수 있다. 또한, 기판으로서 상술한 재료를 사용함으로써 파손되기 어려운 표시 장치를 제공할 수 있다.
기판(351) 및 기판(361)에 사용하는 가요성 기판은 선팽창률이 낮을수록 환경에 따른 변형이 억제되므로 바람직하다. 기판(351) 및 기판(361)에 사용하는 가요성 기판은 예를 들어, 선팽창률이 1×10-3/K 이하, 5×10-5/K 이하, 또는 1×10-5/K 이하인 재질을 사용하면 좋다. 특히, 아라미드는 선팽창률이 낮으므로 가요성 기판으로서 적합하다.
[도전층]
트랜지스터의 게이트, 소스, 및 드레인 외에, 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층에 사용할 수 있는 재료로서는, 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 등의 금속, 또는 이를 주성분으로 하는 합금 등을 들 수 있다. 이들 재료를 포함하는 막을 단층 또는 적층 구조로 하여 사용할 수 있다.
또한, 투광성을 가지는 도전성 재료로서는 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등의 도전성 산화물 또는 그래핀을 사용할 수 있다. 또는, 투광성을 가지는 도전성 재료로서는, 산화물 도전체를 적용할 수도 있다. 또는, 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 또는 타이타늄 등의 금속 재료나, 상기 금속 재료를 포함하는 합금 재료를 사용할 수 있다. 또는, 상기 금속 재료의 질화물(예를 들어, 질화 타이타늄) 등을 사용하여도 좋다. 또한, 금속 재료, 합금 재료(또는 그들의 질화물)를 사용하는 경우에는 투광성을 가질 정도로 얇게 하면 좋다. 또한, 상기 재료의 적층막을 도전층으로서 사용할 수 있다. 예를 들어, 은과 마그네슘의 합금과, 인듐 주석 산화물의 적층막 등을 사용하면, 도전성을 높일 수 있으므로 바람직하다. 이들은 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층이나, 표시 소자가 가지는 도전층(화소 전극이나 공통 전극으로서 기능하는 도전층)에도 사용할 수 있다.
여기서, 산화물 도전체에 대하여 설명한다. 본 명세서 등에서 산화물 도전체를 OC(Oxide Conductor)라고 불러도 좋다. 산화물 도전체에 대해서는 예를 들어, 금속 산화물에 산소 결손을 형성하고, 상기 산소 결손에 수소를 첨가하면 전도대 근방에 도너 준위가 형성된다. 그 결과, 금속 산화물은 도전성이 높아져서 도전체화된다. 도전체화된 금속 산화물을 산화물 도전체라고 할 수 있다. 일반적으로, 산화물 반도체는 에너지 갭이 크기 때문에 가시광에 대하여 투광성을 가진다. 한편, 산화물 도전체는 전도대 근방에 도너 준위를 가지는 금속 산화물이다. 따라서, 산화물 도전체는 도너 준위에 의한 흡수의 영향이 작고, 가시광에 대하여 산화물 반도체와 같은 정도의 투광성을 가진다.
[절연층]
각 절연층에 사용할 수 있는 절연 재료로서는 예를 들어, 아크릴, 에폭시 등의 수지 재료, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 알루미늄 등의 무기 절연 재료를 들 수 있다.
[착색층]
착색층에 사용할 수 있는 재료로서는 금속 재료, 수지 재료, 안료 또는 염료가 포함된 수지 재료 등을 들 수 있다.
[차광층]
차광층으로서 사용할 수 있는 재료로서는, 카본 블랙, 타이타늄 블랙, 금속, 금속 산화물, 복수의 금속 산화물의 고용체를 포함하는 복합 산화물 등을 들 수 있다. 차광층은 수지 재료를 포함하는 막이어도 좋고, 금속 등의 무기 재료의 박막이어도 좋다. 또한, 차광층에 착색층의 재료를 포함하는 막의 적층막을 사용할 수도 있다. 예를 들어, 어떤 색의 광을 투과시키는 착색층에 사용하는 재료를 포함하는 막과, 다른 색의 광을 투과시키는 착색층에 사용하는 재료를 포함하는 막의 적층 구조를 사용할 수 있다. 착색층과 차광층의 재료를 공통화함으로써, 장치를 공통화할 수 있는데다 공정을 간략화할 수 있으므로 바람직하다.
[변형예 1]
표시 장치(100)의 변형예인 표시 장치(100A)의 단면을 도 29에 도시하였다. 표시 장치(100A)는 착색층(131)을 가지지 않는 점에서 표시 장치(100)와 다르다. 그 외의 구성에 대해서는 표시 장치(100)와 마찬가지이므로 자세한 설명을 생략한다.
표시 장치(100A)에서 액정 소자(180)는 백색을 나타낸다. 표시 장치(100A)는 착색층(131)을 가지지 않기 때문에 액정 소자(180)를 사용하여 흑백 또는 그레이스케일로 표시를 행할 수 있다.
[변형예 2]
표시 장치(100)의 변형예인 표시 장치(100B)의 단면을 도 30에 도시하였다. 표시 장치(100B)는 기판(361)과 착색층(131) 사이에 터치 센서(370)를 가진다. 본 실시형태에서 터치 센서(370)는 도전층(374), 절연층(375), 도전층(376a), 도전층(376b), 도전층(377), 및 절연층(378)을 가진다.
도전층(376a), 도전층(376b), 및 도전층(377)은 투광성을 가지는 도전성 재료로 형성하는 것이 바람직하다. 다만, 일반적으로 투광성을 가지는 도전성 재료는 투광성을 가지지 않는 금속 재료보다 저항률이 높다. 따라서, 터치 센서의 대형화, 고정세화를 실현하기 위하여 도전층(376a), 도전층(376b), 및 도전층(377)을 저항률이 낮은 금속 재료로 형성하는 경우가 있다.
또한, 도전층(376a), 도전층(376b), 및 도전층(377)을 금속 재료로 형성하는 경우, 외광 반사를 저감하는 것이 바람직하다. 일반적으로 금속 재료는 반사율이 큰 재료이지만 산화 처리 등을 실시함으로써 반사율을 작게 하여 암색으로 할 수 있다.
또한, 도전층(376a), 도전층(376b), 및 도전층(377)을 금속층과 반사율이 작은 층('암색층'이라고도 함)의 적층으로 하여도 좋다. 암색층은 저항률이 높기 때문에 금속층과 암색층의 적층으로 하는 것이 바람직하다. 암색층의 일례로서는 산화 구리를 포함하는 층, 염화 구리 또는 염화 텔루륨을 포함하는 층 등이 있다. 또한, 암색층은 Ag 입자, Ag 섬유, Cu 입자 등의 금속 미립자, 탄소 나노튜브(CNT), 또는 그래핀 등의 나노 탄소 입자, 그리고 PEDOT, 폴리아닐린, 또는 폴리피롤 등의 도전성 고분자 등을 사용하여 형성하여도 좋다.
또한, 터치 센서(370)로서 저항막 방식 또는 정전 용량 방식의 터치 센서 외에, 광전 변환 소자를 사용한 광학식 터치 센서 등을 사용하여도 좋다. 정전 용량 방식에는 표면형 정전 용량 방식, 투영형 정전 용량 방식 등이 있다. 투영형 정전 용량 방식으로서는 주로 구동 방식이 상이한 자기 용량 방식, 상호 용량 방식 등이 있다. 상호 용량 방식을 사용하면 동시에 여러 지점을 검지할 수 있게 되므로 바람직하다.
또한, 그 외의 구성에 대해서는 표시 장치(100)와 마찬가지이기 때문에 자세한 설명을 생략한다.
또한, 기판(361)과 착색층(131) 사이에 터치 센서(370)를 제공하지 않고 표시 장치(100)의 기판(361)과 중첩하도록 터치 센서를 제공하여도 좋다. 예를 들어, 시트상의 터치 센서(176)를 표시 영역(235)과 중첩하도록 제공하여도 좋다.
[트랜지스터에 대하여]
본 발명의 일 형태에서 표시 장치가 가지는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어, 플레이너형 트랜지스터로 하여도 좋고 스태거형 트랜지스터로 하여도 좋고 역스태거형 트랜지스터로 하여도 좋다. 또한, 톱 게이트 구조 또는 보텀 게이트 구조 중 어느 쪽 트랜지스터 구조로 하여도 좋다. 또는, 채널 상하에 게이트 전극이 제공되어 있어도 좋다.
[반도체 재료]
트랜지스터의 반도체층에 사용하는 반도체 재료의 결정성에 대한 큰 제한은 없다. 비정질 반도체, 결정성을 가지는 반도체(미결정(microcrystalline) 반도체, 다결정 반도체, 단결정 반도체, 또는 일부에 결정 영역을 가지는 반도체) 중 어느 쪽을 사용하여도 좋다. 또한, 결정성을 가지는 반도체를 사용하면, 트랜지스터 특성의 열화를 억제할 수 있으므로 바람직하다.
또한, 예를 들어 트랜지스터의 반도체층에 사용하는 반도체 재료로서 실리콘이나 저마늄 등을 사용할 수 있다. 또한, 탄소화 실리콘, 갈륨 비소, 질화물 반도체 등의 화합물 반도체나, 유기 반도체 등을 사용할 수 있다.
예를 들어, 트랜지스터에 사용하는 반도체 재료로서 다결정 실리콘(폴리실리콘)이나 비정질 실리콘(어모퍼스 실리콘) 등을 사용할 수 있다.
또한, 트랜지스터로서 금속 산화물을 사용한 OS 트랜지스터를 사용할 수 있다. OS 트랜지스터를 사용하면, 트랜지스터의 오프 상태 시에 소스와 드레인 사이에 흐르는 전류를 저감할 수 있으므로 바람직하다.
<화소(10)의 회로 구성예>
도 31은 화소(10)의 회로 구성예를 도시한 것이다. 도 31에는 인접한 2개의 화소(10)를 도시하였다.
화소(10)는 스위치(SW1), 용량 소자(C8), 액정 소자(180), 스위치(SW2), 트랜지스터(M), 용량 소자(C9), 및 발광 소자(170) 등을 가진다. 또한, 화소(10)에는 배선(G1), 배선(G2), 배선(ANO), 배선(CSCOM), 배선(S1), 및 배선(S2)이 전기적으로 접속되어 있다. 또한, 도 31에는 액정 소자(180)와 전기적으로 접속되는 배선(VCOM1) 및 발광 소자(170)와 전기적으로 접속되는 배선(VCOM2)을 도시하였다.
도 31에는 스위치(SW1) 및 스위치(SW2)에 트랜지스터를 사용한 경우의 예를 도시하였다. 또한, 스위치(SW1)는 트랜지스터(271)에 상당한다. 스위치(SW2)는 트랜지스터(281)에 상당한다. 트랜지스터(M)는 트랜지스터(283)에 상당한다. 용량 소자(C8)는 용량 소자(272)에 상당한다. 용량 소자(C9)는 용량 소자(282)에 상당한다(도 31 및 도 27의 (A) 참조).
스위치(SW1)의 게이트는 배선(G1)과 접속되고, 소스 및 드레인 중 한쪽은 배선(S1)과 접속되고, 소스 및 드레인 중 다른 쪽은 용량 소자(C8)의 한쪽 전극 및 액정 소자(180)의 한쪽 전극과 접속되어 있다. 용량 소자(C8)의 다른 쪽 전극은 배선(CSCOM)과 접속되어 있다. 액정 소자(180)의 다른 쪽 전극은 배선(VCOM1)과 접속되어 있다.
스위치(SW2)의 게이트는 배선(G2)과 접속되고, 소스 및 드레인 중 한쪽은 배선(S2)과 접속되고, 소스 및 드레인 중 다른 쪽은 용량 소자(C9)의 한쪽 전극 및 트랜지스터(M)의 게이트와 접속되어 있다. 용량 소자(C9)의 다른 쪽 전극은 트랜지스터(M)의 소스 및 드레인 중 한쪽 및 배선(ANO)과 접속되어 있다. 트랜지스터(M)의 소스 및 드레인 중 다른 쪽은 발광 소자(170)의 한쪽 전극과 접속되어 있다. 발광 소자(170)의 다른 쪽 전극은 배선(VCOM2)과 접속되어 있다.
도 31에는 트랜지스터(M)가 반도체를 끼우는 2개의 게이트를 가지고, 이들이 접속되어 있는 예를 도시하였다. 이에 의하여 트랜지스터(M)가 흘릴 수 있는 전류를 증대시킬 수 있다.
배선(G1)에는 스위치(SW1)를 도통 상태 또는 비도통 상태로 제어하는 신호를 공급할 수 있다. 배선(VCOM1)에는 소정의 전위를 공급할 수 있다. 배선(S1)에는 액정 소자(180)가 가지는 액정의 배향 상태를 제어하는 신호를 공급할 수 있다. 배선(CSCOM)에는 소정의 전위를 공급할 수 있다.
배선(G2)에는 스위치(SW2)를 도통 상태 또는 비도통 상태로 제어하는 신호를 공급할 수 있다. 배선(VCOM2) 및 배선(ANO)에는 발광 소자(170)가 발광하는 전위차를 가지는 전위를 각각 공급할 수 있다. 배선(S2)에는 트랜지스터(M)의 도통 상태를 제어하는 신호를 공급할 수 있다.
도 31에 도시된 화소(10)는 예를 들어, 반사 모드의 표시를 행하는 경우에는 배선(G1) 및 배선(S1)에 공급하는 신호에 의하여 구동되어, 액정 소자(180)에 의한 광학 변조를 이용하여 표시할 수 있다. 또한, 발광 모드로 표시를 행하는 경우에는 배선(G2) 및 배선(S2)에 공급하는 신호에 의하여 구동되어, 발광 소자(170)를 발광시켜 표시할 수 있다. 또한, 이들 양쪽의 모드로 구동되는 경우에는 배선(G1), 배선(G2), 배선(S1), 및 배선(S2)의 각각에 공급하는 신호에 의하여 구동될 수 있다.
또한, 도 31에는 하나의 화소(10)가 하나의 액정 소자(180) 및 하나의 발광 소자(170)를 가지는 예를 도시하였지만, 이에 한정되지 않는다. 도 32는 하나의 화소(10)가 하나의 액정 소자(180) 및 4개의 발광 소자(170)(발광 소자(170r), 발광 소자(170g), 발광 소자(170b), 발광 소자(170w))를 가지는 예를 도시한 것이다. 도 32에 도시된 화소(10)는 도 31과는 달리 하나의 화소로 풀 컬러 표시가 가능한 화소이다.
도 32에서는 도 31의 예에 더하여 화소(10)에 배선(G3) 및 배선(S3)이 접속되어 있다.
도 32에 도시된 예에서는 예를 들어 4개의 발광 소자(170)로서 적색(R), 녹색(G), 청색(B), 및 백색(W)을 각각 나타내는 발광 소자를 사용할 수 있다. 또한 액정 소자(180)로서 백색을 나타내는 반사형 액정 소자를 사용할 수 있다. 이로써, 반사 모드의 표시를 행하는 경우에 반사율이 높은 백색의 표시를 행할 수 있다. 또한 발광 모드로 표시를 행하는 경우에는 연색성이 높은 표시를 낮은 전력으로 행할 수 있다.
<표시 모드>
표시 장치(100)는 3개의 표시 모드로 동작할 수 있다. 제 1 표시 모드(mode1)는 반사형 액정 표시 장치로서 화상을 표시하는 표시 모드이다. 제 2 표시 모드(mode2)는 발광 표시 장치로서 화상을 표시하는 표시 모드이다. 제 3 표시 모드(mode3)는 제 1 표시 모드와 제 2 표시 모드를 동시에 작용시키는 표시 모드이다.
[제 1 표시 모드]
제 1 표시 모드는 광원이 불필요하기 때문에 매우 저소비전력의 표시 모드이다. 예를 들어, 외광의 조도가 충분히 크고 외광이 백색광 또는 그 근방의 광인 경우에 특히 유효하다. 또한, 제 1 표시 모드는 조도가 300lx 정도보다 큰 환경하, 예를 들어 낮의 햇빛 속에서 사용하는 경우에 특히 유효하다. 다만, 목적 또는 용도 등에 따라서는 조도가 300lx 정도보다 작은 환경하에서도 표시 장치(100)를 제 1 표시 모드로 동작시키는 경우가 있을 수 있다.
또한, 제 1 표시 모드는 책이나 서류 등의 문자 정보를 표시하는 것에 적합한 표시 모드이다. 화상의 표시에 반사광을 이용하기 때문에 눈에 편한 표시를 행할 수 있고, 눈이 피로해지기 어렵다는 효과를 나타낸다.
도 33의 (A1)은 낮에 옥외에서 전자 기기(910)를 사용하고 있는 모양을 도시한 것이다. 도 33의 (A1)에서 전자 기기(910)의 표시 장치는 제 1 표시 모드로 동작한다. 전자 기기(910)는 예를 들어, 스마트폰 등의 휴대 정보 단말기이다. 또한, 전자 기기(910)는 본 발명의 일 형태에 따른 표시 장치(100)를 가진다.
도 33의 (A2)는 전자 기기(910)의 표시 장치(100)에 입사하는 입사광(901)과 표시 장치(100)가 반사하는 반사광(902)을 도시하고 있다.
[제 2 표시 모드]
제 2 표시 모드는 외광의 조도나 색도에 의존하지 않고 매우 선명한(콘트라스트가 높고 색 재현성이 높은) 표시를 행할 수 있는 표시 모드이다. 예를 들어, 밤이나 실내 등, 외광의 조도가 작은 경우 등에 유효하다. 제 2 표시 모드는 조도가 5000lx 정도보다 작은 환경하에서 사용할 때에 특히 유효하다. 다만, 목적 또는 용도 등에 따라서는 조도가 5000lx 정도보다 큰 환경하에서도 표시 장치(100)를 제 2 표시 모드로 동작시키는 경우가 있을 수 있다. 또한, 외광의 조도가 작은 경우에 밝은 표시를 행하면 사용자가 눈부시게 느낄 수 있다. 이를 방지하기 위하여 제 2 표시 모드에서는 휘도를 억제한 표시를 행하는 것이 바람직하다. 이로써 눈부심을 억제하면서 소비전력도 저감할 수 있다. 제 2 표시 모드는 선명한 화상이나 매끄러운 동영상 등을 표시하는 것에 적합한 모드이다.
도 33의 (B1)은 밤에 옥외에서 전자 기기(910)를 사용하고 있는 모양을 도시한 것이다. 또한, 같은 도면에서 전자 기기(920)는 디지털 사이니지(signage)로서 사용된 전자 기기이다. 도 33의 (B1)에서 전자 기기(910) 및 전자 기기(920)의 표시 장치는 제 2 표시 모드로 동작한다. 또한, 전자 기기(920)는 본 발명의 일 형태에 따른 표시 장치(100)를 가진다.
도 33의 (B2)는 전자 기기(910)의 표시 장치(100)로부터 사출되는 발광(903)과, 전자 기기(920)의 표시 장치(100)로부터 사출되는 발광(903)을 도시하고 있다.
[제 3 표시 모드]
제 3 표시 모드는 제 1 표시 모드에 의한 반사광과, 제 2 표시 모드에 의한 발광의 양쪽 모두를 이용하여 표시를 행하는 표시 모드이다. 예를 들어, 제 1 표시 모드의 최대 반사 휘도 이상의 광을 표시 장치(100)로부터 사출할 필요가 생겼을 때에, 필요한 광량을 제 2 표시 모드에 의한 발광으로 보충할 수 있다. 또한, 예를 들어 제 1 표시 모드에 의한 반사광과, 제 2 표시 모드에 의한 발광을 혼합함으로써 하나의 색을 표현하도록 구동할 수 있다.
제 3 표시 모드는 제 1 표시 모드보다 선명한 표시를 하면서, 제 2 표시 모드보다 소비전력을 억제할 수 있다. 예를 들어, 실내 조명하나, 아침이나 저녁의 시간대 등, 외광의 조도가 비교적 낮은 경우나, 외광의 색도가 백색이 아닌 경우 등에 유효하다.
제 3 표시 모드는 조도가 5000lx 정도보다 작은 환경하에서 사용할 때에 특히 유효하다. 다만, 목적 또는 용도 등에 따라서는 조도가 5000lx 정도보다 큰 환경하에서도 표시 장치(100)를 제 3 표시 모드로 동작시키는 경우가 있을 수 있다.
도 33의 (C1)은 실내에서 전자 기기(910)를 사용하고 있는 모양을 도시한 것이다. 또한, 같은 도면에서 전자 기기(930)는 텔레비전 또는 모니터로서 기능할 수 있는 전자 기기이다. 또한, 같은 도면에서 전자 기기(940)는 노트북형 퍼스널 컴퓨터이다. 도 33의 (C1)에서 전자 기기(910), 전자 기기(930), 및 전자 기기(940)가 가지는 표시 장치는 제 3 표시 모드로 동작한다. 또한, 전자 기기(930) 및 전자 기기(940)는 본 발명의 일 형태에 따른 표시 장치(100)를 가진다.
도 33의 (C2)는 전자 기기(910)의 표시 장치(100)로부터 사출되는 발광(903), 전자 기기(910)의 표시 장치(100)에 입사하는 입사광(901), 및 전자 기기(910)의 표시 장치(100)가 반사하는 반사광(902)을 도시하고 있다. 또한, 전자 기기(930)의 표시 장치(100)로부터 사출되는 발광(903), 전자 기기(930)의 표시 장치(100)에 입사하는 입사광(901), 및 전자 기기(930)의 표시 장치(100)가 반사하는 반사광(902)을 도시하고 있다. 전자 기기(940)의 표시 장치(100) 또한 다른 표시 장치(100)와 마찬가지로 기능할 수 있다.
또한, 제 3 표시 모드를 사용한 표시는 하이브리드 표시 모드라고 할 수도 있다. 하이브리드 표시란, 하나의 패널에서 반사광과 자발광을 병용하여 색조 또는 광의 강도를 서로 보완하여 문자 및/또는 화상을 표시하는 방법이다. 또는, 하이브리드 표시란, 동일 화소 또는 동일 부화소에 있어서 복수의 표시 소자로부터 각각의 광을 이용하여 문자 및/또는 화상을 표시하는 방법이다. 다만, 하이브리드 표시를 행하고 있는 표시 장치('하이브리드 표시 장치' 또는 '하이브리드 디스플레이'라고도 함)를 국소적으로 보았을 때, 복수의 표시 소자 중 어느 하나를 사용하여 표시를 하고 있는 화소 또는 부화소와, 복수의 표시 소자 중 2개 이상을 사용하여 표시를 하고 있는 화소 또는 부화소가 포함될 수 있다.
또한, 본 명세서 등에서 상기 구성 중 어느 하나 또는 복수의 표현을 만족하는 것을 하이브리드 표시라고 한다.
또한, 하이브리드 디스플레이는 동일 화소 또는 동일 부화소에 복수의 표시 소자를 가진다. 또한, 복수의 표시 소자로서는 예를 들어, 광을 반사하는 반사형 소자와, 광을 사출하는 자발광 소자를 들 수 있다. 또한, 반사형 소자와 자발광 소자는 각각 독립적으로 제어될 수 있다. 하이브리드 디스플레이는 표시부에 있어서 반사광 및 자발광 중 어느 한쪽 또는 양쪽 모두를 사용하여 문자 및/또는 화상을 표시하는 기능을 가진다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시될 수 있다.
(실시형태 5)
본 실시형태에서는 상술한 실시형태에 기재된 표시 장치를 적용할 수 있는 정보 처리 장치에 대하여 도 37 및 도 38을 참조하여 설명한다.
도 37 및 도 38은 본 발명의 일 형태에 따른 정보 처리 장치의 구성을 설명하기 위한 도면이다. 도 37의 (A)는 정보 처리 장치의 블록도이고, 도 37의 (B) 내지 (E)는 정보 처리 장치의 구성을 설명하기 위한 사시도이다. 또한, 도 38의 (A) 내지 (E)는 정보 처리 장치의 구성을 설명하기 위한 사시도이다.
<정보 처리 장치>
본 실시형태에서 설명하는 정보 처리 장치(5200B)는 연산 장치(5210) 및 입출력 장치(5220)를 가진다(도 37의 (A) 참조).
연산 장치(5210)는 조작 정보를 공급받는 기능을 가지고, 조작 정보에 따라 화상 정보를 공급하는 기능을 가진다.
입출력 장치(5220)는 표시부(5230), 입력부(5240), 검지부(5250), 통신부(5290)를 가지고, 조작 정보를 공급하는 기능 및 화상 정보를 공급받는 기능을 가진다. 또한, 입출력 장치(5220)는 검지 정보를 공급하는 기능, 통신 정보를 공급하는 기능, 및 통신 정보를 공급받는 기능을 가진다.
입력부(5240)는 조작 정보를 공급하는 기능을 가진다. 예를 들어, 입력부(5240)는 정보 처리 장치(5200B)의 사용자의 조작에 따라 조작 정보를 공급한다.
구체적으로는, 키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 음성 입력 장치, 시선 입력 장치 등을 입력부(5240)에 사용할 수 있다.
표시부(5230)는 표시 패널을 구비하고, 화상 정보를 표시하는 기능을 가진다. 예를 들어, 상술한 실시형태에 기재된 표시 장치(100)를 표시부(5230)에 사용할 수 있다.
검지부(5250)는 검지 정보를 공급하는 기능을 가진다. 예를 들어, 정보 처리 장치가 사용되고 있는 주변의 환경을 검지하여, 검지 정보로서 공급하는 기능을 가진다.
구체적으로는, 조도 센서, 촬상 장치, 자세 검지 장치, 압력 센서, 인감 센서 등을 검지부(5250)에 사용할 수 있다.
통신부(5290)는 통신 정보를 공급받는 기능 및 공급하는 기능을 가진다. 예를 들어, 무선 통신 또는 유선 통신에 의하여 다른 전자 기기 또는 통신망과 접속하는 기능을 가진다. 구체적으로는, 무선 구내 통신, 전화 통신, 근거리 무선 통신 등의 기능을 가진다.
<<정보 처리 장치의 구성예 1.>>
예를 들어, 표시부(5230)는 원통상의 기둥 등을 따르는 외형으로 할 수 있다(도 37의 (B) 참조). 또한, 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다. 또한, 사람의 존재를 검지하여 표시 내용을 변경하는 기능을 가진다. 이로써, 예를 들어 건물의 기둥에 설치할 수 있다. 또는, 광고 또는 안내 등을 표시할 수 있다. 또는, 디지털 사이니지 등에 사용할 수 있다.
<<정보 처리 장치의 구성예 2.>>
예를 들어, 정보 처리 장치는 사용자가 사용하는 포인터의 궤적에 따라 화상 정보를 생성하는 기능을 가진다(도 37의 (C) 참조). 구체적으로는, 대각선의 길이가 20인치 이상, 바람직하게는 40인치 이상, 더 바람직하게는 55인치 이상의 표시 패널을 사용할 수 있다. 또는, 복수의 표시 패널을 배열하여 하나의 표시 영역으로서 사용할 수 있다. 또는, 복수의 표시 패널을 배열하여 멀티 스크린으로 사용할 수 있다. 이로써 예를 들어, 전자 칠판, 전자 게시판, 전자 간판 등에 사용할 수 있다.
<<정보 처리 장치의 구성예 3.>>
예를 들어, 정보 처리 장치는 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다(도 37의 (D) 참조). 이로써 예를 들어, 스마트 워치의 소비전력을 저감할 수 있다. 또는, 예를 들어, 맑은 날의 옥외 등 외광이 강한 환경에서도 바람직하게 사용할 수 있도록 화상을 스마트 워치에 표시할 수 있다.
<<정보 처리 장치의 구성예 4.>>
표시부(5230)는 예를 들어, 하우징의 측면을 따라 완만하게 휘어진 곡면을 가진다(도 37의 (E) 참조). 또는, 표시부(5230)는 표시 패널을 구비하고, 표시 패널은 예를 들어, 앞면, 측면, 및 상면에 표시를 하는 기능을 가진다. 이로써 예를 들어, 휴대 전화의 앞면뿐만 아니라 측면 및 상면에 화상 정보를 표시할 수 있다.
<<정보 처리 장치의 구성예 5.>>
예를 들어, 정보 처리 장치는 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다(도 38의 (A) 참조). 이로써 스마트폰의 소비전력을 저감할 수 있다. 또는, 예를 들어, 맑은 날의 옥외 등 외광이 강한 환경에서도 바람직하게 사용할 수 있도록 스마트폰에 화상을 표시할 수 있다.
<<정보 처리 장치의 구성예 6.>>
예를 들어, 정보 처리 장치는 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다(도 38의 (B) 참조). 이로써, 맑은 날에 옥내로 들어오는 강한 외광이 닿아도 바람직하게 사용할 수 있도록, 영상을 텔레비전 시스템에 표시할 수 있다.
<<정보 처리 장치의 구성예 7.>>
예를 들어, 정보 처리 장치는 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다(도 38의 (C) 참조). 이로써 예를 들어, 맑은 날의 옥외 등 외광이 강한 환경에서도 바람직하게 사용할 수 있도록 화상을 태블릿형 컴퓨터에 표시할 수 있다.
<<정보 처리 장치의 구성예 8.>>
예를 들어, 정보 처리 장치는 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다(도 38의 (D) 참조). 이로써 예를 들어, 맑은 날의 옥외 등 외광이 강한 환경에서도 바람직하게 열람할 수 있도록 피사체를 디지털 카메라에 표시할 수 있다.
<<정보 처리 장치의 구성예 9.>>
예를 들어, 정보 처리 장치는 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다(도 38의 (E) 참조). 이로써 예를 들어, 맑은 날의 옥외 등 외광이 강한 환경에서도 바람직하게 사용할 수 있도록 화상을 퍼스널 컴퓨터에 표시할 수 있다.
또한, 본 실시형태는 본 명세서에 기재된 다른 실시형태와 적절히 조합될 수 있다.
예를 들어, 본 명세서 등에서, X와 Y가 접속되어 있다라고 명시적으로 기재되어 있는 경우에는, X와 Y가 전기적으로 접속되어 있는 경우와, X와 Y가 기능적으로 접속되어 있는 경우와, X와 Y가 직접 접속되어 있는 경우가 본 명세서 등에 개시되어 있는 것으로 한다. 따라서, 소정의 접속 관계, 예를 들어 도면 또는 문장으로 나타낸 접속 관계에 한정되지 않고 도면 또는 문장으로 나타낸 접속 관계 외의 것도 도면 또는 문장으로 기재되어 있는 것으로 한다.
여기서 X, Y는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)이다.
X와 Y가 직접 접속되어 있는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가 X와 Y 사이에 접속되어 있지 않은 경우를 말하며, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)를 통하지 않고 X와 Y가 접속되어 있는 경우를 가리킨다.
X와 Y가 전기적으로 접속되어 있는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자가 X와 Y 사이에 하나 이상 접속되어 있는 경우를 들 수 있다. 또한, 스위치는 온·오프가 제어되는 기능을 가진다. 즉, 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 가진다. 또한, X와 Y가 전기적으로 접속되어 있는 경우는, X와 Y가 직접적으로 접속되어 있는 경우를 포함한다.
X와 Y가 기능적으로 접속되어 있는 경우의 일례로서는, X와 Y의 기능적인 접속을 가능하게 하는 회로(예를 들어, 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(DA 변환 회로, AD 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 변화시키는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가 X와 Y 사이에 하나 이상 접속되어 있는 경우를 들 수 있다. 또한, 일례로서, X와 Y 사이에 다른 회로가 존재하더라도 X로부터 출력된 신호가 Y로 전달된다면 X와 Y는 기능적으로 접속되어 있는 것으로 한다. 또한, X와 Y가 기능적으로 접속되어 있다는 것은 X와 Y가 직접 접속되어 있는 경우와 X와 Y가 전기적으로 접속되어 있는 경우를 포함한다.
또한, 'X와 Y가 전기적으로 접속되어 있다'라고 명시적으로 기재되어 있는 경우, X와 Y가 전기적으로 접속되어 있는 경우(즉, X와 Y가 다른 소자 또는 다른 회로를 사이에 개재하여 접속되어 있는 경우)와, X와 Y가 기능적으로 접속되어 있는 경우(즉, X와 Y가 다른 회로를 사이에 개재하여 기능적으로 접속되어 있는 경우)와, X와 Y가 직접 접속되어 있는 경우(즉, X와 Y가 다른 소자 또는 다른 회로를 사이에 개재하지 않고 접속되어 있는 경우)가 본 명세서 등에 개시되어 있는 것으로 한다. 즉, '전기적으로 접속되어 있다'라고 명시적으로 기재되어 있는 경우는, 단순히 '접속되어 있다'라고 명시적으로 기재되어 있는 것과 같은 내용이 본 명세서 등에 개시되어 있는 것으로 한다.
또한, 예를 들어 트랜지스터의 소스(또는 제 1 단자 등)가 Z1을 통하여(또는 통하지 않고) X와 전기적으로 접속되어 있고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2를 통하여(또는 통하지 않고) Y와 전기적으로 접속되어 있는 경우나, 트랜지스터의 소스(또는 제 1 단자 등)가 Z1의 일부와 직접 접속되어 있고, Z1의 다른 일부가 X와 직접 접속되어 있고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2의 일부와 직접 접속되어 있고, Z2의 다른 일부가 Y와 직접 접속되어 있는 경우에는 이하와 같이 표현할 수 있다.
예를 들어, 'X, Y, 트랜지스터의 소스(또는 제 1 단자 등), 및 트랜지스터의 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y의 순서로 전기적으로 접속되어 있다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 X와 전기적으로 접속되어 있고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y와 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 순서대로 전기적으로 접속되어 있다'라고 표현할 수 있다. 또는, 'X는 트랜지스터의 소스(또는 제 1 단자 등) 및 트랜지스터의 드레인(또는 제 2 단자 등)을 통하여 Y와 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 접속 순서대로 제공되어 있다'라고 표현할 수 있다. 상술한 예와 같은 표현 방법으로 회로 구성에서의 접속 순서를 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다.
또는 다른 표현 방법으로서, 예를 들어 '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로로 X와 전기적으로 접속되어 있고, 상기 제 1 접속 경로는 제 2 접속 경로를 가지지 않고, 상기 제 2 접속 경로는 트랜지스터를 경유하는 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등) 사이의 경로이고, 상기 제 1 접속 경로는 Z1을 경유하는 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로로 Y와 전기적으로 접속되어 있고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 가지지 않고, 상기 제 3 접속 경로는 Z2를 경유하는 경로이다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로로 Z1을 통하여 X와 전기적으로 접속되어 있고, 상기 제 1 접속 경로는 제 2 접속 경로를 가지지 않고, 상기 제 2 접속 경로는 트랜지스터를 경유하는 접속 경로를 가지고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로로 Z2를 통하여 Y와 전기적으로 접속되어 있고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 가지지 않는다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 전기적 경로로 Z1을 통하여 X와 전기적으로 접속되어 있고, 상기 제 1 전기적 경로는 제 2 전기적 경로를 가지지 않고, 상기 제 2 전기적 경로는 트랜지스터의 소스(또는 제 1 단자 등)로부터 트랜지스터의 드레인(또는 제 2 단자 등)으로의 전기적 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 전기적 경로로 Z2를 통하여 Y와 전기적으로 접속되어 있고, 상기 제 3 전기적 경로는 제 4 전기적 경로를 가지지 않고, 상기 제 4 전기적 경로는 트랜지스터의 드레인(또는 제 2 단자 등)으로부터 트랜지스터의 소스(또는 제 1 단자 등)로의 전기적 경로이다'라고 표현할 수 있다. 상술한 예와 같은 표현 방법으로 회로 구성에서의 접속 경로를 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다.
다만, 이들 표현 방법은 일례에 불과하고 이들에 한정되지 않는다. 여기서 X, Y, Z1, 및 Z2는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)이다.
또한, 회로도에 있어서 독립된 구성 요소들이 전기적으로 접속된 것처럼 도시되더라도, 하나의 구성 요소가 복수의 구성 요소로서의 기능을 겸비하는 경우도 있다. 예를 들어, 배선의 일부가 전극으로도 기능하는 경우, 하나의 도전막이 배선 및 전극 양쪽으로서의 기능을 겸비한다. 따라서, 본 명세서에서 '전기적으로 접속'이라는 표현은 이와 같이 하나의 도전막이 복수의 구성 요소로서의 기능을 겸비하는 경우도 그 범주에 포함한다.
(실시형태 6)
본 실시형태에서는 상술한 실시형태에 기재된 OS 트랜지스터의 구성예에 대하여 설명한다.
<OS 트랜지스터의 구성예 1>
먼저, 트랜지스터의 구조의 일례로서 트랜지스터(3200a)에 대하여 도 34의 (A), (B), (C)를 참조하여 설명한다. 도 34의 (A)는 트랜지스터(3200a)의 상면도이다. 도 34의 (B)는 도 34의 (A)에 나타낸 일점쇄선 X1-X2를 따라 자른 단면도에 상당하고, 도 34의 (C)는 도 34의 (A)에 나타낸 일점쇄선 Y1-Y2를 따라 자른 단면도에 상당한다. 또한, 도 34의 (A)에서는 복잡해지는 것을 피하기 위하여 트랜지스터(3200a)의 구성 요소의 일부(게이트 절연층으로서의 기능을 가지는 절연층 등)를 생략하여 도시하고 있다. 또한, 이하에서 일점쇄선 X1-X2 방향을 채널 길이 방향, 일점쇄선 Y1-Y2 방향을 채널 폭 방향이라고 하는 경우가 있다. 또한, 트랜지스터의 상면도는 이후의 도면에서도 도 34와 마찬가지로 구성 요소의 일부를 생략하여 도시하고 있는 경우가 있다.
트랜지스터(3200a)는 절연층(3224) 위의 도전층(3221), 절연층(3224) 및 도전층(3221) 위의 절연층(3211), 절연층(3211) 위의 금속 산화물층(3231), 금속 산화물층(3231) 위의 도전층(3222a), 금속 산화물층(3231) 위의 도전층(3222b), 금속 산화물층(3231), 도전층(3222a), 및 도전층(3222b) 위의 절연층(3212), 절연층(3212) 위의 도전층(3223), 절연층(3212) 및 도전층(3223) 위의 절연층(3213)을 가진다.
또한, 절연층(3211) 및 절연층(3212)은 개구부(3235)를 가진다. 도전층(3223)은 개구부(3235)를 통하여 도전층(3221)과 전기적으로 접속된다.
여기서, 절연층(3211)은 트랜지스터(3200a)의 제 1 게이트 절연층으로서의 기능을 가지고, 절연층(3212)은 트랜지스터(3200a)의 제 2 게이트 절연층으로서의 기능을 가지고, 절연층(3213)은 트랜지스터(3200a)의 보호 절연층으로서의 기능을 가진다. 또한, 트랜지스터(3200a)에서 도전층(3221)은 제 1 게이트로서의 기능을 가지고, 도전층(3222a)은 소스 및 드레인 중 한쪽으로서의 기능을 가지고, 도전층(3222b)은 소스 및 드레인 중 다른 쪽으로서의 기능을 가진다. 또한, 트랜지스터(3200a)에서 도전층(3223)은 제 2 게이트로서의 기능을 가진다.
또한, 트랜지스터(3200a)는 소위 채널 에치형(channel-etched type) 트랜지스터이며 듀얼 게이트 구조이다.
또한, 트랜지스터(3200a)는 도전층(3223)을 제공하지 않는 구성으로 할 수도 있다. 이 경우, 트랜지스터(3200a)는 소위 채널 에치형 트랜지스터이며 보텀 게이트 구조이다.
도 34의 (B), (C)에 도시된 바와 같이, 금속 산화물층(3231)은 도전층(3221) 및 도전층(3223)과 마주 보도록 위치하며 게이트로서의 기능을 가지는 2개의 도전층에 끼워져 있다. 도전층(3223)의 채널 길이 방향의 길이 및 도전층(3223)의 채널 폭 방향의 길이는 각각 금속 산화물층(3231)의 채널 길이 방향의 길이 및 금속 산화물층(3231)의 채널 폭 방향의 길이보다 길고, 금속 산화물층(3231) 전체가 절연층(3212)을 개재하여 도전층(3223)으로 덮여 있다.
바꿔 말하면, 도전층(3221)과 도전층(3223)은 절연층(3211) 및 절연층(3212)에 제공되는 개구부(3235)에서 접속되고, 금속 산화물층(3231)의 측단부보다 외측에 위치하는 영역을 가진다.
이러한 구성으로 함으로써, 트랜지스터(3200a)에 포함되는 금속 산화물층(3231)을 도전층(3221) 및 도전층(3223)의 전계에 의하여 전기적으로 둘러쌀 수 있다. 트랜지스터(3200a)처럼 제 1 게이트 및 제 2 게이트의 전계에 의하여 채널 영역이 형성되는 금속 산화물층이 전기적으로 둘러싸이는 트랜지스터의 디바이스 구조를, Surrounded channel(S-channel) 구조라고 할 수 있다.
트랜지스터(3200a)는 S-channel 구조를 가지기 때문에, 제 1 게이트로서의 기능을 가지는 도전층(3221)에 의하여 채널을 유발시키기 위한 전계를 효과적으로 금속 산화물층(3231)에 인가할 수 있으므로, 트랜지스터(3200a)의 전류 구동 능력이 향상되어, 높은 온 전류 특성을 얻을 수 있다. 또한, 온 전류를 높게 할 수 있기 때문에, 트랜지스터(3200a)를 미세화할 수 있게 된다. 또한, 트랜지스터(3200a)는 금속 산화물층(3231)이 제 1 게이트로서의 기능을 가지는 도전층(3221) 및 제 2 게이트로서의 기능을 가지는 도전층(3223)으로 둘러싸인 구조를 가지기 때문에, 트랜지스터(3200a)의 기계적 강도를 높일 수 있다.
예를 들어, 금속 산화물층(3231)은 In, M(M은 갈륨, 알루미늄, 실리콘, 붕소, 이트륨, 주석, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘), Zn을 가지는 것이 바람직하다.
또한, 금속 산화물층(3231)은 In의 원자수비가 M의 원자수비보다 많은 영역을 가지는 것이 바람직하다. 일례로서는, 금속 산화물층(3231)의 In, M, 및 Zn의 원자수의 비를 In:M:Zn=4:2:3 근방으로 하는 것이 바람직하다. 여기서 근방이란, In이 4일 때 M이 1.5 이상 2.5 이하이고 Zn이 2 이상 4 이하인 경우를 포함한다. 또는, 금속 산화물층(3231)의 In, M, 및 Zn의 원자수의 비를 In:M:Zn=5:1:6 근방으로 하는 것이 바람직하다.
또한, 금속 산화물층(3231)은 CAC-OS인 것이 적합하다. 금속 산화물층(3231)이 In의 원자수비가 M의 원자수비보다 많은 영역을 가지고 CAC-OS인 것에 의하여 트랜지스터(3200a)의 전계 효과 이동도를 높게 할 수 있다. 또한, CAC-OS의 상세한 사항에 대해서는 후술한다.
또한, s-channel 구조인 트랜지스터(3200a)는 전계 효과 이동도가 높고 구동 능력이 높기 때문에 트랜지스터(3200a)를 구동 회로, 대표적으로는 게이트 신호를 생성하는 게이트 드라이버에 사용함으로써, 베젤 폭이 좁은(슬림 베젤이라고도 함) 표시 장치를 제공할 수 있다. 또한, 트랜지스터(3200a)를 표시 장치가 가지는 신호선에 신호의 공급을 행하는 소스 드라이버(특히 소스 드라이버가 가지는 시프트 레지스터의 출력 단자에 접속되는 디멀티플렉서)에 사용함으로써, 표시 장치에 접속되는 배선 수가 적은 표시 장치를 제공할 수 있다.
또한, 트랜지스터(3200a)는 각각 채널 에치 구조의 트랜지스터이기 때문에 저온 폴리실리콘을 사용한 트랜지스터에 비하여 제작 공정 수가 적다. 또한, 트랜지스터(3200a)는 금속 산화물층을 채널 영역에 사용하고 있기 때문에 저온 폴리실리콘을 사용한 트랜지스터와 달리 레이저 결정화 공정이 불필요하다. 이러한 이유로 대면적 기판을 사용한 표시 장치의 경우에도 제작 비용을 절감하는 것이 가능하다. 또한, 울트라 하이비전('4K 해상도', '4K2K', '4K'), 슈퍼 하이비전('8K 해상도', '8K4K', '8K') 등 고해상도이고 대형의 표시 장치에 있어서 트랜지스터(3200a)와 같이 전계 효과 이동도가 높은 트랜지스터를 구동 회로 및 표시부에 사용하면, 짧은 시간에 기록을 행할 수 있게 되고 표시 불량을 저감할 수 있으므로 바람직하다.
또한, 금속 산화물층(3231)과 접촉되는 절연층(3211) 및 절연층(3212)은 산화물 절연막인 것이 바람직하고, 화학량론적 조성보다 과잉의 산소를 함유하는 영역(과잉 산소 영역)을 가지는 것이 더 바람직하다. 바꿔 말하면, 절연층(3211) 및 절연층(3212)은 산소를 방출할 수 있는 절연막이다. 또한, 절연층(3211) 및 절연층(3212)에 과잉 산소 영역을 제공하기 위해서는 예를 들어, 산소 분위기하에서 절연층(3211) 및 절연층(3212)을 형성하거나, 또는 성막 후의 절연층(3211) 및 절연층(3212)을 산소 분위기하에서 가열 처리하면 좋다.
금속 산화물층(3231)에는 금속 산화물의 1종인 산화물 반도체를 사용할 수 있다.
금속 산화물층(3231)이 In-M-Zn 산화물인 경우, In-M-Zn 산화물을 성막하기 위하여 사용하는 스퍼터링 타깃의 금속 원소의 원자수비는 In>M을 만족하는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소의 원자수비로서는 In:M:Zn=2:1:3, In:M:Zn=3:1:2, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8, In:M:Zn=6:1:6, In:M:Zn=5:2:5 등을 들 수 있다.
또한, 금속 산화물층(3231)이 In-M-Zn 산화물로 형성되는 경우, 스퍼터링 타깃으로서는 다결정의 In-M-Zn 산화물을 포함하는 타깃을 사용하는 것이 바람직하다. 다결정의 In-M-Zn 산화물을 포함하는 타깃을 사용함으로써, 결정성을 가지는 금속 산화물층(3231)을 형성하기 쉬워진다. 또한, 성막되는 금속 산화물층(3231)의 원자수비는 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다. 예를 들어, 금속 산화물층(3231)에 사용하는 스퍼터링 타깃의 조성이 In:Ga:Zn=4:2:4.1[원자수비]인 경우, 성막되는 금속 산화물층(3231)의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이 되는 경우가 있다.
또한, 금속 산화물층(3231)은 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상이다. 이와 같이 에너지 갭이 넓은 산화물 반도체를 사용함으로써 트랜지스터의 오프 전류를 저감할 수 있다.
또한, 금속 산화물층(3231)은 비단결정 구조인 것이 바람직하다. 비단결정 구조는 예를 들어, CAAC(C-Axis Aligned Crystalline), 다결정 구조, 미결정 구조, 또는 비정질 구조를 포함한다. 비단결정 구조 중, 비정질 구조는 가장 결함 준위 밀도가 높고 CAAC는 가장 결함 준위 밀도가 낮다.
금속 산화물층(3231)으로서 불순물 농도가 낮고 결함 준위 밀도가 낮은 금속 산화물막을 사용함으로써, 우수한 전기 특성을 가지는 트랜지스터를 제작할 수 있으므로 바람직하다. 여기서는, 불순물 농도가 낮고 결함 준위 밀도가 낮은(산소 결손이 적은) 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한, 금속 산화물막 내의 불순물로서는 대표적으로는 물, 수소 등을 들 수 있다. 본 명세서 등에서는 금속 산화물막 내에서 물 및 수소를 저감 또는 제거하는 것을 탈수화, 탈수소화라고 하는 경우가 있다. 또한, 금속 산화물막 또는 산화물 절연막 내에 산소를 첨가하는 것을 가(加)산소화라고 하는 경우가 있고, 가산소화되고 화학량론적 조성보다 과잉의 산소를 가지는 상태를 과(過)산소화 상태라고 하는 경우가 있다.
고순도 진성 또는 실질적으로 고순도 진성인 금속 산화물막은 캐리어 발생원이 적기 때문에 캐리어 밀도를 낮게 할 수 있다. 따라서, 상기 금속 산화물막에 채널 영역이 형성되는 트랜지스터는 문턱 전압이 마이너스가 되는 전기 특성(노멀리 온이라고도 함)이 되는 경우가 적다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 금속 산화물막은 결함 준위 밀도가 낮기 때문에 트랩 준위 밀도도 낮아지는 경우가 있다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 금속 산화물막은 오프 전류가 현저히 작고, 채널 폭이 1×106μm이고 채널 길이 L이 10μm인 소자의 경우에도 소스 전극과 드레인 전극 사이의 전압(드레인 전압)이 1V에서 10V의 범위일 때 오프 전류가 반도체 파라미터 분석기의 측정 한계 이하, 즉 1×10-13A 이하라는 특성을 얻을 수 있다.
절연층(3213)은 수소 및 질소 중 어느 한쪽 또는 양쪽 모두를 가진다. 또는, 절연층(3213)은 질소 및 실리콘을 가진다. 또한, 절연층(3213)은 산소, 수소, 물, 알칼리 금속, 알칼리 토금속 등을 블로킹할 수 있는 기능을 가진다. 절연층(3213)을 제공함으로써, 금속 산화물층(3231)으로부터 산소가 외부로 확산되는 것, 절연층(3212)에 포함되는 산소가 외부로 확산되는 것, 그리고 외부로부터 금속 산화물층(3231)으로 수소, 물 등이 들어가는 것을 방지할 수 있다.
절연층(3213)으로서는, 예를 들어 질화물 절연막을 사용할 수 있다. 상기 질화물 절연막으로서는 질화 실리콘, 질화 산화 실리콘, 질화 알루미늄, 질화 산화 알루미늄 등이 있다.
<OS 트랜지스터의 구성예 2>
다음으로 트랜지스터의 구조의 일례로서 트랜지스터(3200b)에 대하여 도 35의 (A), (B), (C)를 참조하여 설명한다. 도 35의 (A)는 트랜지스터(3200b)의 상면도이다. 도 35의 (B)는 도 35의 (A)에 나타낸 일점쇄선 X1-X2를 따라 자른 단면도에 상당하고, 도 35의 (C)는 도 35의 (A)에 나타낸 일점쇄선 Y1-Y2를 따라 자른 단면도에 상당한다.
트랜지스터(3200b)는 금속 산화물층(3231), 도전층(3222a), 도전층(3222b), 및 절연층(3212)이 적층 구조인 점에서 트랜지스터(3200a)와 다르다.
절연층(3212)은 금속 산화물층(3231), 도전층(3222a), 및 도전층(3222b) 위의 절연층(3212a)과, 절연층(3212a) 위의 절연층(3212b)을 가진다. 절연층(3212)은 금속 산화물층(3231)에 산소를 공급하는 기능을 가진다. 즉, 절연층(3212)은 산소를 가진다. 또한, 절연층(3212a)은 산소를 투과시킬 수 있는 절연층이다. 또한, 절연층(3212a)은 후에 형성되는 절연층(3212b)의 형성 시에 금속 산화물층(3231)에 대한 대미지 완화막으로도 기능한다.
절연층(3212a)으로서는 두께가 5nm 이상 150nm 이하, 바람직하게는 5nm 이상 50nm 이하인 산화 실리콘, 산화 질화 실리콘 등을 사용할 수 있다.
또한, 절연층(3212a)은 결함량이 적은 것이 바람직하고, 대표적으로는, ESR 측정에 의하여 실리콘의 댕글링 본드에서 유래하는 g=2.001에서 나타나는 신호의 스핀 밀도가 3×1017spins/cm3 이하인 것이 바람직하다. 이는 절연층(3212a)에 포함되는 결함 밀도가 많으면 상기 결함에 산소가 결합되어, 절연층(3212a)의 산소 투과성이 저하되기 때문이다.
또한, 절연층(3212a)에서는, 외부로부터 절연층(3212a)에 들어간 산소가 모두 절연층(3212a)의 외부로 이동하지는 않고, 절연층(3212a)에 머무르는 산소도 있다. 또한, 절연층(3212a)에 산소가 들어감과 함께 절연층(3212a)에 포함되는 산소가 절연층(3212a)의 외부로 이동함으로써, 절연층(3212a)에서 산소의 이동이 일어나는 경우도 있다. 절연층(3212a)으로서 산소를 투과시킬 수 있는 산화물 절연층을 형성하면, 절연층(3212a) 위에 제공되는 절연층(3212b)으로부터 이탈되는 산소를, 절연층(3212a)을 통하여 금속 산화물층(3231)으로 이동시킬 수 있다.
또한, 절연층(3212a)은 질소 산화물에 기인하는 준위 밀도가 낮은 산화물 절연층을 사용하여 형성할 수 있다. 또한, 상기 질소 산화물에 기인하는 준위 밀도는 금속 산화물막의 가전자대 상단의 에너지(Ev_os)와 금속 산화물막의 전도대 하단의 에너지(Ec_os) 사이에 형성될 수 있는 경우가 있다. 상기 산화물 절연층으로서는 질소 산화물의 방출량이 적은 산화 질화 실리콘막, 또는 질소 산화물의 방출량이 적은 산화 질화 알루미늄막 등을 사용할 수 있다.
또한, 질소 산화물의 방출량이 적은 산화 질화 실리콘막은 승온 이탈 가스 분석법(TDS: Thermal Desorption Spectroscopy)에 있어서 질소 산화물의 방출량보다 암모니아의 방출량이 많은 막이고, 대표적으로는 암모니아의 방출량이 1×1018/cm3 이상 5×1019/cm3 이하이다. 또한, 암모니아의 방출량은 막의 표면 온도가 50℃ 이상 650℃ 이하, 바람직하게는 50℃ 이상 550℃ 이하인 가열 처리에 의한 방출량으로 한다.
질소 산화물(NOx, x는 0보다 크고 2 이하, 바람직하게는 1 이상 2 이하), 대표적으로는 NO2 또는 NO는 절연층(3212a) 등에 준위를 형성한다. 상기 준위는 금속 산화물층(3231)의 에너지 갭 내에 위치한다. 그러므로, 질소 산화물이 절연층(3212a)과 금속 산화물층(3231)의 계면에 확산되면, 상기 준위가 절연층(3212a) 측에서 전자를 트랩하는 경우가 있다. 그 결과, 트랩된 전자가 절연층(3212a)과 금속 산화물층(3231)의 계면 근방에 머물러서, 트랜지스터의 문턱 전압을 플러스 방향으로 시프트시킨다.
또한, 질소 산화물은 가열 처리에 있어서 암모니아 및 산소와 반응한다. 절연층(3212a)에 포함되는 질소 산화물은 가열 처리에 있어서 절연층(3212b)에 포함되는 암모니아와 반응하기 때문에, 절연층(3212a)에 포함되는 질소 산화물이 저감된다. 이 때문에 절연층(3212a)과 금속 산화물층(3231)의 계면에서는 전자가 트랩되기 어렵다.
절연층(3212a)으로서 상기 산화물 절연층을 사용함으로써, 트랜지스터의 문턱 전압의 시프트를 저감할 수 있고, 트랜지스터의 전기 특성의 변동을 저감할 수 있다.
또한, 상기 산화물 절연층은 SIMS로 측정되는 질소 농도가 6×1020atoms/cm3 이하이다.
기판 온도를 220℃ 이상 350℃ 이하로 하고, 실레인 및 일산화 이질소를 사용하여 PECVD법에 의하여 상기 산화물 절연층을 형성함으로써, 치밀하고 경도가 높은 막을 형성할 수 있다.
절연층(3212b)은 화학량론적 조성을 만족하는 산소보다 많은 산소를 포함하는 산화물 절연층이다. 상기 산화물 절연층은 가열에 의하여 산소의 일부가 이탈된다. 또한, 상기 산화물 절연층은 TDS에 있어서 산소의 방출량이 1.0×1019atoms/cm3 이상, 바람직하게는 3.0×1020atoms/cm3 이상인 영역을 가진다. 또한, 상기 산소의 방출량은 TDS에서의 가열 처리의 온도가 50℃ 이상 650℃ 이하, 또는 50℃ 이상 550℃ 이하의 범위인 경우의 총량이다. 또한, 상기 산소의 방출량은 TDS에서의 산소 원자로 환산한 총량이다.
절연층(3212b)으로서는 두께가 30nm 이상 500nm 이하, 바람직하게는 50nm 이상 400nm 이하인 산화 실리콘, 산화 질화 실리콘 등을 사용할 수 있다.
또한, 절연층(3212b)은 결함량이 적은 것이 바람직하고, 대표적으로는 ESR 측정에 의하여 실리콘의 댕글링 본드에서 유래하는 g=2.001에서 나타나는 신호의 스핀 밀도가 1.5×1018spins/cm3 미만, 나아가서는 1×1018spins/cm3 이하인 것이 바람직하다. 또한, 절연층(3212b)은 절연층(3212a)에 비하여 금속 산화물층(3231)에서 떨어져 있으므로 절연층(3212a)보다 결함 밀도가 많아도 된다.
또한, 절연층(3212)에는 같은 종류의 재료의 절연층들을 사용할 수 있기 때문에 절연층(3212a)과 절연층(3212b)의 계면을 명확하게 확인할 수 없는 경우가 있다. 따라서, 본 실시형태에서는 절연층(3212a)과 절연층(3212b)의 계면을 파선으로 표시하였다. 또한, 본 실시형태에서는 절연층(3212a)과 절연층(3212b)의 2층 구조에 대하여 설명하였지만, 이에 한정되지 않고 예를 들어, 절연층(3212a)의 단층 구조, 또는 3층 이상의 적층 구조로 하여도 좋다.
트랜지스터(3200b)에 있어서 금속 산화물층(3231)은 절연층(3211) 위의 금속 산화물층(3231_1), 및 금속 산화물층(3231_1) 위의 금속 산화물층(3231_2)을 가진다. 또한, 금속 산화물층(3231_1) 및 금속 산화물층(3231_2)은 각각 같은 원소를 가진다. 예를 들어, 금속 산화물층(3231_1) 및 금속 산화물층(3231_2)은 상술한 금속 산화물층(3231)이 가지는 원소를 각각 독립적으로 가지는 것이 바람직하다.
또한, 금속 산화물층(3231_1) 및 금속 산화물층(3231_2)은 각각 독립적으로, In의 원자수비가 M의 원자수비보다 많은 영역을 가지는 것이 바람직하다. 일례로서는, 금속 산화물층(3231_1) 및 금속 산화물층(3231_2)의 In, M, 및 Zn의 원자수의 비를 In:M:Zn=4:2:3 근방으로 하는 것이 바람직하다. 여기서 근방이란, In이 4일 때 M이 1.5 이상 2.5 이하이고 Zn이 2 이상 4 이하인 경우를 포함한다. 또는, 금속 산화물층(3231_1) 및 금속 산화물층(3231_2)의 In, M, 및 Zn의 원자수의 비를 In:M:Zn=5:1:6 근방으로 하는 것이 바람직하다. 이와 같이 금속 산화물층(3231_1)과 금속 산화물층(3231_2)을 실질적으로 같은 조성으로 하는 경우에는 같은 스퍼터링 타깃을 사용하여 형성할 수 있기 때문에 제작 비용을 억제할 수 있다. 또한, 같은 스퍼터링 타깃을 사용하는 경우, 동일 체임버에서 진공 중에서 연속적으로 금속 산화물층(3231_1) 및 금속 산화물층(3231_2)을 성막할 수 있기 때문에 금속 산화물층(3231_1)과 금속 산화물층(3231_2)의 계면에 불순물이 들어가는 것을 억제할 수 있다.
여기서, 금속 산화물층(3231_1)은 금속 산화물층(3231_2)보다 결정성이 낮은 영역을 가져도 좋다. 또한, 금속 산화물층(3231_1) 및 금속 산화물층(3231_2)의 결정성은 예를 들어 X선 회절(XRD: X-Ray Diffraction)에 의하여 분석하거나 또는 투과형 전자 현미경(TEM: Transmission Electron Microscope)으로 분석함으로써 해석할 수 있다.
금속 산화물층(3231_1)의 결정성이 낮은 영역이 과잉 산소의 확산 경로가 됨으로써, 금속 산화물층(3231_1)보다 결정성이 높은 금속 산화물층(3231_2)에도 과잉 산소를 확산시킬 수 있다. 이와 같이 결정 구조가 상이한 금속 산화물층의 적층 구조를 채용하여 결정성이 낮은 영역을 과잉 산소의 확산 경로로 함으로써, 신뢰성이 높은 트랜지스터를 제공할 수 있다.
또한, 금속 산화물층(3231_2)이 금속 산화물층(3231_1)보다 결정성이 높은 영역을 가지는 것에 의하여 금속 산화물층(3231)에 혼입될 수 있는 불순물을 억제할 수 있다. 특히, 금속 산화물층(3231_2)의 결정성을 높임으로써 도전층(3222a) 및 도전층(3222b)을 가공할 때의 대미지를 억제할 수 있다. 금속 산화물층(3231)의 표면, 즉 금속 산화물층(3231_2)의 표면은 도전층(3222a) 및 도전층(3222b)의 가공 시의 에천트 또는 에칭 가스에 노출된다. 그런데 금속 산화물층(3231_2)이 결정성이 높은 영역을 가지는 경우, 결정성이 낮은 금속 산화물층(3231_1)에 비하여 에칭 내성이 우수하다. 따라서, 금속 산화물층(3231_2)은 에칭 스토퍼로서 기능한다.
또한, 금속 산화물층(3231_1)은 금속 산화물층(3231_2)보다 결정성이 낮은 영역을 가짐으로써 캐리어 밀도가 높아지는 경우가 있다.
또한, 금속 산화물층(3231_1)의 캐리어 밀도가 높아지면 금속 산화물층(3231_1)의 전도대에 대하여 페르미 준위가 상대적으로 높아지는 경우가 있다. 이에 의하여, 금속 산화물층(3231_1)의 전도대 하단이 낮아지고, 금속 산화물층(3231_1)의 전도대 하단과 게이트 절연막(여기서는 절연층(3211)) 내에 형성될 수 있는 트랩 준위와의 에너지 차가 커지는 경우가 있다. 상기 에너지 차가 커짐으로써 게이트 절연막 내에 트랩되는 전하가 적어져, 트랜지스터의 문턱 전압의 변동을 작게 할 수 있는 경우가 있다. 또한, 금속 산화물층(3231_1)의 캐리어 밀도가 높아지면 금속 산화물층(3231)의 전계 효과 이동도를 높일 수 있다.
또한, 트랜지스터(3200b)에서 금속 산화물층(3231)을 2층의 적층 구조로 하는 예를 기재하였지만, 이에 한정되지 않고 3층 이상 적층하는 구성으로 하여도 좋다.
트랜지스터(3200b)가 가지는 도전층(3222a)은 도전층(3222a_1), 도전층(3222a_1) 위의 도전층(3222a_2), 도전층(3222a_2) 위의 도전층(3222a_3)을 가진다. 또한, 트랜지스터(3200b)가 가지는 도전층(3222b)은 도전층(3222b_1), 도전층(3222b_1) 위의 도전층(3222b_2), 도전층(3222b_2) 위의 도전층(3222b_3)을 가진다.
예를 들어, 도전층(3222a_1), 도전층(3222b_1), 도전층(3222a_3), 및 도전층(3222b_3)은 타이타늄, 텅스텐, 탄탈럼, 몰리브데넘, 인듐, 갈륨, 주석, 및 아연 중에서 선택되는 어느 하나 또는 복수를 가지는 것이 적합하다. 또한, 도전층(3222a_2) 및 도전층(3222b_2)은 구리, 알루미늄, 및 은 중에서 선택되는 어느 하나 또는 복수를 가지는 것이 적합하다.
더 구체적으로는 도전층(3222a_1), 도전층(3222b_1), 도전층(3222a_3), 및 도전층(3222b_3)에 In-Sn 산화물 또는 In-Zn 산화물을 사용하고, 도전층(3222a_2) 및 도전층(3222b_2)에 구리를 사용할 수 있다.
또한, 도전층(3222a_1)의 단부는 도전층(3222a_2)의 단부보다 외측에 위치하는 영역을 가지고, 도전층(3222a_3)은 도전층(3222a_2)의 상면 및 측면을 덮고 도전층(3222a_1)과 접촉되어 있는 영역을 가진다. 또한, 도전층(3222b_1)의 단부는 도전층(3222b_2)의 단부보다 외측에 위치하는 영역을 가지고, 도전층(3222b_3)은 도전층(3222b_2)의 상면 및 측면을 덮고 도전층(3222b_1)과 접촉되어 있는 영역을 가진다.
상기 구성으로 함으로써, 도전층(3222a) 및 도전층(3222b)의 배선 저항을 낮추고 금속 산화물층(3231)에 대한 구리의 확산을 억제할 수 있으므로 바람직하다.
<OS 트랜지스터의 구성예 3>
다음으로 트랜지스터의 구조의 일례로서 트랜지스터(3200c)에 대하여 도 36의 (A), (B), (C)를 참조하여 설명한다. 도 36의 (A)는 트랜지스터(3200c)의 상면도이다. 도 36의 (B)는 도 36의 (A)에 나타낸 일점쇄선 X1-X2를 따라 자른 단면도에 상당하고, 도 36의 (C)는 도 36의 (A)에 나타낸 일점쇄선 Y1-Y2를 따라 자른 단면도에 상당한다.
도 36의 (A), (B), (C)에 도시된 트랜지스터(3200c)는 절연층(3224) 위의 도전층(3221), 도전층(3221) 위의 절연층(3211), 절연층(3211) 위의 금속 산화물층(3231), 금속 산화물층(3231) 위의 절연층(3212), 절연층(3212) 위의 도전층(3223), 절연층(3211), 금속 산화물층(3231), 및 도전층(3223) 위의 절연층(3213)을 가진다. 또한, 금속 산화물층(3231)은 도전층(3223)과 중첩되는 채널 영역(3231i), 절연층(3213)과 접촉되는 소스 영역(3231s), 절연층(3213)과 접촉되는 드레인 영역(3231d)을 가진다.
또한, 절연층(3213)은 질소 또는 수소를 가진다. 절연층(3213)과 소스 영역(3231s) 및 드레인 영역(3231d)이 접촉됨으로써, 절연층(3213) 내의 질소 또는 수소가 소스 영역(3231s) 및 드레인 영역(3231d) 내에 첨가된다. 소스 영역(3231s) 및 드레인 영역(3231d)은 질소 또는 수소가 첨가됨으로써 캐리어 밀도가 높아진다.
또한, 트랜지스터(3200c)는 절연층(3213) 위의 절연층(3215), 절연층(3213) 및 절연층(3215)에 제공된 개구부(3236a)를 통하여 소스 영역(3231s)에 전기적으로 접속되는 도전층(3222a), 절연층(3213) 및 절연층(3215)에 제공된 개구부(3236b)를 통하여 드레인 영역(3231d)에 전기적으로 접속되는 도전층(3222b)을 가져도 좋다.
절연층(3215)으로서는 산화물 절연막을 사용할 수 있다. 또한, 절연층(3215)으로서는 산화물 절연막과 질화물 절연막의 적층막을 사용할 수 있다. 절연층(3215)으로서는 예를 들어 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 갈륨, 또는 Ga-Zn 산화물 등을 사용하면 좋다. 또한, 절연층(3215)은 외부로부터의 수소, 물 등에 대한 배리어막으로서 기능하는 막인 것이 바람직하다.
절연층(3211)은 제 1 게이트 절연막으로서의 기능을 가지고, 절연층(3212)은 제 2 게이트 절연막으로서의 기능을 가진다. 또한, 절연층(3213) 및 절연층(3215)은 보호 절연막으로서의 기능을 가진다.
또한, 절연층(3212)은 과잉 산소 영역을 가진다. 절연층(3212)이 과잉 산소 영역을 가짐으로써, 금속 산화물층(3231)이 가지는 채널 영역(3231i) 내에 과잉 산소를 공급할 수 있다. 따라서, 채널 영역(3231i)에 형성될 수 있는 산소 결손을 과잉 산소에 의하여 보전할 수 있으므로 신뢰성이 높은 반도체 장치를 제공할 수 있다.
또한, 금속 산화물층(3231) 내에 과잉 산소를 공급하기 위해서는, 금속 산화물층(3231) 하방에 형성되는 절연층(3211)에 과잉 산소를 공급하여도 좋다. 이 경우, 절연층(3211) 내에 포함되는 과잉 산소는 금속 산화물층(3231)이 가지는 소스 영역(3231s) 및 드레인 영역(3231d)에도 공급될 수 있다. 소스 영역(3231s) 및 드레인 영역(3231d) 내에 과잉 산소가 공급되면, 소스 영역(3231s) 및 드레인 영역(3231d)의 저항이 높아지는 경우가 있다.
한편, 금속 산화물층(3231) 상방에 형성되는 절연층(3212)이 과잉 산소를 가지는 구성으로 함으로써, 채널 영역(3231i)에만 선택적으로 과잉 산소를 공급할 수 있게 된다. 또는, 채널 영역(3231i), 소스 영역(3231s), 및 드레인 영역(3231d)에 과잉 산소를 공급한 후에 소스 영역(3231s) 및 드레인 영역(3231d)의 캐리어 밀도를 선택적으로 높임으로써 소스 영역(3231s) 및 드레인 영역(3231d)의 저항이 높아지는 것을 억제할 수 있다.
또한, 금속 산화물층(3231)이 가지는 소스 영역(3231s) 및 드레인 영역(3231d)은 각각 산소 결손을 형성하는 원소 또는 산소 결손과 결합되는 원소를 가지는 것이 바람직하다. 상기 산소 결손을 형성하는 원소 또는 산소 결손과 결합되는 원소로서는, 대표적으로는 수소, 붕소, 탄소, 질소, 플루오린, 인, 황, 염소, 타이타늄, 희가스 등을 들 수 있다. 또한, 희가스 원소의 대표적인 예로서는 헬륨, 네온, 아르곤, 크립톤, 및 제논 등이 있다. 절연층(3213) 내에 상기 산소 결손을 형성하는 원소가 하나 또는 복수로 포함되는 경우, 절연층(3213)으로부터 소스 영역(3231s) 및 드레인 영역(3231d)으로 확산되고, 및/또는 상기 산소 결손을 형성하는 원소는 불순물 첨가 처리에 의하여 소스 영역(3231s) 및 드레인 영역(3231d) 내에 첨가된다.
불순물 원소가 산화물 반도체막에 첨가되면 산화물 반도체막 내의 금속 원소와 산소의 결합이 절단되어 산소 결손이 형성된다. 또는, 불순물 원소가 산화물 반도체막에 첨가되면 산화물 반도체막 내의 금속 원소와 결합되어 있던 산소가 불순물 원소와 결합됨으로써, 금속 원소로부터 산소가 이탈되어 산소 결손이 형성된다. 그 결과, 산화물 반도체막에서 캐리어 밀도가 증가되어 도전성이 높아진다.
또한, 도전층(3221)은 제 1 게이트 전극으로서의 기능을 가지고, 도전층(3223)은 제 2 게이트 전극으로서의 기능을 가지고, 도전층(3222a)은 소스 전극으로서의 기능을 가지고, 도전층(3222b)은 드레인 전극으로서의 기능을 가진다.
또한, 도 36의 (C)에 도시된 바와 같이 절연층(3211) 및 절연층(3212)에는 개구부(3237)가 제공된다. 또한, 도전층(3221)은 개구부(3237)를 통하여 도전층(3223)과 전기적으로 접속된다. 따라서, 도전층(3221)과 도전층(3223)에는 같은 전위가 공급된다. 또한, 개구부(3237)를 제공하지 않고 도전층(3221)과 도전층(3223)에 상이한 전위를 공급하여도 좋다. 또는, 개구부(3237)를 제공하지 않고 도전층(3221)을 차광막으로서 사용하여도 좋다. 예를 들어, 도전층(3221)을 차광성의 재료로 형성함으로써, 채널 영역(3231i)에 조사되는 하방으로부터의 광을 억제할 수 있다.
또한, 도 36의 (B), (C)에 도시된 바와 같이 금속 산화물층(3231)은, 제 1 게이트 전극으로서 기능하는 도전층(3221) 및 제 2 게이트 전극으로서 기능하는 도전층(3223)의 각각과 마주 보도록 위치하고 있어, 게이트 전극으로서 기능하는 2개의 도전막에 끼워져 있다.
또한, 트랜지스터(3200c)도 트랜지스터(3200a) 및 트랜지스터(3200b)와 마찬가지로 S-channel 구조이다. 이러한 구성으로 함으로써, 트랜지스터(3200c)에 포함되는 금속 산화물층(3231)을 제 1 게이트 전극으로서 기능하는 도전층(3221) 및 제 2 게이트 전극으로서 기능하는 도전층(3223)의 전계에 의하여 전기적으로 둘러쌀 수 있다.
트랜지스터(3200c)는 S-channel 구조를 가지기 때문에, 도전층(3221) 또는 도전층(3223)에 의하여 채널을 유발시키기 위한 전계를 효과적으로 금속 산화물층(3231)에 인가할 수 있으므로, 트랜지스터(3200c)의 전류 구동 능력이 향상되어, 높은 온 전류 특성을 얻을 수 있다. 또한, 온 전류를 높게 할 수 있기 때문에, 트랜지스터(3200c)를 미세화할 수 있게 된다. 또한, 트랜지스터(3200c)는 금속 산화물층(3231)이 도전층(3221) 및 도전층(3223)으로 둘러싸인 구조를 가지기 때문에, 트랜지스터(3200c)의 기계적 강도를 높일 수 있다.
또한, 금속 산화물층(3231)에 대한 도전층(3223)의 위치, 또는 도전층(3223)의 형성 방법 때문에, 트랜지스터(3200c)를 TGSA(Top Gate Self Align)형 FET라고 불러도 좋다.
또한, 트랜지스터(3200c)에서도 트랜지스터(3200b)와 마찬가지로 금속 산화물층(3231)을 2층 이상 적층하는 구성으로 하여도 좋다.
또한, 트랜지스터(3200c)에서는 절연층(3212)이 도전층(3223)과 중첩되는 부분에만 제공되어 있지만 이에 한정되지 않고, 절연층(3212)이 금속 산화물층(3231)을 덮는 구성으로 할 수도 있다. 또한, 도전층(3221)을 제공하지 않는 구성으로 할 수도 있다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시될 수 있다.
<CAC-OS의 구성>
이하에서는, 본 발명의 일 형태에 개시된 트랜지스터에 사용할 수 있는 CAC-OS의 구성에 대하여 설명한다.
CAC-OS란 예를 들어, 산화물 반도체를 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재(偏在)한 재료의 하나의 구성을 말한다. 또한, 이하에서는, 산화물 반도체에서 하나 또는 그 이상의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼재한 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한, 산화물 반도체는 적어도 인듐을 포함하는 것이 바람직하다. 특히, 인듐 및 아연을 포함하는 것이 바람직하다. 또한, 이들에 더하여, 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
예를 들어, In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 하여도 좋음)란, 인듐 산화물(이하, InOX1(X1은 0보다 큰 실수(實數))로 함) 또는 인듐 아연 산화물(이하, InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함)과, 갈륨 산화물(이하, GaOX3(X3은 0보다 큰 실수)으로 함) 또는 갈륨 아연 산화물(이하, GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리함으로써 모자이크 패턴이 되고, 모자이크 패턴의 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포된 구성(이하, 클라우드상(cloud-like)이라고도 함)을 말한다.
즉, CAC-OS는 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼재하는 구성을 가지는 복합 산화물 반도체이다. 또한, 본 명세서에서, 예를 들어, 제 1 영역의 원소 M에 대한 In의 원자수비가, 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을 "제 1 영역은 제 2 영역에 비하여 In의 농도가 높다"라고 한다.
또한, IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 하나의 화합물을 말하는 경우가 있다. 대표적인 예로서, InGaO3(ZnO)m1(m1은 자연수), 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0은 임의의 수)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은, 단결정 구조, 다결정 구조, 또는 CAAC(C-Axis-Aligned Crystalline, 또는 C-Axis Aligned and A-B-plane-Anchored Crystalline) 구조를 가진다. 또한, CAAC 구조란, 복수의 IGZO의 나노 결정이 c축 배향을 가지고, 또한 a-b면에서는 배향하지 않고 연결된 결정 구조를 말한다.
한편, CAC-OS는 산화물 반도체의 재료 구성에 관한 것이다. CAC-OS란, In, Ga, Zn, 및 O를 포함하는 재료 구성에서, Ga를 주성분으로 하는 나노 입자상으로 관찰되는 영역이 일부에, 그리고 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 일부에, 각각 모자이크 패턴으로 무작위로 분산되어 있는 구성을 말한다. 따라서, CAC-OS에서 결정 구조는 부차적인 요소이다.
또한, CAC-OS는 조성이 상이한 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어, In을 주성분으로 하는 막과, Ga를 주성분으로 하는 막의 2층으로 이루어지는 구조를 포함하지 않는다.
또한, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에서는 명확한 경계가 관찰되지 않는 경우가 있다.
또한, CAC-OS에서 갈륨 대신에, 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되는 경우, CAC-OS는 상기 금속 원소를 주성분으로 하는 나노 입자상으로 관찰되는 영역이 일부에, 그리고 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 일부에, 각각 모자이크 패턴으로 무작위로 분산되어 있는 구성을 말한다.
CAC-OS는 예를 들어, 기판을 의도적으로 가열하지 않는 조건으로 스퍼터링법에 의하여 형성할 수 있다. 또한, CAC-OS를 스퍼터링법으로 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택되는 어느 하나 또는 복수를 사용하면 좋다. 또한, 성막 시의 성막 가스의 총 유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법의 하나인 out-of-plane법에 의한 θ/2θ 스캔을 사용하여 측정하였을 때에 명확한 피크가 관찰되지 않는다는 특징을 가진다. 즉, X선 회절로부터, 측정 영역의 a-b면 방향, 및 c축 방향의 배향이 보이지 않는 것을 알 수 있다.
또한, CAC-OS는 프로브 직경이 1nm인 전자선(나노빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자선 회절 패턴에서, 고리 형상의 휘도가 높은 영역이 관측되고, 상기 고리 영역에 복수의 휘점이 관측된다. 따라서, 전자선 회절 패턴으로부터, CAC-OS의 결정 구조가 평면 방향, 및 단면 방향에 있어서 배향성을 가지지 않는 nc(nano-crystal) 구조를 가지는 것을 알 수 있다.
또한, 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS의 경우, 에너지 분산형 X선 분광법(EDX: energy dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑에 의하여, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 편재하고 혼재한 구조를 가지는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조이며, IGZO 화합물과 상이한 성질을 가진다. 즉, CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역으로 서로 상분리(相分離)되어, 각 원소를 주성분으로 하는 영역이 모자이크 패턴인 구조를 가진다.
여기서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역에 비하여 도전성이 높은 영역이다. 즉, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에 캐리어가 흐름으로써, 산화물 반도체로서의 도전성이 나타난다. 따라서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 산화물 반도체 내에 클라우드상으로 분포됨으로써, 높은 전계 효과 이동도(μ)가 구현될 수 있다.
한편, GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에 비하여 절연성이 높은 영역이다. 즉, GaOX3 등이 주성분인 영역이 산화물 반도체 내에 분포됨으로써, 누설 전류가 억제되어, 양호한 스위칭 동작이 구현될 수 있다.
따라서, CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성과, InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 구현할 수 있다.
또한, CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서, CAC-OS는 디스플레이를 비롯한 다양한 반도체 장치에 최적이다.
본 실시형태는 적어도 그 일부를 다른 실시형태와 적절히 조합하여 실시될 수 있다.
A1: 영역
C1: 화살표
C3: 용량 소자
C4: 용량 소자
C5: 용량 소자
C6: 용량 소자
C8: 용량 소자
C9: 용량 소자
G1: 배선
G2: 배선
G3: 배선
R1: 화살표
S1: 배선
S2: 배선
S3: 배선
SW1: 스위치
SW2: 스위치
Tr1: 트랜지스터
Tr5: 트랜지스터
Tr6: 트랜지스터
Tr8: 트랜지스터
Tr16: 트랜지스터
Tr17: 트랜지스터
Tr26: 트랜지스터
Tr27: 트랜지스터
Tr32: 트랜지스터
Tr38: 트랜지스터
Tr40: 트랜지스터
Tr41: 트랜지스터
Tr42: 트랜지스터
Tr43: 트랜지스터
VCOM1: 배선
VCOM2: 배선
X0: 인접부
10: 화소
20: 디멀티플렉서
21: 시프트 레지스터
22: 시프트 레지스터
23: 시프트 레지스터
24: 시프트 레지스터
25: 디코더
31: 레지스터
32: 레지스터
33: 인버터
34: 드라이버
60: 표시 유닛
61: 화소 어레이
62: 게이트 드라이버
63: 게이트 드라이버
64: 소스 드라이버 IC
64a: 소스 드라이버 IC
64d: 소스 드라이버 IC
70: 터치 센서 유닛
71: 센서 어레이
72: 터치 센서 IC
80: 애플리케이션 프로세서
90: 태블릿형 정보 단말기
91: 표시 영역
100: 표시 장치
100A: 표시 장치
100B: 표시 장치
112: 액정
113: 전극
117: 절연층
121: 절연층
131: 착색층
132: 차광층
133a: 배향막
133b: 배향막
135: 기능성 부재
141: 접착층
142: 접착층
170: 발광 소자
170b: 발광 소자
170g: 발광 소자
170r: 발광 소자
170w: 발광 소자
176: 터치 센서
180: 액정 소자
191: 도전층
192: EL층
193: 도전층
194: 절연층
201: 트랜지스터
202: 용량 소자
203: 트랜지스터
204: 접속부
205: 트랜지스터
206: 트랜지스터
207: 접속부
211: 절연층
212: 절연층
213: 절연층
214: 절연층
216: 절연층
217: 도전층
218: 도전층
220: 절연층
221a: 도전층
221b: 도전층
222a: 도전층
222b: 도전층
223: 도전층
224: 절연층
225: 도전층
231: 반도체층
234: 주변 회로 영역
235: 표시 영역
236: 화소 회로
237: 광
238: 광
242: 접속층
243: 접속체
252: 접속부
271: 트랜지스터
272: 용량 소자
273: 주사선
274: 신호선
275: 공통 전위선
281: 트랜지스터
282: 용량 소자
283: 트랜지스터
284: 주사선
285: 신호선
286: 전원선
291: 투과 영역
292: 차광 영역
311: 전극
351: 기판
361: 기판
365: 배선
370: 터치 센서
372: FPC
374: 도전층
375: 절연층
376a: 도전층
376b: 도전층
377: 도전층
378: 절연층
402: 구동 회로
403: 검지 회로
404: 용량
475: 검지 소자
801: 제어 회로
802: 드라이버
803: 프레임 메모리
804: 프레임 메모리
806: 게이트 드라이버 신호 생성 회로
807: 게이트 드라이버 신호 생성 회로
810: 타이밍 컨트롤러
901: 입사광
902: 반사광
903: 발광
910: 전자 기기
920: 전자 기기
930: 전자 기기
940: 전자 기기
3200a: 트랜지스터
3200b: 트랜지스터
3200c: 트랜지스터
3211: 절연층
3212: 절연층
3212a: 절연층
3212b: 절연층
3213: 절연층
3215: 절연층
3221: 도전층
3222a: 도전층
3222a_1: 도전층
3222a_2: 도전층
3222a_3: 도전층
3222b: 도전층
3222b_1: 도전층
3222b_2: 도전층
3222b_3: 도전층
3223: 도전층
3224: 절연층
3231: 금속 산화물층
3231_1: 금속 산화물층
3231_2: 금속 산화물층
3231d: 드레인 영역
3231i: 채널 영역
3231s: 소스 영역
3235: 개구부
3236a: 개구부
3236b: 개구부
3237: 개구부
5200B: 정보 처리 장치
5210: 연산 장치
5220: 입출력 장치
5230: 표시부
5240: 입력부
5250: 검지부
5290: 통신부

Claims (7)

  1. 표시 장치로서,
    표시 영역에 제공되는 복수의 화소들;
    소스 드라이버;
    제 1 게이트 드라이버를 포함하는 제 1 주변 회로 영역;
    제 2 게이트 드라이버를 포함하는 제 2 주변 회로 영역; 및
    상기 소스 드라이버에 전기적으로 접속되는 제 1 디멀티플렉서를 포함하고,
    상기 복수의 화소들은 상기 제 1 게이트 드라이버와 상기 제 2 게이트 드라이버 사이에 제공되고,
    상기 제 1 게이트 드라이버 및 상기 제 2 게이트 드라이버 중 하나는 제 1 시프트 레지스터를 포함하고,
    상기 제 1 시프트 레지스터는,
    제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터 및 제 9 트랜지스터; 및
    제 1 배선, 제 2 배선, 제 3 배선, 제 4 배선, 및 제 5 배선을 포함하고,
    상기 제 1 디멀티플렉서는 채널 형성 영역에 실리콘을 포함하는 제 10 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 배선에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 2 배선 및 제 1 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 상기 다른 쪽, 상기 제 2 배선, 및 상기 제 1 용량 소자의 상기 한쪽 전극에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 게이트는 상기 제 1 용량 소자의 다른 쪽 전극 및 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트는 상기 제 9 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 9 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽 및 상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 4 배선, 상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽, 및 제 2 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트는 상기 제 2 용량 소자의 다른 쪽 전극, 상기 제 5 트랜지스터의 게이트, 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되며,
    상기 제 8 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되는, 표시 장치.
  2. 표시 장치로서,
    표시 영역에 제공되는 복수의 화소들;
    소스 드라이버;
    제 1 게이트 드라이버를 포함하는 제 1 주변 회로 영역;
    제 2 게이트 드라이버를 포함하는 제 2 주변 회로 영역; 및
    상기 소스 드라이버에 전기적으로 접속되는 제 1 디멀티플렉서를 포함하고,
    상기 복수의 화소들은 상기 제 1 게이트 드라이버와 상기 제 2 게이트 드라이버 사이에 제공되고,
    상기 제 1 게이트 드라이버 및 상기 제 2 게이트 드라이버 중 하나는 제 1 시프트 레지스터를 포함하고,
    상기 제 1 시프트 레지스터는,
    제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터 및 제 9 트랜지스터; 및
    제 1 배선, 제 2 배선, 제 3 배선, 제 4 배선, 및 제 5 배선을 포함하고,
    상기 제 1 디멀티플렉서는 채널 형성 영역에 실리콘을 포함하는 제 10 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 배선에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 2 배선 및 제 1 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 상기 다른 쪽, 상기 제 2 배선, 및 상기 제 1 용량 소자의 상기 한쪽 전극에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 게이트는 상기 제 1 용량 소자의 다른 쪽 전극 및 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트는 상기 제 9 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 9 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽 및 상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 4 배선, 상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽, 및 제 2 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트는 상기 제 2 용량 소자의 다른 쪽 전극, 상기 제 5 트랜지스터의 게이트, 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 8 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 복수의 화소들 중 하나는 발광 소자, 제 11 트랜지스터, 제 12 트랜지스터, 및 제 3 용량 소자를 포함하고,
    상기 제 11 트랜지스터 및 상기 제 12 트랜지스터는 상기 제 3 용량 소자에 전기적으로 접속되며,
    상기 제 12 트랜지스터는 상기 발광 소자에 전기적으로 접속되는, 표시 장치.
  3. 표시 장치로서,
    표시 영역에 제공되는 복수의 화소들;
    소스 드라이버;
    제 1 게이트 드라이버를 포함하는 제 1 주변 회로 영역;
    제 2 게이트 드라이버를 포함하는 제 2 주변 회로 영역; 및
    상기 소스 드라이버에 전기적으로 접속되는 제 1 디멀티플렉서를 포함하고,
    상기 복수의 화소들은 상기 제 1 게이트 드라이버와 상기 제 2 게이트 드라이버 사이에 제공되고,
    상기 제 1 게이트 드라이버 및 상기 제 2 게이트 드라이버 중 하나는 제 1 시프트 레지스터를 포함하고,
    상기 제 1 시프트 레지스터는,
    제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터 및 제 9 트랜지스터; 및
    제 1 배선, 제 2 배선, 제 3 배선, 제 4 배선, 및 제 5 배선을 포함하고,
    상기 제 1 디멀티플렉서는 채널 형성 영역에 실리콘을 포함하는 제 10 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 배선에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 2 배선 및 제 1 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 상기 다른 쪽, 상기 제 2 배선, 및 상기 제 1 용량 소자의 상기 한쪽 전극에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 게이트는 상기 제 1 용량 소자의 다른 쪽 전극 및 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트는 상기 제 9 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 9 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽 및 상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 4 배선, 상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽, 및 제 2 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트는 상기 제 2 용량 소자의 다른 쪽 전극, 상기 제 5 트랜지스터의 게이트, 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 8 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 복수의 화소들 중 하나는 발광 소자, 제 11 트랜지스터, 제 12 트랜지스터, 및 제 3 용량 소자를 포함하고,
    상기 제 11 트랜지스터 및 상기 제 12 트랜지스터는 상기 제 3 용량 소자에 전기적으로 접속되고,
    상기 제 11 트랜지스터는 채널 형성 영역에 산화물 반도체를 포함하며,
    상기 제 12 트랜지스터는 채널 형성 영역에 실리콘을 포함하는, 표시 장치.
  4. 표시 장치로서,
    표시 영역에 제공되는 복수의 화소들;
    가요성 인쇄 기판에 실장되는 소스 드라이버;
    제 1 게이트 드라이버를 포함하는 제 1 주변 회로 영역;
    제 2 게이트 드라이버를 포함하는 제 2 주변 회로 영역; 및
    상기 소스 드라이버에 전기적으로 접속되는 제 1 디멀티플렉서를 포함하고,
    상기 복수의 화소들은 상기 제 1 게이트 드라이버와 상기 제 2 게이트 드라이버 사이에 제공되고,
    상기 제 1 게이트 드라이버 및 상기 제 2 게이트 드라이버 중 하나는 제 1 시프트 레지스터를 포함하고,
    상기 제 1 시프트 레지스터는,
    제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터 및 제 9 트랜지스터; 및
    제 1 배선, 제 2 배선, 제 3 배선, 및 제 4 배선을 포함하고,
    상기 제 1 디멀티플렉서는 채널 형성 영역에 실리콘을 포함하는 제 10 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 배선에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 2 배선 및 제 1 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 상기 다른 쪽, 상기 제 2 배선, 및 상기 제 1 용량 소자의 상기 한쪽 전극에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 게이트는 상기 제 1 용량 소자의 다른 쪽 전극 및 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트는 상기 제 9 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 9 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽 및 상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 4 배선, 상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽, 및 제 2 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트는 상기 제 2 용량 소자의 다른 쪽 전극, 상기 제 5 트랜지스터의 게이트, 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 8 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 복수의 화소들 중 하나는 발광 소자, 제 11 트랜지스터, 및 제 12 트랜지스터를 포함하고,
    상기 제 11 트랜지스터의 게이트는 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 11 트랜지스터의 소스 및 드레인 중 한쪽은 제 3 용량 소자의 한쪽 전극 및 상기 제 12 트랜지스터의 제 1 게이트에 전기적으로 접속되며,
    상기 제 12 트랜지스터의 소스 및 드레인 중 한쪽은 상기 발광 소자의 한쪽 전극에 전기적으로 접속되는, 표시 장치.
  5. 표시 장치로서,
    표시 영역에 제공되는 복수의 화소들;
    가요성 인쇄 기판에 실장되는 소스 드라이버;
    제 1 게이트 드라이버를 포함하는 제 1 주변 회로 영역;
    제 2 게이트 드라이버를 포함하는 제 2 주변 회로 영역; 및
    상기 소스 드라이버에 전기적으로 접속되는 제 1 디멀티플렉서를 포함하고,
    상기 복수의 화소들은 상기 제 1 게이트 드라이버와 상기 제 2 게이트 드라이버 사이에 제공되고,
    상기 제 1 게이트 드라이버 및 상기 제 2 게이트 드라이버 중 하나는 제 1 시프트 레지스터를 포함하고,
    상기 제 1 시프트 레지스터는,
    제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터 및 제 9 트랜지스터; 및
    제 1 배선, 제 2 배선, 제 3 배선, 제 4 배선, 및 제 5 배선을 포함하고,
    상기 제 1 디멀티플렉서는 채널 형성 영역에 실리콘을 포함하는 제 10 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 배선에 전기적으로 접속되고,
    클럭 신호는 상기 제 1 배선에 공급되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 2 배선 및 제 1 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 상기 다른 쪽, 상기 제 2 배선, 및 상기 제 1 용량 소자의 상기 한쪽 전극에 전기적으로 접속되고,
    제 1 출력 신호는 상기 제 2 배선으로부터 출력되고,
    상기 제 1 트랜지스터의 게이트는 상기 제 1 용량 소자의 다른 쪽 전극 및 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트는 상기 제 9 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 3 배선에 전기적으로 접속되고,
    제 1 전위는 상기 제 3 배선에 공급되고,
    상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 9 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽 및 상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 4 배선, 상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽, 상기 제 5 트랜지스터의 상기 소스 및 상기 드레인 중 다른쪽, 및 제 2 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    제 2 전위는 상기 제 4 배선에 공급되고,
    상기 제 1 전위는 상기 제 2 전위보다 높고,
    상기 제 2 트랜지스터의 게이트는 상기 제 2 용량 소자의 다른 쪽 전극, 상기 제 5 트랜지스터의 게이트, 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 8 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 7 트랜지스터의 게이트는 상기 제 5 배선에 전기적으로 접속되고,
    상기 제 1 게이트 드라이버, 상기 제 2 게이트 드라이버, 및 상기 복수의 화소들은 가요성 기판 위에 제공되고,
    상기 복수의 화소들 중 하나는 발광 소자, 제 11 트랜지스터, 및 제 12 트랜지스터를 포함하고,
    상기 제 11 트랜지스터의 게이트는 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 11 트랜지스터의 소스 및 드레인 중 한쪽은 제 3 용량 소자의 한쪽 전극 및 상기 제 12 트랜지스터의 제 1 게이트에 전기적으로 접속되며,
    상기 제 12 트랜지스터의 소스 및 드레인 중 한쪽은 상기 발광 소자의 한쪽 전극에 전기적으로 접속되는, 표시 장치.

  6. 표시 장치로서,
    표시 영역에 제공되는 복수의 화소들;
    소스 드라이버;
    제 1 게이트 드라이버를 포함하는 제 1 주변 회로 영역;
    제 2 게이트 드라이버를 포함하는 제 2 주변 회로 영역; 및
    상기 소스 드라이버에 전기적으로 접속되는 제 1 디멀티플렉서를 포함하고,
    상기 복수의 화소들은 상기 제 1 게이트 드라이버와 상기 제 2 게이트 드라이버 사이에 제공되고,
    상기 제 1 게이트 드라이버 및 상기 제 2 게이트 드라이버 중 하나는 제 1 시프트 레지스터를 포함하고,
    상기 제 1 시프트 레지스터는,
    제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터 및 제 9 트랜지스터; 및
    제 1 배선, 제 2 배선, 제 3 배선, 제 4 배선, 및 제 5 배선을 포함하고,
    상기 제 1 디멀티플렉서는 채널 형성 영역에 실리콘을 포함하는 제 10 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 배선에 전기적으로 접속되고,
    클럭 신호는 상기 제 1 배선에 공급되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 2 배선 및 제 1 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 상기 다른 쪽, 상기 제 2 배선, 및 상기 제 1 용량 소자의 상기 한쪽 전극에 전기적으로 접속되고,
    제 1 출력 신호는 상기 제 2 배선으로부터 출력되고,
    상기 제 1 트랜지스터의 게이트는 상기 제 1 용량 소자의 다른 쪽 전극 및 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트는 상기 제 9 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 3 배선에 전기적으로 접속되고,
    제 1 전위는 상기 제 3 배선에 공급되고,
    상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 9 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽 및 상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 4 배선, 상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽, 상기 제 5 트랜지스터의 상기 소스 및 상기 드레인 중 다른쪽, 및 제 2 용량 소자의 한쪽 전극에 전기적으로 접속되고,
    제 2 전위는 상기 제 4 배선에 공급되고,
    상기 제 1 전위는 상기 제 2 전위보다 높고,
    상기 제 2 트랜지스터의 게이트는 상기 제 2 용량 소자의 다른 쪽 전극, 상기 제 5 트랜지스터의 게이트, 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 8 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 7 트랜지스터의 게이트는 상기 제 5 배선에 전기적으로 접속되고,
    상기 제 1 게이트 드라이버, 상기 제 2 게이트 드라이버, 및 상기 복수의 화소들은 가요성 기판 위에 제공되고,
    상기 복수의 화소들 중 하나는 발광 소자, 제 11 트랜지스터, 및 제 12 트랜지스터를 포함하고,
    상기 제 11 트랜지스터의 게이트는 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 11 트랜지스터의 소스 및 드레인 중 한쪽은 제 3 용량 소자의 한쪽 전극 및 상기 제 12 트랜지스터의 제 1 게이트에 전기적으로 접속되며,
    상기 제 12 트랜지스터의 소스 및 드레인 중 한쪽은 상기 발광 소자의 한쪽 전극에 전기적으로 접속되는, 표시 장치.
  7. 표시 장치로서,
    표시 영역에 제공되는 복수의 화소들;
    소스 드라이버;
    제 1 게이트 드라이버를 포함하는 제 1 주변 회로 영역;
    제 2 게이트 드라이버를 포함하는 제 2 주변 회로 영역; 및
    상기 소스 드라이버에 전기적으로 접속되는 제 1 디멀티플렉서를 포함하고,
    상기 복수의 화소들은 상기 제 1 게이트 드라이버와 상기 제 2 게이트 드라이버 사이에 제공되고,
    상기 제 1 게이트 드라이버 및 상기 제 2 게이트 드라이버 중 하나는 제 1 시프트 레지스터를 포함하며,
    상기 제 1 시프트 레지스터는,
    제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터 및 제 9 트랜지스터; 및
    제 1 배선, 제 2 배선, 제 3 배선, 제 4 배선, 및 제 5 배선을 포함하는, 표시 장치.

KR1020240057881A 2016-11-25 2024-04-30 표시 장치 및 그 동작 방법 KR102716177B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240135599A KR20240148794A (ko) 2016-11-25 2024-10-07 표시 장치 및 그 동작 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016229326 2016-11-25
JPJP-P-2016-229326 2016-11-25
KR1020230055685A KR102663821B1 (ko) 2016-11-25 2023-04-27 표시 장치 및 그 동작 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020230055685A Division KR102663821B1 (ko) 2016-11-25 2023-04-27 표시 장치 및 그 동작 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240135599A Division KR20240148794A (ko) 2016-11-25 2024-10-07 표시 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20240060780A true KR20240060780A (ko) 2024-05-08
KR102716177B1 KR102716177B1 (ko) 2024-10-11

Family

ID=62191022

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020170154135A KR102411585B1 (ko) 2016-11-25 2017-11-17 표시 장치 및 그 동작 방법
KR1020220072801A KR102528536B1 (ko) 2016-11-25 2022-06-15 표시 장치 및 그 동작 방법
KR1020230055685A KR102663821B1 (ko) 2016-11-25 2023-04-27 표시 장치 및 그 동작 방법
KR1020240057881A KR102716177B1 (ko) 2016-11-25 2024-04-30 표시 장치 및 그 동작 방법
KR1020240135599A KR20240148794A (ko) 2016-11-25 2024-10-07 표시 장치 및 그 동작 방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020170154135A KR102411585B1 (ko) 2016-11-25 2017-11-17 표시 장치 및 그 동작 방법
KR1020220072801A KR102528536B1 (ko) 2016-11-25 2022-06-15 표시 장치 및 그 동작 방법
KR1020230055685A KR102663821B1 (ko) 2016-11-25 2023-04-27 표시 장치 및 그 동작 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240135599A KR20240148794A (ko) 2016-11-25 2024-10-07 표시 장치 및 그 동작 방법

Country Status (4)

Country Link
US (5) US11062667B2 (ko)
JP (3) JP7058111B2 (ko)
KR (5) KR102411585B1 (ko)
CN (2) CN108109592B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10146080B1 (en) * 2017-11-21 2018-12-04 Wuhan China Star Optoelectronics Technology Co., Ltd. Method for manufacturing display device
KR102553544B1 (ko) * 2018-07-20 2023-07-10 엘지디스플레이 주식회사 터치 디스플레이 장치, 터치 회로 및 구동 방법
CN109901746B (zh) * 2019-02-21 2022-05-27 北京集创北方科技股份有限公司 触控显示装置及便携计算终端
TWI706305B (zh) * 2019-04-12 2020-10-01 英屬開曼群島商敦泰電子有限公司 觸控顯示面板的驅動方法以及觸控顯示面板的驅動電路
CN114097087A (zh) * 2019-07-11 2022-02-25 株式会社半导体能源研究所 半导体装置
KR102708639B1 (ko) * 2019-07-22 2024-09-23 삼성디스플레이 주식회사 펜 감지 유닛 및 이를 포함하는 표시 장치
JP7276053B2 (ja) * 2019-09-30 2023-05-18 セイコーエプソン株式会社 静電容量タッチパネル付き表示装置
CN112785917B (zh) * 2019-11-04 2023-10-10 群创光电股份有限公司 电子装置
TWI711022B (zh) * 2019-12-03 2020-11-21 友達光電股份有限公司 多工器電路及其顯示面板
KR20210086345A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
US12001634B2 (en) 2020-04-24 2024-06-04 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and driving method thereof
JP7502912B2 (ja) * 2020-06-22 2024-06-19 シャープセミコンダクターイノベーション株式会社 近接センサおよび電子機器
KR20230046588A (ko) * 2021-09-30 2023-04-06 엘지디스플레이 주식회사 터치표시장치 및 게이트 구동 회로
CN114185213B (zh) * 2021-12-30 2023-11-24 滁州惠科光电科技有限公司 阵列基板、显示面板及显示装置
WO2024197870A1 (zh) * 2023-03-31 2024-10-03 京东方科技集团股份有限公司 栅极驱动电路阵列和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011141522A (ja) 2009-10-16 2011-07-21 Semiconductor Energy Lab Co Ltd 液晶表示装置、及び当該液晶表示装置を具備する電子機器
JP2011141524A (ja) 2009-10-21 2011-07-21 Semiconductor Energy Lab Co Ltd 表示装置、及び表示装置を有する電子機器
KR20160130708A (ko) * 2015-05-04 2016-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2816403B2 (ja) 1988-11-11 1998-10-27 株式会社 半導体エネルギー研究所 液晶表示装置の駆動方法および液晶表示装置
JPH06140631A (ja) 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
JPH06313876A (ja) 1993-04-28 1994-11-08 Canon Inc 液晶表示装置の駆動方法
JP3630489B2 (ja) 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
JP3234131B2 (ja) 1995-06-23 2001-12-04 株式会社東芝 液晶表示装置
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3496431B2 (ja) 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
TWI239997B (en) 1998-02-04 2005-09-21 Merck Patent Gmbh Liquid-crystal composition, method of adjusting the resistance of a liquid-crystal composition, liquid-crystal display and substituted phenols
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6278428B1 (en) 1999-03-24 2001-08-21 Intel Corporation Display panel
JP3466951B2 (ja) 1999-03-30 2003-11-17 株式会社東芝 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US7321353B2 (en) 2000-04-28 2008-01-22 Sharp Kabushiki Kaisha Display device method of driving same and electronic device mounting same
JP4212791B2 (ja) 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
JP2002140052A (ja) 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002207462A (ja) 2001-01-11 2002-07-26 Toshiba Corp 液晶表示素子の駆動方法
JP3730159B2 (ja) 2001-01-12 2005-12-21 シャープ株式会社 表示装置の駆動方法および表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002287681A (ja) 2001-03-27 2002-10-04 Mitsubishi Electric Corp 部分ホールド型表示制御装置及び部分ホールド型表示制御方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003108095A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP3980910B2 (ja) 2002-03-12 2007-09-26 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004205725A (ja) 2002-12-25 2004-07-22 Semiconductor Energy Lab Co Ltd 表示装置および電子機器
JP4074207B2 (ja) 2003-03-10 2008-04-09 株式会社 日立ディスプレイズ 液晶表示装置
KR100707022B1 (ko) * 2003-05-19 2007-04-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US20050219224A1 (en) 2004-03-31 2005-10-06 Frank Liebenow Electronic ink digitizer
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
WO2006099082A2 (en) 2005-03-10 2006-09-21 Qualcomm Incorporated Content adaptive multimedia processing
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR101127853B1 (ko) 2005-08-11 2012-03-22 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
US9113147B2 (en) 2005-09-27 2015-08-18 Qualcomm Incorporated Scalability techniques based on content information
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US20070075935A1 (en) 2005-09-30 2007-04-05 Ralph Mesmer Flat-panel display with hybrid imaging technology
US8654848B2 (en) 2005-10-17 2014-02-18 Qualcomm Incorporated Method and apparatus for shot detection in video streaming
US20070206117A1 (en) 2005-10-17 2007-09-06 Qualcomm Incorporated Motion and apparatus for spatio-temporal deinterlacing aided by motion compensation for field-based video
US8948260B2 (en) 2005-10-17 2015-02-03 Qualcomm Incorporated Adaptive GOP structure in video streaming
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US20070171280A1 (en) 2005-10-24 2007-07-26 Qualcomm Incorporated Inverse telecine algorithm based on state machine
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US9922600B2 (en) 2005-12-02 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US9131164B2 (en) 2006-04-04 2015-09-08 Qualcomm Incorporated Preprocessor method and apparatus
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP2020686B1 (en) 2006-05-25 2013-07-10 Fuji Electric Co., Ltd. Thin film transistor and its production method
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008158439A (ja) 2006-12-26 2008-07-10 Eastman Kodak Co アクティブマトリクス型表示パネル
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100833754B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 구동회로
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI366809B (en) 2007-03-29 2012-06-21 Chimei Innolux Corp Flat display and gate driving device
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2009003437A (ja) 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7661048B2 (en) 2007-06-29 2010-02-09 Alcatel-Lucent Usa Inc. Apparatus and method for embedded boundary scan testing
JP5490393B2 (ja) 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP2009135448A (ja) 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
JP2009128503A (ja) 2007-11-21 2009-06-11 Canon Inc 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
US20090219233A1 (en) * 2008-03-03 2009-09-03 Park Yong-Sung Organic light emitting display and method of driving the same
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP2009265334A (ja) * 2008-04-24 2009-11-12 Sharp Corp 表示装置および表示装置の駆動方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010050419A1 (en) 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
US8344996B2 (en) * 2009-07-27 2013-01-01 Seiko Epson Corporation Line addressing methods and apparatus for partial display updates
CN106200185A (zh) 2009-10-16 2016-12-07 株式会社半导体能源研究所 显示设备
CN102648490B (zh) 2009-11-30 2016-08-17 株式会社半导体能源研究所 液晶显示设备、用于驱动该液晶显示设备的方法、以及包括该液晶显示设备的电子设备
US20120133659A1 (en) 2010-11-30 2012-05-31 Ati Technologies Ulc Method and apparatus for providing static frame
US8866783B2 (en) 2011-04-08 2014-10-21 Sharp Kabushiki Kaisha Display device, method for driving same, and electronic apparatus
CN105022540B (zh) 2011-09-07 2018-11-09 辛纳普蒂克斯公司 非显示更新时间期间的电容性感测
JP2013168083A (ja) 2012-02-16 2013-08-29 Sharp Corp 検出装置、検出方法、及び電子機器
JP5758825B2 (ja) 2012-03-15 2015-08-05 株式会社ジャパンディスプレイ 表示装置、表示方法、および電子機器
JP5755592B2 (ja) 2012-03-22 2015-07-29 株式会社ジャパンディスプレイ 表示装置および電子機器
CN103077689B (zh) * 2013-01-15 2015-06-03 北京大学深圳研究生院 移位寄存器单元、栅极驱动电路、数据驱动电路及显示器
JP2014182203A (ja) * 2013-03-18 2014-09-29 Japan Display Inc 表示装置および電子機器
US9041453B2 (en) * 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
TWI666623B (zh) * 2013-07-10 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置、驅動器電路及顯示裝置
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN103680439B (zh) * 2013-11-27 2016-03-16 合肥京东方光电科技有限公司 一种栅极驱动电路和显示装置
KR102138865B1 (ko) * 2013-12-17 2020-07-29 삼성디스플레이 주식회사 표시 장치
US20150348487A1 (en) * 2014-06-02 2015-12-03 Apple Inc. Electronic Device Display With Display Driver Power-Down Circuitry
KR102211694B1 (ko) 2014-07-17 2021-02-04 삼성디스플레이 주식회사 발광소자 표시장치 및 이의 구동 방법
CN104240631B (zh) * 2014-08-18 2016-09-28 京东方科技集团股份有限公司 Goa电路及其驱动方法、显示装置
KR102235497B1 (ko) * 2014-10-20 2021-04-05 엘지디스플레이 주식회사 표시장치
US9325311B1 (en) * 2014-11-20 2016-04-26 Innolux Corporation Gate driver and display device using the same
TW201624447A (zh) * 2014-12-30 2016-07-01 中華映管股份有限公司 顯示面板
KR101658716B1 (ko) * 2014-12-31 2016-09-30 엘지디스플레이 주식회사 표시 장치
US10163385B2 (en) * 2015-04-10 2018-12-25 Apple Inc. Display driver circuitry with selectively enabled clock distribution
KR102275707B1 (ko) * 2015-05-04 2021-07-09 삼성전자주식회사 디스플레이 드라이버, 디스플레이 장치 및 디스플레이 시스템
US20160365042A1 (en) * 2015-06-15 2016-12-15 Apple Inc. Display Driver Circuitry With Gate Line and Data Line Delay Compensation
KR102343803B1 (ko) * 2015-06-16 2021-12-29 삼성디스플레이 주식회사 표시장치 및 그의 검사방법
KR102485454B1 (ko) * 2015-11-25 2023-01-05 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
WO2017115208A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
KR102430433B1 (ko) * 2016-01-04 2022-08-09 삼성디스플레이 주식회사 표시장치
CN105632560B (zh) * 2016-01-04 2019-08-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US10685614B2 (en) 2016-03-17 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011141522A (ja) 2009-10-16 2011-07-21 Semiconductor Energy Lab Co Ltd 液晶表示装置、及び当該液晶表示装置を具備する電子機器
JP2011141524A (ja) 2009-10-21 2011-07-21 Semiconductor Energy Lab Co Ltd 表示装置、及び表示装置を有する電子機器
KR20160130708A (ko) * 2015-05-04 2016-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기

Also Published As

Publication number Publication date
US11715438B2 (en) 2023-08-01
JP7058111B2 (ja) 2022-04-21
KR102663821B1 (ko) 2024-05-03
US20240321231A1 (en) 2024-09-26
CN114115609A (zh) 2022-03-01
JP2018092161A (ja) 2018-06-14
KR20240148794A (ko) 2024-10-11
US20220319462A1 (en) 2022-10-06
KR20180059358A (ko) 2018-06-04
KR20230058605A (ko) 2023-05-03
KR102411585B1 (ko) 2022-06-20
CN114115609B (zh) 2024-09-03
CN108109592A (zh) 2018-06-01
US20230298537A1 (en) 2023-09-21
KR102528536B1 (ko) 2023-05-02
US20180151144A1 (en) 2018-05-31
KR20220084005A (ko) 2022-06-21
CN108109592B (zh) 2022-01-25
US11361726B2 (en) 2022-06-14
US20210193071A1 (en) 2021-06-24
US11062667B2 (en) 2021-07-13
JP2024045356A (ja) 2024-04-02
JP2022082810A (ja) 2022-06-02
KR102716177B1 (ko) 2024-10-11
JP7430213B2 (ja) 2024-02-09
US12008975B2 (en) 2024-06-11

Similar Documents

Publication Publication Date Title
KR102663821B1 (ko) 표시 장치 및 그 동작 방법
US20210373372A1 (en) Touch panel
US11256361B2 (en) Display device and operating method thereof
TWI777984B (zh) 觸控感測器、顯示裝置、顯示模組以及電子裝置
TW201801513A (zh) 顯示裝置及其動作方法，以及電子機器
JP2018049267A (ja) 表示システム、電子機器および表示方法
JP2018022145A (ja) 半導体装置、表示システム及び電子機器

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant