JP2018022145A - 半導体装置、表示システム及び電子機器 - Google Patents

Abstract

【課題】新規な半導体装置、消費電力が低い半導体装置、高速な動作が可能な半導体装置、又は面積の縮小が可能な半導体装置の提供。
【解決手段】第１の画素群と、第２の画素群と、を有し、第１の画素群は、複数の第１の画素を有し、第２の画素群は、複数の第２の画素を有し、第１の画素群は、複数の第１の画素を用いて映像を表示する機能を有し、第２の画素群は、複数の第２の画素を用いて映像を表示する機能と、複数の第２の画素を用いてデータを記憶する機能を有し、データの記憶は、第２の画素群に映像が表示されていない期間に行われ、データは、第２の画素群に映像を表示するための映像信号以外のデータである半導体装置。
【選択図】図１

Description

本発明の一態様は、半導体装置、表示システム及び電子機器に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。

液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイは、映像の表示に広く用いられている。これらの表示装置に用いられているトランジスタとしては主にシリコン半導体などが用いられているが、近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。例えば特許文献１、２には、半導体層に、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを、表示装置の画素に用いる技術が開示されている。

特開２００７−９６０５５号公報 特開２００７−１２３８６１号公報

本発明の一態様は、新規な半導体装置の提供を課題とする。又は、本発明の一態様は、消費電力が低い半導体装置の提供を課題とする。又は、本発明の一態様は、高速な動作が可能な半導体装置の提供を課題とする。又は、本発明の一態様は、面積の縮小が可能な半導体装置の提供を課題とする。

なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様に係る半導体装置は、第１の画素群と、第２の画素群と、を有し、第１の画素群は、複数の第１の画素を有し、第２の画素群は、複数の第２の画素を有し、第１の画素群は、複数の第１の画素を用いて映像を表示する機能を有し、第２の画素群は、複数の第２の画素を用いて映像を表示する機能と、複数の第２の画素を用いてデータを記憶する機能を有し、データの記憶は、第２の画素群に映像が表示されていない期間に行われ、データは、第２の画素群に映像を表示するための映像信号以外のデータである半導体装置である。

また、本発明の一態様に係る半導体装置において、第２の画素は、トランジスタと、容量素子と、を有し、トランジスタは、容量素子と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有していてもよい。

また、本発明の一態様に係る半導体装置において、第２の画素は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量素子と、を有し、第１のトランジスタのゲート及び第３のトランジスタのゲートは、第１の配線と電気的に接続され、第１のトランジスタのソース又はドレインの一方は、第２のトランジスタのゲート、及び容量素子の一方の電極と電気的に接続され、第２のトランジスタのソース又はドレインの一方は、第３のトランジスタのソース又はドレインの一方、及び容量素子の他方の電極と電気的に接続され、第３のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、第１の配線は、選択信号を伝える機能を有し、第２の配線は、第２の画素に記憶されたデータに対応する電流を伝える機能を有し、第１のトランジスタは、チャネル形成領域に金属酸化物を有していてもよい。

また、本発明の一態様に係る半導体装置において、データは、第１の画素群に供給される映像信号であってもよい。

また、本発明の一態様に係る半導体装置において、第１の画素は、反射型の液晶素子を有し、第２の画素は、発光素子を有していてもよい。

また、本発明の一態様にかかる表示システムは、上記の半導体装置を用いた表示部と、制御部と、を有し、制御部は、第１の駆動回路と、第２の駆動回路と、コントローラと、を有し、第１の駆動回路は、第１の画素群に映像を表示するための映像信号を供給する機能を有し、第２の駆動回路は、第２の画素群に映像を表示するための映像信号を供給する機能と、第２の画素群にデータを書き込む機能と、第２の画素群に記憶されたデータを読み出す機能と、を有し、コントローラは、第２の駆動回路によって読み出されたデータを、第１の駆動回路に供給する機能を有する表示システムである。

また、本発明の一態様に係る表示システムは、電源部を有し、電源部は、第２の画素に複数の電位を供給する機能を有し、第２の画素に供給される電位は、コントローラから入力される信号によって制御されるものであってもよい。

また、本発明の一態様にかかる電子機器は、上記の表示システムを有し、外部から入力される画像データに基づいて映像信号を生成し、映像信号を用いて表示部に映像を表示する機能を有する電子機器である。

本発明の一態様により、新規な半導体装置を提供することができる。又は、本発明の一態様により、消費電力が低い半導体装置を提供することができる。又は、本発明の一態様により、高速な動作が可能な半導体装置を提供することができる。又は、本発明の一態様により、面積の縮小が可能な半導体装置を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。

表示システムの構成例を示す図。 表示システムの構成例を示す図。 画素の構成例を示す図。 タイミングチャート。 画素の動作例を示す図。 表示システムの動作例を示す図。 電源部及び駆動回路の構成例を示す図。 駆動回路の構成例を示す図。 画素の構成例を示す図。 画素の構成例を示す図。 画素の構成例を示す図。 表示システムの構成例を示す図。 表示装置の構成例を説明する図。 画素の構成例を説明する図。 画素の構成例を説明する図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 トランジスタの構成例を示す図。 トランジスタの構成例を示す図。 表示モジュールの構成例を示す図。 電子機器の構成例を示す図。

以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、本発明の一態様には、半導体装置、記憶装置、表示装置、撮像装置、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグなど、あらゆる装置がその範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）などが、その範疇に含まれる。

また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。以下、チャネル形成領域に金属酸化物を含むトランジスタを、ＯＳトランジスタとも表記する。

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。

ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。

なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。

また、異なる図面間で同じ符号が付されている構成要素は、特に説明がない限り、同じものを表す。

また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置、制御部、及び表示システムについて説明する。

＜表示システムの構成例＞
図１（Ａ）に、半導体装置１１、制御部１２、電源部１３を有する表示システム１０の構成例を示す。表示システム１０は、所定の映像を表示するための信号（以下、映像信号ともいう）を生成し、当該映像信号に基づいて映像を表示する機能を有するシステムである。

半導体装置１１は、制御部１２から入力された映像信号に従って、映像を表示する機能を有する。よって、半導体装置１１は表示システム１０の表示部として用いることができる。半導体装置１１は、複数の画素群３０を有する画素部２０、複数の駆動回路４０を有する。以下では一例として、半導体装置１１が２つの画素群３０（３０ａ、３０ｂ）、２つの駆動回路４０（４０ａ、４０ｂ）を有する構成について説明するが、これらの回路の数は３以上であってもよい。

画素部２０は、映像を表示する機能を有する。ここで、画素群３０ａは複数の画素３１ａによって構成され、画素群３０ｂは複数の画素３１ｂによって構成されている。画素３１ａ、３１ｂはそれぞれ表示素子を有し、所定の階調を表示する機能を有する。画素３１ａと画素３１ｂが有する表示素子は、同じ種類のものであってもよいし、異なる種類のものであってもよい。複数の画素３１ａ又は複数の画素３１ｂが所定の階調を表示することにより、画素部２０に所定の映像が表示される。

表示素子の例としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。

また、発光素子の例としては、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザなどの、自発光性の発光素子が挙げられる。

映像の表示には、画素群３０ａと画素群３０ｂの両方を用いてもよいし、一方のみを用いてもよい。両方を用いる場合、画素群３０ａと画素群３０ｂを用いて１つの映像を表示してもよいし、画素群３０ａと画素群３０ｂにそれぞれ異なる映像を表示してもよい。

映像の表示に画素群３０ａと画素群３０ｂの一方のみを用いる場合は、自動又は手動で、映像を表示する画素群３０を切り替えることができる。ここで、画素３１ａと画素３１ｂに異なる表示素子を設けることにより、画素群３０ａと画素群３０ｂに表示される映像の特性や品質などを異ならせることができる。この場合、表示を行う画素群３０を、周囲の環境や表示内容などに合わせて選択することができる。例えば、画素３１ａには反射型の液晶素子を設け、画素３１ｂには発光素子を設けることができる。このような構成の詳細は、実施の形態２で説明する。

駆動回路４０は、画素３１を選択するための信号（以下、選択信号ともいう）を画素群３０に供給する機能を有する。具体的には、駆動回路４０ａは所定の画素３１ａに選択信号を供給する機能を有し、駆動回路４０ｂは所定の画素３１ｂに選択信号を供給する機能を有する。駆動回路４０によって選択された画素３１において、映像信号の書き込みが行われる。

制御部１２は、映像信号を生成する機能と、画素部２０に表示される映像を制御する機能を有する。具体的には、外部から入力される、半導体装置１１に表示する画像に対応するデータ（以下、画像データともいう）に各種の処理を施して映像信号を生成し、当該映像信号を画素群３０ａ、３０ｂに出力する機能を有する。画素群３０ａ、３０ｂに入力された映像信号は、駆動回路４０ａ、４０ｂによって選択された画素３１ａ、３１ｂに書き込まれる。

電源部１３は、半導体装置１１に電源を供給する機能を有する。具体的には、電源部１３は、制御部１２から入力される制御信号に基づいて、画素３１で用いられる電位などを供給する機能を有する。

ここで、本発明の一態様においては、画素部２０の一部が記憶回路としての機能を有する。具体的には、画素部２０に含まれる画素群３０の少なくとも１つ（ここでは画素群３０ｂとする）が、映像を表示する機能に加え、所定のデータを記憶する機能を有する。この場合、画素群３０ｂは、画素３１ｂをメモリセルとして用いる記憶回路として機能する。また、制御部１２は、データの読み書きを制御する駆動回路として機能する。画素群３０ｂが映像を表示する場合、データを記憶する場合のそれぞれの動作について、図１（Ｂ）を用いて説明する。

図１（Ｂ−１）に、画素群３０ａ、３０ｂが共に映像を表示する場合の動作を示す。制御部１２から画素群３０ａには映像信号ＳＤａが入力され、画素群３０ｂには映像信号ＳＤｂが入力される。そして、画素３１ａ、３１ｂはそれぞれ、映像信号ＳＤａ、ＳＤｂに基づいて所定の階調を表示する。これにより、画素群３０ａ、３０ｂに映像が表示される。

一方、画素群３０ａのみに映像が表示され、画素群３０ｂには映像が表示されない期間においては、画素群３０ｂを記憶回路として用いることができる。具体的には、図１（Ｂ−２）に示すように、制御部１２から入力されたデータＤｐｉｘを画素群３０ｂに書き込み、又は、画素群３０ｂに記憶されたデータＤｐｉｘを制御部１２に読み出すことができる。画素群３０ｂが記憶回路として用いられる場合、画素３１ｂはメモリセルとして機能し、制御部１２は画素群３０ｂへのデータの書き込み、及び画素群３０ｂからのデータの読み出しを制御する駆動回路として機能する。

このように、画素群３０ｂが映像を表示しない期間中は、画素群３０ｂを記憶回路として用い、制御部１２によってデータＤｐｉｘの読み書きを行うことができる。これにより、別途記憶装置を設けることなく、半導体装置１１にデータを記憶する機能を搭載することができる。

画素群３０ｂに記憶されるデータＤｐｉｘの内容は特に限られない。例えば、後に画素群３０ｂに表示される映像に対応する映像信号であってもよいし、画素群３０ａに供給される映像信号、半導体装置１１の駆動に用いられるデータなど、画素群３０ｂに映像を表示するための映像信号以外のデータであってもよい。データＤｐｉｘとして画素群３０ａに供給される映像信号ＳＤａを記憶する場合は、画素群３０ｂに記憶された映像信号ＳＤａを制御部１２によって読み出して、制御部１２から画素群３０ａに出力することができる。よって、画素群３０ｂをフレームメモリとして機能させることができる。これにより、フレームメモリ用に独立した記憶装置を設ける必要がなくなる。又は、記憶装置を新たに設けることなくフレームメモリを増設することができる。従って、表示システム１０の面積を縮小することができる。

また、画素３１ｂにはＯＳトランジスタを用いることが好ましい。金属酸化物は、シリコンなどの半導体よりもエネルギーギャップが大きく、少数キャリア密度を低くすることができるため、金属酸化物を用いたＯＳトランジスタのオフ電流は極めて小さい。そのため、画素３１ｂにＯＳトランジスタを用いた場合、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタともいう）などを用いる場合と比較して、画素群３０ｂに保持されたデータを長期間にわたって保持することができる。これにより、所定の周期でデータの書き直しを行う動作（リフレッシュ動作）が不要となるか、又は、リフレッシュ動作の頻度を極めて少なくすることができる。従って、半導体装置１１における消費電力を低減することができる。なお、ＯＳトランジスタを用いた画素３１の詳細については後述する。

以上のように、画素群３０ｂは映像を表示する機能とデータを記憶する機能を備えることができる。なお、ここでは画素群３０ｂを記憶回路として用いる場合について説明したが、画素群３０ａを記憶回路として用いることもできる。

次に、半導体装置１１、制御部１２の具体的な構成例について説明する。図２に、表示システム１０の具体例を示す。

画素部２０は、画素３１ａ及び画素３１ｂを有する。ここでは、画素３１ａと画素３１ｂは行方向（紙面上下方向）に交互に設けられており、画素３１ａと画素３１ｂによって画素ユニット２１が構成されている。このように、画素３１ａと画素３１ｂは画素部２０の同一領域内に混在させることができる。なお、画素３１ａと画素３１ｂはそれぞれ、複数の副画素を有していてもよい。

画素３１ａには、駆動回路４０ａから配線ＧＬａを介して選択信号が供給され、画素３１ｂには、駆動回路４０ｂから配線ＧＬｂを介して選択信号が供給される。配線ＧＬａは、駆動回路４０ａから出力された選択信号を伝える機能を有し、配線ＧＬｂは、駆動回路４０ｂから出力された選択信号を伝える機能を有する。

制御部１２は、複数の駆動回路５０（５０ａ、５０ｂ）、コントローラ６０を有する。駆動回路５０ａは、配線ＳＬａを介して画素３１ａに映像信号を供給する機能を有し、駆動回路５０ｂは、配線ＳＬｂを介して画素３１ｂに映像信号を供給する機能を有する。選択信号が供給された画素３１に映像信号が供給されることにより、映像の表示が行われる。なお、駆動回路５０ａ、５０ｂは半導体装置１１に設けることもできる。

また、画素３１がメモリセルとして機能する場合、駆動回路５０は、データＤｐｉｘを画素３１に書き込む機能と、画素３１に記憶されたデータＤｐｉｘを読み出す機能を有する。

コントローラ６０は、制御部１２に含まれる各種回路（駆動回路５０ａ、５０ｂなど）の動作を制御する機能を有する。コントローラ６０による制御に従って、駆動回路５０ａ、５０ｂは映像信号ＳＤの供給やデータＤｐｉｘの読み書きを行う。

また、コントローラ６０は、電源部１３に制御信号を供給する機能を有する。コントローラ６０から入力される制御信号に基づき、電源部１３は画素部２０に供給する電力を制御する。電源部１３は、例えばＤＣＤＣコンバータなどによって構成することができる。

画素群３０ａ、３０ｂの両方が映像の表示に用いられる場合は、駆動回路５０ａから配線ＳＬａを介して画素３１ａに映像信号ＳＤａが供給され、駆動回路５０ｂから配線ＳＬｂを介して画素３１ｂに映像信号ＳＤｂが供給される。一方、画素群３０ｂが記憶回路として用いられる場合は、駆動回路５０ｂから配線ＳＬｂを介して画素３１ｂにデータＤｐｉｘが供給され、記憶される。また、画素３１ｂに記憶されたデータＤｐｉｘは、配線ＳＬｂ又はその他の配線を介して、駆動回路５０ｂに読み出される。

なお、画素群３０ｂをフレームメモリとして用いる場合は、画素３１ｂに映像信号ＳＤａが記憶される。そして、画素３１ｂに記憶された映像信号ＳＤａは、駆動回路５０ｂによって読み出され、コントローラ６０（又はコントローラ６０と接続された記憶回路など）に送信される。そして、コントローラ６０から駆動回路５０ａ、配線ＳＬａを介して画素３１ａに、映像信号ＳＤａが供給される。

なお、上記では、画素群３０ａを映像の表示に用い、画素群３０ｂを記憶回路として用いる場合について説明したが、画素群３０ｂを映像の表示に用いる期間においては、画素群３０ａを記憶回路として用いることができる。

＜画素の構成例＞
次に、画素３１の構成例について説明する。以下に説明する画素３１の構成例はそれぞれ、画素３１ａ、３１ｂのいずれにも用いることができる。

［構成例１］
図３（Ａ）に、発光素子を用いた画素の構成例を示す。図３（Ａ）に示す画素３１は、トランジスタＴｒ１１乃至Ｔｒ１３、発光素子１１０、容量素子Ｃ１を有する。なお、ここでは、トランジスタＴｒ１１乃至Ｔｒ１３をｎチャネル型としているが、Ｔｒ１１乃至Ｔｒ１３はそれぞれｐチャネル型であってもよい。

トランジスタＴｒ１１のゲートは配線ＧＬと接続され、ソース又はドレインの一方はトランジスタＴｒ１２のゲート、及び容量素子Ｃ１の一方の電極と接続され、ソース又はドレインの他方は配線ＳＬと接続されている。トランジスタＴｒ１２のソース又はドレインの一方は容量素子Ｃ１の他方の電極、発光素子１１０の一方の電極、及びトランジスタＴｒ１３のソース又はドレインの一方と接続され、ソース又はドレインの他方は電位Ｖａが供給される配線ＡＬと接続されている。発光素子１１０の他方の電極は、電位Ｖｃが供給される配線ＣＬと接続されている。トランジスタＴｒ１３のゲートは配線ＧＬと接続され、ソース又はドレインの他方は配線ＭＬと接続されている。トランジスタＴｒ１１のソース又はドレインの一方、トランジスタＴｒ１２のゲート、及び容量素子Ｃ１の一方の電極と接続されたノードを、ノードＮ１とする。また、トランジスタＴｒ１２のソース又はドレインの一方、トランジスタＴｒ１３のソース又はドレインの一方、及び容量素子Ｃ１の他方の電極と接続されたノードを、ノードＮ２とする。

ここでは、配線ＡＬに供給される電位Ｖａを高電源電位とし、配線ＣＬに供給される電位Ｖｃを低電源電位とした場合について説明する。また、容量素子Ｃ１は、ノードＮ２の電位を保持するための保持容量としての機能を有する。

トランジスタＴｒ１１は、配線ＳＬの電位のノードＮ１への供給を制御する機能を有する。また、トランジスタＴｒ１３は、配線ＭＬの電位のノードＮ２への供給を制御する機能を有する。具体的には、配線ＧＬの電位を制御してトランジスタＴｒ１１、Ｔｒ１３をオン状態とすることにより、配線ＳＬの電位がノードＮ１に、配線ＭＬの電位がノードＮ２にそれぞれ供給され、画素３１の書き込みが行われる。ここで、配線ＳＬの電位は映像信号ＳＤに対応する電位である。その後、配線ＧＬの電位を制御してトランジスタＴｒ１１、Ｔｒ１３をオフ状態とすることにより、ノードＮ１、Ｎ２の電位が保持される。

そして、ノードＮ１、Ｎ２の間の電位に応じてトランジスタＴｒ１２のソース−ドレインの間に流れる電流量が制御され、発光素子１１０が当該電流量に応じた輝度で発光する。これにより、画素３１の階調を制御することができる。

上記の動作を配線ＧＬごとに順次行うことにより、画素群３０において１フレーム分の映像を表示することができる。

なお、配線ＧＬの選択には、プログレッシブ方式を用いてもよいし、インターレース方式を用いてもよい。また、駆動回路５０から配線ＳＬへの映像信号の供給は、配線ＳＬに順次映像信号を供給する点順次駆動を用いて行ってもよいし、全ての配線ＳＬに一斉に映像信号を供給する線順次駆動を用いて行ってもよい。また、複数の配線ＳＬごとに順に、映像信号を供給してもよい。

そして、次のフレーム期間において、上記と同様の動作により、映像の表示が行われる。これにより、画素群３０に表示される映像が書き換えられる。なお、映像の書き換えの頻度は、画素群３０の観察者が書き換えによる映像の変化を識別することが難しい頻度で行う。画素群３０に動画を表示する場合は、映像の書き換えの頻度を、例えば、１秒間に６０回以上とすることが好ましい。これにより、なめらかな動画を表示することができる。

一方、画素群３０に静止画を表示する場合や、一定期間映像が変化しない、又は変化が一定以下である動画を表示する場合などは、書き換えを行わず、直前のフレームの映像を維持することが好ましい。これにより、映像の書き換えに伴う消費電力を削減することができる。

映像の書き換えの頻度を減らす場合、ノードＮ１、Ｎ２の電位が長時間保持されることが好ましい。そのため、トランジスタＴｒ１１、Ｔｒ１３にはＯＳトランジスタを用いることが好ましい。これにより、ノードＮ１、Ｎ２の電位を極めて長期間にわたって保持することができ、映像の書き換えの頻度を減らしても、表示状態を維持することができる。映像の書き換えの頻度は、例えば、１日に１回以上且つ１秒間に０．１回未満、好ましくは１時間に１回以上且つ１秒間に１回未満、より好ましくは３０秒間に１回以上且つ１秒間に１回未満とすることができる。

なお、表示状態を維持するとは、映像の変化が一定の範囲より大きくならないように保持することをいう。上記一定の範囲は適宜設定することができ、例えば使用者が映像を閲覧する場合に、同じ映像であると認識できる範囲に設定することが好ましい。

また、映像の書き換えの頻度を減らすことにより、映像を表示する際のちらつき（フリッカーともいう）を低減することができる。これにより、画素群３０の観察者の目の疲労を低減することができる。

また、映像の書き換えを行わない期間においては、駆動回路４０及び駆動回路５０に供給される電源電位や信号を停止することができる。これにより、駆動回路４０及び駆動回路５０における消費電力を低減することができる。

なお、トランジスタＴｒ１１、Ｔｒ１３には、ＯＳトランジスタ以外のトランジスタを用いてもよい。例えば、金属酸化物以外の単結晶半導体を有する基板の一部にチャネル形成領域が形成されるトランジスタを用いてもよい。このような基板としては、単結晶シリコン基板や単結晶ゲルマニウム基板などが挙げられる。また、トランジスタＴｒ１１、Ｔｒ１３として、金属酸化物以外の材料を含む膜にチャネル形成領域が形成されるトランジスタを用いることもできる。金属酸化物以外の材料としては、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体などがあげられる。これらの材料は、単結晶半導体であってもよいし、非晶質半導体、微結晶半導体、多結晶半導体などの非単結晶半導体であってもよい。

また、トランジスタＴｒ１２、及び以下で説明するトランジスタのチャネル形成領域に用いることができる材料の例は、トランジスタＴｒ１１、Ｔｒ１３と同様である。

［構成例２］
図３（Ｂ）に、液晶素子を用いた画素の構成例を示す。図３（Ｂ）に示す画素３１は、トランジスタＴｒ２１、液晶素子１２０、容量素子Ｃ２を有する。なお、ここでは、トランジスタＴｒ２１をｎチャネル型としているが、ｐチャネル型であってもよい。

トランジスタＴｒ２１のゲートは配線ＧＬと接続され、ソース又はドレインの一方は液晶素子１２０の一方の電極、及び容量素子Ｃ２の一方の電極と接続され、ソース又はドレインの他方は配線ＳＬと接続されている。液晶素子１２０の他方の電極、及び容量素子Ｃ２の他方の電極は、それぞれ所定の電位が供給される配線と接続されている。トランジスタＴｒ２１のソース又はドレインの一方、液晶素子１２０の一方の電極、及び容量素子Ｃ２の一方の電極と接続されたノードを、ノードＮ３とする。

液晶素子１２０の他方の電極の電位は、複数の画素３１で共通の電位（コモン電位）としてもよいし、容量素子Ｃ２の他方の電極と同電位としてもよい。また、液晶素子１２０の他方の電極の電位は、画素３１ごとに異なっていてもよい。また、容量素子Ｃ２は、ノードＮ３の電位を保持するための保持容量としての機能を有する。

トランジスタＴｒ２１は、配線ＳＬの電位のノードＮ３への供給を制御する機能を有する。具体的には、配線ＧＬの電位を制御してトランジスタＴｒ２１をオン状態とすることにより、配線ＳＬ電位がノードＮ３に供給され、画素３１の書き込みが行われる。その後、配線ＧＬの電位を制御してトランジスタＴｒ２１をオフ状態とすることにより、ノードＮ３の電位が保持される。

液晶素子１２０は、一対の電極と、一対の電極間の電圧が印加される液晶材料を含んだ液晶層と、を有する。液晶素子１２０に含まれる液晶分子の配向は、一対の電極間に印加される電圧の値に応じて変化し、これにより液晶層の透過率が変化する。そのため、配線ＳＬからノードＮ３に供給する電位を制御することにより、画素３１の階調を制御することができる。

トランジスタＴｒ２１には、ＯＳトランジスタを用いることが好ましい。これにより、ノードＮ３の電位を極めて長期間にわたって保持することができる。なお、上記以外の動作については、図３（Ａ）の説明を援用することができる。

なお、図１、２に示す画素部２０は、液晶素子と発光素子の両方を有していてもよい。具体的には、画素３１ａと画素３１ｂの一方を図３（Ａ）に示す画素３１によって構成し、他方を図３（Ｂ）に示す画素３１によって構成してもよい。これにより、液晶素子及び発光素子を用いて映像の表示を行うことができる。このような構成の詳細については、実施の形態２で説明する。

また、ここでは画素３１を用いて映像を表示する場合の動作について説明したが、画素３１をメモリセルとして用いる際は、上記と同様の動作により、画素３１にデータを書き込むことができる。この場合、配線ＳＬには画素３１に書き込むデータに対応する電位（以下、書き込み電位ともいう）が供給される。

＜画素の動作例＞
次に、画素３１をメモリセルとして用いる際の動作について説明する。ここでは一例として、図３（Ａ）に示す画素３１をメモリセルとして用い、データの書き込み及び読み出し行う際の動作例について説明する。

図４は、画素３１の動作例を示すタイミングチャートである。ここで、期間Ｔ１２、Ｔ１３、Ｔ１４はそれぞれ、データの書き込み期間、保持期間、読み出し期間に対応する。また、図５（Ａ）、（Ｂ）、（Ｃ）にそれぞれ、期間Ｔ１２、Ｔ１３、Ｔ１４における画素３１の動作を示す。

まず、期間Ｔ１１において、配線ＳＬの電位をＶｄａｔａ、配線ＭＬの電位をＶ０とする。なお、Ｖｄａｔａは書き込み電位である。また、配線ＣＬの電位をＶｃからＶｃ＿Ｍに上昇させ、配線ＡＬと配線ＣＬの間の電圧（Ｖａ−Ｖｃ＿Ｍ）が発光素子１１０の閾値Ｖｔｈ_１１０よりも低くなるようにする。これにより、画素３１をメモリセルとして用いる期間において、発光素子１１０を非発光の状態に維持することができる。

次に、期間Ｔ１２において、配線ＧＬの電位をローレベル（ＶＧＬ＿Ｌ）からハイレベル（ＶＧＬ＿Ｈ）にする。これにより、トランジスタＴｒ１１、Ｔｒ１３がオン状態となり、配線ＳＬの電位ＶｄａｔａがノードＮ１に、配線ＭＬの電位Ｖ０がノードＮ２に、それぞれ供給される（図５（Ａ））。これにより、画素３１へのデータの書き込みが行われる。

次に、期間Ｔ１３において、配線ＧＬの電位をＶＧＬ＿Ｒ（ＶＧＬ＿Ｌ＜ＶＧＬ＿Ｒ＜ＶＧＬ＿Ｈ）とし、配線ＳＬの電位をローレベルとする。ここで、ＶＧＬ＿Ｒは配線ＳＬの電位よりも低い電位であるとする。これにより、トランジスタＴｒ１１はオフ状態となり、ノードＮ１はフローティング状態となる。よって、ノードＮ１に書き込み電位が保持される。また、ここではＶＧＬ＿Ｒを配線ＭＬの電位Ｖ０よりも低く設定しているため、トランジスタＴｒ１３もオフ状態となる。

ここで、トランジスタＴｒ１２のゲート−ソース間の電圧（Ｖｄａｔａ−Ｖ０）は、トランジスタＴｒ１２の閾値電圧Ｖｔｈ_Ｔｒ１２よりも大きく、トランジスタＴｒ１２はオン状態となっている。そのため、配線ＡＬからトランジスタＴｒ１２を介してノードＮ２に電流が流れ、ノードＮ２の電位は上昇する（図５（Ｂ））。また、容量素子Ｃ１のブートストラップにより、ノードＮ１の電位も上昇する。そして、ノードＮ２の電位が配線ＡＬの電位（Ｖａ）に達すると、ノードＮ１、Ｎ２の電位の上昇は止まる。

次に、期間Ｔ１４において、配線ＭＬの電位をＶ０＿Ｒとする。ここでＶ０＿Ｒは、Ｖ０＿Ｒ＜ＶＧＬ＿Ｒ−Ｖｔｈ_Ｔｒ１３（Ｖｔｈ_Ｔｒ１３はトランジスタＴｒ１３の閾値電圧）を満たす電位である。これにより、トランジスタＴｒ１３がオン状態となり、配線ＡＬからトランジスタＴｒ１２、Ｔｒ１３を介して配線ＭＬに電流が流れる（図５（Ｃ））。

ここで、トランジスタＴｒ１３のオン電流がトランジスタＴｒ１２のオン電流よりも大きいとすると、ノードＮ２の電位は下降する。また、トランジスタＴｒ１１はオフ状態であり、ノードＮ１はフローティング状態に維持されているため、ノードＮ２の電位が下降しても、トランジスタＴｒ１２のゲート−ソース間の電圧は維持される。そして、ノードＮ２の電位が配線ＭＬの電位（Ｖ０＿Ｒ）に達すると、ノードＮ１、Ｎ２の電位の下降は止まる。

このとき、配線ＭＬには、トランジスタＴｒ１２のゲート−ソース間の電圧に応じた電流が流れる。すなわち、期間Ｔ１１においてノードＮ１に供給した書き込み電位Ｖｄａｔａに対応する電流が、配線ＭＬに流れる。よって、配線ＭＬを流れる電流の値から、画素３１に記憶されたデータを読み出すことができる。

次に、期間Ｔ１５において、配線ＭＬの電位を配線ＧＬの電位（ＶＧＬ＿Ｒ）よりも高い電位（Ｖ０）とする。これにより、トランジスタＴｒ１３がオフ状態となり、画素３１は保持状態となる。

以上のような動作により、画素３１においてデータの読み書きを行うことができる。なお、ここでは配線ＭＬが画素３１に記憶されたデータに対応する電流を伝える機能を有する場合について説明したが、上記の動作を適宜変更し、画素３１に記憶されたデータを配線ＭＬの電位から読み取ることもできる。また、画素３１をトランジスタＴｒ１１と容量素子Ｃ１によって構成されるＤＲＡＭとして用い、画素３１に記憶されたデータを配線ＳＬの電位から読み取ることもできる。

＜表示システムの動作例＞
次に、上記のように画素３１をメモリセルとして用いた場合の、表示システム１０の動作について説明する。図６に、表示システム１０の動作例を示す。

図６（Ａ）は、表示システム１０の動作の概要を示す図である。また、図６（Ｂ）は表示システム１０の動作例のシーケンスであり、特に、駆動回路５０ｂ、コントローラ６０、駆動回路５０ａ、駆動回路４０ａの動作を示している。ここでは一例として、画素群３０ｂをフレームメモリとして用い、画素群３０ｂに記憶されている映像信号が画素群３０ａに供給される場合について説明する。

なお、図６において、ＧＬａ_ｉ、ＧＬａ_ｉ＋１はそれぞれ、ｉ本目、ｉ＋１本目の配線ＧＬａを表し（ｉは自然数）、ＧＬｂ_ｊ、ＧＬｂ_ｊ＋１はそれぞれ、ｊ本目、ｊ＋１本目の配線ＧＬｂを表している（ｊは自然数）。また、データＤ_ｊは、配線ＧＬｂ_ｊと接続された画素３１ｂから読み出された映像信号に対応し、データＤ_ｊ＋１は、配線ＧＬｂ_ｊ＋１と接続された画素３１ｂから読み出された映像信号に対応する。

まず、駆動回路４０ｂによって配線ＧＬｂ_ｊが選択され、駆動回路５０ｂによって画素群３０ｂからデータＤ_ｊが読み出される。そして、駆動回路５０ｂはデータＤ_ｊをコントローラ６０（又はコントローラ６０と接続された記憶回路など）に送信する。

コントローラ６０は、駆動回路５０ｂから受信したデータＤ_ｊを駆動回路５０ａに送信する。このとき、コントローラ６０は必要に応じて、データＤ_ｊに対して所定の処理を施してもよい。そして駆動回路５０ａは、コントローラ６０から受信したデータＤ_ｊに対してデジタル−アナログ変換（ＤＡ変換）を施す。

その後、駆動回路４０ａによって配線ＧＬａ_ｉが選択され、駆動回路５０ａから配線ＧＬａ_ｉと接続された画素３１ａに、データＤ_ｊが供給される。そして、データＤ_ｊに対応する階調が画素３１ａに表示される。

また、配線ＧＬａ_ｉの選択期間中に、駆動回路４０ｂによって配線ＧＬｂ_ｊ＋１が選択され、駆動回路５０ｂによってデータＤ_ｊ＋１が読み出される。そして、上記と同様の動作により、駆動回路５０ａはデータＤ_ｊ＋１を受信し、データＤ_ｊ＋１に対してＤＡ変換を施す。そして、配線ＧＬａ_ｉの選択期間が終了した後、続けて駆動回路４０ａによって配線ＧＬａ_ｉ＋１が選択され、駆動回路５０ａから配線ＧＬａ_ｉ＋１と接続された画素３１ａにデータＤ_ｊ＋１が供給される。このように、特定の行の配線ＧＬａが選択されている期間中に、画素群３０ｂから次の映像信号を読み出してＤＡ変換を行うことにより、画素群３０ａへの映像信号の供給を連続して行うことができる。これにより、表示システム１０の動作速度を向上させることができる。

なお、図２に示すように、画素部２０が１つの画素３１ａと１つの画素３１ｂを有する画素ユニット２１によって構成されている場合、画素部２０に含まれる画素３１ａと画素３１ｂの数は等しい。そのため、画素群３０ｂには、画素群３０ａに含まれる画素３１ａの数と同数の映像信号を記憶することができる。この場合、画素群３０ｂには、画素群３０ａに表示される映像の１フレーム分に相当する映像信号を記憶することができ、画素群３０ｂのフレームメモリとしての利用に好適である。ただし、画素３１ａと画素３１ｂの数は異なっていてもよい。

＜電源部・駆動回路の構成例＞
次に、電源部１３、駆動回路４０、駆動回路５０の具体的な構成例について説明する。図７に、電源部１３、駆動回路４０の構成例を示す。

［電源部］
図７に示すように、電源部１３は回路７１を有する。回路７１は、配線ＣＬ（図３（Ａ）参照）を介して画素３１と接続されている。

回路７１は、電位Ｖｃと電位Ｖｃ＿Ｍのいずれかを選択して配線ＣＬに供給する機能を有する。画素３１が映像の表示に用いられる場合は、配線ＣＬには電位Ｖｃが供給される。一方、画素３１がメモリセルとして用いられる場合は、配線ＣＬには電位Ｖｃ＿Ｍが供給され、図３（Ａ）における発光素子１１０が非発光状態に維持される（図４の期間Ｔ１１参照）。なお、回路７１における電位の選択は、コントローラ６０から入力される制御信号（信号Ｓｐｃ）によって制御される。

なお、回路７１は複数の電位を供給する機能を有していればよく、そのための具体的な構成は特に限定されない。例えば、回路７１はＤＣＤＣコンバータなどを用いて構成することができる。また、回路７１は、配線ＡＬ（図３（Ａ）参照）に所定の電位Ｖａを供給する機能を有していてもよい。また、回路７１は、配線ＣＬに電位Ｖｃ及び電位Ｖｃ＿Ｍを供給する機能の代わりに、配線ＡＬに電位Ｖａ及び電位Ｖａ＿Ｍを供給する機能を有していてもよい。この場合、配線ＡＬの電位を制御することによって、配線ＡＬと配線ＣＬの間の電圧を制御することができる。

［駆動回路４０］
図７に示すように、駆動回路４０は複数の回路４１を有する。回路４１はそれぞれ、配線ＧＬを介して画素３１と接続されている。

回路４１は、電位ＶＧＬ＿Ｈ、電位ＶＧＬ＿Ｌ、電位ＶＧＬ＿Ｒのいずれかを選択して、配線ＧＬに供給する機能を有する。画素３１が映像の表示に用いられる場合は、配線ＧＬに電位ＶＧＬ＿Ｈが供給されることにより配線ＧＬが選択状態となり、配線ＧＬに電位ＶＧＬ＿Ｌが供給されることにより配線ＧＬが非選択状態となる。一方、画素３１がメモリセルとして用いられる場合は、配線ＧＬにはさらに電位ＶＧＬ＿Ｒが供給される。電位ＶＧＬ＿Ｒは、画素３１からデータを読み出す際に配線ＧＬに供給される電位として用いられる（図４の期間Ｔ１４参照）。なお、回路７１における電位の選択は、コントローラ６０から入力される制御信号（信号Ｓｇｖ）によって制御される。

回路４１は３種類以上の電位を供給する機能を有していればよく、そのための具体的な構成は特に限定されない。

［駆動回路５０］
図８（Ａ）に、駆動回路５０の構成例を示す。駆動回路５０は、複数の回路５１、複数の回路５２を有する。回路５１はそれぞれ、配線ＳＬを介して画素３１と接続されている。また、画素３１には図３（Ａ）に示す構成が用いられており、回路５２はそれぞれ配線ＭＬを介して画素３１と接続されている。

画素３１が映像の表示に用いられる場合、回路５１は、映像信号ＳＤに対応する電位を配線ＳＬに供給する機能を有する。一方、画素３１がメモリセルとして用いられる場合、回路５１は、画素３１に書き込むデータＤｐｉｘに対応する電位を配線ＳＬに供給する機能を有する。映像信号ＳＤ及びデータＤｐｉｘは、コントローラ６０から入力される。

回路５１の構成例を、図８（Ｂ）に示す。回路５１は、ＤＡ変換回路１３０、オペアンプ１３１を有する。ＤＡ変換回路１３０の出力端子はオペアンプ１３１の非反転入力端子と接続され、オペアンプ１３１の出力端子は配線ＳＬと接続されている。なお、オペアンプ１３１の出力端子は反転入力端子と接続されており、オペアンプ１３１はボルテージフォロアを構成している。回路５１に入力された映像信号ＳＤ又はデータＤｐｉｘは、ＤＡ変換回路１３０によってアナログ電位に変換され、オペアンプ１３１に入力される。そして、オペアンプ１３１は、非反転入力端子に入力されたアナログ電位を配線ＳＬに供給する。このように、映像信号ＳＤ又はデータＤｐｉｘに応じて配線ＳＬの電位を制御することができる。

なお、ここでは回路５１が、映像信号ＳＤに対応する電位を配線ＳＬに供給する機能と、データＤｐｉｘに対応する電位を配線ＳＬに供給する機能を有する場合について説明したが、駆動回路５０には、前者の機能を有する回路と後者の機能を有する回路とを個別に設けてもよい。

また、画素３１がメモリセルとして用いられる場合、回路５２は、配線ＭＬに電位Ｖ０を供給する機能と、画素３１に記憶されたデータＤｐｉｘをコントローラ６０に出力する機能を有する。具体的には、回路５２は、画素３１に記憶されたデータに対応する電流（アナログ値）をデジタル値に変換し、データＤｐｉｘとしてコントローラ６０に出力する機能を有する。

回路５２の構成例を、図８（Ｃ）に示す。回路５２は、ＡＤ変換回路１３２、電流積分回路１３３、トランジスタ１３４を有する。また、電流積分回路１３３は、オペアンプ１３５、容量素子１３６、スイッチ１３７によって構成されている。

配線ＭＬの電位をＶ０とする際は（図４の期間Ｔ１１乃至Ｔ１３、Ｔ１５参照）、トランジスタ１３４のゲートに供給される電位Ｖ０＿ＳＷを制御して、トランジスタ１３４をオン状態にする。これにより、配線ＭＬに電位Ｖ０が供給される。

画素３１に記憶されたデータを読み出す際は、トランジスタ１３４をオフ状態とし、スイッチ１３７をオン状態にする。これにより、配線ＭＬの電位がＶ０＿Ｒとなり、配線ＭＬには画素３１に記憶されたデータに対応する電流Ｉ_ＭＬが流れる（図４の期間Ｔ１４参照）。その後、スイッチ１３７をオフ状態とすると、オペアンプ１３５の出力端子から、電流Ｉ_ＭＬに対応するアナログ電位が出力される。このように、電流積分回路１３３は電流値を電圧値に変換する機能を有する。

そして、オペアンプ１３５から出力されたアナログ電位は、ＡＤ変換回路１３２によってデジタル値に変換され、データＤｐｉｘとしてコントローラ６０に出力される。このようにして、画素３１に記憶されたデータを読み出すことができる。

なお、トランジスタ１３４、スイッチ１３７として、ＯＳトランジスタを用いることが好ましい。これにより、配線ＭＬへの電荷のリークを極めて少なくすることができ、データの読み出しをより正確に行うことができる。

なお、ここでは電流Ｉ_ＭＬを用いて画素３１に記憶されたデータの読み出しを行っているが、画素３１の動作及び回路５２の構成を適宜変更し、電圧を用いた読み出しを行ってもよい。その場合、電流積分回路１３３による電流電圧変換は不要となる。

＜画素の変形例＞
次に、図３に示した画素３１の変形例について説明する。図９、１０に発光素子を用いた画素３１の変形例、図１１に液晶素子を用いた画素３１の変形例を示す。

図９に示す画素３１は、トランジスタＴｒ１１乃至Ｔｒ１３が一対のゲートを有している点において、図３（Ａ）と異なる。なお、トランジスタが一対のゲートを有する場合、一方のゲートを第１のゲート、フロントゲート、又は単にゲートと呼ぶことがあり、他方のゲートを第２のゲート、又はバックゲートと呼ぶことがある。

図９（Ａ）に示すトランジスタＴｒ１１乃至Ｔｒ１３はバックゲートを有し、バックゲートはフロントゲートと接続されている。この場合、バックゲートにはフロントゲートと同じ電位が印加され、トランジスタのオン電流を増加させることができる。特に、トランジスタＴｒ１１は映像信号又はデータの書き込み、トランジスタＴｒ１３はデータの読み出しに用いられるため、図９（Ａ）に示す構造を採用することにより、高速な読み書きが可能な画素３１を実現することができる。

図９（Ｂ）に示すトランジスタＴｒ１１乃至Ｔｒ１３は、バックゲートが配線ＢＧＬと接続されている。配線ＢＧＬは、バックゲートに所定の電位を供給する機能を有する配線である。配線ＢＧＬの電位を制御することにより、トランジスタＴｒ１１乃至Ｔｒ１３の閾値電圧を制御することができる。特に、トランジスタＴｒ１１、Ｔｒ１３はそれぞれノードＮ１、Ｎ２の電位の保持に用いられるため、配線ＢＧＬの電位を制御してトランジスタＴｒ１１、Ｔｒ１３の閾値電圧をプラス側にシフトさせることにより、トランジスタＴｒ１１、Ｔｒ１３のオフ電流を低減してもよい。なお、配線ＢＧＬに供給される電位は、固定電位であってもよいし、変動する電位であってもよい。

配線ＢＧＬは、トランジスタＴｒ１１乃至Ｔｒ１３ごとに個別に設けることもできる。また、配線ＢＧＬは、半導体装置１１が有する全て又は一部の画素３１で共有されていてもよい。

また、トランジスタＴｒ１１乃至Ｔｒ１３には、要求される性能に応じて異なる構造を採用してもよい。図１０（Ａ）に、トランジスタＴｒ１２とトランジスタＴｒ１３の構造が異なる画素３１の構成例を示す。

トランジスタＴｒ１２のバックゲートはノードＮ２と接続され、トランジスタＴｒ１３のバックゲートはフロントゲートと接続されている。画素３１からデータを読み出す際、トランジスタＴｒ１３を流れる電流は、トランジスタＴｒ１２を流れる電流よりも大きいことが好ましい（図４の期間Ｔ１４参照）。そのため、トランジスタＴｒ１３には、バックゲートがフロントゲートと接続され、オン電流を増加させることが可能な構造を用いている。これにより、トランジスタＴｒ１３のオン電流をトランジスタＴｒ１２のオン電流よりも大きくすることができる。

なお、トランジスタのオン電流の大小関係は、バックゲート以外の構成によって調整することもできる。例えば、トランジスタＴｒ１３のＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）を、トランジスタＴｒ１２のＷ／Ｌよりも大きくすることにより、トランジスタＴｒ１３のオン電流をトランジスタＴｒ１２のオン電流より大きくすることもできる。

また、画素３１は、図１０（Ｂ）に示す構成とすることもできる。図１０（Ｂ）では、配線ＧＬからトランジスタＴｒ１１、Ｔｒ１３のバックゲートに選択信号が供給されることによって、トランジスタＴｒ１１、Ｔｒ１３がオン状態となり、ノードＮ１、Ｎ２に所定の電位が供給される。なお、トランジスタＴｒ１１、Ｔｒ１３のフロントゲートは、配線ＭＬと接続されている。

また、上記では特に発光素子を用いた画素３１について説明したが、液晶素子を用いた画素３１においても、同様にバックゲートを設けることができる。例えば、トランジスタＴｒ２１にフロントゲートと接続されたバックゲートを設けてもよいし（図１１（Ａ））、トランジスタＴｒ２１に配線ＢＧＬと接続されたバックゲートを設けてもよい（図１１（Ｂ））。

なお、図３（Ｂ）、図１１（Ａ）、（Ｂ）に示す画素３１は、トランジスタＴｒ２１と容量素子Ｃ２によって構成されるＤＲＡＭとして用いることができる。この場合、画素３１におけるデータの読み書きは、配線ＳＬを用いて行われる。しかしながら、図１１（Ｃ）に示すように、データの読み出しに用いるトランジスタＴｒ２２及び配線ＭＬを別途設けてもよい。この場合、ノードＮ３に保持された電位に対応する電位又は電流が、配線ＭＬに出力される。

以上の通り、本発明の一態様は、画素群３０を記憶回路として用いることにより、画素部２０に映像を表示する機能及びデータを記憶する機能を備えることができる。これにより、表示システム１０の面積の縮小を図ることができる。また、ある画素群３０に供給される映像信号を、他の画素群３０に記憶することにより、画素部２０の一部をフレームメモリとして用いることができる。さらに、画素３１にＯＳトランジスタを用いることにより、表示システム１０の消費電力を低減することができる。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、上記実施の形態で説明した表示システムの、より具体的な構成例について説明する。ここでは特に、半導体装置１１が、反射型の液晶素子を用いて表示を行う表示ユニット３１１ａと、発光素子を用いて表示を行う表示ユニット３１１ｂを有する構成について説明する。

図１２に示す表示システム１０は、表示部として機能する半導体装置１１、制御部１２、電源部１３を有する。半導体装置１１は、表示ユニット３１１ａ、３１１ｂ、タッチセンサユニット３１２を有する。表示ユニット３１１ａは、図１における画素群３０ａ及び駆動回路４０ａを有するユニットであり、表示ユニット３１１ｂは、図１における画素群３０ｂ及び駆動回路４０ｂを有するユニットである。また、タッチセンサユニット３１２は、タッチの有無、タッチ位置などの、タッチに関する情報（以下、タッチ情報ともいう）を検出する機能を有する。なお、タッチセンサユニット３１２は設けられていなくてもよい。

なお、表示ユニット３１１ａは反射型の液晶素子を備えた画素３１ａ（図示せず）を有し、表示ユニット３１１ｂは発光素子を備えた画素３１ｂ（図示せず）を有する。よって、表示ユニット３１１ａは反射型の液晶素子を用いて映像を表示する機能を有し、表示ユニット３１１ｂは発光素子を用いて映像を表示する機能を有する。

制御部１２は、図１に示す駆動回路５０ａ、５０ｂ、コントローラ６０の他、インターフェース３２１、記憶装置３２２、デコーダ３２３、センサコントローラ３２４、クロック生成回路３２５、タイミングコントローラ３２６、レジスタ３２７、タッチセンサコントローラ３２８、画像処理部３３０を有する。

なお、半導体装置１１がタッチセンサユニット３１２を有しない場合、タッチセンサコントローラ３２８は省略することができる。また、駆動回路５０ａ、５０ｂは半導体装置１１に設けられていてもよい。

制御部１２とホスト３４０との通信は、インターフェース３２１を介して行われる。ホスト３４０から制御部１２には、画像データ、各種制御信号などが送られる。また、制御部１２からホスト３４０には、タッチセンサコントローラ３２８が取得したタッチ情報が送られる。なお、制御部１２が有するそれぞれの回路は、ホスト３４０の規格、半導体装置１１の仕様等によって、適宜取捨される。

記憶装置３２２は、制御部１２に入力された画像データを記憶する機能を有する。ホスト３４０から制御部１２に圧縮された画像データが送られる場合、記憶装置３２２は、圧縮された画像データを格納することができる。デコーダ３２３は、圧縮された画像データを伸長するための回路である。画像データを伸長する必要がない場合、デコーダ３２３は処理を行わない。なお、デコーダ３２３は、記憶装置３２２とインターフェース３２１との間に配置することもできる。

画像処理部３３０は、記憶装置３２２又はデコーダ３２３から入力された画像データに対して、各種の画像処理を行い、映像信号を生成する機能を有する。例えば、画像処理部３３０は、ガンマ補正回路３３１、調光回路３３２、調色回路３３３を有する。

また、駆動回路５０ｂが、表示ユニット３１１ｂが有する発光素子に流れる電流を検出する機能を有する回路（電流検出回路）を有する場合、画像処理部３３０にはＥＬ補正回路３３４を設けてもよい。ＥＬ補正回路３３４は、電流検出回路から送信される信号に基づいて、発光素子の輝度を調節する機能を有する。

画像処理部３３０で生成された映像信号は駆動回路５０ａ、５０ｂに出力される。駆動回路５０ａ、５０ｂはそれぞれ、入力された映像信号に対して必要に応じて各種の処理を行い、表示ユニット３１１ａ、３１１ｂに出力する機能を有する。

タイミングコントローラ３２６は、駆動回路５０ａ、５０ｂ、タッチセンサコントローラ３２８、表示ユニット３１１ａが有する駆動回路４０ａ（図１参照）、表示ユニット３１１ｂが有する駆動回路４０ｂ（図１参照）で用いられるタイミング信号などを生成する機能を有する。

タッチセンサコントローラ３２８は、タッチセンサユニット３１２の動作を制御する機能を有する。タッチセンサユニット３１２で検出されたタッチ情報を含む信号は、タッチセンサコントローラ３２８で処理された後、インターフェース３２１を介してホスト３４０に送信される。ホスト３４０は、タッチ情報を反映した画像データを生成し、制御部１２に送信することができる。なお、制御部１２が画像データにタッチ情報を反映させる機能を有していてもよい。また、タッチセンサコントローラ３２８は、タッチセンサユニット３１２に設けられていてもよい。

クロック生成回路３２５は、制御部１２で使用されるクロック信号を生成する機能を有する。コントローラ６０は、インターフェース３２１を介してホスト３４０から送られる各種制御信号を処理し、制御部１２内の各種回路を制御する機能を有する。また、コントローラ６０は、制御部１２内の各種回路への電源供給を制御する機能を有していてもよい。この場合、コントローラ６０は、停止状態の回路への電源供給を一時的に遮断することができる。

また、コントローラ６０は、電源部１３に制御信号を送信し、電源部１３から表示ユニット３１１ａ、３１１ｂへの電源の供給を制御する機能を有する。

レジスタ３２７は、制御部１２の動作に用いられるデータを格納する機能を有する。レジスタ３２７が格納するデータとしては、画像処理部３３０が補正処理を行うために使用するパラメータ、タイミングコントローラ３２６が各種タイミング信号の波形生成に用いるパラメータなどが挙げられる。レジスタ３２７は、複数のレジスタで構成されるスキャンチェーンレジスタによって構成することができる。

また、レジスタ３２７は、駆動回路５０ａ、５０ｂが表示ユニット３１１ａ、３１２ａから読み出したデータＤｐｉｘ（図１（Ｂ−２）参照）を記憶する機能を有する。また、レジスタ３２７に記憶されたデータＤｐｉｘは、駆動回路５０ａ又は駆動回路５０ｂに送信される。駆動回路５０ａ、５０ｂとレジスタ３２７の間のデータＤｐｉｘの送受信は、コントローラ６０からレジスタ３２７に供給される制御信号によって制御される。

また、制御部１２には、光センサ３５０と接続されたセンサコントローラ３２４を設けることができる。光センサ３５０は、外光３５１を検知して、検知信号を生成する機能を有する。センサコントローラ３２４は、検知信号に基づいて制御信号を生成する機能を有する。センサコントローラ３２４で生成された制御信号は、例えば、コントローラ６０に出力される。

画像処理部３３０は、表示ユニット３１１ａに送信する映像信号と表示ユニット３１１ｂに送信する映像信号とを分けて生成する機能を有する。この場合、光センサ３５０およびセンサコントローラ３２４を用いて測定した外光３５１の明るさに応じて、表示ユニット３１１ａが有する反射型の液晶素子の反射強度と、表示ユニット３１１ｂが有する発光素子の発光強度を調整することができる。ここでは、当該調整を調光、あるいは調光処理と呼ぶ。また、当該処理を実行する回路を調光回路と呼ぶ。

例えば、晴れの日の日中に外で半導体装置１１に映像を表示する場合は、発光素子を光らせずに反射型の液晶素子のみで表示を行い、夜間や暗所で半導体装置１１に映像を表示する場合は、発光素子を光らせて表示を行うことができる。

また、画像処理部３３０は、外光の明るさに応じて、表示ユニット３１１ａのみで表示を行うための映像信号、表示ユニット３１１ｂのみで表示を行うための映像信号、表示ユニット３１１ａと表示ユニット３１１ｂを組み合わせて表示を行うための映像信号のいずれかを選択して生成することができる。これにより、外光の明るい環境においても、外光の暗い環境においても、良好な表示を行うことができる。さらに、外光の明るい環境においては、発光素子を光らせない、もしくは発光素子の輝度を低くすることで、消費電力を低減することができる。

また、反射型の液晶素子の表示に、発光素子の表示を組み合わせることで、色調を補正することができる。このような色調補正のためには、光センサ３５０およびセンサコントローラ３２４に、外光３５１の色調を測定する機能を追加すればよい。例えば、夕暮れ時の赤みがかった環境において半導体装置１１に映像を表示する場合、反射型の液晶素子による表示のみではＢ（青）成分が足りないため、発光素子を発光させることで、色調を補正することができる。ここでは、当該補正を調色、あるいは調色処理と呼ぶ。また、当該処理を実行する回路を調色回路と呼ぶ。

画像処理部３３０は、半導体装置１１の仕様によって、ＲＧＢ−ＲＧＢＷ変換回路など、他の処理回路を有していてもよい。ＲＧＢ−ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、青）画像データを、ＲＧＢＷ（赤、緑、青、白）画像信号に変換する機能をもつ回路である。すなわち、半導体装置１１がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお、半導体装置１１がＲＧＢＹの４色の画素を有する場合、例えば、ＲＧＢ−ＲＧＢＹ（赤、緑、青、黄）変換回路を用いることができる。

また、表示ユニット３１１ａと表示ユニット３１１ｂには、互いに異なる映像を表示することもできる。反射型の液晶素子は、発光素子と比較して動作速度が遅く、映像を表示するまでに時間を要する場合がある。そのため、例えば反射型の液晶素子に背景となる静止画を表示し、発光素子に動画を表示することができる。また、このとき、反射型の液晶素子に表示する映像の書き換え頻度を減らし、映像の書き換えが行われない期間において、駆動回路５０ａや、表示ユニット３１１ａが有するゲートドライバの動作を停止することができる。これにより、なめらかな動画表示と低消費電力を両立することができる。この場合、記憶装置３２２には、反射型の液晶素子に供給する映像信号を記憶する領域と、発光素子に供給する映像信号を記憶する領域が設けられる。

なお、表示ユニット３１１ａと表示ユニット３１１ｂが同時に映像を表示する機能を有する場合は、制御部１２に別途フレームメモリを設けてもよい。これにより、図１における画素群３０ａ、３０ｂの両方が映像の表示を行う期間において、当該フレームメモリに映像信号を保持することができる。なお、画素群３０ａ又は画素群３０ｂを記憶回路として用いる期間においては、制御部１２に設けられたフレームメモリへの電力の供給を停止し、当該フレームメモリを停止状態とすることができる。これにより、制御部１２の消費電力を削減することができる。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態３）
本実施の形態では、上記実施の形態で説明した表示システムに用いることができる表示装置の構成例について説明する。

以下に説明する表示装置は、上記実施の形態で説明した半導体装置１１に設けることができる。また、ここでは特に、反射型の液晶素子と発光素子を用いて表示を行うことが可能な表示装置について説明する。

図１３（Ａ）は、表示部に用いることができる表示装置５００の構成の一例を示すブロック図である。表示装置５００は、画素部５０１にマトリクス状に配列した複数の画素ユニット５０２を有する。また、表示装置５００は、駆動回路５０３ａ、５０３ｂと、駆動回路５０４ａ、５０４ｂを有する。また、表示装置５００は、方向Ｒに配列した複数の画素ユニット５０２、及び駆動回路５０３ａと接続された複数の配線ＧＬａと、方向Ｒに配列した複数の画素ユニット５０２、及び駆動回路５０３ｂと接続された複数の配線ＧＬｂを有する。また、表示装置５００は、方向Ｃに配列した複数の画素ユニット５０２、及び駆動回路５０４ａと接続された複数の配線ＳＬａと、方向Ｃに配列した複数の画素ユニット５０２、及び駆動回路５０４ｂと接続された複数の配線ＳＬｂと、方向Ｃに配列した複数の画素ユニット５０２、及び駆動回路５０４ｂと接続された複数の配線ＭＬと、を有する。

なお、画素ユニット５０２は、図２における画素ユニット２１に対応する。また、駆動回路５０３ａ、５０３ｂは、図１等における駆動回路４０ａ、４０ｂに対応し、駆動回路５０４ａ、５０４ｂは、図２等における駆動回路５０ａ、５０ｂに対応する。なお、図１３（Ａ）においては駆動回路５０４ａ、５０４ｂが表示装置５００に設けられているが、図２等に示すように、駆動回路５０４ａ、５０４ｂは表示装置５００の外部（例えば、制御部１２）に設けられていてもよい。

画素ユニット５０２は、反射型の液晶素子と、発光素子を有する。画素ユニット５０２において、液晶素子と発光素子とは、互いに重なる部分を有する。

図１３（Ｂ１）は、画素ユニット５０２が有する導電層５３０ｂの構成例を示す。導電層５３０ｂは、画素ユニット５０２における液晶素子の反射電極として機能する。また導電層５３０ｂには、開口５４０が設けられている。

図１３（Ｂ１）には、導電層５３０ｂと重なる領域に位置する発光素子５２０を破線で示している。発光素子５２０は、導電層５３０ｂが有する開口５４０と重ねて配置されている。これにより、発光素子５２０が発する光は、開口５４０を介して表示面側に射出される。

図１３（Ｂ１）では、方向Ｒに隣接する画素ユニット５０２が異なる色に対応する画素である。このとき、図１３（Ｂ１）に示すように、方向Ｒに隣接する２つの画素において、開口５４０が一列に配列されないように、導電層５３０ｂの異なる位置に設けられていることが好ましい。これにより、２つの発光素子５２０を離すことが可能で、発光素子５２０が発する光が隣接する画素ユニット５０２が有する着色層に入射してしまう現象（クロストークともいう）を抑制することができる。また、隣接する２つの発光素子５２０を離して配置することができるため、発光素子５２０のＥＬ層をシャドウマスク等により作り分ける場合であっても、高い精細度の表示装置を実現できる。

また、図１３（Ｂ２）に示すような配列としてもよい。

非開口部の総面積に対する開口５４０の総面積の比の値が大きすぎると、液晶素子を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口５４０の総面積の比の値が小さすぎると、発光素子５２０を用いた表示が暗くなってしまう。

また、反射電極として機能する導電層５３０ｂに設ける開口５４０の面積が小さすぎると、発光素子５２０が射出する光から取り出せる光の効率が低下してしまう。

開口５４０の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口５４０を隣接する画素に寄せて配置してもよい。好ましくは、開口５４０を同じ色を表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。

＜回路構成の例＞
図１４は、画素ユニット５０２の構成例を示す回路図である。図１４では、隣接する２つの画素ユニット５０２を示している。画素ユニット５０２はそれぞれ、画素５０５ａと画素５０５ｂを有する。

画素５０５ａは、スイッチＳＷ１、容量素子Ｃ１０、液晶素子５１０を有し、画素５０５ｂは、スイッチＳＷ２、トランジスタＭ１、トランジスタＭ２、容量素子Ｃ２０、及び発光素子５２０を有する。また、画素５０５ａは、配線ＳＬａ、配線ＧＬａ、配線ＣＳＣＯＭと接続されており、画素５０５ｂは、配線ＧＬｂ、配線ＳＬｂ、配線ＭＬ、配線ＡＮＯと接続されている。なお、図１４では、液晶素子５１０と接続された配線ＶＣＯＭ１、及び発光素子５２０と接続された配線ＶＣＯＭ２を示している。また、図１４では、スイッチＳＷ１及びスイッチＳＷ２に、トランジスタを用いた場合の例を示している。

画素５０５ａ、５０５ｂの接続関係はそれぞれ、図３（Ｂ）、図３（Ａ）と同様であるため、詳細な説明は省略する。

図１４に示す画素ユニット５０２は、例えば反射モードの表示を行う場合には、配線ＧＬａ及び配線ＳＬａに供給される信号により画素５０５ａを駆動することにより、液晶素子５１０による光学変調を利用して映像を表示することができる。また、透過モードで表示を行う場合には、配線ＧＬｂ及び配線ＳＬｂに供給される信号により画素５０５ｂを駆動することにより、発光素子５２０を発光させて映像を表示することができる。また両方のモードで駆動する場合には、配線ＧＬａ、配線ＧＬｂ、配線ＳＬａ及び配線ＳＬｂのそれぞれに供給される信号により、画素５０５ａ及び画素５０５ｂを駆動することができる。

なお、図１４では一つの画素ユニット５０２に、一つの液晶素子５１０と一つの発光素子５２０とを有する例を示したが、これに限られない。例えば、図１５（Ａ）に示すように、画素５０５ｂが複数の副画素５０６ｂ（５０６ｂｒ、５０６ｂｇ、５０６ｂｂ、５０６ｂｗ）を有していてもよい。副画素５０６ｂｒ、５０６ｂｇ、５０６ｂｂ、５０６ｂｗはそれぞれ、発光素子５２０ｒ、５２０ｇ、５２０ｂ、５２０ｗを有する。図１５（Ａ）に示す画素ユニット５０２は、図１４とは異なり、１つの画素ユニットでフルカラーの表示が可能な画素である。

図１５（Ａ）では、画素５０５ｂに配線ＧＬｂａ、ＧＬｂｂ、ＳＬｂａ、ＳＬｂｂ、ＭＬａ、ＭＬｂが接続されている。なお、ここでは副画素５０６ｂｂ、５０６ｂｒと接続された配線ＭＬａと、副画素５０６ｂｇ、５０６ｂｗと接続された配線ＭＬｂを示しているが、配線ＭＬａと配線ＭＬｂの一方は省略することもできる。また、副画素５０６ｂｒ、５０６ｂｇ、５０６ｂｂ、５０６ｂｗごとに個別に配線ＭＬを設けてもよい。

図１５（Ａ）に示す例では、例えば４つの発光素子５２０として、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び白色（Ｗ）を呈する発光素子を用いることができる。また液晶素子５１０として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。

また、図１５（Ｂ）には、画素ユニット５０２の構成例を示している。画素ユニット５０２は、導電層５３０が有する開口部と重なる発光素子５２０ｗと、導電層５３０の周囲に配置された発光素子５２０ｒ、発光素子５２０ｇ、及び発光素子５２０ｂとを有する。発光素子５２０ｒ、発光素子５２０ｇ、及び発光素子５２０ｂは、発光面積がほぼ同等であることが好ましい。

なお、スイッチＳＷ１及びスイッチＳＷ２としては、ＯＳトランジスタを用いることが好ましい。ＯＳトランジスタを用いることにより、容量素子Ｃ１０、Ｃ２０に保持された電荷を極めて長期間保持することができる。そのため、半導体装置１００、１０１によって映像信号が生成されない期間においても、画素ユニットに表示された映像を長期間維持することができる。これにより、上記実施の形態で説明した半導体装置１００、１０１において長期間のパワーゲーティングを行うことができる。

＜表示装置の構成例＞
図１６は、本発明の一態様の表示装置５００の斜視概略図である。表示装置５００は、基板５５１と基板５６１とが貼り合わされた構成を有する。図１６では、基板５６１を破線で示している。

表示装置５００は、表示領域５６２、回路５６４、配線５６５等を有する。基板５５１には、例えば回路５６４、配線５６５、及び画素電極として機能する導電層５３０ｂ等が設けられる。また、図１６では基板５５１上にＩＣ５７３とＦＰＣ５７２が実装されている例を示している。そのため、図１６に示す構成は、表示装置５００とＦＰＣ５７２及びＩＣ５７３を有する表示モジュールと言うこともできる。

回路５６４は、例えば駆動回路５０４として機能する回路を用いることができる。

配線５６５は、表示領域５６２や回路５６４に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ５７２を介して外部、またはＩＣ５７３から配線５６５に入力される。

また、図１６では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板５５１にＩＣ５７３が設けられている例を示している。ＩＣ５７３は、例えば駆動回路５０３、または駆動回路５０４などとしての機能を有するＩＣを適用できる。なお表示装置５００が駆動回路５０３及び駆動回路５０４として機能する回路を備える場合や、駆動回路５０３や駆動回路５０４として機能する回路を外部に設け、ＦＰＣ５７２を介して表示装置５００を駆動するための信号を入力する場合などでは、ＩＣ５７３を設けない構成としてもよい。また、ＩＣ５７３を、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により、ＦＰＣ５７２に実装してもよい。

図１６には、表示領域５６２の一部の拡大図を示している。表示領域５６２には、複数の表示素子が有する導電層５３０ｂがマトリクス状に配置されている。導電層５３０ｂは、可視光を反射する機能を有し、後述する液晶素子５１０の反射電極として機能する。

また、図１６に示すように、導電層５３０ｂは開口を有する。さらに導電層５３０ｂよりも基板５５１側に、発光素子５２０を有する。発光素子５２０からの光は、導電層５３０ｂの開口を介して基板５６１側に射出される。

図１７に、図１６で例示した表示装置の、ＦＰＣ５７２を含む領域の一部、回路５６４を含む領域の一部、及び表示領域５６２を含む領域の一部をそれぞれ切断したときの断面の一例を示す。

表示装置５００は、基板５５１と基板５６１の間に、絶縁層７２０を有する。また基板５５１と絶縁層７２０の間に、発光素子５２０、トランジスタ７０１、トランジスタ７０５、トランジスタ７０６、着色層６３４等を有する。また絶縁層７２０と基板５６１の間に、液晶素子５１０、着色層６３１等を有する。また基板５６１と絶縁層７２０は接着層６４１を介して接着され、基板５５１と絶縁層７２０は接着層６４２を介して接着されている。

トランジスタ７０６は、液晶素子５１０と接続され、トランジスタ７０５は、発光素子５２０と接続されている。トランジスタ７０５とトランジスタ７０６は、いずれも絶縁層７２０の基板５５１側の面上に形成されているため、これらを同一の工程を用いて作製することができる。

基板５６１には、着色層６３１、遮光層６３２、絶縁層６２１、及び液晶素子５１０の共通電極として機能する導電層６１３、配向膜６３３ｂ、絶縁層６１７等が設けられている。絶縁層６１７は、液晶素子５１０のセルギャップを保持するためのスペーサとして機能する。

絶縁層７２０の基板５５１側には、絶縁層７１１、絶縁層７１２、絶縁層７１３、絶縁層７１４、絶縁層７１５、絶縁層７１６等の絶縁層が設けられている。絶縁層７１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層７１２、絶縁層７１３、及び絶縁層７１４は、各トランジスタを覆って設けられている。また絶縁層７１４を覆って絶縁層７１６が設けられている。絶縁層７１４及び絶縁層７１６は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層７１２、絶縁層７１３、絶縁層７１４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層７１４は、不要であれば設けなくてもよい。

また、トランジスタ７０１、トランジスタ７０５、及びトランジスタ７０６は、一部がゲートとして機能する導電層７２１、一部がソース又はドレインとして機能する導電層７２２、半導体層７３１を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。

液晶素子５１０は反射型の液晶素子である。液晶素子５１０は、導電層５３０ａ、液晶６１２、導電層６１３が積層された積層構造を有する。また導電層５３０ａの基板５５１側に接して、可視光を反射する導電層５３０ｂが設けられている。導電層５３０ｂは開口５４０を有する。また導電層５３０ａ及び導電層６１３は可視光を透過する材料を含む。また液晶６１２と導電層５３０ａの間に配向膜６３３ａが設けられ、液晶６１２と導電層６１３の間に配向膜６３３ｂが設けられている。また、基板５６１の外側の面には、偏光板６３０を有する。

液晶素子５１０において、導電層５３０ｂは可視光を反射する機能を有し、導電層６１３は可視光を透過する機能を有する。基板５６１側から入射した光は、偏光板６３０により偏光され、導電層６１３、液晶６１２を透過し、導電層５３０ｂで反射する。そして液晶６１２及び導電層６１３を再度透過して、偏光板６３０に達する。このとき、導電層５３０ｂと導電層６１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板６３０を介して射出される光の強度を制御することができる。また光は着色層６３１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。

発光素子５２０は、ボトムエミッション型の発光素子である。発光素子５２０は、絶縁層７２０側から導電層６９１、ＥＬ層６９２、及び導電層６９３ｂの順に積層された積層構造を有する。また導電層６９３ｂを覆って導電層６９３ａが設けられている。導電層６９３ｂは可視光を反射する材料を含み、導電層６９１及び導電層６９３ａは可視光を透過する材料を含む。発光素子５２０が発する光は、着色層６３４、絶縁層７２０、開口５４０、導電層６１３等を介して、基板５６１側に射出される。

ここで、図１７に示すように、開口５４０には可視光を透過する導電層５３０ａが設けられていることが好ましい。これにより、開口５４０と重なる領域においてもそれ以外の領域と同様に液晶６１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。

ここで、基板５６１の外側の面に配置する偏光板６３０として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子５１０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。

また、導電層６９１の端部を覆う絶縁層７１６上には、絶縁層７１７が設けられている。絶縁層７１７は、絶縁層７２０と基板５５１が必要以上に接近することを抑制するスペーサとしての機能を有する。またＥＬ層６９２や導電層６９３ａを遮蔽マスク（メタルマスク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能を有していてもよい。なお、絶縁層７１７は不要であれば設けなくてもよい。

トランジスタ７０５のソース又はドレインの一方は、導電層７２４を介して発光素子５２０の導電層６９１と接続されている。

トランジスタ７０６のソース又はドレインの一方は、接続部７０７を介して導電層５３０ｂと接続されている。導電層５３０ｂと導電層５３０ａは互いに接して設けられ、これらは接続されている。ここで、接続部７０７は、絶縁層７２０に設けられた開口を介して、絶縁層７２０の両面に設けられる導電層同士を接続する部分である。

基板５５１と基板５６１が重ならない領域には、接続部７０４が設けられている。接続部７０４は、接続層７４２を介してＦＰＣ５７２と接続されている。接続部７０４は接続部７０７と同様の構成を有している。接続部７０４の上面は、導電層５３０ａと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部７０４とＦＰＣ５７２とを接続層７４２を介して接続することができる。

接着層６４１が設けられる一部の領域には、接続部７５２が設けられている。接続部７５２において、導電層５３０ａと同一の導電膜を加工して得られた導電層と、導電層６１３の一部が、接続体７４３により接続されている。したがって、基板５６１側に形成された導電層６１３に、基板５５１側に接続されたＦＰＣ５７２から入力される信号または電位を、接続部７５２を介して供給することができる。

接続体７４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体７４３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体７４３は、図１７に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体７４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。

接続体７４３は、接着層６４１に覆われるように配置することが好ましい。例えば、硬化前の接着層６４１に接続体７４３を分散させておけばよい。

図１７では、回路５６４の例としてトランジスタ７０１が設けられている例を示している。

図１７では、トランジスタ７０１及びトランジスタ７０５の例として、チャネルが形成される半導体層７３１を一対のゲートで挟持する構成が適用されている。一方のゲートは導電層７２１により、他方のゲートは絶縁層７１２を介して半導体層７３１と重なる導電層７２３により構成されている。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。

なお、回路５６４が有するトランジスタと、表示領域５６２が有するトランジスタは、同じ構造であってもよい。また回路５６４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示領域５６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。

各トランジスタを覆う絶縁層７１２、絶縁層７１３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層７１２または絶縁層７１３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示装置を実現できる。

基板５６１側において、着色層６３１、遮光層６３２を覆って絶縁層６２１が設けられている。絶縁層６２１は、平坦化層としての機能を有していてもよい。絶縁層６２１により、導電層６１３の表面を概略平坦にできるため、液晶６１２の配向状態を均一にできる。

表示装置５００を作製する方法の一例について説明する。例えば剥離層を有する支持基板上に、導電層５３０ａ、導電層５３０ｂ、絶縁層７２０を順に形成し、その後、トランジスタ７０５、トランジスタ７０６、発光素子５２０等を形成した後、接着層６４２を用いて基板５５１と支持基板を貼り合せる。その後、剥離層と絶縁層７２０、及び剥離層と導電層５３０ａのそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。またこれとは別に、着色層６３１、遮光層６３２、導電層６１３等をあらかじめ形成した基板５６１を準備する。そして基板５５１または基板５６１に液晶６１２を滴下し、接着層６４１により基板５５１と基板５６１を貼り合せることで、表示装置５００を作製することができる。

剥離層としては、絶縁層７２０及び導電層５３０ａとの界面で剥離が生じる材料を適宜選択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層７２０として、窒化シリコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めることが可能で、不純物の濃度が低減され、信頼性の高い表示装置を実現できる。

導電層５３０ａとしては、金属酸化物や金属窒化物などを用いることが好ましい。金属酸化物を用いる場合には、水素、ボロン、リン、窒素、及びその他の不純物の濃度、並びに酸素欠損量の少なくとも一が、トランジスタに用いる半導体層に比べて高められた材料を、導電層５３０ａに用いればよい。

以下では、上記に示す各構成要素について説明する。

［基板］
表示装置が有する基板には、平坦面を有する基板を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイア、有機樹脂などの材料を用いることができる。

厚さの薄い基板を用いることで、表示装置の軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示装置を実現できる。

また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全体に熱を容易に伝導できるため、表示装置の局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。

金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いることができる。

また、金属基板の表面を酸化する、又は表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、又はスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置する又は加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。

可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、熱膨張係数が３０×１０^−６／Ｋ以下であるポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いた表示装置も軽量にすることができる。

上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい。

または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。

可撓性を有する基板に、表示装置の表面を傷などから保護するハードコート層（例えば、窒化シリコン、酸化アルミニウムなど）や、押圧を分散可能な材質の層（例えば、アラミド樹脂など）等が積層されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム等の無機絶縁材料を用いることができる。

基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高い表示装置とすることができる。

［トランジスタ］
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。

なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素（シリコン、ゲルマニウム等）、又は金属酸化物を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む金属酸化物などを適用できる。

特にシリコンよりもバンドギャップの大きな金属酸化物を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。

シリコンよりもバンドギャップの大きな金属酸化物を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。

半導体層は、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜を含むことが好ましい。また、該半導体層を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。

半導体層を構成する金属酸化物として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、半導体層と導電層は、上記酸化物のうち同一の金属元素を有していてもよい。半導体層と導電層を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで、製造コストを低減させることができる。また半導体層と導電層を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、半導体層と導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。

半導体層を構成する金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。

半導体層を構成する金属酸化物がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、４：２：４．１等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

半導体層には、キャリア密度の低い金属酸化物を用いることが好ましい。例えば、半導体層は、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^−９／ｃｍ^３以上のキャリア密度の金属酸化物を用いることができる。このような半導体層は、不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう場合がある。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とすることが好ましい。

また、アルカリ金属及びアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高い。

非晶質構造の金属酸化物は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。

または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ましい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて高精細な表示部とする場合であっても、駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなどを用いる場合に適している。

［導電層］
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。

また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電層）にも用いることができる。

［絶縁層］
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シリコーンなどのシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。

また発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑制できる。

透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。

例えば、透水性の低い絶縁膜の水蒸気透過量は、１×１０^−５［ｇ／（ｍ^２・ｄａｙ）］以下、好ましくは１×１０^−６［ｇ／（ｍ^２・ｄａｙ）］以下、より好ましくは１×１０^−７［ｇ／（ｍ^２・ｄａｙ）］以下、さらに好ましくは１×１０^−８［ｇ／（ｍ^２・ｄａｙ）］以下とする。

［液晶素子］
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。

また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。

なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。

また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。

また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素子などを用いることができる。本発明の一態様では、特に反射型の液晶素子を用いることが好ましい。

透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。

反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。

また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えるフロントライトを用いると、消費電力を低減できるため好ましい。

［発光素子］
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。本発明の一態様では、特にボトムエミッション型の発光素子を用いることが好ましい。

ＥＬ層は少なくとも発光層を有する。ＥＬ層は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。

ＥＬ層には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。

陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。

発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層に２種類以上の発光物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の波長（例えば３５０ｎｍ以上７５０ｎｍ以下）の範囲内に２以上のピークを有する発光素子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは、緑色及び赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。

ＥＬ層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層における複数の発光層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層または燐光発光層と同一の材料（例えばホスト材料、アシスト材料）を含み、且ついずれの発光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易になり、また、駆動電圧が低減される。

また、発光素子は、ＥＬ層を１つ有するシングル素子であってもよいし、複数のＥＬ層が電荷発生層を介して積層されたタンデム素子であってもよい。

可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、又はこれら金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度に薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい。

可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、又はこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ランタン、ネオジム、又はゲルマニウム等が添加されていてもよい。また、チタン、ニッケル、またはネオジムと、アルミニウムを含む合金（アルミニウム合金）を用いてもよい。また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に接して金属膜又は金属酸化物膜を積層することで、酸化を抑制することができる。このような金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とインジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いることができる。

電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、又はメッキ法を用いて形成することができる。

なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、及び電子注入性の高い物質、バイポーラ性の物質等を含む層は、それぞれ量子ドットなどの無機化合物や、高分子化合物（オリゴマー、デンドリマー、ポリマー等）を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。

なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。

［接着層］
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。

また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示装置の信頼性が向上するため好ましい。

また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。

［接続層］
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。

［着色層］
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。

［遮光層］
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。

以上が各構成要素についての説明である。

［作製方法例］
次に、可撓性を有する基板を用いた表示装置の作製方法の例について説明する。

ここでは、表示素子、回路、配線、電極、着色層や遮光層などの光学部材、及び絶縁層等が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は表示素子を含み、表示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの素子を備えていてもよい。

また、ここでは、表示素子が完成した（作製工程が終了した）段階において、素子層を支持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さが１０ｎｍ以上３００μｍ以下の、極めて薄いフィルム等も含まれる。

可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には以下に挙げる２つの方法がある。一つは、基板上に直接、素子層を形成する方法である。もう一つは、基板とは異なる支持基材上に素子層を形成した後、素子層と支持基材を剥離し、素子層を基板に転置する方法である。なお、ここでは詳細に説明しないが、上記２つの方法に加え、可撓性を有さない基板上に素子層を形成し、当該基板を研磨等により薄くすることで可撓性を持たせる方法もある。

基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基板を支持基材に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が容易になるため好ましい。

また、素子層を支持基材上に形成した後に、基板に転置する方法を用いる場合、まず支持基材上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基材と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基材と剥離層の界面、剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。この方法では、支持基材や剥離層に耐熱性の高い材料を用いることで、素子層を形成する際にかかる温度の上限を高めることができ、より信頼性の高い素子を有する素子層を形成できるため、好ましい。

例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層として、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ましい。なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。

素子層と支持基材とを剥離する方法としては、機械的な力を加えることや、剥離層をエッチングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられる。または、剥離界面を形成する２層の熱膨張係数の違いを利用し、加熱または冷却することにより剥離を行ってもよい。

また、支持基材と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。

例えば、支持基材としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いることができる。このとき、レーザ光等を用いて有機樹脂の一部を局所的に加熱する、または鋭利な部材により物理的に有機樹脂の一部を切断、または貫通すること等により剥離の起点を形成し、ガラスと有機樹脂の界面で剥離を行ってもよい。

または、支持基材と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱することにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流を流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加することにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては、半導体、金属、絶縁体から選択して用いることができる。

なお、上述した方法において、有機樹脂からなる絶縁層は、剥離後に基板として用いることができる。

以上が可撓性を有する表示装置を作製する方法についての説明である。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタの構成例について説明する。

＜構成例１＞
図１８（Ａ）は、トランジスタ９００の上面図であり、図１８（Ｃ）は、図１８（Ａ）に示す切断線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１８（Ｄ）は、図１８（Ａ）に示す切断線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１８（Ａ）において、煩雑になることを避けるため、トランジスタ９００の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、切断線Ｘ１−Ｘ２方向をチャネル長方向、切断線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１８（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。

トランジスタ９００は、基板９０２上のゲート電極として機能する導電膜９０４と、基板９０２及び導電膜９０４上の絶縁膜９０６と、絶縁膜９０６上の絶縁膜９０７と、絶縁膜９０７上の金属酸化膜９０８と、金属酸化膜９０８に接続されるソース電極として機能する導電膜９１２ａと、金属酸化膜９０８に接続されるドレイン電極として機能する導電膜９１２ｂと、を有する。また、トランジスタ９００上、より詳しくは、導電膜９１２ａ、９１２ｂ及び金属酸化膜９０８上には絶縁膜９１４、９１６、９１８が設けられる。絶縁膜９１４、９１６、９１８は、トランジスタ９００の保護絶縁膜としての機能を有する。

また、金属酸化膜９０８は、ゲート電極として機能する導電膜９０４側の第１の金属酸化膜９０８ａと、第１の金属酸化膜９０８ａ上の第２の金属酸化膜９０８ｂと、を有する。また、絶縁膜９０６及び絶縁膜９０７は、トランジスタ９００のゲート絶縁膜としての機能を有する。

金属酸化膜９０８としては、Ｉｎ−Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。とくに、金属酸化膜９０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。

また、第１の金属酸化膜９０８ａは、Ｉｎの原子数比がＭの原子数比より多い第１の領域を有する。また、第２の金属酸化膜９０８ｂは、第１の金属酸化膜９０８ａよりもＩｎの原子数比が少ない第２の領域を有する。また、第２の領域は、第１の領域よりも薄い部分を有する。

第１の金属酸化膜９０８ａにＩｎの原子数比がＭの原子数比より多い第１の領域を有することで、トランジスタ９００の電界効果移動度（単に移動度、またはμＦＥという場合がある）を高くすることができる。具体的には、トランジスタ９００の電界効果移動度が１０ｃｍ^２／Ｖｓを超えることが可能となる。

例えば、上記の電界効果移動度が高いトランジスタを、選択信号を生成する駆動回路（とくに、当該駆動回路が有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置を提供することができる。

一方で、Ｉｎの原子数比がＭの原子数比より多い第１の領域を有する第１の金属酸化膜９０８ａとすることで、光照射時にトランジスタ９００の電気特性が変動しやすくなる場合がある。しかしながら、本発明の一態様の半導体装置においては、第１の金属酸化膜９０８ａ上に第２の金属酸化膜９０８ｂが形成されている。また、第２の金属酸化膜９０８ｂのチャネル形成領域の膜厚が第１の金属酸化膜９０８ａの膜厚よりも小さい。

また、第２の金属酸化膜９０８ｂは、第１の金属酸化膜９０８ａよりもＩｎの原子数比が少ない第２の領域を有するため、第１の金属酸化膜９０８ａよりもＥｇが大きくなる。したがって、第１の金属酸化膜９０８ａと、第２の金属酸化膜９０８ｂとの積層構造である金属酸化膜９０８は、光負バイアスストレス試験による耐性が高くなる。

上記構成の金属酸化膜とすることで、光照射時における金属酸化膜９０８の光吸収量を低減させることができる。したがって、光照射時におけるトランジスタ９００の電気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては、絶縁膜９１４または絶縁膜９１６中に過剰の酸素を含有する構成のため、光照射におけるトランジスタ９００の電気特性の変動をさらに、抑制することができる。

ここで、金属酸化膜９０８について、図１８（Ｂ）を用いて詳細に説明する。

図１８（Ｂ）は、図１８（Ｃ）を用いて示すトランジスタ９００の断面の、金属酸化膜９０８の近傍を拡大した断面図である。

図１８（Ｂ）において、第１の金属酸化膜９０８ａの膜厚をｔ１として、第２の金属酸化膜９０８ｂの膜厚をｔ２−１、及びｔ２−２として、それぞれ示している。第１の金属酸化膜９０８ａ上には、第２の金属酸化膜９０８ｂが設けられているため、導電膜９１２ａ、９１２ｂの形成時において、第１の金属酸化膜９０８ａがエッチングガスまたはエッチング溶液等に曝されることがない。したがって、第１の金属酸化膜９０８ａにおいては、膜減りがない、または極めて少ない。一方で、第２の金属酸化膜９０８ｂにおいては、導電膜９１２ａ、９１２ｂの形成時において、第２の金属酸化膜９０８ｂの導電膜９１２ａ、９１２ｂと重ならない部分がエッチングされ、凹部が形成される。すなわち、第２の金属酸化膜９０８ｂの導電膜９１２ａ、９１２ｂと重なる領域の膜厚がｔ２−１となり、第２の金属酸化膜９０８ｂの導電膜９１２ａ、９１２ｂと重ならない領域の膜厚がｔ２−２となる。

第１の金属酸化膜９０８ａと第２の金属酸化膜９０８ｂの膜厚の関係は、ｔ２−１＞ｔ１＞ｔ２−２となると好ましい。このような膜厚の関係とすることによって、高い電界効果移動度を有し、且つ光照射時における、しきい値電圧の変動量が少ないトランジスタとすることが可能となる。

また、トランジスタ９００が有する金属酸化膜９０８は、酸素欠損が形成されるとキャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、金属酸化膜９０８中の酸素欠損、とくに第１の金属酸化膜９０８ａ中の酸素欠損を減らすことが、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトランジスタの構成においては、金属酸化膜９０８上の絶縁膜、ここでは、金属酸化膜９０８上の絶縁膜９１４及び／又は絶縁膜９１６に過剰な酸素を導入することで、絶縁膜９１４及び／又は絶縁膜９１６から金属酸化膜９０８中に酸素を移動させ、金属酸化膜９０８中、とくに第１の金属酸化膜９０８ａ中の酸素欠損を補填することを特徴とする。

なお、絶縁膜９１４、９１６としては、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜９１４、９１６は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜９１４、９１６に酸素過剰領域を設けるには、例えば、成膜後の絶縁膜９１４、９１６に酸素を導入して、酸素過剰領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。

また、第１の金属酸化膜９０８ａ中の酸素欠損を補填するためには、第２の金属酸化膜９０８ｂのチャネル形成領域近傍の膜厚を薄くした方が好適である。したがって、ｔ２−２＜ｔ１の関係を満たせばよい。例えば、第２の金属酸化膜９０８ｂのチャネル形成領域近傍の膜厚としては、好ましくは１ｎｍ以上２０ｎｍ以下、さらに好ましくは、３ｎｍ以上１０ｎｍ以下である。

＜構成例２＞
図１９に、トランジスタ９００の他の構成例を示す。図１９（Ａ）は、トランジスタ９００の上面図であり、図１９（Ｂ）は、図１９（Ａ）に示す切断線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１９（Ｃ）は、図１９（Ａ）に示す切断線Ｙ１−Ｙ２間における切断面の断面図に相当する。

トランジスタ９００は、基板９０２上の第１のゲート電極として機能する導電膜９０４と、基板９０２及び導電膜９０４上の絶縁膜９０６と、絶縁膜９０６上の絶縁膜９０７と、絶縁膜９０７上の金属酸化膜９０８と、金属酸化膜９０８に電気的に接続されるソース電極として機能する導電膜９１２ａと、金属酸化膜９０８に電気的に接続されるドレイン電極として機能する導電膜９１２ｂと、金属酸化膜９０８、導電膜９１２ａ、及び９１２ｂ上の絶縁膜９１４、９１６と、絶縁膜９１６上に設けられ、且つ導電膜９１２ｂと電気的に接続される導電膜９２０ａと、絶縁膜９１６上の導電膜９２０ｂと、絶縁膜９１６及び導電膜９２０ａ、９２０ｂ上の絶縁膜９１８と、を有する。

導電膜９２０ｂは、トランジスタ９００の第２のゲート電極に用いることができる。また、トランジスタ９００を入出力装置の表示部に用いる場合は、導電膜９２０ａを表示素子の電極等に用いることができる。

導電膜として機能する導電膜９２０ａ、及び第２のゲート電極として機能する導電膜９２０ｂは、金属酸化膜９０８に含まれる金属元素を有する。例えば、第２のゲート電極として機能する導電膜９２０ｂと、金属酸化膜９０８と、が同一の金属元素を有する構成とすることで、製造コストを抑制することが可能となる。

例えば、導電膜として機能する導電膜９２０ａ、及び第２のゲート電極として機能する導電膜９２０ｂとしては、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等が挙げられる。

また、導電膜として機能する導電膜９２０ａ、及び第２のゲート電極として機能する導電膜９２０ｂの構造としては、単層構造または２層以上の積層構造とすることができる。なお、導電膜９２０ａ、９２０ｂが積層構造の場合においては、上記のスパッタリングターゲットの組成に限定されない。

導電膜９２０ａ、９２０ｂを形成する工程において、導電膜９２０ａ、９２０ｂは、絶縁膜９１４、９１６から酸素の放出を抑制する保護膜として機能する。また、導電膜９２０ａ、９２０ｂは、絶縁膜９１８を形成する工程の前においては、半導体としての機能を有し、絶縁膜９１８を形成する工程の後においては、導電膜９２０ａ、９２０ｂは、導電体としての機能を有する。

導電膜９２０ａ、９２０ｂに酸素欠損を形成し、該酸素欠損に絶縁膜９１８から水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、導電膜９２０ａ、９２０ｂは、導電性が高くなり導電体化する。導電体化された導電膜９２０ａ、９２０ｂを、それぞれ酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。

＜金属酸化物＞
次に、上記のＯＳトランジスタに用いることができる、金属酸化物について説明する。以下では特に、金属酸化物とＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）の詳細について説明する。

ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。

すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。

ＣＡＣ−ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１−ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。

また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、さまざまな半導体装置に最適である。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態５）
本実施の形態では、上記実施の形態で説明した表示装置を用いた表示モジュールの構成例について説明する。

図２０示す表示モジュール１０００は、上部カバー１００１と下部カバー１００２との間に、ＦＰＣ１００３に接続されたタッチパネル１００４、ＦＰＣ１００５に接続された表示装置１００６、フレーム１００９、プリント基板１０１０、及びバッテリ１０１１を有する。

上記実施の形態で説明した表示装置は、表示装置１００６として用いることができる。

上部カバー１００１及び下部カバー１００２は、タッチパネル１００４及び表示装置１００６のサイズに合わせて、形状や寸法を適宜変更することができる。

タッチパネル１００４としては、抵抗膜方式又は静電容量方式のタッチパネルを表示装置１００６に重畳して用いることができる。また、タッチパネル１００４を設けず、表示装置１００６に、タッチパネル機能を持たせるようにすることも可能である。

フレーム１００９は、表示装置１００６の保護機能の他、プリント基板１０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム１００９は、放熱板としての機能を有していてもよい。

プリント基板１０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ１０１１による電源であってもよい。バッテリ１０１１は、商用電源を用いる場合には、省略可能である。

また、表示モジュール１０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態６）

本実施の形態では、本発明の一態様に係る表示システムを適用可能な電子機器について説明する。

本発明の一態様の表示システムは、外光の強さによらず、高い視認性を実現することができる。そのため、携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍端末などに好適に用いることができる。

図２１（Ａ）、（Ｂ）に、携帯情報端末２０００の一例を示す。携帯情報端末２０００は、筐体２００１、筐体２００２、表示部２００３、表示部２００４、及びヒンジ部２００５等を有する。

筐体２００１と筐体２００２は、ヒンジ部２００５で連結されている。携帯情報端末２０００は、図２１（Ａ）に示すように折り畳んだ状態から、図２１（Ｂ）に示すように筐体２００１と筐体２００２を開くことができる。

例えば表示部２００３及び表示部２００４に文書情報を表示することが可能であり、電子書籍端末としても用いることができる。また、表示部２００３及び表示部２００４に静止画像や動画像を表示することもできる。また、表示部２００３は、タッチパネルを有していてもよい。

このように、携帯情報端末２０００は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。

なお、筐体２００１及び筐体２００２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。

なお、携帯情報端末２０００は、表示部２００３に設けられたタッチセンサを用いて、文字、図形、イメージを識別する機能を有していてもよい。この場合、例えば、数学又は言語などを学ぶための問題集などを表示する情報端末に対して、指、又はスタイラスペンなどで解答を書き込んで、携帯情報端末２０００で正誤の判定を行うといった学習を行うことができる。また、携帯情報端末２０００は、音声解読を行う機能を有していてもよい。この場合、例えば、携帯情報端末２０００を用いて外国語の学習などを行うことができる。このような携帯情報端末は、教科書などの教材、又はノートなどとして利用する場合に適している。

図２１（Ｃ）に携帯情報端末の一例を示す。図２１（Ｃ）に示す携帯情報端末８１０は、筐体２０１１、表示部２０１２、操作ボタン２０１３、外部接続ポート２０１４、スピーカ２０１５、マイク２０１６、カメラ２０１７等を有する。

携帯情報端末２０１０は、表示部２０１２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部２０１２に触れることで行うことができる。

また、操作ボタン２０１３の操作により、電源のオン、オフ動作や、表示部２０１２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。

また、携帯情報端末２０１０の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末８１０の向き（縦か横か）を判断して、表示部２０１２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部２０１２を触れること、操作ボタン２０１３の操作、またはマイク２０１６を用いた音声入力等により行うこともできる。

携帯情報端末２０１０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。例えば、携帯情報端末２０１０はスマートフォンとして用いることができる。また、携帯情報端末２０１０は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。

図２１（Ｄ）に、カメラの一例を示す。カメラ２０２０は、筐体２０２１、表示部２０２２、操作ボタン２０２３、シャッターボタン２０２４等を有する。またカメラ２０２０には、着脱可能なレンズ２０２６が取り付けられている。

ここではカメラ２０２０として、レンズ２０２６を筐体２０２１から取り外して交換することが可能な構成としたが、レンズ２０２６と筐体が一体となっていてもよい。

カメラ２０２０は、シャッターボタン２０２４を押すことにより、静止画、または動画を撮像することができる。また、表示部２０２２はタッチパネルとしての機能を有し、表示部２０２２をタッチすることにより撮像することも可能である。

なお、カメラ２０２０は、ストロボ装置や、ビューファインダーなどを別途装着することができる。または、これらが筐体２０２１に組み込まれていてもよい。

上記の電子機器には、本発明の一態様に係る表示システムを搭載することができる。この場合、上記の電子機器は、外部から入力される画像データに基づいて映像信号を生成し、当該映像信号を用いて表示部に映像を表示する機能を有する。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

１０ 表示システム
１１ 半導体装置
１２ 制御部
１３ 電源部
２０ 画素部
２１ 画素ユニット
３０ 画素群
３１ 画素
４０ 駆動回路
４１ 回路
５０ 駆動回路
５１ 回路
５２ 回路
６０ コントローラ
７１ 回路
１００ 半導体装置
１０１ 半導体装置
１１０ 発光素子
１２０ 液晶素子
１３０ ＤＡ変換回路
１３１ オペアンプ
１３２ ＡＤ変換回路
１３３ 電流積分回路
１３４ トランジスタ
１３５ オペアンプ
１３６ 容量素子
１３７ スイッチ
３１１ 表示ユニット
３１２ タッチセンサユニット
３１２ａ 表示ユニット
３２１ インターフェース
３２２ 記憶装置
３２３ デコーダ
３２４ センサコントローラ
３２５ クロック生成回路
３２６ タイミングコントローラ
３２７ レジスタ
３２８ タッチセンサコントローラ
３３０ 画像処理部
３３１ ガンマ補正回路
３３２ 調光回路
３３３ 調色回路
３３４ ＥＬ補正回路
３４０ ホスト
３５０ 光センサ
３５１ 外光
５００ 表示装置
５０１ 画素部
５０２ 画素ユニット
５０３ 駆動回路
５０４ 駆動回路
５０５ 画素
５０６ｂ 副画素
５１０ 液晶素子
５２０ 発光素子
５３０ 導電層
５４０ 開口
５５１ 基板
５６１ 基板
５６２ 表示領域
５６４ 回路
５６５ 配線
５７２ ＦＰＣ
５７３ ＩＣ
６１２ 液晶
６１３ 導電層
６１７ 絶縁層
６２１ 絶縁層
６３０ 偏光板
６３１ 着色層
６３２ 遮光層
６３３ 配向膜
６３４ 着色層
６４１ 接着層
６４２ 接着層
６９１ 導電層
６９２ ＥＬ層
６９３ 導電層
７０１ トランジスタ
７０４ 接続部
７０５ トランジスタ
７０６ トランジスタ
７０７ 接続部
７１１ 絶縁層
７１２ 絶縁層
７１３ 絶縁層
７１４ 絶縁層
７１５ 絶縁層
７１６ 絶縁層
７１７ 絶縁層
７２０ 絶縁層
７２１ 導電層
７２２ 導電層
７２３ 導電層
７２４ 導電層
７３１ 半導体層
７４２ 接続層
７４３ 接続体
７５２ 接続部
８１０ 携帯情報端末
９００ トランジスタ
９０２ 基板
９０４ 導電膜
９０６ 絶縁膜
９０７ 絶縁膜
９０８ 金属酸化膜
９１２ 導電膜
９１４ 絶縁膜
９１６ 絶縁膜
９１８ 絶縁膜
９２０ 導電膜
１０００ 表示モジュール
１００１ 上部カバー
１００２ 下部カバー
１００３ ＦＰＣ
１００４ タッチパネル
１００５ ＦＰＣ
１００６ 表示装置
１００９ フレーム
１０１０ プリント基板
１０１１ バッテリ
２０００ 携帯情報端末
２００１ 筐体
２００２ 筐体
２００３ 表示部
２００４ 表示部
２００５ ヒンジ部
２０１０ 携帯情報端末
２０１１ 筐体
２０１２ 表示部
２０１３ 操作ボタン
２０１４ 外部接続ポート
２０１５ スピーカ
２０１６ マイク
２０１７ カメラ
２０２０ カメラ
２０２１ 筐体
２０２２ 表示部
２０２３ 操作ボタン
２０２４ シャッターボタン
２０２６ レンズ

Claims (8)

1. 第１の画素群と、第２の画素群と、を有し、
   前記第１の画素群は、複数の第１の画素を有し、
   前記第２の画素群は、複数の第２の画素を有し、
   前記第１の画素群は、前記複数の第１の画素を用いて映像を表示する機能を有し、
   前記第２の画素群は、前記複数の第２の画素を用いて映像を表示する機能と、前記複数の第２の画素を用いてデータを記憶する機能を有し、
   前記データの記憶は、前記第２の画素群に映像が表示されていない期間に行われ、
   前記データは、前記第２の画素群に映像を表示するための映像信号以外のデータである半導体装置。
2. 請求項１において、
   前記第２の画素は、トランジスタと、容量素子と、を有し、
   前記トランジスタは、前記容量素子と電気的に接続され、
   前記トランジスタは、チャネル形成領域に金属酸化物を有する半導体装置。
3. 請求項１において、
   前記第２の画素は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量素子と、を有し、
   前記第１のトランジスタのゲート及び前記第３のトランジスタのゲートは、第１の配線と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲート、及び前記容量素子の一方の電極と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのソース又はドレインの一方、及び前記容量素子の他方の電極と電気的に接続され、
   前記第３のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
   前記第１の配線は、選択信号を伝える機能を有し、
   前記第２の配線は、前記第２の画素に記憶されたデータに対応する電流を伝える機能を有し、
   前記第１のトランジスタは、チャネル形成領域に金属酸化物を有する半導体装置。
4. 請求項１乃至３のいずれか一項において、
   前記データは、前記第１の画素群に供給される映像信号である半導体装置。
5. 請求項１乃至４のいずれか一項において、
   前記第１の画素は、反射型の液晶素子を有し、
   前記第２の画素は、発光素子を有する半導体装置。
6. 請求項１乃至５のいずれか一項に記載の半導体装置を用いた表示部と、制御部と、を有し、
   前記制御部は、第１の駆動回路と、第２の駆動回路と、コントローラと、を有し、
   前記第１の駆動回路は、前記第１の画素群に映像を表示するための映像信号を供給する機能を有し、
   前記第２の駆動回路は、前記第２の画素群に映像を表示するための映像信号を供給する機能と、前記第２の画素群にデータを書き込む機能と、前記第２の画素群に記憶されたデータを読み出す機能と、を有し、
   前記コントローラは、前記第２の駆動回路によって読み出されたデータを、前記第１の駆動回路に供給する機能を有する表示システム。
7. 請求項６において、
   電源部を有し、
   前記電源部は、前記第２の画素に複数の電位を供給する機能を有し、
   前記第２の画素に供給される電位は、前記コントローラから入力される信号によって制御される表示システム。
8. 請求項６又は７に記載の表示システムを有し、
   外部から入力される画像データに基づいて前記映像信号を生成し、前記映像信号を用いて前記表示部に映像を表示する機能を有する電子機器。

Images