KR20060097819A

KR20060097819A - 쉬프트 레지스터 및 이를 구비한 표시 장치

Info

Publication number: KR20060097819A
Application number: KR1020050018552A
Authority: KR
Inventors: 이명우; 이주형; 박상진; 어기한
Original assignee: 삼성전자주식회사
Priority date: 2005-03-07
Filing date: 2005-03-07
Publication date: 2006-09-18

Abstract

신뢰성을 향상하기 위한 쉬프트 레지스터 및 이를 구비한 표시 장치가 개시된다. 제1 풀업부는 이전 스테이지의 제1 게이트 신호와 제1 클럭 신호를 근거로 현재 스테이지의 제1 게이트 신호를 출력한다. 풀다운부는 제2 클럭 신호에 기초하여 제1 게이트 신호를 전원전압으로 풀다운시킨다. 제1 유지부는 제1 클럭 신호에 기초하여 제1 게이트 신호를 전원전압으로 유지시킨다. 제2 풀업부는 제1 게이트 신호와 제3 클럭 신호를 근거로 현재 스테이지의 제2 게이트 신호를 출력한다. 제2 유지부는 제1 및 제2 클럭 신호에 기초하여 제2 게이트 신호를 전원전압으로 유지시킨다. 이에 따라, 세 개의 클럭 신호를 이용하여 두 개의 게이트 펄스를 출력함으로써 터치 표시 장치에 포함된 광센서의 구동 신뢰성을 향상시킬 수 있다.

광센서, 센싱 표시 패널, 게이트 펄스, 쉬프트 레지스터

Description

쉬프트 레지스터 및 이를 구비한 표시 장치{SHIFT REGISTER AND DISPLAY DEVICE HAVING THE SAME}

도 1은 본 발명의 실시예에 따른 표시 장치에 대한 개략적인 블록도이다.

도 2는 도 1에 도시된 표시 패널의 단위 화소에 대한 등가 회로도이다.

도 3은 도 1에 도시된 센싱게이트 구동부에 대한 상세한 블록도이다.

도 4는 도 3에 도시된 쉬프트 레지스터의 각 스테이지의 내부 회로도이다.

도 5a 내지 도 5h는 도 4에 도시된 스테이지의 입력신호 및 출력신호에 대한 타이밍도이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 표시 패널 200 : 데이터 구동부

300 : 게이트 구동부 400 : 리드아웃부

500 : 센싱 게이트 구동부

510 : 제1 풀업부 520 : 제1 풀업 제어부

530 : 제2 풀다운 제어부 540 : 제1 풀다운부

550 : 제1 유지부 560 : 제1 출력부

570 : 제2 풀업부 580 : 제2 유지부

590 : 제2 출력부

본 발명은 쉬프트 레지스터 및 이를 구비한 표시 장치에 관한 것으로, 보다 상세하게는 광센서의 구동 신뢰성을 향상하기 위한 쉬프트 레지스터 및 이를 구비한 표시 장치에 관한 것이다.

일반적으로 터치스크린패널은 액정표시장치 위에 배치되어 손 및 물체 등과 같은 오브젝트(Object)를 통해 데이터를 입력하는 입력장치이다. 상기 터치표시패널을 액정표시패널 위에 배치하여 액정표시장치를 구현함으로써 상기 액정표시장치를 표시 장치 겸용 입력 장치로 사용하고 있다.

최근에는 상기 터치스크린패널과 액정표시패널을 일체화시킨 표시 패널이 개발되고 있다. 일체형 표시 패널은 화상이 표시되는 액티브 영역에 광센서를 a-Si/Poly-Si 등의 박막트랜지스터를 이용하여 형성함으로써, 상기 표시 패널을 표시 장치 및 입력 장치로 사용한다.

일반적으로 상기 광센서는 포토 박막트랜지스터로 형성된다. 기존의 포토 박막트랜지스터의 구동 방식은 게이트 전극에 일정 레벨의 DC 전압을 인가하여 구동시킨다. 그러나, 이와 같이 포토 박막트랜지스터의 게이트 전극에 DC 전압을 지속적으로 인가하게 되면, 포토 박막트랜지스터의 열화에 의한 구동 신뢰성을 저하시키는 문제점이 있다.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 광센서의 구동 신뢰성을 향상시키기 위한 쉬프트 레지스터를 제공하는 것이다.

본 발명의 다른 목적은 상기 쉬프트 레지스터를 구비한 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 복수의 스테이지들이 종속적으로 연결된 쉬프트 레지스터에서, 각 스테이지는 제1 풀업부, 풀다운부, 제1 유지부, 제2 풀업부 및 제2 유지부를 포함한다. 상기 제1 풀업부는 이전 스테이지의 제1 게이트 신호와 제1 클럭 신호를 근거로 현재 스테이지의 제1 게이트 신호를 출력한다. 상기 풀다운부는 제2 클럭 신호에 기초하여 상기 제1 게이트 신호를 전원전압으로 풀다운시킨다. 상기 제1 유지부는 상기 제1 클럭 신호에 기초하여 상기 제1 게이트 신호를 전원전압으로 유지시킨다. 상기 제2 풀업부는 상기 제1 게이트 신호와 제3 클럭 신호를 근거로 현재 스테이지의 제2 게이트 신호를 출력한다. 상기 제2 유지부는 상기 제1 및 제2 클럭 신호에 기초하여 상기 제2 게이트 신호를 상기 전원전압으로 유지시킨다.

바람직하게 상기 제1 클럭 신호는 제1 주기를 가지며, 상기 제2 클럭 신호는 상기 제1 클럭 신호에 대해 위상이 반전된 신호이며, 상기 제3 클럭 신호는 상기 제1 주기 보다 짧은 제2 주기를 갖는다.

상기 쉬프트 레지스터는 이전 스테이지에서 출력된 제1 게이트 펄스가 인가 되면 상기 제1 풀업부에 제어신호를 인가하는 풀업 제어부와, 이후 스테이지에서 출력된 제1 게이트 펄스가 인가되면 상기 풀다운부에 상기 오프 전압을 인가하는 풀다운 제어부를 포함한다.

상기 제2 풀업부는 제어 전극은 상기 제1 풀업부의 출력단에 연결되고, 제1 전류 전극은 상기 제3 클럭 신호의 입력단에 연결되고, 제2 전류 전극은 상기 제2 유지부에 연결된 스위칭 소자를 포함한다.

상기 제2 유지부는 제어 전극은 상기 제1 클럭 신호의 입력단에 연결되고, 제1 전류 전극은 상기 오프 전압의 입력단에 연결되고, 제2 전류 전극은 상기 제2 풀업부의 출력단에 연결된 제1 스위칭 소자와, 제어 전극은 상기 제2 클럭 신호의 입력단에 연결되고, 제1 전류 전극은 상기 오프 전압의 입력단에 연결되고, 제2 전류 전극은 상기 제2 풀업부의 출력단에 연결된 제2 스위칭 소자를 포함한다.

상기한 본 발명의 다른 목적은 표시 장치는 표시 패널, 센싱 게이트 구동부 및 디스플레이 게이트 구동부를 포함한다. 상기 표시 패널은 화소 전극을 갖는 단위 화소 영역에 형성된 제1 스위칭 소자와, 감지되는 외부광을 상기 제1 스위칭 소자에 제공하는 제2 스위칭 소자와, 상기 화소 전극을 구동시키는 제3 스위칭 소자를 포함한다. 상기 센싱 게이트 구동부는 상기 제1 스위칭 소자를 활성화시키는 제1 게이트 펄스와, 상기 제2 스위칭 소자를 활성화시키는 제2 게이트 펄스를 출력한다. 상기 디스플레이 게이트 구동부는 상기 제3 스위칭 소자에 제3 게이트 펄스를 출력한다.

상기 표시 패널은 영상이 표시되고 외부광을 감지하는 센싱표시영역과, 상기 센싱표시영역을 둘러싸는 주변영역으로 이루어지며, 상기 센싱 게이트 구동부는 상기 주변 영역에 복수의 스테이지들로 형성된 쉬프트 레지스터이다.

각각의 스테이지는 이전 스테이지의 제1 게이트 펄스에 기초하여 제1 클럭 신호를 현재 스테이지의 제1 게이트 펄스로 출력하는 제1 풀업부와, 상기 제2 클럭 신호에 기초하여 상기 제1 게이트 펄스를 오프 전압으로 풀다운시키는 풀다운부와, 상기 제1 클럭 신호에 기초하여 상기 제1 게이트 펄스를 오프 전압으로 유지시키는 제1 유지부와, 상기 제1 게이트 펄스에 기초하여 제3 클럭 신호를 현재 스테이지의 제2 게이트 펄스로 출력하는 제2 풀업부 및 상기 제1 및 제2 클럭 신호에 기초하여 상기 제2 게이트 펄스를 오프 전압으로 유지시키는 제2 유지부를 포함한다.

상기 제1 클럭 신호는 제1 주기를 가지며, 상기 제2 클럭 신호는 상기 제1 클럭 신호에 대해 위상이 반전된 신호이고, 상기 제3 클럭 신호는 상기 제1 주기 보다 짧은 제2 주기를 갖는다.

상기 제2 풀업부는 제어 전극은 상기 제1 풀업부의 출력단에 연결되고, 제1 전류 전극은 상기 제3 클럭 신호의 입력단에 연결되고, 제2 전류 전극은 상기 제2 유지부에 연결된 트랜지스터를 포함한다.

상기 제2 유지부는 제어 전극은 상기 제1 클럭 신호의 입력단에 연결되고, 제1 전류 전극은 상기 오프 전압의 입력단에 연결되고, 제2 전류 전극은 상기 제2 풀업부의 출력단에 연결된 제1 트랜지스터 및 제어 전극은 상기 제2 클럭 신호의 입력단에 연결되고, 제1 전류 전극은 상기 오프 전압의 입력단에 연결되고, 제2 전류 전극은 상기 제2 풀업부의 출력단에 연결된 제2 트랜지스터를 포함한다.

이러한 쉬프트 레지스터 및 이를 구비한 표시 장치에 의하면, 세 개의 클럭 신호를 이용하여 두 개의 게이트 펄스를 생성함으로써 광센서의 구동 신뢰성을 향상시킬 수 있다.

이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100)과 데이터 구동부(200)와 게이트 구동부(300)와 리드아웃부(400) 및 센싱 게이트 구동부(500)를 포함한다.

상기 표시 패널(100)은 어레이 기판(110)과, 칼라 필터 기판(120)과, 상기 어레이 기판(110)과 칼라 필터 기판(120) 사이에 개재된 액정층(미도시)을 포함한다.

상기 어레이 기판(110)은 센싱 표시 영역(SDA)과 제1 내지 제3 주변 영역(PA1,PA2,PA3)으로 이루어진다. 상기 센싱 표시 영역(SDA)은 표시 패널에 광센서가 일체로 형성된 영역으로, 화소 전극을 구동하는 제1 스위칭소자들과 이벤트가 발생한 위치를 센싱하는 광센서들이 형성된다.

상기 제1 주변 영역(PA1)에는 상기 데이터 구동부(200)와 상기 리드아웃부(400)가 각각 칩 형태로 실장된다. 상기 제2 주변 영역(PA2)에는 아몰퍼스 실리콘 박막트랜지스터로 형성된 게이트 구동부(300)가 집적되고, 상기 제3 주변 영역(PA3)에도 아몰퍼스 실리콘 박막트랜지스터로 형성된 센싱 게이트 구동부(500)가 집적된다.

상기 데이터 구동부(200)와 상기 게이트 구동부(300)는 상기 표시 패널(100) 에 형성된 복수의 제1 스위칭 소자들 구동시켜 영상을 표시한다. 구체적으로, 상기 데이터 구동부(200)에는 디지털 데이터신호를 아날로그 데이터신호로 변환하여 상기 제1 스위칭 소자의 전류전극에 출력한다. 상기 데이터 구동부(200)에는 데이터제어신호, 기준계조전압, 및 디지털 데이터신호를 포함하는 입력신호(102)가 입력된다. 상기 데이터 구동부(200)는 상기 기준계조전압에 기초하여 상기 디지털 데이터신호를 아날로그 데이터신호로 변환하여 상기 표시 패널(100)에 출력한다.

상기 게이트 구동부(300)에는 수직개시신호, 오프 전압, 제1 클럭신호, 제1 반전클럭신호를 포함하는 게이트제어신호(103)가 입력되고, 이를 이용하여 제1 게이트 펄스를 상기 표시 패널(100)에 출력한다. 상기 제1 게이트신호는 상기 제1 스위칭 소자의 제어전극에 인가된다.

상기 리드아웃부(400)와 상기 센싱게이트 구동부(500)는 상기 표시 패널(100)에 형성된 광센서들을 구동하여 센싱신호를 리드아웃한다. 구체적으로 리드아웃부(400)는 제어신호(104)에 기초하여 상기 표시 패널(100)에 형성된 광센서들로부터 감지된 센싱신호를 디지털 형태의 센싱신호(404)로 변환하여 출력한다.

상기 센싱게이트 구동부(500)는 수직개시신호, 오프 전압, 제1 클럭신호, 제1 반전클럭신호 및 제2 클럭신호를 포함하는 센싱제어신호(105)가 입력되고, 이를 이용하여 제2 게이트 펄스 및 제3 게이트 펄스를 상기 표시 패널(100)에 출력한다.

상기 광센서는 상기 리드아웃부(400)에 센싱신호를 전달하는 제2 스위칭 소자와 외부광을 센싱하는 제3 스위칭소자를 포함한다. 상기 센싱게이트 구동부(500)는 상기 제2 및 제3 스위칭소자의 제어전극에 인가되는 제2 및 제3 게이트신호를 포함한다.

도 1 및 도 2를 참조하면, 상기 단위 화소는 제1 내지 제3 스위칭 소자를 포함한다. 상기 제1 스위칭 소자(TFT1)는 제1 게이트 배선(GL1)과 제1 데이터 배선(DL1)에 전기적으로 연결된다. 상기 제1 게이트 배선(GL1)은 상기 게이트 구동부(300)로부터 출력된 제1 게이트 신호가 인가되고, 상기 제1 데이터 배선(DL1)은 상기 데이터 구동부(200)로부터 출력된 제1 데이터 신호가 인가된다. 상기 제1 스위칭 소자(TFT1)는 액정캐패시터(CLC)와 스토리지 캐패시터(CST)와 전기적으로 연결된다. 상기 액정캐패시터(CLC)에는 제1 공통전압(Vcom)이 인가되고, 상기 스토리지 캐패시터(CST)에는 제2 공통전압(Vst)이 인가된다.

상기 제2 스위칭 소자(TFT2)는 제2 게이트 배선(GL2)과 제2 데이터 배선(DL2)에 전기적으로 연결된다. 상기 제2 게이트 배선(GL2)은 상기 센싱게이트 구동부(500)로부터 출력된 제2 게이트 신호가 인가된다. 상기 제2 데이터 배선(DL2)은 상기 리드아웃부(400)와 전기적으로 연결되어 센싱신호를 상기 리드아웃부(400)에 전달하는 출력배선이다.

상기 제3 스위칭 소자(TFT3)는 제3 게이트 배선(GL3)과 상기 제1 데이터 배선(DL1)에 전기적으로 연결된다. 상기 제3 스위칭 소자(TFT3)는 포토 박막트랜지스터로서, 외부광을 감지한다. 상기 제3 게이트 배선(GL3)은 상기 센싱게이트 구동부(500)로부터 출력된 제3 게이트 신호가 인가된다. 상기 제3 스위칭 소자(TFT3)는 상기 제2 스위칭 소자(TFT2)와 전기적으로 연결되어, 상기 제3 스위칭 소자(TFT3) 를 통해 센싱된 센싱신호는 상기 제2 스위칭 소자(TFT2)를 통해서 상기 리드아웃부(400)에 전달된다.

바람직하게 도 2에 도시된 단위 화소는 상기 표시 패널에 형성된 복수의 화소들에 균일하게 분포하도록 형성된다. 상기 복수의 화소들이 모두 도시된 단위 화소로 형성될 수도 있고, 상기 복수의 화소들 중 일부의 화소들만이 도시된 단위 화소로 형성될 수도 있다.

도 3을 참조하면, 상기 센싱게이트 구동부는 복수의 단위 스테이지들로 이루어진 하나의 쉬프트 레지스터이다.

구체적으로, 상기 쉬프트 레지스터는 N개의 제2 및 제3 게이트 신호(또는 주사 신호)(G11 G12, G21 G22,...,GN1 GN2)를 출력하는 N개의 스테이지들(SRC1, SRC2, SRC3,...,SRCN)과 더미게이트신호(DG)를 출력하는 더미 스테이지(SRCN+1)를 구비한다. 더미 스테이지(SRCN+1)는 더미 게이트 신호(DG)를 출력하여 전단 스테이지(SRCN)를 비활성화 시킨다.

각각의 스테이지는 제1 내지 제3 클럭단(CK1~CK3)과, 전원단(VSS)와, 제1 및 제2 제어단(IN1,IN2) 및 제1 및 제2 출력단(OUT1,OUT2)을 포함한다. 상기 제1 내지 제3 클럭단(CK1~CK3)에는 제1 주기를 갖는 제1 클럭신호(CK1)와 상기 제1 클럭신호에 반전된 제1 반전클럭신호(CKB1) 및 제2 주기를 갖는 제2 클럭신호(CK2)가 각각 인가된다. 상기 전원단(VSS)에는 게이트 오프 전압(Voff)이 인가되어, 게이트 신호의 오프 레벨을 설정한다.

상기 제1 제어단(IN1)에는 수직개시신호(STV) 및 이전스테이지의 제1 출력단(OUT1)에서 출력된 제2 게이트 신호가 인가되어, 동작을 활성화시킨다. 상기 제2 제어단(IN2)에는 다음 스테이지의 제1 출력단(OUT1)에서 출력된 제2 게이트 신호가 인가되어 동작을 비활성화시킨다.

상기 제1 출력단(OUT1)은 상기 제2 스위칭 소자를 제어하는 제2 게이트 신호가 출력되고, 상기 제2 출력단(OUT2)은 상기 제3 스위칭 소자를 제어하는 제3 게이트 신호가 출력된다.

구체적으로, 제1 스테이지(SRC1)의 제1 내지 제3 클럭단(CK1~CK3)에는 제1 클럭신호(CK1), 제2 반전클럭신호(CKB1), 제2 클럭신호(CK2)가 각각 인가되고, 전원단(VSS)에는 오프 전압(Voff)이 인가된다. 제1 제어단(IN1)에는 수직개시신호(STV)가 인가됨으로써 상기 제1 스테이지(SRC1)는 활성화되어 첫 번째의 제2 및 제3 게이트 신호(G12,G13)를 제1 및 제2 출력단(OUT1,POT2)으로 출력한다.

상기 제1 스테이지(SRC1)의 제1 출력단(OUT1)으로 출력된 제2 게이트 신호(G12)는 제2 스테이지(SRC2)의 제1 제어단(IN1)에 인가되어 상기 제2 스테이지(SRC2)는 동작이 활성화된다.

상기 제2 스테이지(SRC2)의 제1 출력단(OUT1)으로부터 출력된 두 번째의 제2 게이트 신호(G22)는 이전 스테이지인 제1 스테이지(SRC1)의 제2 제어단(IN2)에 인가되어 상기 제1 스테이지(SRC1)의 동작을 비활성화시키고, 다음 스테이지인 제3 스테이지(SRC3)의 제1 제어단(IN1)에 인가되어 상기 제3 스테이지(SRC3)의 동작을 활성화시킨다.

이와 같은 방식으로, 상호 종속적으로 연결된 복수의 스테이지들은 동작하여 표시 패널에 형성된 광센서인 제2 및 제3 스위칭 소자들에 제2 및 제3 게이트 신호를 출력한다.

도 4는 도 3에 도시된 쉬프트 레지스터의 각 스테이지의 내부 회로도이다. 도 5a 내지 도 5h는 도 4에 도시된 스테이지의 입력신호 및 출력신호에 대한 타이밍도이다.

도 4 및 도 5a 내지 도 5h를 참조하면, 각 스테이지는 제1 풀업부(510), 풀업 제어부(520), 풀다운 제어부(530), 제1 풀다운부(540), 제1 유지부(550), 제2 풀업부(560) 및 제2 유지부(570)를 포함한다. 이하, 다수의 스테이지들 중 제n 스테이지(특정 스테이지)에 대해서만 설명한다.

상기 제1 풀업부(510)는 게이트 전극이 노드 t1에 연결되어 제어 신호(CT)에 의해 제어되고, 드레인 전극이 제1 클럭신호(CK1)를 입력받고, 소스 전극이 제1 출력부(560)에 연결되는 제1 트랜지스터(TR1)를 포함한다. 또한, 상기 제1 트랜지스터(TFT1)의 게이트 전극과 소스 전극 사이에는 제1 캐패시터(Cbs)가 형성된다.

상기 풀업 제어부(520)는 드레인 전극과 게이트 전극이 공통 연결되어 제 n-1 스테이지의 제1 게이트 펄스(Gn-1)가 입력되는 제2 트랜지스터(TFT2)를 포함하며, 상기 입력된 제1 게이트 펄스(Gn-1)에 의해 노드 t1에 제어 신호(CT)를 출력한다. 여기서, 제n-1 스테이지가 제1 스테이지일 경우에는, 개시신호(STV)가 상기 제1 풀업 제어부(520)의 제2 트랜지스터(TFT2)에 입력된다.

상기 풀다운 제어부(530)는 게이트 전극은 제 n+1 스테이지에서 출력된 제1 게이트 펄스(Gn+1)를 제공받고, 드레인 전극은 노드 t1에 연결되어 제1 트랜지스터(TFT1)의 게이트 전극과 연결되고, 소스 전극은 전원전압(Voff)이 인가된 제3 트랜지스터(TFT3)를 포함한다. 제 n+1 스테이지에서 출력된 제1 게이트 펄스(Gn+1)가 게이트 전극에 인가되어 제3 트랜지스터(TFT3)를 턴 온 되면 전원전압(Voff)이 노드 t1에 제공된다.

상기 풀다운부(540)는 제6 트랜지스터(TFT6)로 이루어진다. 제6 트랜지스터(TFT6)의 게이트 전극은 제1 반전클럭신호(CKB1)를 입력받고, 소스 전극은 전원전압(Voff)을 입력받고, 드레인 전극은 풀업부(510)의 제1 트랜지스터(TFT1)의 소스 전극 및 제1 출력부(560)와 연결된다. 제6 트랜지스터(TFT6)는 제1 반전클럭신호(CKB1)가 게이트 전극에 인가되면, 제1 게이트 펄스(Gn)를 로우레벨(Voff)로 풀다운시킨다.

즉, 상기 제1 풀업부(510)는 상기 풀업 제어부(520)의 제어에 따라서, 상기 제1 클럭신호(CK1)에 동기된 제1 게이트 펄스(Gn)를 출력하고, 상기 풀다운 제어부(530)의 제어에 따라서 상기 풀다운부(540)는 상기 제1 풀업부(510)로부터 출력된 상기 제1 게이트 펄스(Gn)를 전원전압(Voff)의 레벨로 풀다운시킨다.

상기 제1 유지부(550)는 제5 트랜지스터(TFT5), 제4 트랜지스터(TFT4) 및 제2 캐패시터(Cc)를 포함한다. 제5 트랜지스터(TFT5) 및 제4 트랜지스터(TTF4) 각각의 게이트 전극은 노드 t2에 연결되어 있으며, 소스 전극은 전원전압(Voff)이 인가된다. 제2 캐패시터(Cc)의 일단은 제1 클럭신호(CK1)와 연결된다.

상기 제5 트랜지스터(TFT5)와 제4 트랜지스터(TFT4)의 게이트 전극은 노드 t2와 제7 트랜지스터(TFT7)의 드레인 전극에 연결된다. 제7 트랜지스터(TFT7)가 턴 온 되면 전원전압(Voff)에 의하여 상기 제5 트랜지스터(TFT5)와 제4 트랜지스터(TFT4)는 턴 오프 된다. 상기 제7 트랜지스터(TFT7)가 턴 오프 되면, 노드 t2에 인가된 신호는 제2 캐패시터(Cbs)에 충전된 제1 클럭신호(CK1)와 동일한 파형을 가지게 된다. 이는 제4 트랜지스터(TFT4)와 제5 트랜지스터(TFT5)를 제1 클럭신호(CK1)와 같은 주기로 턴 온시켜 노드 t1과 제1 출력부(560)의 출력신호인 제1 게이트 펄스(Gn)를 로우레벨로 유지시켜 준다. 또한, 제1 클럭신호(CK1)가 로우상태이면 제1 반전클럭신호(CKB1)가 하이상태가 되어 제6 트랜지스터(TFT6)를 턴 온시켜 제1 출력부(560)로 출력되는 제1 게이트 펄스(Gn)를 로우레벨로 유지시켜 준다.

이와 같이 제1 클럭신호(CK1)와 제1 반전클럭신호(CKB1)가 교대로 제1 게이트 펄스(Gn)를 로우레벨(Voff)로 유지시켜주어 각종 커플링에 의한 신호 왜곡을 방지한다.

상기 제2 풀업부(560)는 게이트 전극이 상기 제1 풀업부(510)의 출력단에 연결되고, 드레인 전극에 제2 클럭신호(CK2)가 입력되고, 소스 전극이 제 9 및 제10 트랜지스터(TFT9,TFT10)와 연결된 제8 트랜지스터(TFT8)를 포함한다. 상기 제1 풀업부(510)로부터 제1 게이트 펄스(Gn)가 출력되면 제8 트랜지스터(TFT8)의 게이트 전극에는 제1 게이트 펄스(Gn)가 인가되어 제8 트랜지스터(TFT8)는 턴 온 되고, 이에 의해 제8 트랜지스터(TFT8)의 드레인 전극에 인가된 제2 클럭신호(CK2)는 제2 풀업부(560)의 출력단으로 출력된다. 즉, 제2 클럭신호(CK2)는 제2 게이트 펄스(Gn1)로 출력된다.

상기 제2 유지부(570)는 제9 및 제10 트랜지스터(TFT9,TFT10)를 포함한다. 제9 트랜지스터(TFT9)의 게이트 전극은 노드 t2와 연결되고, 소스 전극은 전원전압(Voff)과 연결되고, 드레인 전극은 제2 풀업부(560)의 출력단과 연결된다. 제10 트랜지스터(TFT10)는 게이트 전극에는 제1 반전클럭신호(CKB1)가 입력되고, 소스 전극은 전원전압(Voff)과 연결되고, 드레인 전극은 제2 풀업부(560)의 출력단과 연결된다. 제1 풀업부(510)에서 제1 게이트 펄스(Gn)가 출력되지 않으면, 제8 트랜지스터는 턴 오프 되고 제2 출력부(590)는 제9 또는 제10 트랜지스터(TFT9,TFT10)에 의해 전원전압(Voff)이 출력된다. 제9 및 제10 트랜지스터(TFT9,TFT10)의 게이트 전극은 노드 t2와 제1 반전클럭신호(CKB1)가 각각 인가되며, 도 5a 및 도 5f에 도시된 바와 같이, 제1 반전클럭신호(CKB1)와 노드 t2에 인가되는 신호는 상호 반전된 신호이다.

이에 의해, 제9 트랜지스터(TFT9)가 턴 오프되면 제10 트랜지스터(TFT10)를 통해 제2 풀업부(560)의 출력단에 전원전압(Voff)이 인가되고, 제10 트랜지스터(TFT10)가 턴 오프 되면 제9 트랜지스터(TFT9)를 통해 제2 풀업부(560)에 전원전압(Voff)이 인가된다. 따라서, 제2 풀업부(560)에서 출력되는 제2 게이트 펄스(Gn1)를 로우레벨로 유지시킨다.

이상에서 설명한 바와 같이, 본 발명에 따르면 쉬프트 레지스터의 단위 스테이지는 세 개의 클럭신호를 이용하여 두 개의 게이트 펄스를 출력한다. 이에 의해 표시 패널에 형성된 광센서, 즉 포토 박막트랜지스터와 스위칭 박막트랜지스터의 게이트 전극에 게이트 펄스를 인가하여 구동시킨다.

따라서, 포토 박막트랜지스터에 DC 전압을 인가하는 기존의 구동 방식에 비해, 상대적으로 소비 전력을 감소시킬 수 있다.

또한, 포토 박막트랜지스터에 DC 전압을 인가함에 따른 기존 구동 방식의 문제점인 포토 박막트랜지스터의 열화에 의한 신뢰성 저하를 막을 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

복수의 스테이지들이 종속적으로 연결된 쉬프트 레지스터에서,

각 스테이지는

이전 스테이지의 제1 게이트 신호와 제1 클럭 신호를 근거로 현재 스테이지의 제1 게이트 신호를 출력하는 제1 풀업부;

제2 클럭 신호에 기초하여 상기 제1 게이트 신호를 전원전압으로 풀다운시키는 풀다운부;

상기 제1 클럭 신호에 기초하여 상기 제1 게이트 신호를 상기 전원전압으로 유지시키는 제1 유지부;

상기 제1 게이트 신호와 제3 클럭 신호를 근거로 현재 스테이지의 제2 게이트 신호를 출력하는 제2 풀업부; 및

상기 제1 및 제2 클럭 신호에 기초하여 상기 제2 게이트 신호를 상기 전원전압으로 유지시키는 제2 유지부를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
제1항에 있어서, 상기 제1 클럭 신호는 제1 주기를 가지며, 상기 제2 클럭 신호는 상기 제1 클럭 신호에 대해 위상이 반전된 신호인 것을 특징으로 하는 쉬프트 레지스터.
제2항에 있어서, 상기 제3 클럭 신호는 상기 제1 주기 보다 짧은 제2 주기를 갖는 것을 특징으로 하는 쉬프트 레지스터.
제1항에 있어서, 이전 스테이지에서 출력된 제1 게이트 신호가 인가되면 상기 제1 풀업부에 제어신호를 인가하는 풀업 제어부: 및

이후 스테이지에서 출력된 제1 게이트 신호가 인가되면 상기 풀다운부에 상기 전원전압을 인가하는 풀다운 제어부를 더 포함하는 것을 특징으로 하는 쉬프트 레지스터.
제1항에 있어서, 상기 제2 풀업부는

제어 전극은 상기 제1 풀업부의 출력단에 연결되고, 제1 전류 전극은 상기 제3 클럭 신호의 입력단에 연결되고, 제2 전류 전극은 상기 제2 유지부에 연결된 스위칭 소자를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
제1항에 있어서, 상기 제2 유지부는

제어 전극은 상기 제1 클럭 신호의 입력단에 연결되고, 제1 전류 전극은 상기 전원전압의 입력단에 연결되고, 제2 전류 전극은 상기 제2 풀업부의 출력단에 연결된 제1 스위칭 소자; 및

제어 전극은 상기 제2 클럭 신호의 입력단에 연결되고, 제1 전류 전극은 상기 전원전압의 입력단에 연결되고, 제2 전류 전극은 상기 제2 풀업부의 출력단에 연결된 제2 스위칭 소자를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
복수의 스테이지들이 종속적으로 연결된 쉬프트 레지스터에서,

각 스테이지는

이전 스테이지에서 출력된 제1 게이트 신호가 인가되면 제어신호를 출력하는 풀업 제어부:

상기 제어신호와 제1 클럭 신호를 근거로 현재 스테이지의 제1 게이트 신호를 출력하는 제1 풀업부;

이후 스테이지에서 출력된 제1 게이트 신호가 인가되면 전원전압을 출력하는 풀다운 제어부;

제2 클럭 신호에 기초하여 상기 제1 게이트 신호를 상기 풀다운 제어부로부터 제공된 상기 전원전압으로 풀다운시키는 풀다운부;

상기 제1 클럭 신호에 기초하여 상기 제1 게이트 신호를 상기 전원전압으로 유지시키는 제1 유지부;

상기 제1 게이트 신호와 제3 클럭 신호를 근거로 현재 스테이지의 제2 게이트 신호를 출력하는 제2 풀업부; 및

상기 제1 및 제2 클럭 신호에 기초하여 상기 제2 게이트 신호를 상기 전원전압으로 유지시키는 제2 유지부를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
제7항에 있어서, 상기 제1 클럭 신호는 제1 주기를 가지며, 상기 제2 클럭 신호는 상기 제1 클럭 신호에 대해 위상이 반전된 신호이며,

상기 제3 클럭 신호는 상기 제1 주기 보다 짧은 제2 주기를 갖는 것을 특징으로 하는 쉬프트 레지스터.
화소 전극을 갖는 단위 화소 영역에 형성된 제1 스위칭 소자와, 감지되는 외부광을 상기 제1 스위칭 소자에 제공하는 제2 스위칭 소자와, 상기 화소 전극을 구동시키는 제3 스위칭 소자를 포함하는 표시 패널;

상기 제1 스위칭 소자를 활성화시키는 제1 게이트 펄스와, 상기 제2 스위칭 소자를 활성화시키는 제2 게이트 펄스를 출력하는 센싱 게이트 구동부; 및

상기 제3 스위칭 소자를 활성화시키는 제3 게이트 펄스를 출력하는 디스플레이 게이트 구동부를 포함하는 표시 장치.
제9항에 있어서, 상기 표시 패널은 영상이 표시되고 외부광을 감지하는 센싱표시영역과, 상기 센싱표시영역을 둘러싸는 주변영역으로 이루어지며,

상기 센싱 게이트 구동부는 상기 주변 영역에 복수의 스테이지들로 형성된 쉬프트 레지스터인 것을 특징으로 하는 표시 장치.
제10항에 있어서, 상기 각 스테이지는

이전 스테이지의 제1 게이트 펄스와 제1 클럭 신호를 근거로 현재 스테이지의 제1 게이트 펄스를 출력하는 제1 풀업부;

제2 클럭 신호에 기초하여 상기 제1 게이트 펄스를 전원전압으로 풀다운시키 는 풀다운부;

상기 제1 클럭 신호에 기초하여 상기 제1 게이트 펄스를 전원전압으로 유지시키는 제1 유지부;

상기 제1 게이트 펄스와 제3 클럭 신호를 근거로 현재 스테이지의 제2 게이트 펄스를 출력하는 제2 풀업부; 및

상기 제1 및 제2 클럭 신호에 기초하여 상기 제2 게이트 펄스를 전원전압으로 유지시키는 제2 유지부를 포함하는 것을 특징으로 하는 표시 장치.