JP7270074B2

JP7270074B2 - 表示装置及びその短絡検出方法

Info

Publication number: JP7270074B2
Application number: JP2021573821A
Authority: JP
Inventors: 志熊
Original assignee: HKC Co Ltd; Chongqing HKC Optoelectronics Technology Co Ltd
Current assignee: HKC Co Ltd; Chongqing HKC Optoelectronics Technology Co Ltd
Priority date: 2019-06-11
Filing date: 2020-06-01
Publication date: 2023-05-09
Anticipated expiration: 2040-06-01
Also published as: EP3979229A4; KR20220047562A; EP3979229A1; US20210280106A1; US11315456B2; CN110264925A; WO2020248861A1; JP2022537519A; KR102571819B1; CN110264925B

Description

本願は中国専利局に２０１９年６月１１日に提出された、出願番号が２０１９１０５０３７１５．１で、発明名称が「表示装置及びその短絡検出方法」である中国特許出願の優先権を主張し、その全ての内容を引用により本願に組み入れる。
本願は、表示装置の技術分野に関し、特に、表示装置及びその短絡検出方法に関する。

ここで述べるものは本願に関連する背景情報のみを提供し、必然的に例示的な技術を構成するものではない。

表示装置は、一般にデータ駆動チップ（ＤａｔａＤｒｉｖｅｒＩＣ）をデータ駆動として用いており、その内部にはデジタルアナログ変換器（Ｄｉｇｉｔａｌｔｏａｎａｌｏｇｃｏｎｖｅｒｔｅｒ）やバッファなどが含まれる。

表示装置のデータ線と走査線との間に短絡が発生すると、データ駆動チップと走査駆動チップに導通経路が存在し、走査駆動チップの動作電圧がデータ駆動チップの動作電圧をはるかに上回るため、データ駆動チップが長時間動作する場合に焼損するリスクがある。

本発明の主な目的は、表示装置及びその短絡検出方法を提供することにある。

以上の目的を達成するために、本願は表示装置を提案し、前記表示装置は：
複数のデータ線と、複数の走査線と、複数の前記データ線と複数の前記走査線とが交差して形成された画素とを有する表示パネルと、
複数の前記走査線に接続され、複数の前記走査線を駆動するように構成された走査駆動回路と、
複数の前記データ線に接続され、複数の前記データ線を駆動するように構成されたデータ駆動回路であって、前記データ駆動回路はデジタルアナログ変換器と、増幅器と、スイッチモジュールと、センサとを含み、前記デジタルアナログ変換器の出力側は前記増幅器及び前記スイッチモジュールを順次介して前記データ線に接続され、前記スイッチモジュールの入力側は前記増幅器に接続され、前記スイッチモジュールの出力側は前記データ線に接続されている前記データ駆動回路と、
を含み、
前記センサの第１入力側と第２入力側は外部の電圧源と接続され、前記第１入力側に第１電圧が、第２入力側に第２電圧が、それぞれ印加され、前記第１電圧の電圧値は前記第２電圧の電圧値よりも小さく、前記センサの第３入力側は前記スイッチモジュールと前記データ線との間に接続され、前記センサの出力側は前記スイッチモジュールの制御側に接続されており、前記第３入力側が受信した帰還電圧が、前記第１電圧と前記第２電圧との電圧値を端点とする範囲外にある場合には、前記センサの出力側から前記スイッチモジュールの制御側にハイレベルを出力し、前記スイッチモジュールの制御側がハイレベルの場合、前記スイッチモジュールの入力側と出力側との間が切断される。

いくつかの実施例において、前記第１電圧の電圧値が前記データ駆動回路の動作電圧よりも小さく、前記第１電圧の電圧値が接地電圧よりも大きい。

いくつかの実施例において、前記第２電圧の電圧値が前記データ駆動回路の動作電圧よりも小さく、前記第２電圧の電圧値が接地電圧よりも大きい。

いくつかの実施例において、前記増幅器には正相入力側と逆相入力側が備えられており、
前記デジタルアナログ変換器の出力側は前記正相入力側と接続され、前記逆相入力側は前記増幅器と前記スイッチモジュールとの間に接続されている。

いくつかの実施例において、前記表示装置はさらに、第１共通電極と、一端が前記データ線と接続され、他端が前記第１共通電極に接続された第１メモリキャパシタと、を含む。

いくつかの実施例において、前記表示装置はさらに、前記第１メモリキャパシタと前記第１データ線との間に接続された第１保護抵抗器を含む。

いくつかの実施例において、前記第１保護抵抗器、第１メモリキャパシタ及び第１共通電極の数は複数であり、各データ線の経路上にはいずれも一つの第１保護抵抗器、一つの第１メモリキャパシタ及び一つの第１共通電極が設置されている。

いくつかの実施例において、前記表示装置はさらに第２保護抵抗器、第２メモリキャパシタ及び第２共通電極を含み、前記操作駆動回路の出力側は走査線の一端に接続され、前記走査線の他端には、第２保護抵抗器、第２メモリキャパシタと第２共通電極が順番に接続されている。

いくつかの実施例において、前記第２保護抵抗器、第２メモリキャパシタ及び第２共通電極の数は複数であり、各データ線の経路上にはいずれも一つの第２保護抵抗器、一つの第２メモリキャパシタ及び一つの第２共通電極が設置されている。

いくつかの実施例において、前記走査駆動回路の出力する電圧の最大電圧が前記データ駆動回路の動作電圧よりも大きく、前記走査駆動回路の出力する電圧の最小電圧が接地電圧よりも小さい。

いくつかの実施例において、前記表示装置は、前記データ駆動回路の入力側と前記走査駆動回路の入力側とにそれぞれ電気的に接続されたコントローラをさらに含む。

いくつかの実施例において、前記コントローラはデータ駆動回路とは別として設置されているか、又は前記コントローラはデータ駆動回路とは一体として設置されて集積回路を形成している。

上記目的を達成するために、本願は、表示装置の短絡検出方法をさらに提案し、前記表示装置の短絡検出方法は：
センサが増幅器の帰還電圧を受信すると、前記帰還電圧が第１電圧と第２電圧との電圧値を端点とする範囲外にあるか否かを判断するステップと、
前記帰還電圧が前記第１電圧と前記第２電圧との電圧値を端点とする範囲外にある場合、スイッチモジュールにハイレベルを出力するように前記センサの出力側を制御して、前記スイッチモジュールの入力側と出力側との間を切断させるステップと、
を含む。

いくつかの実施例において、前記のセンサが増幅器の帰還電圧を受信すると、前記帰還電圧が第１電圧と第２電圧との電圧値を端点とする範囲外にあるか否かを判断するステップの後に、さらに、
前記帰還電圧が前記第１電圧と前記第２電圧との電圧値を端点とする範囲内にある場合、スイッチモジュールにローレベルを出力するように前記センサの出力側を制御して、前記スイッチモジュールの入力側と出力側との間を導通させるステップを含む。

本願が提供する表示装置短絡検出方法によれば、データ駆動回路の内部にセンサを配置することができ、それのデータ線に出力する電圧が第１電圧と第２電圧との電圧値を端点とする範囲外にある場合、表示装置の正常動作を保証するように、スイッチモジュールの入力側と出力側との間を切断させるように制御することによって、データ駆動回路を焼損から保護する。

本願実施例及び例示的技術の技術案をより明確に説明するために、以下では、実施例或いは例示的説明に必要とされる添付図面を簡単に紹介する。下記説明における添付図面は本願の一部の実施例に過ぎないことは明らかであって、当業者にとって、創造的な労働を行わないことを前提に、これらの添付図面が示す構造により他の添付図面を得ることができる。

本願の実施例の表示装置の構造模式図である。本願の実施例のデータ線と走査線の配置模式図である。本願の実施例のデータ駆動回路とデータ線の回路接続模式図である。本願の実施例の走査駆動回路と走査線の回路接続模式図である。本願の実施例の表示装置の短絡検出方法のステップフローチャートである。本願のもう一つの実施例の表示装置の短絡検出方法のステップフローチャートである。

添付図面を参照して、実施例と組み合わせて本願目的の実現、機能特徴及び長所をさらに説明する。
以下では、本願実施例における図面と組み合わせ、本願実施例における技術案を明確且つ完全に説明する。説明される実施例は本願の全ての実施例ではなく、本願の一部の実施例に過ぎないことは明らかである。本願における実施例に基づいて、当業者が創造的な労働を行わないことを前提に得た全ての他の実施例は、本願の保護する範囲に属す。

本願実施例での全ての方向性指示（例えば上、下、左、右、前、後．．．）は、当該方向性指示はある特定の姿勢（添付図面に示す）における各部品間の相対的位置関係、移動状況等を説明するためだけに用いられるのであって、もし当該特定の姿勢が変わる場合、当該方向性指示もそれ相当に変わることは、説明しておく必要がある。

また、本願実施例において「第一」、「第二」等に係る説明は説明のために利用されるだけであって、その相対的重要性を提示又は暗示する、或いは提示される技術的特徴の数を暗示的に指定するように理解すべきではない。これにより、「第一」、「第二」に限定された特徴は明示的或いは暗示的に少なくとも一つの当該特徴を含んでもよい。また、各実施例の技術案は互いに組み合わせることができる。ただし、当業者が実現できることはその前提である。技術案の組み合わせに矛盾が生じるか、実現できない場合には、このような技術案の組み合わせが存在せず、且つ本願が請求する保護範囲にないと理解すべきである。

図１～４に示すように、本願は、表示装置を提供する。

一実施例において、図１と図２に示すように、表示装置は、表示パネル１０と、走査駆動回路３０とデータ駆動回路２０と、を含み、上記表示パネル１０は、複数のデータ線１１と、複数の走査線１２と、複数のデータ線１１と走査線１２とが交差して形成された画素１３と、を有し、走査駆動回路３０は複数の走査線１２に接続され、複数の走査線１２を駆動するように構成され、データ駆動回路２０は複数のデータ線１１に接続され、複数のデータ線１１を駆動するように構成されている。

一実施例において、複数のデータ線１１は互いに平行に設置され、複数の走査線１２は互いに平行に設置され、複数のデータ線１１と複数の走査線１２とは互いに垂直であり、隣接する２つのデータ線１１と隣接する２つの走査線１２との間に画素１３が形成されている。走査駆動回路３０及びデータ駆動回路２０は、制御信号を受信すると、データ線１１及び走査線１２に制御信号を伝送し、制御信号に対応する画像を画素１３に伝送して、画素１３は制御信号に対応する画像を表示するように構成されている。

いくつかの実施例において、データ線１１及び走査線１２が複数設けられており、即ち、複数のデータ線１１及び複数の走査線１２によって形成される画素１３の数も複数であり、且つ複数の画素１３が表示パネル１０上に整然と配列されて表示パネル１０上に表示領域を形成することにより、画像を表示できる。

一実施例において、表示装置は、データ駆動回路２０の入力側と走査駆動回路３０の入力側とにそれぞれ電気的に接続されたコントローラ４０をさらに含む。コントローラ４０は、データ駆動回路２０と走査駆動回路３０を制御するように、データ駆動回路２０と走査駆動回路３０に各種の制御信号を供給する。

いくつかの実施例において、コントローラ４０は、各フレームにおいて既定のタイミングに応じて走査を開始し、外部から入力された画像データをデータ駆動回路２０において使用されるデータ信号フォーマットに変換して、変換された画像データを出力し、且つ走査に応じて適切なタイミングでデータ駆動を制御する。コントローラ４０は、タイミングコントローラ、又はタイミングコントローラを含むとともに他の制御機能も実行する制御装置であってもよいことが理解されるであろう。

いくつかの実施例において、コントローラ４０は、データ駆動回路２０とは別の部品として実装されてもよく、又はデータ駆動回路２０と共に集積回路として実装されてもよい。

いくつかの実施例において、データ駆動回路２０は、複数のデータ線１１にデータ電圧を供給して複数のデータ線１１を駆動し、データ駆動回路２０はソースドライバであってもよい。データ駆動回路２０は、複数のデータ線１１を駆動するように、少なくとも１つのソースドライバ集積回路を含んでもよい。

いくつかの実施例において、走査駆動回路３０は、複数の走査線１２を順番に駆動するように、走査信号を複数の走査線１２に順番に供給し、走査駆動回路３０はゲートドライバであってもよい。走査駆動回路３０は、少なくとも１つの走査駆動回路集積回路を含むことができる。走査駆動回路３０は、コントローラ４０の制御に従って、オン電圧又はオフ電圧の走査信号を複数の走査線１２に順番に供給する。走査駆動回路３０が特定の走査線を走査する際に、データ駆動回路２０は、コントローラ４０から受信した画像データをアナログ形式のデータ電圧に変換して、データ電圧を複数のデータ線１１に供給する。

一実施例において、図３に示すように、データ駆動回路２０はデジタルアナログ変換器２１と、増幅器２２と、スイッチモジュール２３と、センサ２４とを含み、デジタルアナログ変換器２１の出力側は増幅器２２及びスイッチモジュール２３を順次介してデータ線１１に接続され、スイッチモジュール２３の入力側は増幅器２２に接続され、スイッチモジュール２３の出力側はデータ線１１に接続されている。センサ２４の第１入力側ａと第２入力側ｂは外部の電圧源と接続され、第１入力側ａに第１電圧が、第２入力側ｂに第２電圧が、それぞれ印加され、第１電圧の電圧値は第２電圧の電圧値よりも小さく、センサ２４の第３入力側ｃはスイッチモジュール２３とデータ線１１との間に接続され、センサ２４の出力側ｄはスイッチモジュール２３の制御側ｅに接続されており、第３入力側ｃが受信した帰還電圧が、第１電圧と第２電圧との電圧値を端点とする範囲外にある場合には、センサ２４の出力側ｄからスイッチモジュール２３の制御側ｅにハイレベルを出力し、スイッチモジュール２３の制御側ｅがハイレベルの場合、スイッチモジュール２３の入力側ｆと出力側ｇとの間が切断される。

一実施例において、走査駆動回路３０の出力する電圧の最大電圧がデータ駆動回路２０の動作電圧よりも大きく、走査駆動回路３０の出力する電圧の最小電圧が接地電圧よりも小さい。走査駆動回路３０の最大出力電圧は走査駆動回路３０のオン電圧であり、このオン電圧はデータ駆動回路２０の動作電圧よりもはるかに大きく、走査駆動回路３０の最小出力電圧は走査駆動回路３０のオフ電圧であり、このオフ電圧は接地電圧よりも小さく、即ち、ゼロよりも小さい。

いくつかの実施例において、走査駆動回路３０の動作電圧が比較的高いので、即ち、この比較的高い動作電圧がデータ駆動回路２０の動作電圧をはるかに上回る。データ線１１と走査線１２とが短絡すると、データ駆動回路２０と走査駆動回路３０とが導通するので、走査駆動回路３０の動作電圧がデータ駆動回路２０に印加され、データ駆動回路２０が焼損し、データ駆動回路２０の破壊を起こしやすくなる。データ駆動回路２０の破壊を防止するために、本実施例において、データ駆動回路２０にセンサ２４を設け、その出力側ｃによってデータ駆動回路２０がデータ線１１に入力する電圧である帰還電圧を受信し、この帰還電圧が第１電圧と第２電圧との電圧値を端点とする範囲内にあるか否かを判断することで、データ線１１と走査線１２とが短絡した否かを確認する。

いくつかの実施例において、帰還電圧が第１電圧と第２電圧との電圧値を端点とする範囲内にある場合、データ線１１と走査線１２との短絡が発生していないので、センサ２４の出力側ｄにおいてローレベルをスイッチモジュール２３の制御側ｅに出力し、制御側ｅがローレベルを受信すると、スイッチモジュール２３の入力側ｆと出力側ｇとの間が導通し、即ち、この表示装置は導通状態になり、正常に表示することが可能になる。帰還電圧が第１電圧と第２電圧との電圧値を端点とする範囲外にある場合、データ線１１と走査線１２とが短絡しているので、データ駆動回路２０が焼損するのを回避するために、センサ２４の出力側ｄにおいてハイレベルをスイッチモジュール２３の制御側ｅに出力し、制御側ｅがハイレベルを受信すると、スイッチモジュール２３の入力側ｆと出力側ｇとの間が切断され、即ち、この表示装置は開路状態になる。

本願の実施例において、表示装置は、表示パネル１０と、走査駆動回路３０とデータ駆動回路２０と、を含み、上記表示パネル１０は、複数のデータ線１１と、複数の走査線１２と、複数のデータ線１１と走査線１２とが交差して形成された画素１３と、を有し、走査駆動回路３０は複数の走査線１２に接続され、複数の走査線１２を駆動するように構成され、データ駆動回路２０は複数のデータ線１１に接続され、複数のデータ線１１を駆動するように構成されている。データ駆動回路２０はデジタルアナログ変換器２１と、増幅器２２と、スイッチモジュール２３と、センサ２４とを含み、デジタルアナログ変換器２１の出力側は増幅器２２及びスイッチモジュール２３を順次介してデータ線１１に接続され、スイッチモジュール２３の入力側は増幅器２２に接続され、スイッチモジュール２３の出力側はデータ線１１に接続されている。センサ２４の第１入力側ａは外部の電圧源と接続され、第１入力側ａに第１電圧が、第２入力側ｂに第２電圧が、それぞれ印加され、第１電圧の電圧値は第２電圧の電圧値よりも小さく、センサ２４の第３入力側ｃはスイッチモジュール２３とデータ線１１との間に接続され、センサ２４の出力側ｄはスイッチモジュール２３の制御側ｅに接続されており、第３入力側ｃが受信した帰還電圧が、第１電圧源と第２電圧源６０との電圧を端点とする範囲外にある場合には、センサ２４の出力側ｄからスイッチモジュール２３の制御側ｅにハイレベルを出力し、スイッチモジュール２３の制御側ｅがハイレベルの場合、スイッチモジュール２３の入力側ｆと出力側ｇとの間が切断される。このように、本願が提供する技術案は、データ駆動回路２０の内部にセンサ２４を配置することができ、それのデータ線１１に出力する電圧が第１電圧と第２電圧との電圧値を端点とする範囲外にある場合、表示装置の正常動作を保証するように、スイッチモジュール２３の入力側ｆと出力側ｇとの間を切断させるように制御することによって、データ駆動回路２０を焼損から保護する。

一実施例において、第１電圧の電圧値がデータ駆動回路２０の動作電圧よりも小さく、第１電圧の電圧値が接地電圧よりも大きく、第２電圧の電圧値がデータ駆動回路２０の動作電圧よりも小さく、第２電圧の電圧値が接地電圧よりも大きい。

いくつかの実施例において、データ駆動回路２０の動作電圧はデータ駆動回路２０の正常動作を維持できる電圧であり、接地電圧はゼロである。

一実施例において、データ駆動回路２０の正常動作を保証するために、第１電圧と第２電圧の電圧値を、いずれも接地電圧より大きく、かつ、データ駆動回路２０の動作電圧より小さく設定することにより、データ駆動回路２０全体がデータ線１１を正常に駆動できるようにする。第１電圧の電圧値は、第２電圧の電圧値よりも小さい。

いくつかの実施例において、外部の電圧源は、プログラマブルガンマチップであり、プログラマブルガンマチップによって、ガンマ低電圧およびガンマ高電圧を提供でき、即ち、第１入力側ａに印加される第１電圧はガンマ低電圧であり、第１入力側ｂに印加される第１電圧はガンマ高電圧である。もちろん、他の実施例において、外部の電圧源は、高電圧、低電圧を提供できる他の機器又はチップ又は回路などであってもよく、ここでは制限はないものとする。

一実施例において、増幅器２２には正相入力側ｉと逆相入力側ｊとが備えられ、デジタルアナログ変換器２１の出力側は正相入力側ｉと接続され、逆相入力側ｊは増幅器２２とスイッチモジュール２３との間に接続されている。

いくつかの実施例において、増幅器２２は、データ駆動回路２０の出力側の電圧を受信して増幅するように構成されているが、逆相入力側ｊを増幅器２２とスイッチモジュール２３との間に接続することにより、増幅器２２を、データ駆動回路２０の出力側から増幅器２２に出力される電圧を一時的に格納するように構成する。即ち、増幅器によってバッファの機能も実現できる。つまり、増幅器２２によって信号の増幅とバッファ機能を同時に実現して、部品の使用量を減らした。

一実施例において、表示装置はさらに、第１共通電極８０と、一端がデータ線１１と接続され、他端が第１共通電極８０に接続された第１メモリキャパシタ７０と、をさらに含む。第１メモリキャパシタ７０は、フレーム時間中に電荷又は電圧、及び／又は装置の応答時間を加速することができる。

いくつかの実施例において、１つの動作モードにおいて、データ駆動回路２０は、表示装置内で１度に１行ずつ導通させることができる。走査駆動回路３０は、表示装置の各画素１３にデータを供給することが可能である。データ駆動回路２０からデータが供給されたときに、第１メモリキャパシタ７０によってデータを画素１３に記憶することが可能である。データ駆動回路２０が各行をアドレッシングするときに、第１メモリキャパシタ７０は画素１３用のデータを前にアドレッシングされた行に記憶することができる。例えば、データが第１メモリキャパシタに記憶されているので、データ駆動回路２０は正しい色を表示し続けることができる。行を再度アドレッシングするまでデータを特定の行における画素１３に保持し、その後、行リフレッシュによって画素１３の行を同期更新することができる。

一実施例において、表示装置はさらに第１保護抵抗器９０をさらに含み、第１保護抵抗器９０は第１メモリキャパシタ７０と前記データ線１１との間に接続され、第１メモリキャパシタ７０と前記データ線１１との間の接続を焼損から保護することによって、第１メモリキャパシタ７０の構造を保護する。

一実施例において、図４に示すように、走査駆動回路３０の出力側は、走査線１２の一端に接続され、走査線１２の他端には、第２保護抵抗器９１、第２メモリキャパシタ７１と第２共通電極８１が順番に接続されているが、第２保護抵抗器９１、第２メモリキャパシタ７１及び第２共通電極８１は、上述した第１保護抵抗器９０、第１メモリキャパシタ７０及び第１共通電極８０と似た機能を実現するものであり、具体的には上述した説明を参照して、ここでは説明を省く。

いくつかの実施例において、データ線１１と走査線１２とはいずれも複数設けられているので、各データ線１１の経路上にはいずれも第１保護抵抗器９０、第１メモリキャパシタ７０及び第１共通電極８０が設置され、各走査線１２の経路上にはいずれも第２保護抵抗器９１、第２メモリキャパシタ７１及び第２共通電極８１が設置されている。

図５～６に示すように、本発明はさらに、表示装置の短絡検出方法を提供する。いくつかの実施例において、この表示装置の短絡検出方法は、上述した実施例の表示装置に基づくものである。

一実施例において、図１から図４に示すように、表示装置は、表示パネル１０と、走査駆動回路３０とデータ駆動回路２０と、を含み、上記表示パネル１０は、複数のデータ線１１と、複数の走査線１２と、複数のデータ線１１と走査線１２とが交差して形成された画素１３と、を有し、走査駆動回路３０は複数の走査線１２に接続され、複数の走査線１２を駆動するように構成され、データ駆動回路２０は複数のデータ線１１に接続され、複数のデータ線１１を駆動するように構成されている。

いくつかの実施例において、データ駆動回路２０はデジタルアナログ変換器２１と、増幅器２２と、スイッチモジュール２３と、センサ２４とを含み、デジタルアナログ変換器２１の出力側は増幅器２２及びスイッチモジュール２３を順次介してデータ線１１に接続され、スイッチモジュール２３の入力側は増幅器２２に接続され、スイッチモジュール２３の出力側はデータ線１１に接続されている。センサ２４の第１入力側ａは外部の電圧源と接続され、第１入力側ａに第１電圧が、第２入力側ｂに第２電圧が、それぞれ印加され、第１電圧の電圧値は第２電圧の電圧値よりも小さく、センサ２４の第３入力側ｃはスイッチモジュール２３とデータ線１１との間に接続され、センサ２４の出力側ｄはスイッチモジュール２３の制御側ｅに接続されている。

図５に示すように、この表示装置の短絡検出方法は以下のステップを含む。

Ｓ１：センサが増幅器の帰還電圧を受信すると、前記帰還電圧が第１電圧と第２電圧との電圧値を端点とする範囲外にあるか否かを判断する。

このステップにおいて、センサ２４が増幅器２２の帰還電圧を受信すると、即ち、センサ２４の第３入力側ｃが増幅器２２の帰還電圧を受信すると、前記帰還電圧が第１電圧源と第２電圧源との電圧を端点とする範囲外にあるか否かを判断する。

Ｓ２：前記帰還電圧が前記第１電圧と前記第２電圧との電圧値を端点とする範囲外にある場合、スイッチモジュールにハイレベルを出力するように前記センサの出力側を制御して、前記スイッチモジュールの入力側と出力側との間を切断させる。

本ステップにおいて、帰還電圧が、第１電圧と第２電圧との電圧値を端点とする範囲外にある場合には、センサ２４の出力側ｄからスイッチモジュール２３の制御側ｅにハイレベルを出力し、スイッチモジュール２３の制御側ｅがハイレベルの場合、スイッチモジュール２３の入力側ｆと出力側ｇとの間が切断される。

いくつかの実施例において、帰還電圧が第１電圧と第２電圧との電圧値を端点とする範囲外にある場合、データ線１１と走査線１２とが短絡しているので、データ駆動回路２０が焼損するのを回避するために、センサ２４の出力側ｄにおいてハイレベルをスイッチモジュール２３の制御側ｅに出力し、制御側ｅがハイレベルを受信すると、スイッチモジュール２３の入力側ｆと出力側ｇとの間が切断され、即ち、この表示装置は開路状態になる。

本願の実施例において、表示装置の短絡検出方法は、センサが増幅器の帰還電圧を受信すると、前記帰還電圧が第１電圧と第２電圧との電圧値を端点とする範囲外にあるか否かを判断する。前記帰還電圧が前記第１電圧と前記第２電圧との電圧値を端点とする範囲外にある場合、スイッチモジュールにハイレベルを出力するように前記センサの出力側を制御して、前記スイッチモジュールの入力側と出力側との間を切断させる。このように、本願が提供する技術案は、データ駆動回路２０の内部にセンサ２４を配置することができ、それのデータ線１１に出力する電圧が第１電圧と第２電圧との電圧値を端点とする範囲外にある場合、表示装置の正常動作を保証するように、スイッチモジュール２３の入力側ｆと出力側ｇとの間を切断させるように制御することによって、データ駆動回路２０を焼損から保護する。

図６に示すように、ステップＳ２の後に、さらに以下のステップも含まれる：
Ｓ３：前記帰還電圧が前記第１電圧と前記第２電圧との電圧値を端点とする範囲内にある場合、スイッチモジュールにローレベルを出力するように前記センサの出力側を制御して、前記スイッチモジュールの入力側と出力側との間を導通させる。

本ステップにおいて、帰還電圧が第１電圧と第２電圧との電圧値を端点とする範囲内にある場合、データ線１１と走査線１２との短絡が発生していないので、センサ２４の出力側ｄにおいてローレベルをスイッチモジュール２３の制御側ｅに出力し、制御側ｅがローレベルを受信すると、スイッチモジュール２３の入力側ｆと出力側ｇとの間が導通し、即ち、この表示装置は導通状態になり、正常に表示することが可能になる。

本願の実施例において、表示装置の短絡検出方法は、センサが増幅器の帰還電圧を受信すると、前記帰還電圧が第１電圧と第２電圧との電圧値を端点とする範囲外にあるか否かを判断する。前記帰還電圧が前記第１電圧と前記第２電圧との電圧値を端点とする範囲外にある場合、スイッチモジュールにハイレベルを出力するように前記センサの出力側を制御して、前記スイッチモジュールの入力側と出力側との間を切断させる。前記帰還電圧が前記第１電圧と前記第２電圧との電圧値を端点とする範囲内にある場合、スイッチモジュールにローレベルを出力するように前記センサの出力側を制御して、前記スイッチモジュールの入力側と出力側との間を導通させる。このように、本願が提供する技術案は、データ駆動回路２０の内部にセンサ２４を配置することができ、それのデータ線１１に出力する電圧が第１電圧と第２電圧との電圧値を端点とする範囲外にある場合、表示装置の正常動作を保証するように、スイッチモジュール２３の入力側ｆと出力側ｇとの間を切断させるように制御することによって、データ駆動回路２０を焼損から保護する。一方、それのデータ線１１に出力する電圧が第１電圧源と第２電圧源６０との電圧を端点とする範囲内にある場合、スイッチモジュール２３の入力側ｆと出力側ｇとの間を導通させるように制御することによって、表示装置の正常動作を保証する。

以上に述べたのは本願の好ましい実施例に過ぎず、それによって本願の特許範囲を制限するわけではない。本願の構想の下で、本願の明細書及び添付図面の内容を利用してなされた等価変換、或いは他の関連する技術分野への直接／間接的な応用は、何れも本願の特許の保護範囲に含まれる。

Claims

表示装置であって、前記表示装置は、
複数のデータ線と、複数の走査線と、複数の前記データ線と複数の前記走査線とが交差して形成された画素とを有する表示パネルと、
複数の前記走査線に接続され、複数の前記走査線を駆動するように構成された走査駆動回路と、
複数の前記データ線に接続され、複数の前記データ線を駆動するように構成されたデータ駆動回路であって、前記データ駆動回路はデジタルアナログ変換器と、増幅器と、スイッチモジュールと、センサとを含み、前記デジタルアナログ変換器の出力側は前記増幅器及び前記スイッチモジュールを順次介して前記データ線に接続され、前記スイッチモジュールの入力側は前記増幅器に接続され、前記スイッチモジュールの出力側は前記データ線に接続されている前記データ駆動回路と、
を含み、
前記センサの第１入力側と第２入力側は外部の電圧源と接続され、前記第１入力側に第１電圧が、第２入力側に第２電圧が、それぞれ印加され、前記第１電圧の電圧値は前記第２電圧の電圧値よりも小さく、前記センサの第３入力側は前記スイッチモジュールと前記データ線との間に接続され、前記センサの出力側は前記スイッチモジュールの制御側に接続されており、前記第３入力側が受信した帰還電圧が、前記第１電圧と前記第２電圧との電圧値を端点とする範囲外にある場合には、前記センサの出力側から前記スイッチモジュールの制御側にハイレベルを出力し、前記スイッチモジュールの制御側がハイレベルの場合、前記スイッチモジュールの入力側と出力側との間が切断され、前記帰還電圧が前記第１電圧と前記第２電圧との電圧値を端点とする範囲内にある場合には、前記センサの出力側から前記スイッチモジュールの制御側にローレベルを出力し、前記スイッチモジュールの入力側と出力側との間が導通される
表示装置。
前記第１電圧の電圧値が前記データ駆動回路の動作電圧よりも小さく、前記第１電圧の電圧値が接地電圧よりも大きい
請求項１に記載の表示装置。
前記第２電圧の電圧値が前記データ駆動回路の動作電圧よりも小さく、前記第２電圧の電圧値が接地電圧よりも大きい
請求項２に記載の表示装置。
前記増幅器には正相入力側と逆相入力側が備えられており、
前記デジタルアナログ変換器の出力側は前記正相入力側と接続され、前記逆相入力側は前記増幅器と前記スイッチモジュールとの間に接続されている
請求項１～３のいずれか一項に記載の表示装置。
前記表示装置はさらに、第１共通電極と、一端が前記データ線と接続され、他端が前記第１共通電極に接続された第１メモリキャパシタと、を含む
請求項１～４のいずれか一項に記載の表示装置。
前記表示装置はさらに、前記第１メモリキャパシタと前記データ線との間に接続された第１保護抵抗器を含む
請求項５に記載の表示装置。
前記第１保護抵抗器、第１メモリキャパシタ及び第１共通電極の数は複数であり、各データ線の経路上にはいずれも一つの第１保護抵抗器、一つの第１メモリキャパシタ及び一つの第１共通電極が設置されている
請求項６に記載の表示装置。
前記表示装置はさらに第２保護抵抗器、第２メモリキャパシタ及び第２共通電極を含み、前記走査駆動回路の出力側は走査線の一端に接続され、前記走査線の他端には、第２保護抵抗器、第２メモリキャパシタと第２共通電極が順番に接続されている
請求項１～７のいずれか一項に記載の表示装置。
前記第２保護抵抗器、第２メモリキャパシタ及び第２共通電極の数は複数であり、各データ線の経路上にはいずれも一つの第２保護抵抗器、一つの第２メモリキャパシタ及び一つの第２共通電極が設置されている
請求項８に記載の表示装置。
前記走査駆動回路の出力する電圧の最大電圧が前記データ駆動回路の動作電圧よりも大きく、前記走査駆動回路の出力する電圧の最小電圧が接地電圧よりも小さい
請求項１～９のいずれか一項に記載の表示装置。
前記表示装置は、前記データ駆動回路の入力側と前記走査駆動回路の入力側とにそれぞれ電気的に接続されたコントローラをさらに含む
請求項１に記載の表示装置。
前記コントローラはデータ駆動回路とは別として設置されているか、又は前記コントローラはデータ駆動回路とは一体として設置されて集積回路を形成している
請求項１１に記載の表示装置。
請求項１～１２のいずれか一項に記載の表示装置における前記データ線と前記走査線との間の短絡検出方法であって、前記短絡検出方法は、
前記センサの第３入力側が前記増幅器の帰還電圧を受信すると、前記帰還電圧が第１電圧と第２電圧との電圧値を端点とする範囲外にあるか否かを判断するステップと、
前記帰還電圧が前記第１電圧と前記第２電圧との電圧値を端点とする範囲外にある場合、スイッチモジュールにハイレベルを出力するように前記センサの出力側を制御して、前記スイッチモジュールの入力側と出力側との間を切断させるステップと、
前記帰還電圧が前記第１電圧と前記第２電圧との電圧値を端点とする範囲内にある場合、スイッチモジュールにローレベルを出力するように前記センサの出力側を制御して、前記スイッチモジュールの入力側と出力側との間を導通させるステップと、
を含む表示装置の短絡検出方法。
表示装置であって、前記表示装置は、
複数の平行に設置されたデータ線と、複数の平行に設置された走査線と、複数の前記データ線と複数の前記走査線とが交差して形成された画素とを有する表示パネルと、
複数の前記走査線に接続され、複数の前記走査線を駆動するように構成された走査駆動回路と、
複数の前記データ線に接続され、複数の前記データ線を駆動するように構成されたデータ駆動回路であって、前記データ駆動回路はデジタルアナログ変換器と、増幅器と、スイッチモジュールと、センサとを含み、前記デジタルアナログ変換器の出力側は前記増幅器及び前記スイッチモジュールを順次介して前記データ線に接続され、前記スイッチモジュールの入力側は前記増幅器に接続され、前記スイッチモジュールの出力側は前記データ線に接続されている前記データ駆動回路と、
を含み、
前記センサの第１入力側と第２入力側は外部の電圧源と接続され、前記第１入力側に第１電圧が、第２入力側に第２電圧が、それぞれ印加され、前記第１電圧の電圧値は前記第２電圧の電圧値よりも小さく、前記センサの第３入力側は前記スイッチモジュールと前記データ線との間に接続され、前記センサの出力側は前記スイッチモジュールの制御側に接続されており、前記第３入力側が受信した帰還電圧が、前記第１電圧と前記第２電圧との電圧値を端点とする範囲外にある場合には、前記センサの出力側から前記スイッチモジュールの制御側にハイレベルを出力し、前記スイッチモジュールの制御側がハイレベルの場合、前記スイッチモジュールの入力側と出力側との間が切断され、前記帰還電圧が前記第１電圧と前記第２電圧との電圧値を端点とする範囲内にある場合には、前記センサの出力側から前記スイッチモジュールの制御側にローレベルを出力し、前記スイッチモジュールの入力側と出力側との間が導通され、前記第１電圧の電圧値が前記データ駆動回路の動作電圧よりも小さく、前記第１電圧の電圧値が接地電圧よりも大きく、前記走査駆動回路の出力する電圧の最大電圧が前記データ駆動回路の動作電圧よりも大きく、前記走査駆動回路の出力する電圧の最小電圧が接地電圧よりも小さい
表示装置。
前記第２電圧の電圧値が前記データ駆動回路の動作電圧よりも小さく、前記第２電圧の電圧値が接地電圧よりも大きい
請求項１１に記載の表示装置。
前記増幅器には正相入力側と逆相入力側が備えられており、
前記デジタルアナログ変換器の出力側は前記正相入力側と接続され、前記逆相入力側は前記増幅器と前記スイッチモジュールとの間に接続されている
請求項１１または１５に記載の表示装置。
前記表示装置はさらに、共通電極と、一端が前記データ線と接続され、他端が前記共通電極に接続されたメモリキャパシタと、を含む
請求項１１、１５～１６のいずれか一項に記載の表示装置。
前記表示装置はさらに、前記メモリキャパシタと前記データ線との間に接続された保護抵抗器を含む
ことを特徴とする請求項１７に記載の表示装置。