JP2009145618A - アドレス駆動回路及びプラズマディスプレイ装置 - Google Patents

Abstract

【課題】電力回収効率を損なうことなく回収スイッチを削減するため、アドレス駆動回路をハイインピーダンス化する回路構成を提供することにある。
【解決手段】プラズマディスプレイパネルのサステイン期間中にアドレス駆動回路５０をハイインピーダンス化する機構を設ける。ハイインピーダンス化することで、Ｘ電極４１、Ｙ電極４２とアドレス電極４３との間の容量結合を解消することができ、電力回収率を損なうことなく、電力回収回路を簡素化することが可能となる。
【選択図】図４

Description

本発明はプラズマディスプレイパネルの駆動回路及びそれを利用したプラズマディスプレイ装置に関する。

自己発光型であるプラズマディスプレイパネルは視認性が良く、薄型で大画面表示及び高速表示が可能である。このことからＣＲＴに代わる表示パネルとして近年急速に普及している。一方で急速な大画面化に伴う消費電力増大がプラズマディスプレイの課題となっており、電力回収回路と呼ばれるパネルを大きな容量とみなした共振回路を利用する。これにより投入電力の大部分を回収し、低消費電力化を図っている。

特開２００４−３０９９８３号公報（特許文献１）記載の発明ではパネル容量を充電・放電するための経路に共振用のコイル、ダイオード、スイッチとして機能するＭＯＳトランジスタ、回収用のコンデンサ等で構成される電力回収回路が示されている。この電力回収回路は、例えば特公平７−１０９５４２号公報（特許文献２）でその作用が詳細に開示されているように、コイルとプラズマディスプレイパネルのパネル容量Ｃｐとで形成される共振作用により、パネル容量Ｃｐに蓄積された電荷を回収コンデンサに回収する。その後、回収コンデンサにより回収した電荷をパネル容量Ｃｐに供給するものである。以下、この作用を便宜上「電力回収」というものとする。

上述したように、電力回収回路はＸ電極、Ｙ電極のそれぞれのサステイン駆動回路に含まれている。一方で、この電力回収回路はサステイン駆動回路を複雑にしている要因の一つとなっている。本回収回路の簡略化を図るため、パネル電極から回収用コンデンサへ至る経路に直列に設けられたスイッチ(以下、回収スイッチ)を削減することが提案されている。

この方式は特表２００３−５３３７２２号公報（特許文献３）で開示されているため、ここでの詳細な説明は省略するが、回収スイッチを削減しても電力回収を実現するためには、一方の電極に与えた駆動電圧変化が、他方の電極に確実に伝搬することが必須の条件である。
特開２００４−３０９９８３号公報 特公平７−１０９５４２号公報 特表２００３−５３３７２２号公報

しかし、実際のプラズマディスプレイパネル内では、Ｘ電極、Ｙ電極のほかにアドレス電極が設けられている。アドレス電極はＸ電極、Ｙ電極間の電圧変化を阻害するため、上述したような電力回収動作を実現することは困難である。具体的にはＸ電極またはＹ電極に与えた電圧変化Ｖｓ２−Ｖｓ１（サステイン電圧間の差）がアドレス電極との容量結合により分圧されてしまい、Ｙ電極またはＸ電極の電圧変化は電力回収に必要な電圧変化Ｖｓ２−Ｖｓ１に達しない。

ここでサステイン電圧Ｖｓ２およびサステイン電圧Ｖｓ１はサステイン期間におけるＸ電極、Ｙ電極の電位である。

このようにサステイン駆動回路構成の簡素化のため、単純に回収スイッチを削減しても電力回収回路が機能しない。電力回収効率低下を回避するためには、アドレス電極との容量結合を解消することが課題となる。

この問題点を解決するため、アドレス駆動回路はアドレス期間のみ動作すればよいことに着目する。アドレス駆動回路への入力信号、およびアドレス駆動回路の電源を遮断するためのスイッチを具備し、アドレス期間中は通常接続に、電力回収を行うサステイン期間中はアドレス駆動回路をハイインピーダンスにすることで、容量結合を解消する。

この構成を実現するための回路としては、通常フォトカプラ・電磁カプラ等のスイッチイング素子が適用されてきた。しかし、これらの素子の導入は本来の目的であった回収用スイッチ素子の削減による原価低減効果を打ち消してしまうため合目的な解決策とは言い難い。

本発明の目的は、電力回収効率を損なうことなく回収スイッチを削減するための、アドレス駆動回路をハイインピーダンス化する回路構成を実現する方法を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。

本発明の代表的な実施の形態に関わるアドレス駆動回路は、プラズマディスプレイパネルの走査電極側と維持電極側に電力回収回路を含むサステイン駆動回路と、アドレス電極側にアドレス電圧と非アドレス電圧を切り替えて出力することができる複数の出力側スイッチ素子を備えるアドレス駆動回路と複数の出力側スイッチ素子の電源側にアドレス電圧制御スイッチを設けることを特徴とする。

このアドレス駆動回路の複数の入力側素子の電源側に電源電圧制御スイッチを設けることを特徴としても良い。

このアドレス駆動回路において、アドレス駆動回路には画像信号処理回路からの信号がデータ入力端子に入力されており、画像信号処理回路及びこのアドレス駆動回路の間には入力信号の遮断を行う入力信号スイッチが挿入されることを特徴しても良い。

これらのアドレス駆動回路において、更に非アドレス電圧を接地するか否かを切り替える接地制御スイッチを含むことを特徴としても良い。

これらのアドレス駆動回路において、更に非アドレス電圧と前記データ入力端子を接続する論理入力固定スイッチを有することを特徴としても良い。

このアドレス駆動回路において、アドレス駆動回路への入力を固定するラッチ回路を更に具備することを特徴としても良い。

このアドレス駆動回路において、ラッチ回路はＲＳフリップフロップで構成されていることを特徴としても良い。

このアドレス駆動回路において、サステイン期間中に入力信号スイッチ、アドレス電圧制御スイッチ、電源電圧制御スイッチ及び接地制御スイッチをオフにし、アドレス駆動回路をフローティング状態にすることを特徴としても良い。

このアドレス駆動回路において、サステイン期間中に論理入力固定スイッチをオンにし、アドレス駆動回路のデータ入力端子を固定することを特徴としても良い。

これらのアドレス駆動回路において、アドレス電圧制御スイッチ及び電源電圧制御スイッチにＭＯＳトランジスタ若しくはダイオードを適用することを特徴としても良い。

これらのアドレス駆動回路を使用することを特徴とするプラズマディスプレイ装置も本発明の射程に含む。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

本発明の代表的な実施の形態に関わるプラズマディスプレイ駆動回路によれば、アドレス駆動回路と画像信号処理回路との間にデータ信号を遮断することのできるスイッチを設けることで、アドレス駆動回路を一時的にハイインピーダンス化することができる。これにより、従来困難であった走査電極、維持電極側のサステイン駆動回路内に搭載される電力回収回路において回収効率を損なうことなくスイッチ素子を削減し、電力回収回路を簡素化することができるという効果がある。

本発明は、アドレス駆動回路をサステイン期間にハイインピーダンス化することでアドレス電極を一時的にフローティング状態とする。この結果、プラズマディスプレイパネル内においてＸ電極、Ｙ電極とアドレス電極の容量結合を解消することを特徴とする。以下、図面を参照しながら、本発明の各実施の形態について説明する。

（第１の実施の形態）
図１はプラズマディスプレイ装置の概略全体構成図であり、図２及び図３はプラズマディスプレイ駆動回路の従来の構成を示す構成図である。また、図４は第１の実施の形態のアドレス駆動回路５０を表す回路図であり、図５は第１の実施の形態のアドレス駆動回路５０の動作を表すタイミングチャートである。まず、図１ないし３を用いて、プラズマディスプレイ装置の回路の概略全体構成について説明する。

一般的なプラズマディスプレイ装置は、Ｘサステイン駆動回路１０Ｘ、Ｙサステイン駆動回路１０Ｙ、スキャンドライバ２０、プラズマディスプレイパネル（ＰＤＰ）４０、アドレス駆動回路５０、駆動制御回路７０、画像信号処理回路８０より構成される。

各サステイン駆動回路は駆動制御回路７０から与えられる制御信号に基づき、表示電極間で維持放電を起こすためのサステインパルス電圧を供給する回路である。Ｘサステイン駆動回路１０ＸはこのうちのＸ電極を、Ｙサステイン駆動回路１０ＹはＹ電極を駆動する駆動パルス電圧をそれぞれ供給する。

スキャンドライバ２０はスキャン電極を動作させるための駆動回路である。スキャンドライバ２０にはスイッチ２１が設けられており、後述する駆動制御回路７０からの制御信号によって、アドレス期間には図示しないスキャンパルスを順番に印加されるように切り替えられる。そして、Ｙ電極はこのスキャンドライバ２０に接続されている。

スキャンドライバ２０は、サステイン放電（維持放電）期間にＹ電極はＹサステイン駆動回路１０Ｙに接続されるように切り替えるようスイッチ２１を動作させる。

またＸ電極はＸサステイン駆動回路１０Ｘに接続されてパネルに所定の駆動電圧を印加する。

プラズマディスプレイパネル４０には、ｎ本のＸ電極４１とｎ本のＹ電極４２が隣接して交互に配置される。Ｘ電極とＹ電極は表示電極と呼ばれるが、維持電極またはサステイン電極とも呼ばれることもある。

アドレス電極４３は発光する画素を指定する電極であり、アドレス駆動回路よりプラズマディスプレイパネル４０に対して出力される。アドレス電極４３は、表示電極と垂直な方向に設けられ、Ｘ電極およびＹ電極で形成される各表示ラインと各アドレス電極４３との交点部分にそれぞれ表示セル（図示せず）が形成される。

アドレス駆動回路５０は後述するアドレス期間に、画像信号処理回路８０で変換された画像データとスキャンドライバ２０からのスキャンパルスに応じて、表示させる画素データをアドレス電極４３に出力する。アドレス駆動回路５０はこのプラズマディスプレイパネル４０のアドレス信号線の数に対応した従来のアドレス駆動回路５１を内包する。

アドレス駆動回路５０は本発明にて提案するものであり、従来のアドレス駆動回路５１を内包する。

駆動制御回路７０は、プラズマディスプレイ装置の各部を制御する信号を発生し、Ｘサステイン駆動回路１０Ｘ、Ｙサステイン駆動回路１０Ｙ、画像信号処理回路８０に供給する。

画像信号処理回路８０は、入力されたデジタル画像信号をプラズマディスプレイ装置内部での動作に適した形式に変換した後、アドレス駆動回路５０に供給する回路である。

プラズマディスプレイ装置の駆動回路は、上記のように構成されており、それぞれの構成要素が以下のように駆動されることによりプラズマ放電が制御される。

次にプラズマディスプレイパネル４０の駆動方法について図２を用いて説明する。

プラズマディスプレイパネルの駆動手順はリセット期間、アドレス期間、サステイン期間に大別される。

リセット期間では、リセット期間前のサステイン期間での点灯状態によらず、放電空間内での壁電荷を中和し、各放電空間内の電荷状態を均一にする。

アドレス期間ではスキャンドライバ２０からのスキャンパルスに応じて、アドレス駆動回路５０から対応した画素データが出力され、点灯させるセルのみにおいてアドレス駆動回路５０よりアドレス電圧Ｖaの書き込みパルスが供給される。これによりＸ電極及びＹ電極には自己放電しない程度の壁電荷が誘起される(アドレス放電)。

サステイン期間ではスイッチＳＷ２ｘを導通し、Ｘ電極に低電圧のサステイン電圧Ｖｓ１を印加する。また、スイッチＳＷ１ｙを導通し、Ｙ電極に高電圧のサステイン電圧Ｖｓ２を印加し、プラズマディスプレイパネル４０はサステイン放電を行う。

次の周期では、スイッチＳＷ１ｙ、ＳＷ２ｘをオフし、スイッチＳＷ３ｙ、ＳＷ３ｘを導通し、パネル容量とコイルの共振動作を発生させる。その後、Ｙ電極をサステイン電圧Ｖｓ１とし、Ｘ電極に電圧Ｖｓ２を印加して、Ｘ電極とＹ電極間での放電を維持する。なお、説明中の電圧の関係は、Ｖｓ１＜Ｖｓ２とする。

図２と図３は、各サステイン駆動回路にスイッチＳＷ３ｘ、ＳＷ３ｙ及び電力回収用コンデンサＣ１ｘ及びＣ１ｙが含まれるかで相違している。しかし、このスイッチＳＷ３ｘ、ＳＷ３ｙはサステイン放電電流のオンオフをさせるために電流容量・発熱が大きい。このため、いくつかの素子を並列して接続せざるをえず、また、ヒートシンクの付設といった放熱対策も必要となる。結果、製品全体の原価的に大きく相違することとなる。なお、図３は、特許文献３記載の回路構成である。本発明の実施の形態では図３のプラズマディスプレイ駆動回路の回路構成を利用する。

次に、本実施の形態によるアドレス駆動回路内におけるハイインピーダンス化を実現するアドレス駆動回路５０の回路構成について、図４、図５を用いて説明する。本アドレス駆動回路５０は従来のアドレス駆動回路５１に複数のスイッチを追加することでハイインピーダンス化できるようにしたものである。

前述したように、本実施の形態に適用する電力回収回路からは回収スイッチＳＷ３ｘ、ＳＷ３ｙ等が削減されている。この回路構成で電力回収回路を機能させるためには、アドレス駆動回路をハイインピーダンス化することにより、アドレス電極４３とＸ電極、Ｙ電極の容量結合により生じるＸ電極アドレス電極間パネル容量ＣＸＡ、Ｙ電極アドレス電極間パネル容量ＣＹＡを無くす必要がある。

そこで従来のアドレス駆動回路５１をハイインピーダンス化するために、アドレス回路に入力される信号を遮断するためのスイッチ、すなわち画像信号処理回路８０からのデータ入力端子８１上に設けられたスイッチＳＷ５１（入力信号スイッチ）と、データ入力端子８１を従来のアドレス駆動回路５１のグランドレベルに接続するスイッチＳＷ５２（論理入力固定スイッチ）、従来のアドレス駆動回路５１に供給する電源を遮断するスイッチＳＷ５３（電源電圧制御スイッチ）及びＳＷ５４（アドレス電圧制御スイッチ）を設ける。また非アドレス電圧Ｖｓｓを接地するかフローティングにするかを決定するスイッチＳＷ５５（接地制御スイッチ）も設ける。

スイッチＳＷ５１は画像信号処理回路８０から従来のアドレス駆動回路５１への入力信号の遮断を行うスイッチである。

スイッチＳＷ５２は従来のアドレス駆動回路５１の入力端子の電位をグランドレベルに接続するためのスイッチである。グランドレベルに接続することにより、論理入力を固定し、従来のアドレス駆動回路５１の誤動作を防止する。

スイッチＳＷ５３は従来のアドレス駆動回路５１の入力スイッチ群に電源電圧Ｖｄｄを供給するか否かを決定するスイッチである。また、スイッチＳＷ５４は従来のアドレス駆動回路５１の出力スイッチ群にアドレス電圧Ｖａを供給するか否かを決定するスイッチである。

スイッチＳＷ５５は非アドレス電圧Ｖｓｓを接地するかフローティングにするかを決定するスイッチである。ここで非アドレス電圧Ｖｓｓとは、電源電圧Ｖｄｄ及びアドレス電圧Ｖａとは異なる電位を表す。スイッチＳＷ５５がオン状態の時にＶｓｓはグランドレベルになり、オフ状態のときにＶｓｓはフローティング状態になる。

なお、これらのスイッチＳＷ５１、ＳＷ５２、ＳＷ５３、ＳＷ５４、ＳＷ５５は、ＭＯＳトランジスタで構成することを特徴とする。ＭＯＳトランジスタを使用することで、チャンネル単価を安くできるため製品全体の原価に与える影響を小さくすることが可能となる。

この図の従来のアドレス駆動回路５１には電源電圧Ｖｄｄ及びアドレス電圧Ｖａの二つの電源電圧が入力される。電源電圧Ｖｄｄは画像信号処理回路８０からの信号を処理しアドレス駆動回路を制御する従来のアドレス駆動回路５１内の論理回路の電源電圧である。一方、アドレス電圧Ｖａはアドレス電極４３を駆動する出力段へ電力を供給する電源を示している。

また非アドレス電圧Ｖｓｓは接地又はフローティングに切り替える際の基準電圧である。スイッチＳＷ５５がオン状態になるとＶｓｓは接地される（Ｖｓｓがグランドレベルになる）。スイッチＳＷ５５がオフ状態になると非アドレス電圧Ｖｓｓはフローティング状態になる。

電源電圧Ｖｄｄおよびアドレス電圧ＶａとＶｓｓの間に設けられた容量Ｃ５０、Ｃ５１によりアドレス駆動回路がフローティングとなる期間中にそれぞれの電源電圧が保持される。

なお、画像処理信号からのデータ入力端子８１は通常複数であるが、本図では代表して１入力端子および１出力端子を示した。

続いて、それぞれのスイッチの動作タイミングについて図５を用いて説明する。

アドレス期間においては、アドレス駆動回路５０が画像信号処理回路８０から画素データを受け取りアドレス電極４３より画素データを出力するため、スイッチＳＷ５１、スイッチＳＷ５３、ＳＷ５４を導通状態とする。

この後、サステイン期間においてはスイッチＳＷ５１をオフし、画像信号処理回路８０との接続を遮断する。またスイッチＳＷ５２を導通状態とし、従来のアドレス駆動回路５１のグランドレベルに接続する。このときアドレス駆動回路の電源供給も遮断する必要があるためスイッチＳＷ５３、ＳＷ５４をオフ状態とする。これはサステイン駆動電圧がアドレス駆動電圧を上回る場合、スイッチＳＷ５３、ＳＷ５４が導通しアドレス電源が供給されている状態では、アドレス電極４３はアドレス駆動回路の電源電圧の範囲でしかフローティング状態をとることができないためである。電源電圧Ｖｄｄおよびアドレス電圧Ｖａの投入・遮断にあたっては電源電圧Ｖｄｄ、アドレス電圧Ｖａの順で投入し、アドレス電圧Ｖａ、電源電圧Ｖｄｄの順で遮断すべきである。

それぞれのスイッチの制御例を以下に記す。論理入力信号スイッチＳＷ５１、ＳＷ５２は図５（ａ）、（ｂ）に示したように電源電圧Ｖｄｄ、ＧＮＤレベルで制御され耐圧としてＶｓ２−Ｖｓ１以上を要する。またスイッチＳＷ５５（非アドレス電圧Ｖｓｓを制御するための制御スイッチ）も同様（図５（ｅ））である。

アドレス駆動回路電源制御スイッチＳＷ５３、ＳＷ５４は同様に電源電圧Ｖｄｄ、ＧＮＤレベルで制御され、耐圧はそれぞれの電源電圧を考慮しＶｓ２−Ｖｓ１−Ｖｄｄ以上、Ｖｓ２−Ｖｓ１−Ｖａ以上の耐圧を要する(図５（ｃ）、（ｄ）)。

このように、スイッチＳＷ５１からＳＷ５５を制御することで、サステイン期間中のアドレス駆動回路を信号・電源を含めて完全にハイインピーダンス状態にし、Ｘ電極、Ｙ電極との容量結合を解消できる。この結果、図５のサステイン期間に示したように、低電圧のサステイン電圧Ｖｓ１が印加されたＸ電極またはＹ電極が高電圧のサステイン電圧Ｖｓ２に遷移する際に発生した電位変化Ｖｓ２−Ｖｓ１はパネル容量を介してＹ電極またはＸ電極に伝搬される。その後、図３に示したように回収コイルＬｙまたは回収コイルＬｘとパネルの共振動作によりＹ電極電位が下降し、サステイン電圧Ｖｓ１に到達した後スイッチＳＷ１２ｙまたはスイッチＳＷ１２ｘを導通状態としてクランプする。続いてＹ電極の立ち上がりで電位変化Ｖｓ２−Ｖｓ１がＸ電極またはＹ電極へ伝搬する。以降この繰り返しにより回収用のスイッチＳＷ３ｘ、ＳＷ３ｙを削減した上で電力回収効率を損なうことなく、電力回収を実現することが可能となる。

以上述べたように、本実施の形態によればアドレス駆動回路のハイインピーダンス化を信号・電源を遮断するための複数のスイッチという簡単な回路構成で実施することが可能である。これにより従来、回収スイッチを削減した際の課題となっていた電力回収効率の低下を抑止することができ、回収スイッチ削減によるコストメリットを引き出すことができる。

また回収スイッチを削減した結果として、電力回収を行うための共振回路における配線長も短縮することができ、配線抵抗による電力損も低減することが可能となる。

（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。

この実施の形態では、アドレス駆動回路をハイインピーダンス化するために複数のスイッチを設けるが、このうちスイッチＳＷ５２はハイインピーダンス期間中のアドレス駆動回路内の論理状態を固定することを目的としている。このスイッチＳＷ５２の制御例について図６を用いて説明する。

図６は本発明の第２の実施の形態によるアドレス駆動回路５０´を示す回路図である。

第1の実施の形態と比較すると、この第２の実施の形態によるアドレス駆動回路５０´では、ラッチ回路５２及びラッチ制御回路５３が追加されている。以下では、この追加箇所の動作を中心に説明する。

ハイインピーダンス期間中のＶｓｓはフローティングである。従って、スイッチＳＷ５２の導通を継続する目的でスイッチＳＷ５２のゲート端子をフローティングのＶｓｓに追従して制御することが必要になる。ラッチ回路５２は、この目的のために設けられたものである。またラッチ制御回路５３はラッチ回路５２を制御するために、従来のアドレス駆動回路５１の外部に設けられている。

ラッチ回路５２にはＲＳフリップフロップを適用する。このＲＳフリップフロップは外部から制御するための入力端子としてのＳｅｔ端子とＲｅｓｅｔ端子を具備する。それぞれの端子により、ラッチ回路５２内にＨｉｇｈレベル状態（Ｈレベル）あるいはＬｏｗレベル状態（Ｌレベル）を記憶させることができる。そして記憶した状態に応じて、出力端子より、ＨレベルまたはＬレベルを出力する。

具体的には、Ｓｅｔ端子にＨレベルが入力されると、ラッチ回路５２はＨレベルを記憶し、出力端子からＨレベルを出力する。その後Ｓｅｔ端子の入力がＬレベルとなっても、ラッチ回路５２内でＨレベルが維持されているため、出力端子は継続してＨレベルを出力することができる。Ｒｅｓｅｔ端子よりＨレベルが入力されると、ラッチ回路５２内の保持状態がリセットされ、出力はＬレベルとなる。

このＲＳフリップフロップの動作を前提として、ラッチ回路５２の動作を説明する。

サステイン期間に従来のアドレス駆動回路５１がフローティングとなる前に画像信号処理回路８０の全出力をＬレベルとし、ラッチ回路５２にＳｅｔ端子より信号(Ｈレベル)が印加しラッチ状態となりスイッチＳＷ５２をオンにする。ラッチ回路５２がラッチ状態となった後、Ｓｅｔ端子はＬレベルにする。

続いて、スイッチＳＷ５１をオフにし、画像信号処理回路８０からの信号を遮断する。

その後サステイン動作が開始される。サステイン期間中はアドレス駆動回路にはＶｓ２−Ｖｓ１の電圧変化が生じる。ラッチ回路５２の外部制御回路はＳｅｔ・Ｒｅｓｅｔ端子とダイオードを介して接続されているため、サステイン期間中に逆バイアス電圧が印加されても遮断状態にあり保護される。また、Ｒｅｓｅｔ・Ｓｅｔ端子は、抵抗によりＶｓｓにプルダウンされるため、Ｌレベルを継続させることができる。これによりスイッチＳＷ５２の導通を維持し、アドレス駆動回路の誤動作を防止できる。

サステイン期間終了後、Ｒｅｓｅｔ信号を印加することで、ラッチ状態を解除し、スイッチＳＷ５２をオフさせる。その上で、スイッチＳＷ５１を導通させ、画像信号処理回路８０とアドレス駆動回路を接続する。

このように、ラッチ回路５２を設けることで、ハイインピーダンス期間中はラッチ回路５２がスイッチＳＷ５２の導通を確保する。このため、フローティングのＶｓｓに応じた制御は不要となり、スイッチＳＷ５２の制御が簡潔になる。

以上の説明では、サステイン期間中の入力信号をＬレベルに固定するため、スイッチＳＷ５２をデータ入力端子８１とＶｓｓとの間に設けた。しかし、これを電源電圧Ｖｄｄとの間に設け、Ｈレベルに固定しても問題は無い。

（第３の実施の形態）
次に本発明の第３の実施の形態について説明する。

図７は本実施の形態のアドレス駆動回路５０´´を表す回路図である。

第１の実施の形態では、サステイン駆動電圧がアドレス駆動電圧を越えた場合にアドレス電極４３がフローティング状態であるためにはアドレス駆動回路の電源を遮断する必要があった。この目的達成のために、スイッチＳＷ５３、ＳＷ５４を設けていた。

第３の実施の形態でも、サステイン駆動電圧がアドレス駆動電圧を越えた場合にアドレス電極４３がフローティング状態であるためにはアドレス駆動回路の電源を遮断する必要がある。第３の実施の形態では、この電源制御スイッチＳＷ５３、ＳＷ５４に代えて、ダイオードＤ５０、Ｄ５１を用いている。

すなわち、第１の実施の形態の各スイッチは、アドレス駆動電圧がサステイン駆動電圧を超えた場合にのみ電源を遮断しさえすればよい。従って、本実施の形態のようにＭＯＳトランジスタスイッチをダイオードで代用することが可能である。

なお、この手法を第２の実施の形態と組み合わせて適用しても問題は生じないことはいうまでもない。

（第４の実施の形態）
次に本発明の第４の実施の形態について説明する。

図８は本実施の形態のアドレス駆動回路５０´´´を表す回路図である。

第１の実施の形態で説明した通り、アドレス駆動回路５０に複数のスイッチを設けることで、サステイン期間のアドレス駆動回路をハイインピーダンス化することができる。

しかし、通常サステイン電圧Ｖｓ１及びＶｓ２はアドレス電圧Ｖａより高い。このため、フローティング状態にしたアドレス駆動回路５０内に、過渡的に定格であるアドレス電圧Ｖａ以上の電位差が生じ、回路にダメージを与える可能性がある。

本発明の第４の実施の形態に関わるアドレス駆動回路５０´´´は、この様な可能性に対し対策を講じたものである。

すなわち、アドレス駆動回路５０´´´内の従来のアドレス駆動回路５１に対する電源電圧Ｖｄｄ、アドレス電圧ＶａをＶｓｓに短絡可能にするためのスイッチＳＷ５６、ＳＷ５７を設けることにより、アドレス駆動回路５０´´´内に電位差が生じることを防止する。

なお、この手法も第２の実施の形態と組み合わせて適用しても問題は生じないことはいうまでもない。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。

本発明はプラズマディスプレイ装置の電力回収回路への利用が考えられるが、必ずしもこれには限られない。本発明に関わる電力回収回路は、電力回収の必要性がある高電圧系の装置であれば制御タイミング等の修正により適用可能である。

プラズマディスプレイ装置の回路の概略全体構成図である。 プラズマディスプレイ駆動回路の従来の構成を示す構成図である。 プラズマディスプレイ駆動回路の従来の構成を示す別の構成図である。 第１の実施の形態のアドレス駆動回路を表す回路図である。 第１の実施の形態のアドレス駆動回路の動作を表すタイミングチャートである。 第２の実施の形態のアドレス駆動回路を表す回路図である。 第３の実施の形態のアドレス駆動回路を表す回路図である。 第４の実施の形態のアドレス駆動回路を表す回路図である。

符号の説明

ＳＷ５１、ＳＷ５２、ＳＷ５３、ＳＷ５４、ＳＷ５５、ＳＷ５６、ＳＷ５７
…スイッチ、
ＳＷ１ｘ、ＳＷ２ｘ、ＳＷ３ｘ、ＳＷ１ｙ、ＳＷ２ｙ、ＳＷ３ｙ…スイッチ、
１０Ｙ…Ｙサステイン駆動回路、１０Ｘ…Ｘサステイン駆動回路、
２０…スキャンドライバ、２１…スイッチ、Ｌｘ、Ｌｙ…回収コイル、
Ｄ１Ｘ、Ｄ１Ｙ、Ｄ２Ｘ、Ｄ２Ｙ、Ｄ３Ｘ、Ｄ３Ｙ、Ｄ５０、Ｄ５１…ダイオード、
４０…プラズマディスプレイパネル、４１…Ｘ電極、４２…Ｙ電極、
４３…アドレス電極、５０、５０´、５０´´、５０´´´…アドレス駆動回路、
５１…従来のアドレス駆動回路、５２…ラッチ回路、５３…ラッチ制御回路、
７０…駆動制御回路、８０…画像信号処理回路、８１…データ入力端子、
Ｃ１ｘ、Ｃ１ｙ…回収用コンデンサ、ＣＸＹ…Ｘ電極Ｙ電極間パネル容量、
ＣＸＡ…Ｘ電極アドレス電極間パネル容量、
ＣＹＡ…Ｙ電極アドレス電極間パネル容量。

Claims (12)

1. プラズマディスプレイパネルの走査電極側と維持電極側に電力回収回路を含むサステイン駆動回路と、
   アドレス電極側にアドレス電圧と非アドレス電圧を切り替えて出力することができる複数の出力側スイッチ素子を備えるアドレス駆動回路において、
   前記複数の出力側スイッチ素子の電源側にアドレス電圧制御スイッチを設けることを特徴とするアドレス駆動回路。
2. 請求項１に記載のアドレス駆動回路において、前記アドレス駆動回路はデータ入力端子を有し、
   前記データ入力端子の電源側に電源電圧制御スイッチを設けることを特徴とするアドレス駆動回路。
3. 請求項２に記載のアドレス駆動回路において、画像信号処理回路からの信号が前記データ入力端子に入力されており、
   前記画像信号処理回路とアドレス駆動回路の間には入力信号の遮断を行う入力信号スイッチが挿入されることを特徴とするアドレス駆動回路。
4. 請求項１ないし３のいずれか1項に記載のアドレス駆動回路において、更に前記非アドレス電圧を接地するか否かを切り替える接地制御スイッチを含むことを特徴とするアドレス駆動回路。
5. 請求項１ないし４のいずれか1項に記載のアドレス駆動回路において、更に前記非アドレス電圧と前記データ入力端子を接続する論理入力固定スイッチを有することを特徴とするアドレス駆動回路。
6. 請求項３に記載のアドレス駆動回路において、前記アドレス駆動回路への入力を固定するラッチ回路を更に具備することを特徴とするアドレス駆動回路。
7. 請求項６記載のアドレス駆動回路において、前記ラッチ回路はＲＳフリップフロップで構成されていることを特徴とするアドレス駆動回路。
8. 請求項３に記載のアドレス駆動回路において、更に前記非アドレス電圧を接地するか否かを切り替える接地制御スイッチを含み、サステイン期間中に前記入力信号スイッチ、前記アドレス電圧制御スイッチ、前記電源電圧制御スイッチ及び前記接地制御スイッチをオフにし、前記アドレス駆動回路をフローティング状態にすることを特徴とするアドレス駆動回路。
9. 請求項３に記載のアドレス駆動回路において、更に前記非アドレス電圧を接地するか否かを切り替える接地制御スイッチ及び前記非アドレス電圧と前記データ入力端子を接続する論理入力固定スイッチを含み、
   サステイン期間中に前記入力信号スイッチ、前記アドレス電圧制御スイッチ、前記電源電圧制御スイッチ及び前記接地制御スイッチをオフにし、前記アドレス駆動回路をフローティング状態にし、
   前記論理入力固定スイッチをオンにすることで、前記アドレス駆動回路の前記データ入力端子を固定することを特徴とするアドレス駆動回路。
10. 請求項１ないし９のいずれか１項に記載のアドレス駆動回路において、前記アドレス電圧制御スイッチにＭＯＳトランジスタ若しくはダイオードを適用することを特徴とするアドレス駆動回路。
11. 請求項２ないし１０のいずれか１項に記載のアドレス駆動回路において、前記電源電圧制御スイッチにＭＯＳトランジスタ若しくはダイオードを適用することを特徴とするアドレス駆動回路。
12. 請求項１ないし１１のいずれか１項に記載のアドレス駆動回路を使用することを特徴とするプラズマディスプレイ装置。

Images