KR20060113851A - 용량성 발광 소자 구동 장치 - Google Patents

용량성 발광 소자 구동 장치 Download PDF

Info

Publication number
KR20060113851A
KR20060113851A KR1020060095454A KR20060095454A KR20060113851A KR 20060113851 A KR20060113851 A KR 20060113851A KR 1020060095454 A KR1020060095454 A KR 1020060095454A KR 20060095454 A KR20060095454 A KR 20060095454A KR 20060113851 A KR20060113851 A KR 20060113851A
Authority
KR
South Korea
Prior art keywords
light emitting
switching element
capacitive light
charge
capacitor
Prior art date
Application number
KR1020060095454A
Other languages
English (en)
Other versions
KR100739393B1 (ko
Inventor
다카시 이와미
Original Assignee
파이오니아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 가부시키가이샤 filed Critical 파이오니아 가부시키가이샤
Publication of KR20060113851A publication Critical patent/KR20060113851A/ko
Application granted granted Critical
Publication of KR100739393B1 publication Critical patent/KR100739393B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of El Displays (AREA)
  • Led Devices (AREA)

Abstract

용량성 발광 소자를 위한 구동 장치는 반도체 집적 장치 및 전하 회수 회로를 구비한다. 반도체 집적 장치는 구동 데이터 종속 전압 (drive-data-dependent voltage) 을 각각의 복수의 용량성 발광 소자에 공급하는 복수의 출력 버퍼를 구비한다. 또한, 반도체 집적 장치는 하이 (high) 전압을 각 출력 버퍼에 공급하는 복수의 스위칭 소자를 구비한다. 반도체 집적 장치의 외부 단자가 스위칭 소자 및 출력 버퍼 사이의 각 노드에 공통으로 접속된다. 전하 회수 회로는 용량성 발광 소자에 축적된 전하를 회수한다. 전하 회수 회로가 반도체 집적장치의 외부 단자에 접속된다.
용량성 발광 소자, 구동 장치, 반도체 집적 장치

Description

용량성 발광 소자 구동 장치{DEVICE FOR DRIVING CAPACITIVE LIGHT ELEMENT}
도 1은 용량성 디스플레이 패널에 다양한 구동 펄스를 인가하여 용량성 디스플레이 패널을 발광시키는 구동장치의 일부를 도시한 도면.
도 2는 복수의 용량성 발광 소자를 가지는 디스플레이 패널로서 PDP를 채택한 디스플레이 장치의 개략적 구조를 도시한 도면.
도 3은 도 2에 도시된 열 (column) 전극의 내부 구성을 도시한 도면.
도 4는 도 3에 도시된 스위칭 소자 및 트랜지스터의 구동 시퀀스를 나타낸 도면.
도 5는 도 3에 도시된 펄스 데이터 생성 회로의 변형예를 도시한 도면.
도 6은 도 3에 도시된 전하 회수 회로의 변형예를 도시한 도면.
도 7은 전하 회수 회로 및 픽셀 데이터 펄스 생성 회로의 다른 변형예를 도시한 도면.
도 8은 전하 회수 회로 및 픽셀 데이터 펄스 생성 회로의 기타 변형예를 도시한 도면.
도 9는 전하 회수 회로 및 픽셀 데이터 펄스 생성 회로의 동작을 도시한 도면.
도 10은 픽셀 데이터 펄스 생성 회로로 기타 변형을 도시한 도면.
※도면의 주요부분에 대한 부호의 설명※
21 : 전원회로 22, 220 : 픽셀 데이터 펄스 생성회로
20, 200 : 열 전극 구동 회로 30, 40 : 행 전극 구동 회로
50 : 구동 제어 회로 210 : 전하 회수 회로
B1 ∼ Bm : 상보형 버퍼 C0 : 부하 커패시터
C, C1, C2 : 커패시터 L, L1, L2 : 코일
D1, D2 : 다이오드 CL : 충전 라인
DCL : 충방전 라인 TM : 충방전 단자
DB : 픽셀 데이터 비트 Z1 ∼ Zm : 열전극
Q31∼Q3m , Q4, QP, QN : 트랜지스터
SWZ1 ∼ SWZm : 스위칭 소자
1. 발명의 분야
본 발명은 용량성 발광 소자를 구동하기 위한 구동 장치에 관한 것이다.
2. 관련 기술의 설명
현재, 용량성 발광 소자를 구비한 디스플레이 패널을 용량성 디스플레이 페널이라 하며, 벽걸이 TV로 판매되고 있다. 일반적인 벽걸이 TV는 플라즈마 디 스플레이 패널 (이하, 'PDP'라 한다) 및 전계 발광 디스플레이 패널 (이하, 'ELDP'라 한다) 이다.
첨부된 도면 중, 도 1 은, 용량성 디스플레이 패널에 다양한 구동 펄스들을 인가시켜, 용량성 디스플레이 패널을 발광시키는 구동장치의 일부분을 도시한다. 이 구동 장치는 일본 공개 특허 공보 (출원공개) 제2002-156941호에 개시되어 있다.
도 1 에 도시된 바와 같이, PDP (10) 는, 배열되어 서로 교차하는, 복수의 행 (row) 전극 (도시되지 않음) 및 복수의 열 (column) 전극 (Z1 내지 Zm) 을 구비한다. 행 전극 및 열 전극 사이의 교차부에, 픽셀에 상응하는 방전셀 (도시되지 않음) 이 형성된다.
열 전극 구동 회로 (20) 는 스위칭 신호 (SW1 내지 SW3) 에 따라 공진펄스 전원 전압을 생성시키는 전원회로 (21) 및 공진 펄스 전원 전압에 기초하여 열 전극 (Z1 내지 Zm) 에 인가될 픽셀 데이터 펄스를 생성시키는 픽셀 데이터 펄스 생성회로 (22) 를 구비한다. 픽셀 데이터 펄스 생성 회로 (22) 는 스위칭 소자 (SWZ1 내지 SWZm 및 SWZ10 내지 SWZm0) 를 구비하며, 각 방전셀의 상태 (점등 또는 소등) 를 지시하는 하나의 디스플레이 라인 분 (m) 의 픽셀 데이터 비트 (DB1 내지 DBm) 에 따라 개별적으로 ON 및 OFF로 전환시킨다. 각 스위칭소자 (SWZ1 내지 SWZm) 는 그곳에 제공되는 픽셀 데이터 비트 (DB) 가 예컨데, 논리 레벨 1 인 경우, 켜지며 (ON 상태가 되며), 대응하는 열 전극 (Zi (Z1 내지 Zm)) 에 전원 라인 (2) 의 공진 펄스 전원 전압이 인가된다. 한편, 픽셀 데이터 비트 (DB) 가 논리 레벨 0 인 경우, 스위칭 소자 (SWZi0 (SWZ10 내지 SWZm0)) 이 ON 상태가 되고, 열 전극 (Zi) 에 그라운드 전위가 인가된다. 즉, 공진펄스 전원전압이 열 전극 (Zi) 에 인가되는 경우, 하이-전압 픽셀 데이터 펄스가 생성되고, 열 전극 (Zi) 에 공급되는 한편, 그라운드 전위가 열 전극 (Zi) 에 인가되는 경우, 로우-전압 픽셀 데이터 펄스가 생성되고, 열 전극 (Zi) 에 공급된다.
이하, 공진펄스 전원전압을 생성시키는 전원회로 (21) 의 동작을 설명한다.
전원회로 (21) 을 동작시키기 위해, 스위칭 소자 (S1), (S2), 및 (S3) 의 순으로 대응되는 스위칭 소자 (S1 내지 S3) 를 반복적으로 ON 상태로 설정하는 스위칭 신호 (SW1 내지 SW3) 가 스위칭 소자 (S1 내지 S3) 로 공급된다.
스위칭 신호 (SW1) 에 응답하여 스위칭 소자 (S1) 만이 ON 상태가 되면, 커패시터 (C1) 가 방전되며, 그 방전 전류는 코일 (L1) 및 다이오드 (D1) 를 통하여, 전원 라인 (2) 으로 흐른다. 이 때, 픽셀 데이터 생성회로 (22) 의 스위칭 소자 (SWi) 가 ON 상태가 될 경우, 방전 전류가 스위칭 소자 (SWi) 를 통하여, PDP (10) 의 열 전극 (Zi) 으로 흐르고, 열 전극 (Zi) 상에 기생하는 부하 커패시터 (C0) 를 충전하며, 부하 커패시터 (C0) 내에 전하 축적을 발생시킨다. 그동안, 코일 (L1) 과 부하 커패시터 (C0) 에 의해 유발되는 공진 효과로 인하여 전원 라인 (2) 의 전위가 점차 증가한다. 이 전압의 증가가 상기 하이-전압 픽셀 데이터 펄스의 라이징 에지 (rising edge) 가 된다.
스위칭 신호 (SW3) 에 반응하여 스위칭 소자 (S3) 만이 ON 상태가 된 경우, DC 전원 (B1) 에 의해 생성되는 전원전압 (Va) 이 전원 라인 (2) 에 인가된다. 전원전압 (Va) 은 하이-전압 픽셀 데이터 펄스의 최대 전압이다.
스위칭 신호 (SW2) 에 반응하여 스위칭 소자 (S2) 만이 켜지면, PDP (10)의 열 전극 (Zi) 상에 기생하는 부하 커패시터 (C0) 가 방전된다. 이 방전 전류가 열 전극 (Zi), 스위칭 소자 (SWZi), 전원 라인 (2), 코일 (L2), 다이오드 (D2) 및 스위칭 소자 (S2) 를 통하여 커패시터 (C1) 로 흐르며, 따라서 커패시터 (C1) 가 충전된다. 즉, 전원회로 (21) 에 제공되는 커패시터 (C1) 에 의해, PDP (10) 의 부하 커패시터 (C0) 에 축적된 전하가 회수된다. 코일 (L2) 및 부하 커패시터 (C0) 에 의해 전원 라인 (2) 의 전압이 결정된 시상수에 따라 점차 하강한다. 이 전압 하강이 하이-전압 데이터 펄스의 트레일링 에지 (trailing edge) 이다.
전술한 일련의 동작의 결과, 라이징 에지 및 트레일링 에지의 점진적인 전압 변동을 가지는 공진펄스 전원전압이 생성되어, 전원 라인 (2) 을 통해 픽셀 데이터 펄스 생성회로 (22) 에 공급된다. 논리 레벨 1의 픽셀 데이터 비트 (DB) 에 대응하여 스위칭 소자 (SWZi) 가 ON 상태가 될 경우, 하이-전압 픽셀 데이터 펄스로써 공진펄스 전원전압이 그대로 열 전극 (Zi) 에 인가된다.
따라서, 열 전극 구동 회로 (20) 는 용량부하로서 기능하는 PDP (10) 에 축적한 전하를 회수하며, 픽셀 데이터 펄스의 상승 에지가 발생되면 회수한 전하를 사용한다. 이에 의해 전력 소비가 감소된다.
열 전극 구동회로 (20) 내의 픽셀 데이터 펄스 생성회로 (22) 및 전원회로 (21) 중에서, 픽셀 데이터 펄스 생성회로 (22) 는 하나의 IC 칩에 의해 구성된다. 그러나, 열 전극 구동회로 (20) 내의 전원회로 (21) 는 스위칭 소자 (S1 내지 S3), 커패시터 (C1), 다이오드 (D1 및 D2), 및 코일 (L1 및 L2) 을 구비하며, 각각의 이 구성요소들이 상대적으로 큰 전류를 요한다. 따라서, 전원회로 (21) 의 각각의 구성요소들은 분리된 구성요소가 된다. 그러므로, 픽셀 데이터 생성회로 (22) 의 IC 칩 주변의 스위칭 소자 (S1 내지 S3), 커패시터 (C1), 다이오드 (D1 및 D2), 및 코일 (L1 및 L2) 의 8 개의 구성요소들을 별도로 배치하는 것은 필수적이다. 따라서, 전력 소비 및 구성요소의 탑재영역이 크다.
본 발명의 목적은 소형화가 가능한 용량성 발광소자의 구동 장치를 제공하는데 있으며, 전력 소비를 감소시키는데 있다.
본 발명의 일 태양에 의하면, 구동 데이터 종속 전압을 각각의 용량성 발광 소자에 공급하여 복수의 용량성 발광 소자를 구동함으로써, 복수의 용량성 발광소 자를 위한 개선된 구동장치를 제공한다. 구동 장치는 반도체 집적 장치 및 전하 회수 회로를 구비한다. 반도체 집적 장치는 복수의 출력 버퍼를 구비한다. 하나의 출력 버퍼는 하나의 용량성 발광 소자와 결합된다. 그 출력 버퍼가 구동 데이터에 따라 미리 결정된 하이-전압 또는 로우-전압 중 하나를 결합된 용량성 발광 소자에 인가한다. 또한, 반도체 집적 장치는 하이-전압인 전원전압을 출력 버퍼에 공급할 복수의 전원 스위칭 소자를 구비한다. 또, 반도체 집적장치는 일반적으로 전원 스위칭 소자와 출력 버퍼 사이의 노드들에 각각 접속되는 외부 단자를 구비한다. 전하 회수 회로는 외부단자에 접속되어, 외부단자에 의해 용량성 발광 소자에 축적된 전하를 회수한다. 전하 회수 회로는 회수된 전하를 외부 단자에 공급할 수 있다.
이하, 첨부된 도면과 함께 읽고 이해할 경우, 상세한 설명 및 첨부된 청구 범위로부터 본 발명의 목적, 태양, 이점들을 명백히 알 수 있다.
도 2를 참조하여, 복수의 용량성 발광 소자를 가지는 디스플레이 패널로써 PDP를 채택한 디스플레이 장치에 대하여 설명한다. 도 1 및 도 2에서는, 유사한 구성요소를 지시하기 위해, 유사한 참조 번호를 사용한다.
도 2에서, PDP (10) 는 스크린의 행 (폭) 방향으로 전개되도록 배치되는 복수의 행 (row) 전극 (Y1 내지 Yn 및 X1 내지 Xn) 을 구비한다. 또한, PDP (10) 는 스크린의 열 (길이) 방향으로 전개되도록 배열되는 복수의 열 (column) 전극 (Z1 내지 Zm) 을 구비한다. 방전 공간 (도시하지 않음) 은 행 전극들과 열 전극들의 사이에 형성된다. 행 전극들은 열 전극들에 직교한다. 각각의 인접 행 전극 (Xi 및 Yi) 한쌍이 스크린의 하나의 디스플레이 라인을 정의한다. 방전셀들은 행 전극과 행전극 사이의 교차부에 형성된다. 방전셀들은 픽셀로 이용될 수 있다.
행 전극 구동 회로 (30) 가 유지 펄스를 생성시켜, 벽전하가 잔류하는 방전셀들을 방전시키고, 유지 펄스를 PDP의 행전극 (X1 내지 Xn) 에 인가한다. 다른 행 전극 구동 회로 (40) 는 모든 방전셀들을 초기화시키는 리셋 펄스, 픽셀 데이터를 선택된 디스플레이 라인에 입력시키려는 디스플레이 라인을 순차적으로 선택하는 주사펄스, 및 벽전하를 가지는 방전셀만을 방전시키는 유지 펄스를 생성시키고, 이 펄스들을 행 전극 (Y1 내지 Yn) 에 인가한다.
예컨데, 구동 제어 회로 (50) 가 입력된 화상 신호를 각 픽셀마다 8 비트 픽셀 데이터로 변환하며, 각각의 비트 숫자로 분할하여 픽셀 데이터 비트 (DB) 를 얻는다. 구동 제어 회로 (50) 가 관련 디스플레이 라인에 속하는 제 1열 내지 제 m열에 대응하는 픽셀 데이터 비트 (DB1 내지 DBm) 를 각각의 디스플레이 라인마다 열 전극 구동 제어기 (200) 로 공급한다. 또한, 열 전극 구동회로 (200)의 동작을 위해, 구동 제어 회로 (50) 가 스위칭 신호 (SW1 내지 SW3) 를 발생시켜, 이 신호들을 열 전극 구동 회로 (200) 에 공급한다.
열 전극 구동 회로 (200) 가 픽셀 데이터 비트 (DB1 내지 DBm) 에 대응되는 m개의 픽셀 데이터 펄스를 발생시켜, 이 픽셀 데이터 펄스를 PDP (10) 의 열 전극 (Z1 내지 Zm) 에 인가한다. 행전극 구동회로 (40) 에 의해 주사 펄스가 인가된 행전극 (Y) 에 속하는 하나의 디스플레이 라인분의 방전셀이 픽셀 데이터 펄스에 대응하여 선택적으로 방전된다. 이 선택적인 방전 발생으로 인하여, 방전셀은 벽전하가 없는 상태 또는 벽전하가 남아있는 상태로 각각 설정된다. 유지 펄스가 행전극 구동회로 (30 및 40) 에 의해 인가되는 각 시간동안, 전하가 남아있는 방전 셀들만이 방전되어 발광된다.
도 3은 열 전극 구동회로 (200) 의 내부 형태를 도시한다. 열 전극 구동회로 (200) 은 본 발명의 구동 장치이다.
도 3에서 도시된 바와 같이, 열 전극 구동회로 (200) 가 전하 회수 회로 (210) 및 픽셀 데이터 펄스 생성 회로 (220) 를 구비한다.
전하 회수 회로 (210) 는 커패시터 (C1), 스위칭 소자 (S1 및 S2), 다이오드 (D1 및 D2), 및 코일 (L) 를 구비한다. 코일 (L) 은 인덕턴스로 기능한다.
다이오드 (D1) 의 캐소드 전극 및 다이오드 (D2) 의 애노드 전극이 모두 코일 (L) 의 종단에 접속되며, 충방전 라인 (DCL) 이 코일 (L) 의 다른 종단부에 접속된다. 커패시터 (C1) 의 1개 전극이 PDP (10) 의 전위 (Vs) 에 접지된다. 구동 제어 회로 (50) 에 의해 공급되는 스위칭 신호 (SW1) 에 따라, 스위칭 소자 (S1) 가 제어되어 ON/OFF가 된다 (ON 또는 OFF로 전환된다). 스위칭 소자 (S1) 가 ON 상태가 되면, 커패시터 (C1) 는 방전되며, 커패시터 (C1) 의 다른 전극에서 생성된 전압이 다이오드 (D1) 및 코일 (L) 을 통해 충방전 라인 (DCL) 에 인가된다. 구동 제어 회로 (50) 에 의해 공급되는 스위칭 신호 (SW2) 에 따라, 스위칭 소자 (S2) 가 제어되어 ON/OFF가 된다. 스위칭 소자 (S2) 가 ON 상태가 되면, 커패시터 (C1) 의 다른 전극에서 생성된 전압이 다이오드 (D2) 및 코일 (L) 을 통해 충방전 라인 (DCL) 에 인가되어, 커패시터 (C1) 가 충전된다. 즉, 스위칭 소자 (S1) 및 다이오드 (D1) 를 포함하는 전류 경로가 커패시터 (C1) 에 대한 방전 전류 경로가 되며, 스위칭 소자 (S2) 및 다이오드 (D2) 를 포함하는 전류 경로는 커패시터 (C1) 에 대한 충전 전류 경로가 된다.
픽셀 데이터 펄스 생성회로 (220) 는 PDP (10) 의 열 전극 (Z1 내지 Zm) 에 대응하는 m개의 상보형 버퍼 (B1 내지 Bm) 및 m개의 상보형 버퍼 (B1 내지 Bm) 에 대응하는 m개의 p-채널 타입 MOS (Metal Oxide Semiconductor) 트랜지스터 (Q31 내지 Q3m) (이하, '트랜지스터 Q31 내지 Q3m'라 한다) 를 구비한다.
논리 레벨 0의 스위칭 신호 (SW3) 가 구동 제어회로 (50) 에 의해 공급될 때만, 각각의 트랜지스터 (Q31 내지 Q3m) 가 ON상태가 된다. ON 상태인 경우, 각각의 트랜지스터들이 대응하는 상보형 버퍼 (Bi) 에, DC 전원전압 (Va) 을 공급한다. 각각의 상보형 버퍼 (B1 내지 Bm) 가 구동 제어회로 (50) 에 의해 공급된 픽셀 데이터 비트 (DBi) 에 대응하는 논리 레벨에 따른 전압을 가진 픽셀 데이 터 펄스를 생성시켜, 픽셀 데이터 펄스를 대응하는 PDP (10) 의 열 전극 (Zi (Z1 내지 Zm)) 에 인가한다.
각각의 상보형 버퍼 (Bi) 가 p-채널 타입 MOS 트랜지스터 (QP) (이하, '트랜지스터 (QP)'라 한다) 및 n-채널 타입 MOS 트랜지스터 (QN) (이하, '트랜지스터 (QN)'라 한다) 를 구비한다. 도 3에서 도시된 바와 같이, 트랜지스터 (QP 및 QN) 의 게이트 전극이 각각의 상보형 버퍼 (Bi) 와 서로 접속되며, 또한, 트랜지스터 (QP 및 QN) 의 드레인 전극이 서로 접속된다. 각각의 상보형 버퍼 (Bi) 의 트랜지스터 (QN) 의 소스전극이 접지전위 (Vs) 에 접지되며, 각각의 상보형 버퍼 (Bi) 의 트랜지스터 (QP) 의 소스 전극이 관련된 상보형 버퍼 (Bi) 와 결합된 트랜지스터 (Q3) 의 드레인 전극에 접속된다. 논리 레벨 1의 픽셀 데이터 비트가 각각의 트랜지스터 (QP 및 QN) 의 게이트에 공급되면, 트랜지스터 (QN) 만이 ON상태가 된다. 트랜지스터 (QN) 가 ON 상태가 되면, 접지 전위 (Vs) 에 대응하는 0 볼트 전압의 픽셀 데이터 비트가 열 전극 (Zi) 에 인가된다. 그러나, 논리 레벨 0의 픽셀 데이터 비트가 각각의 트랜지스터 (QP 및 QN) 의 게이트에 공급된 경우, 트랜지스터 (QP) 만이 ON상태가 된다. 논리 레벨 0의 스위칭 신호 (SW3) 가 인가되면, 전원전압 (Va) 을 최대 전압으로 하는 픽셀 데이터 비트가 열 전극 (Zi) 에 인가된다.
도 3에서 도시된 바와 같이, 상보형 버퍼 (B1 내지 Bm) 의 트랜지스터 (QP) 의 소스전극은 모두 충방전 단자 (TM) 에 접속되어 있다. 전하 회수 회로 (210) 및 픽셀 데이터 펄스 생성회로 (220) 는 전기적으로 충방전 단자 (TM) 에 접속된 충방전 라인 (DCL) 에 의해 접속되어 있다.
다음으로, 도 4를 참조하여, 전하 회수 회로 (210) 및 픽셀 데이터 펄스 생성회로 (220) 의 동작에 대하여 설명한다.
구동 제어회로 (50)가 도 4에 도시한 시퀀스에 따라 스위칭 소자 (S1 및 S2) 를 각각 ON 또는 OFF 상태로 설정하는 스위칭 신호 (SW1 및 SW2) 를 전하 회수 회로 (210) 에 공급한다. 또한, 구동 제어회로 (50) 는 도 4 (구동단계 G1 내지 G3) 에 도시한 시퀀스에 따라 트랜지스터 (Q31 내지 Q3m) 를 ON 또는 OFF 상태로 설정하는 스위칭 신호 (SW3) 를 픽셀 데이터 펄스 생성회로 (220) 에 공급한다.
먼저, 도 4에 도시된 구동 단계 (G1) 에서는, 스위칭 소자 (S1) 만이 스위칭 신호 (SW1) 에 응답하여 ON 상태가 된다. 그 후, 커패시터 (C1) 가 방전되며, 그 방전전류가 다이오드 (D1), 코일 (L), 충방전 라인 (DCL), 및 충방전 단자 (TM) 를 통해 픽셀 데이터 펄스생성 회로로 흐른다. 트랜지스터 (QP) 가 픽셀 데이터 비트 DBi에 응답하여 ON 상태에 있을 경우, 그 방전전류가 트랜지스터 (QP) 를 통하여, 대응하는 PDP (10) 의 열 전극 (Zi) 으로 흐르며, 열 전극 (Zi) 상에 기생하는 부하 커패시터 (C0) 가 충전된다. 도 4에서 도시한 바와 같이, 코일 (L) 및 부하 커패시터 (C0) 의 공진 효과로 인하여, 충방전 라인 (DCL) 및 열 전극 (Z) 의 전압이 점차 증가한다. 이 전압의 증가는 픽셀 데이터 펄스의 리딩 에지 (leading edge) 가 된다.
다음으로, 도 4에 도시된 구동 단계 (G2) 에서, 스위칭 신호 (SW3) 에 따라 트랜지스터 (Q31 내지 Q3m) 가 각각 ON 상태가 된다. 그 후, DC 전원 전압 (Va) 이 결합된 트랜지스터 (Q3i) 를 통해 상보형 버퍼 (B1 내지 Bm) 각각의 트랜지스터 (QP) 의 소스 전극에 인가된다. 픽셀 데이터 비트 (DBi) 에 따라 트랜지스터 (QP) 가 ON 상태로 설정되면, 전원전압 (Va) 가 트랜지스터 (QP) 를 통하여 결합된 열 전극 (Zi) 에 인가된다. 전원전압 (Va) 의 인가의 결과, 각각의 열 전극 (Zi) 상에 기생하는 부하 커패시터 (C0) 가 연속적으로 충전된다. 따라서, 도 4에 도시한 바와 같이, 충방전 라인 (DCL) 및 열 전극 (Zi) 의 전압이 전원전압 (Va) 으로 고정된다. 전원전압 (Va) 이 픽셀 데이터 펄스의 최대 전압치이다.
도 4에 도시된 구동 단계 (G3) 에서는, 스위칭 소자 (S2) 만이 스위칭 신호 (SW2) 에 응답하여 ON 상태가 된다. 그리고, PDP (10) 의 열 전극 (Zi) 에 기생하는 부하 커패시터 (C0) 만이 방전되며, 그 방전전류가 열 전극 (Zi), 상보형 버퍼 (Bi) 의 트랜지스터 (QP), 충방전 단자 (TM), 충방전 라인 (DCL), 코일 (L), 다이오드 (D2), 및 스위칭 소자 (S2) 를 통해 커패시터 (C1) 로 흘러서 커패시터 (C1) 가 충전된다. 즉, PDP (10) 의 부하 커패시터 (C0) 에 각각 축적된 전하가 커패시터 C1에 의해 점차 회수된다. 충방전 라인 (DCL) 의 전압 및 열 전극 (Zi) 의 전압이 코일 (L) 및 부하 커패시터 (C0) 에 의해 결정된 시상수에 따라 점차 하강한다. 이 전압감소는 픽셀 데이터 펄스의 트레일링 에지이다.
도 4에 도시된 바와 같이, 상기 시퀀스의 결과 (구동단계 (G1 내지 G3)), 최대 전압을 전원전압 (Va) 로 하는 공진 진폭 (V1) 을 가지는 공진 펄스 전원전압이 충방전 라인 (DCL) 상에 생성된다. 논리 레벨 0의 픽셀 데이터 비트 (DBi) 에 따라 트랜지스터 (QP) 가 ON 상태로 될 경우, 공진 전원전압을 가진 픽셀 데이터 펄스 (DP1) 가 도 4에 도시된 PDP (10) 의 열 전극 (Zi) 에 인가된다. 한편, 논리 레벨 1의 픽셀 데이터 비트 (DBi) 에 따라 트랜지스터 (QN) 이 ON 상태로 될 경우, 0 볼트 픽셀 데이터 펄스 DP2가 도 4에 도시된 PDP (10) 의 열 전극 (Zi)에 인가된다.
도 3에 도시된 픽셀 데이터 펄스 생성회로 (220) 에서는, 각각의 상보형 버퍼 (B1 내지 Bm) 및 DC 전원전압 (Va) 을 상보형 버퍼 (B1 내지 Bm) 에 공급하는 트랜지스터 (Q31 내지 Q3m) 이 CMOS (Complementary Metal Oxide Semiconductor) 구조를 가진 IC 에 의해 구비된다. 충방전 단자 (TM) 가 상보형 버퍼 (B1 내지 Bm) 및 스위칭 소자 (Q31 내지 Q3m) 가 제공되는 IC 패키지 상에 제공된다. 6개의 별개 구성요소 (즉, 커패시터 (C1), 스위칭 소자 (S1 내지 S2), 다이오드 (D1 및 D2), 및 코일 (L)) 를 구비한 전하 회수회로 (210) 가 IC 패키지의 충방전 단자 (TM) 에 접속되어 있다.
즉, 전원전압 (Va) (픽셀 데이터 펄스의 최대전압) 을 공급하는 스위칭 소자 (S3) (도 1) 를 대체하여 도 3에 도시된 m개의 트랜지스터 (Q31 내지 Q3m) 를 채택하여, 전원전압 (Va) 이 각각의 상보형 버퍼 (B1 내지 Bm) 에 개별적으로 제공된다. 그 결과, 트랜지스터 (Q3) 를 각각 흐르는 전류량이 도 1에 도시한 스위칭 소자 (S3) 로 흐르는 전류량의 1/m (여기서 m은 열 전극의 수) 이다. 따라서, 앞에서 언급한 바와 같이, 픽셀 데이터 펄스의 최대 전압을 결정하는 전원전압 (Va) 을 공급하는 상보형 버퍼 (B1 내지 Bm) 및 트랜지스터 (Q31 내지 Q3m) 가 상대적으로 작은 전력을 소비하는 CMOS 구조를 가진 IC에 의해 하나의 칩으로 통합된다.
따라서, 도 1에서 도시된 스위칭 소자 (S3) 등의 하나의 별도 구성요소들에 전원전압 (Va) (픽셀 데이터 펄스의 최대 전압) 이 공급되는 종래 배치와 비교해 볼 때, 외부적으로 접속된 별도 구성요소의 숫자가 더 감소되어, 탑재영역 및 소비전력의 양이 줄어들 수 있다.
PDP (10) 의 부하 커패시터 (C0) 에 축적된 과전하를 제거하는 스위칭 소자는 화상 데이터 펄스 생성회로 (220) 에서 제공될 수 있으며, 이 스위칭 소자는 트 랜지스트 (Q31 내지 Q3m) 및 상보형 버퍼 (B1 내지 Bm) 와 함께 하나의 IC 칩으로 통합될 수 있다. 이 변형을 도 5를 참조하여 설명한다.
도 5는 변형된 화상 펄스 생성회로 (220) 을 도시한다. 이 화상 데이터 펄스 생성회로 (220) 에서는, 도 3에 도시된 상보형 버퍼 (B1 내지 Bm) 및 트랜지스터 (Q31 내지 Q3m) 이외에 n-채널 MOS 타입 트랜지스터 (Q41 내지 Q4m) 가 제공된다. 트랜지스터 (Q41 내지 Q4m) 의 드레인 전극이 결합된 상보형 버퍼 (Bi) 및 트랜지스터 (Q3i) 사이의 노드에 각각 접속된다. 논리 레벨 1의 스위칭 신호 (SW4) 가 구동 제어회로 (50) 에 의해 공급된 경우, 각각의 트랜지스터 (Q41 내지 Q4m) 가 ON 상태가 된다. 트랜지스터 (Q4) 가 ON 상태가 될 경우, 상보형 버퍼 (B1 내지 Bm) 및 트랜지스터 (Q31 내지 Q3m) 가 각각 접지된다. 그 후, PDP (10) 의 부하 커패시터 (C0) 에 축적된 과전하가 결합된 상보형 버퍼 (Bi) 의 트랜지스터 (QP) 및 트랜지스터 (Q4i) 를 통해 방전된다.
전하 회수 회로 (210) 의 도 3에 도시된 회로 형태는 도 6에 도시된 회로 형태로 변형될 수 있다.
도 6에 도시된 전하 회수 회로 (210) 에서, 각각의 스위칭 소자 (S1 및 S2) 의 1 전극 단자가 직접 접지된다. 스위칭 소자 (S1) 의 나머지 전극 단자가 다이오드 (D1) 의 애노드 전극에 접속되며, 스위칭 소자 (S2) 의 나머지 전극 단자 가 다이오드 (D2) 의 캐소드 전극에 접속된다. 다이오드 (D1) 의 캐소드 전극 및 다이오드 (D2) 의 애노드 전극이 모두 커패시터 (C1) 의 한 전극에 접속되며, 코일 (L) 의 1개의 종단이 커패시터 (C1) 의 나머지 전극에 접속된다. 코일 (L) 의 다른 선단이 충방전 라인 (DCL) 에 접속된다. 도 3과 유사하게, 스위칭 소자 (S1) 및 다이오드 (D1) 를 포함한 전류 경로는 커패시터 (C1) 의 방전 전류 경로가 되며, 스위칭 소자 (S2) 및 다이오드 (D2) 를 포함하는 전류 경로는 충전 전류 경로가 된다.
도 6에서 도시된 전하 회수 회로 (210) 의 스위칭 소자 (S1 또는 S2) 가 픽셀 데이터 펄스 생성 회로 (220) 에 배치 될 수 있고, 트랜지스터 (Q31 내지 Q3m) 및 상보형 버퍼 (B1 내지 Bm) 와 하나의 IC 칩으로 집적될 수 있다. 이 변형은 도 7을 참조하여 설명한다.
도 7은 변형된 전하 회수 회로 (210) 및 변형된 픽셀 데이터 펄스 생성 회로 (220) 를 도시한다.
도 7에 도시된 전하 회수 회로 (210) 에서는, 스위칭 소자 (S1) 의 1개의 전극 단자가 접지되며, 나머지 전극단자가 다이오드 (D1) 의 애노드 전극에 접속된다. 다이오드 (D1) 의 캐소드 전극 및 다이오드 (D2) 의 애노드 전극이 모두 커패시터 (C1) 의 1개 전극에 접속되어 있다. 코일 (L) 의 1개 종단에는 커패시터 (C1) 의 나머지 전극이 접속된다. 코일 (L) 의 나머지 종단에는 픽셀 데이터 펄스 생성 회로 (220) 의 충방전 단자 (TM) 가 충방전 라인 (DCL) 을 통하 여 접속된다. 다이오드 (D2) 의 캐소드 전극이 충전라인 (CL) 을 통하여 픽셀 데이터 펄스 생성 회로 (220) 의 충방전 단자 (TM1) 에 접속된다.
도 7에 도시된 픽셀 데이터 펄스 생성 회로 (220) 가 도 3에 도시된 트랜지스터 (Q31 내지 Q3m), 상보형 버퍼 (B1 내지 Bm), 및 n-채널 타입 MOS 트랜지스터 (Q2) 를 포함한다. 트랜지스터 (Q2) 의 소스 전극이 충방전 단자 (TM1) 에 접속되고, 트랜지스터 (Q2) 의 드레인 전극이 접지된다. 트랜지스터 (Q2) 가 도 3에 도시된 스위칭 소자 (S2) 와 동일한 동작을 수행한다. 즉, 도 4에 도시된 구동단계 (G3) 에서는, 트랜지스터 (Q2) 가 구동 제어 회로 (50) 에서 공급되는 스위칭 신호 (SW2) 에 응답하여 ON 상태가 된다. 트랜지스터 (Q2) 가 ON 상태가 된 경우, PDP (10) 의 부하 커패시터 (C0) 에 축적된 전하를 방전하며, 이 방전에 동반된 전류가 각각의 상보형 버퍼 (B1 내지 Bm) 의 트랜지스터 (QP), 충방전 라인 (DCL), 및 코일 (L) 을 통하여, 커패시터 (C1) 로 흘러서, 커패시터 (C1) 이 충전된다. 즉, 커패시터 (C1) 에 의해 전하의 회수가 초래된다.
따라서, 도 7에서 도시된 회로 구성에서는, 스위칭 소자 (S1) 및 다이오드 (D1) 을 포함하는 전류 경로는 커패시터 (C1) 을 위한 방전 전류 경로가 되며, 다이오드 (D2), 충전 라인 (CL), 및 픽셀 데이터 펄스 생성 회로 (220) 의 트랜지스터 (Q2) 을 포함하는 전류 경로는 충전 전류 경로가 된다.
도 7에 도시된 회로 구성에 의하면, 충전 전류 경로의 일부인, 상보형 버퍼 (B1 내지 Bm), 트랜지스터 (Q31 내지 Q3m), 및 트랜지스터 (Q2) 가 하나의 IC 칩으로 집적된다.
도 6에서 도시된 전하 회수 회로 (210) 를 변형할 수도 있다. 이 변형은 도 8을 참조하여 설명한다. 도 8에서는, 도 6과 비교해 볼 때, 스위칭 소자 (S1) 및 다이오드 (D1 및 D2) 가 제거된다. 픽셀 데이터 생성 회로 (220) 에서 각각의 상보형 버퍼 Bi (B1 내지 Bm)의 트랜지스터 (QP) 가 픽셀 데이터 비트 DBi (DB1 내지 DBm) 에 대응하는 스위칭 신호 (SWHi (SWH1 내지 SWHm)) 에 응답하여, ON-OFF 제어를 한다 (ON 및 OFF 상태가 된다). 유사하게, 각각의 상보형 버퍼 (Bi) 의 트랜지스터 (QN) 이 픽셀 데이터 비트 (DBi) 에 대응하는 스위칭 신호 (SWHi (SWH1 내지 SWHm)) 에 따라 ON 또는 OFF 로 제어된다.
도 9는 도 8에서 도시된 전하 회수 회로 (210) 및 픽셀 데이터 펄스 생성 회로 (220) 의 동작의 예를 도시한다.
먼저, 구동 제어 회로 (50) 가 스위칭 소자 (S2) 및 각각의 트랜지스터 (Q31 내지 Q3m) 를 OFF 상태 (구동 단계 G1) 로 설정한다. 다음, 구동 제어 회로 (50) 가 스위칭 소자 (S2) 를 OFF 상태로 설정하고, 각각의 트랜지스터 (Q31 내지 Q3m) 를 ON 상태 (구동 단계 G2) 로 설정한다. 그리고, 구동 제어 회로 (50) 가 스위칭 소자 (S2) 를 ON 상태로 설정하고, 각각의 트랜지스터 (Q31 내지 Q3m) 를 OFF 상태 (구동 단계 G3) 로 설정한다. 구동 제어 회로 (50) 가 픽셀 데이터 비트열 (DB) 에 각각의 비트에 상응하여, 이 스위칭 시퀀스 (CYC) (즉, 구동 단계 (G1 내지 G3)) 를 반복적으로 수행한다. 예컨데, 열 전극 (Z1) 을 위한 픽셀 데이터 비트 (DB1) 가 논리 레벨 1일 경우, 구동 제어 회로 (50) 가 스위칭 신호 (SWH1) 를 상보형 버퍼 (B1) 에 전송한다. 도 9의 시퀀스 (CYC1) 에 도시된 바와 같이, 구동 단계 (G1 및 G2) 의 수행 기간동안 이 스위칭 신호 (SWH1) 가 트랜지스터 (QP) 를 ON 상태로 설정하고, 트랜지스터 (QP) 를 구동 단계 (G3) 의 수행 기간동안 OFF 상태로 설정한다. 따라서, 구동 단계 (G1) 의 수행 기간동안, 커패시터 (C1) 가 방전되며, 그 방전 전류가 PDP (10) 의 코일 (L), 충방전 라인 (DCL), 및 상보형 버퍼 (B1) 의 트랜지스터 (QP) 를 통하여, 열 전극 (Z1) 으로 흐른다. 따라서, 열 전극 (Z1) 에 기생하는 부하 커패시터 (C10) 가 충전된다. 그동안, 코일 (L) 및 커패시터 (C0) 의 공진 효과로 인하여, 열 전극 (Z1) 의 전압이 점차적으로 증가한다. 이 전압의 증가는 픽셀 데이터 펄스의 리딩 에지 (leading edge) 가 된다. 구동 단계 (G2) 의 수행 기간동안, 트랜지스터 (Q31) 가 ON 상태가 되고, 전원 전압 (Va) 이 트랜지스터 (Q31) 및 상보형 버퍼 (B1) 의 트랜지스터 (QP) 를 통하여, 열 전극 (Z1) 에 인가된다. 전원전압 (Va) 은 픽셀 데이터 펄스의 최대 전압값이다. 구동 단계 (G3) 의 수행 기간동안, 스위칭 소자 (S2) 가 ON 상태로 전환되며, 상보형 버퍼 (B1) 의 트랜지스터 (QP) 및 트랜지스 터 (Q31) 가 OFF 상태로 전환된다. 따라서, PDP (10) 의 부하 커패시터 (C0) 가 방전되며, 이 방전에 동반된 방전 전류가 열 전극 (Z1) 을 통하여, 상보형 버퍼 (B1) 에 전송된다. 상보형 버퍼 (B1) 의 트랜지스터 (QP) 가 OFF 상태이지만, 방전 전류가 트랜지스터 (QP) 에 기생하는 기생 다이오드, 충방전 라인 (DCL), 및 코일 (L) 을 통하여, 커패시터 (C1) 로 흘러서, 커패시터 (C1) 가 충전된다. 즉, PDP (10) 의 부하 커패시터 (C0) 에 축적된 전하가 커패시터 (C1) 에 의해 회수된다. 도 9에 도시된 바와 같이, 열 전극 (Z1) 의 전압이 코일 (L) 및 부하 커패시터 (C0) 에 의해 결정되는 시정수에 따라 점차 감소한다. 이 전압의 감소는 픽셀 데이터 펄스의 트레일링 에지이다.
전술한 바와 같이, 도 8에서는, 상보형 버퍼 (B) 의 트랜지스터 (QP) 가 도 3의 전하 회수 회로 (210) 의 스위칭 소자 (S1) 와 동일한 동작을 수행하며, 커패시터 (C1) 의 방전 경로를 제어하는 스위치로서 기능한다.
예시된 실시형태에서는, DC 전원전압 (Va) 을 공급하기 위한 트랜지스터 (Q3i) 가 각각의 상보형 버퍼 (B1 내지 Bm) 에 공급되지만, 1개의 상보형 버퍼 (B) 에 1개의 트랜지스터 (Q3) 를 공급할 필요는 없다. 예컨데, 도 10에 도시된 바와 같이, 1개의 트랜지스터 (Q3) 가 2개의 상보형 버퍼 (B) 마다 제공된다. 선택적으로, 1개의 트랜지스터 (Q3) 가 3개 (또는, 그 이상) 의 상보형 버퍼 (B) 마다 제공될 수도 있다. 즉, 전원 전압 (Va) 를 제공하는 1개의 트랜지스터 (Q3) 가 K (여기서, K는 자연수) 개의 상보형 버퍼 (B) 마다 제공될 수 있다. 즉, 트랜지스터 (Q3) 의 수는 DC 전원 용량에 따라 결정 (최적화) 된다.
픽셀 데이터 펄스를 상기 실시형태에서 관련된 열 전극 (Z) 에 인가하는 출력 버퍼로써 상보형 버퍼 (B) 가 채택된다. 상보형 버퍼 (B) 에 제공되는 트랜지스터 (QP 및 QN) 가 n 채널 타입 MOS 트랜지스터에 의해 구성될 수 있다는 것에 주목한다.
도 8 에서 전하 회수 회로 (210) 에 스위칭 소자 (S2) 는 도 7의 트랜지스터 (Q2) 와 동일한 방식으로 픽셀 데이터 펄스 발생회로 (220) 와 함께 집적될 수 있다.
이 출원은 2003년 10월 23일 제출된 일본 공개 특허 공보 제2003-362834호를 기초로 하며, 그 전문 공개 명세서가 참조로서 포함된다.
이상 본 발명에 의하면, 소형화가 가능한 용량성 발광소자의 구동 장치를 얻을 수 있으며, 용량성 발광소자의 구동 장치의 전력 소비를 감소시킬 수 있다.

Claims (10)

  1. 구동 데이터 종속 전압 (drive-data-dependent voltage) 을 복수의 용량성 발광 소자에 각각 공급하여, 복수의 용량성 발광 소자를 구동하기 위한 구동 장치에 있어서,
    상기 복수의 용량성 발광 소자와 각각 연관되며 상기 구동 데이터에 따라서, 소정의 하이 전압 또는 로우 전압을 각 용량성 발광 소자에 공급하기 위한 복수의 출력버퍼, 소정의 하이 전압을 가진 전원전압을 상기 출력 버퍼 각각에 공급하기 위한 복수의 전원 스위칭 소자, 및 상기 전원 스위칭 소자와 상기 출력 버퍼 사이의 각 노드에 공통으로 접속된 외부단자를 구비하는 반도체 집적 장치; 및
    상기 외부단자에 접속되어 상기 용량성 발광소자에 축적된 전하를 상기 외부 단자를 통하여 회수하고, 상기 회수된 전하를 상기 외부단자에 급전 (給電) 하기 위한 전하 회수 회로를 구비하고,
    상기 전하 회수 회로는
    상기 용량성 발광 소자에 축적된 전하를 회수하기 위한 커패시터, 상기 회수된 전하에 대응하는 제 1 전류를 상기 외부 단자에 급전하기 위한 제 1 스위칭 소자, 및 상기 용량성 발광 소자에 축적된 전하에 대응하는 제 2 전류를 상기 외부 단자를 통하여 수용하여 상기 제 2 전류를 상기 커패시터에 공급하기 위한 제 2 스위칭 소자를 구비하며,
    상기 제 2 스위칭 소자가 ON 상태에 있는 경우, 상기 제 2 스위칭 소자는 상 기 커패시터의 일 전극을 접지시키는, 구동 장치.
  2. 제 1 항에 있어서,
    상기 전원 스위칭 소자와 상기 출력 버퍼 사이에 각 노드들을 접지시키기 위한 복수의 접지 스위칭 소자를 구비하며, 상기 복수의 접지 스위칭 소자는 상기 반도체 집적 장치에 배치되는, 구동 장치.
  3. 제 1 항에 있어서,
    상기 제 1 스위칭 소자가 ON 상태에 있는 경우, 상기 제 1 스위칭 소자는 상기 커패시터의 일 전극을 접지시키는, 구동 장치.
  4. 제 1 항에 있어서,
    상기 용량성 발광 소자는 플라즈마 디스플레이의 열 전극인, 구동장치.
  5. 제 1 항에 있어서,
    상기 출력 버퍼는 p 채널 타입 MOS 트랜지스터 및 n 채널 타입 MOS 트랜지스터를 구비하는 상보형 버퍼인, 구동 장치.
  6. 구동 데이터 종속 전압 (drive-data-dependent voltage) 을 복수의 용량성 발광 소자에 각각 공급하여, 복수의 용량성 발광 소자를 구동하기 위한 구동 장치 에 있어서,
    상기 복수의 용량성 발광 소자와 각각 연관되며 상기 구동 데이터에 따라서, 소정의 하이 전압 또는 로우 전압을 각 용량성 발광 소자에 공급하기 위한 복수의 출력버퍼, 소정의 하이 전압을 가진 전원전압을 상기 출력 버퍼 각각에 공급하기 위한 복수의 전원 스위칭 소자, 및 상기 전원 스위칭 소자와 상기 출력 버퍼 사이의 각 노드에 공통으로 접속된 외부단자를 구비하는 반도체 집적 장치; 및
    상기 외부단자에 접속되어 상기 용량성 발광소자에 축적된 전하를 상기 외부 단자를 통하여 회수하고, 상기 회수된 전하를 상기 외부단자에 급전 (給電) 하기 위한 전하 회수 회로를 구비하고,
    상기 전하 회수 회로는 상기 전하 회수 회로가 상기 용량성 발광 소자에 축적된 전하를 회수하기 위한 커패시터를 구비하며,
    상기 구동장치는 상기 회수된 전하에 대응하는 제 1 전류를 상기 용량성 발광 소자에 급전하기 위한 제 1 스위칭 소자 및 상기 용량성 발광 소자에 축적된 전하에 대응하는 제 2 전류를 상기 커패시터에 공급하기 위한 제 2 스위칭 소자를 더 구비하고,
    상기 제 1 스위칭 소자 또는 상기 제 2 스위칭 소자는 반도체 집적 장치에 위치되는, 구동 장치.
  7. 제 6 항에 있어서,
    상기 전원 스위칭 소자와 상기 출력 버퍼 사이에 각 노드들을 접지시키기 위 한 복수의 접지 스위칭 소자를 구비하며, 상기 복수의 접지 스위칭 소자는 상기 반도체 집적 장치에 배치되는, 구동 장치.
  8. 제 6 항에 있어서,
    상기 제 1 스위칭 소자가 ON 상태에 있는 경우, 상기 제 1 스위칭 소자는 상기 커패시터의 일 전극을 접지시키는, 구동 장치.
  9. 제 6 항에 있어서,
    상기 용량성 발광 소자는 플라즈마 디스플레이의 열 전극인, 구동장치.
  10. 제 6 항에 있어서,
    상기 출력 버퍼는 p 채널 타입 MOS 트랜지스터 및 n 채널 타입 MOS 트랜지스터를 구비하는 상보형 버퍼인, 구동 장치.
KR1020060095454A 2003-10-23 2006-09-29 용량성 발광 소자 구동 장치 KR100739393B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00362834 2003-10-23
JP2003362834A JP4510423B2 (ja) 2003-10-23 2003-10-23 容量性発光素子の駆動装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020040083332A Division KR100656719B1 (ko) 2003-10-23 2004-10-18 용량성 발광 소자 구동 장치

Publications (2)

Publication Number Publication Date
KR20060113851A true KR20060113851A (ko) 2006-11-03
KR100739393B1 KR100739393B1 (ko) 2007-07-13

Family

ID=34386517

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040083332A KR100656719B1 (ko) 2003-10-23 2004-10-18 용량성 발광 소자 구동 장치
KR1020060095454A KR100739393B1 (ko) 2003-10-23 2006-09-29 용량성 발광 소자 구동 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020040083332A KR100656719B1 (ko) 2003-10-23 2004-10-18 용량성 발광 소자 구동 장치

Country Status (4)

Country Link
US (1) US7768474B2 (ko)
EP (1) EP1526497A3 (ko)
JP (1) JP4510423B2 (ko)
KR (2) KR100656719B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180015576A (ko) * 2016-08-03 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4510423B2 (ja) * 2003-10-23 2010-07-21 パナソニック株式会社 容量性発光素子の駆動装置
JP4955254B2 (ja) 2005-10-31 2012-06-20 ルネサスエレクトロニクス株式会社 Ｐｄｐ駆動装置及び表示装置
JP5021932B2 (ja) * 2005-12-15 2012-09-12 パナソニック株式会社 表示パネルの駆動装置
KR100765506B1 (ko) * 2006-05-04 2007-10-10 엘지전자 주식회사 플라즈마 디스플레이 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714844A (en) * 1994-03-17 1998-02-03 Texas Instruments Incorporated Display-panel drive circuit
JP2735014B2 (ja) * 1994-12-07 1998-04-02 日本電気株式会社 表示パネルの駆動回路
JPH10105113A (ja) * 1996-09-26 1998-04-24 Hitachi Ltd 容量性負荷の駆動方法及び回路
JPH10149134A (ja) 1996-11-18 1998-06-02 Mitsubishi Electric Corp プラズマディスプレイの駆動装置
JP3365324B2 (ja) * 1998-10-27 2003-01-08 日本電気株式会社 プラズマディスプレイ及びその駆動方法
JP3201603B1 (ja) * 1999-06-30 2001-08-27 富士通株式会社 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路
JP3678337B2 (ja) * 1999-07-02 2005-08-03 パイオニア株式会社 表示パネルの駆動装置
KR20010077740A (ko) * 2000-02-08 2001-08-20 박종섭 디스플레이 패널의 전력 절감회로
KR100346261B1 (ko) * 2000-05-10 2002-07-26 엘지전자주식회사 피디피의 데이터 구동 에너지 회수 회로
US7053869B2 (en) * 2000-02-24 2006-05-30 Lg Electronics Inc. PDP energy recovery apparatus and method and high speed addressing method using the same
JP4160236B2 (ja) * 2000-06-26 2008-10-01 パイオニア株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP4660026B2 (ja) 2000-09-08 2011-03-30 パナソニック株式会社 表示パネルの駆動装置
JP3415581B2 (ja) * 2000-11-29 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4748878B2 (ja) * 2000-12-06 2011-08-17 パナソニック株式会社 プラズマディスプレイ装置
JP5004382B2 (ja) * 2001-05-29 2012-08-22 パナソニック株式会社 プラズマディスプレイパネルの駆動装置
JP4397555B2 (ja) * 2001-11-30 2010-01-13 株式会社半導体エネルギー研究所 半導体装置、電子機器
KR100458572B1 (ko) * 2002-07-09 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
JP4510422B2 (ja) * 2003-06-12 2010-07-21 パナソニック株式会社 容量性発光素子の駆動装置
US7773051B2 (en) * 2003-07-30 2010-08-10 Fuji Electric Systems Co., Ltd. Display apparatus driving circuitry
JP4510423B2 (ja) * 2003-10-23 2010-07-21 パナソニック株式会社 容量性発光素子の駆動装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180015576A (ko) * 2016-08-03 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Also Published As

Publication number Publication date
KR100656719B1 (ko) 2006-12-12
KR100739393B1 (ko) 2007-07-13
EP1526497A2 (en) 2005-04-27
US7768474B2 (en) 2010-08-03
KR20050039572A (ko) 2005-04-29
EP1526497A3 (en) 2005-06-01
US20050088108A1 (en) 2005-04-28
JP4510423B2 (ja) 2010-07-21
JP2005128205A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
KR100235810B1 (ko) Ac형 플라즈마 디스플레이장치 및 그 구동회로
US6680581B2 (en) Apparatus and method for driving plasma display panel
US20060033685A1 (en) Apparatus and method for driving a plasma display panel
KR100218842B1 (ko) 플라즈마 디스플레이 패널의 구동회로
TWI278805B (en) Display panel drive circuit and plasma display
KR100739393B1 (ko) 용량성 발광 소자 구동 장치
KR100709938B1 (ko) 용량성 발광소자의 구동장치
US7307601B2 (en) Driving method and device of plasma display panel and plasma display device
JP4027544B2 (ja) 駆動回路、それを用いた表示装置及び集積回路
KR100656720B1 (ko) 용량성 발광 소자의 구동장치
US20050116886A1 (en) Driving method of plasma display panel and plasma display device
KR100346261B1 (ko) 피디피의 데이터 구동 에너지 회수 회로
JP2000066631A (ja) 表示パネル駆動装置
US8345034B2 (en) Address drive circuit and plasma display apparatus
KR100759749B1 (ko) 용량성 발광 소자 구동용 디바이스
KR100346260B1 (ko) 피디피의 데이터 구동 에너지 회수 회로
KR100907390B1 (ko) 플라즈마 디스플레이 장치
KR100504788B1 (ko) 디스플레이 장치의 스캔구동장치
KR100805112B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100832279B1 (ko) 구동 회로 및 이를 포함하는 표시 장치
JP2005037968A (ja) 容量性負荷の駆動回路及びそれを用いた表示装置
US20050110712A1 (en) Plasma display device and driving method for plasma display panel
KR20080026364A (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR20070054832A (ko) 플라즈마 표시 장치 및 그 구동 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee