JP2022008673A - 映像表示システム及び車両 - Google Patents

映像表示システム及び車両 Download PDF

Info

Publication number
JP2022008673A
JP2022008673A JP2021160714A JP2021160714A JP2022008673A JP 2022008673 A JP2022008673 A JP 2022008673A JP 2021160714 A JP2021160714 A JP 2021160714A JP 2021160714 A JP2021160714 A JP 2021160714A JP 2022008673 A JP2022008673 A JP 2022008673A
Authority
JP
Japan
Prior art keywords
display device
liquid crystal
abnormality
source driver
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021160714A
Other languages
English (en)
Inventor
泰寛 玉野
Yasuhiro TAMANO
真司 川田
Shinji Kawada
葉子 野間口
Yoko Nomaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2022008673A publication Critical patent/JP2022008673A/ja
Priority to JP2023151938A priority Critical patent/JP2023174670A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/10—Automotive applications
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Instrument Panels (AREA)

Abstract

Figure 2022008673000001
【課題】複数の表示装置を有する映像表示システムであって、一部の表示装置が故障した場合に故障を確実に報知できるとともに、故障した表示装置で表示できなくなった映像を出力することができる映像表示システムを提供する。
【解決手段】映像表示システムは、複数の表示装置を有する。前記複数の表示装置それぞれが自己の故障を検出する故障検出機能を有する。前記複数の表示装置のうち、或る表示装置に故障が検出された場合に、前記複数の表示装置のうち、前記或る表示装置以外の少なくとも一つの表示装置、及び、表示以外の報知を行う報知装置の少なくとも一方が、前記或る表示装置に故障が検出されたことを報知するとともに、前記複数の表示装置のうち、前記或る表示装置以外の少なくとも一つの表示装置が、自己用の映像及び前記或る表示装置用の映像を前記或る表示装置に故障が検出されない場合に比べて解像度を下げて表示する。
【選択図】図３

Description

本発明は、映像表示システム及び車両に関する。
液晶表示装置は、テレビ受像機の出力部やパーソナルコンピュータのモニタとして用いられるだけでなく、例えば車載カメラで撮影した車両周囲の映像を表示するモニタ等としても用いられる。
例えば車載カメラで撮影した車両周囲の映像を表示するモニタとして液晶表示装置を用いる場合には、車両の安全を確保するために液晶表示装置の故障検出技術が特に重要視される。
また、複数の表示装置を有する映像表示システムの一例として、複数の車載カメラで撮影した車両周囲の映像を車両内の複数の表示装置に表示させる映像表示システムが従来より知られている。
例えば特許文献１で提案されている映像表示システムは、左ミラー系の左サイド表示装置と、右ミラー系の右サイド表示装置と、バックミラー系のセンター表示装置と、を有する（特許文献１の段落００６１及び００６２参照）。左サイド表示装置は、車両の左方向を撮影範囲に含む左サイドカメラで撮影された映像を表示する。右サイド表示装置は、車両の右方向を撮影範囲に含む右サイドカメラで撮影された映像を表示する。センター表示装置は、車両の後方正面を撮影範囲に含むセンターカメラで撮影された映像を表示する。
そして、特許文献１には、例えば右ミラー系の撮影・表示機能のみに故障があった場合に左サイド表示装置及びセンター表示装置に故障を報知させてもよいことが記載されている。また、特許文献１には、撮影・表示機能に故障があった場合に撮影・表示機能に故障があった旨の音声を車内音声出力装置に出力させてもよいことが記載されている。
特開２０１０－１８８９０３号公報
特許文献１では、表示装置が液晶表示装置であれば、当該液晶表示装置の液晶駆動用の信号電圧およびバックライトの駆動信号の異常の有無を検出することで、当該液晶表示装置の故障の有無を検出してもよいことが開示されている（特許文献１の段落００８７参照）。
しかしながら、特許文献１では、液晶駆動用の信号電圧の異常を具体的にどのように検出するかが明らかでなく、特にＩＣ（Integrated Circuit）が異常を自己検出できない場合にどのように対応しているかが不明である。
また、特許文献１で提案されている映像表示システムでは、撮影・表示機能の故障を車両内のドライバに報知することはできるものの、表示機能の故障によって表示できなくなった映像を車両内のドライバに提供することはできなかった。
また、特許文献１では、表示装置を制御する制御装置が当該表示装置に問合せ信号を出力し、その出力に応じた応答信号が返ってくるか否かに基づいて当該制御装置、当該表示装置、及びそれらを繋ぐケーブルの故障の有無が検出されている（特許文献１の段落００５２参照）。さらに、特許文献１には、表示装置が液晶表示装置であれば、当該液晶表示装置の液晶駆動用の信号電圧およびバックライトの駆動信号の異常の有無を検出することで、当該液晶表示装置の故障の有無を検出してもよいことが開示されている（特許文献１の段落００８７参照）。
しかしながら、特許文献１で提案されている故障検出技術では、信号や電圧に基づいて有無を検出しているため、例えばソースドライバＩＣ（Integrated Circuit）の基板からの一部剥離、ゲートドライバＩＣの基板からの一部剥離、液晶パネルの破損等を検出することが困難であった。
本発明は、上記の状況に鑑み、液晶表示装置の構成部品であるＩＣが単体では自己の異常を検出できない場合でも異常の検出が可能な液晶表示装置を提供することを第１の目的とする。
本発明は、上記の状況に鑑み、複数の表示装置を有する映像表示システムであって、一部の表示装置が故障した場合に故障を確実に報知できるとともに、故障した表示装置で表示できなくなった映像を出力することができる映像表示システムを提供することを第２の目的とする。
本発明は、上記の状況に鑑み、液晶表示装置の故障を検出する故障検出装置であって、信号や電圧に基づく検出では検出困難な故障を容易に検出できる故障検出装置を提供することを第３の目的とする。
本明細書中に開示されている液晶表示装置は、複数行のゲート線、複数列のソース線、複数個のスイッチ、及び複数個の液晶セルを有する画素アレイと、前記ゲート線に接続されるゲートドライバＩＣと、前記ソース線に接続されるソースドライバＩＣと、前記ゲートドライバＩＣ及び前記ソースドライバＩＣの動作のタイミングを制御するタイミング制御ＩＣと、前記ソースドライバＩＣに電源電圧を供給するシステム電源ＩＣと、を有し、前記タイミング制御ＩＣ及びシステム電源ＩＣそれぞれが、前記ゲートドライバＩＣの異常及び前記ソースドライバＩＣの異常を検出する機能を有する構成（第１の構成）である。
上記第１の構成の液晶表示装置において、前記タイミング制御ＩＣが、前記ソースドライバＩＣからのフィードバック信号に基づいて、前記ソースドライバＩＣの異常を検出する構成（第２の構成）にしてもよい。
上記第１又は第２の構成の液晶表示装置において、前記タイミング制御ＩＣが、前記ソースドライバＩＣに出力する制御信号の電圧値に基づいて、前記ソースドライバＩＣの異常を検出する構成（第３の構成）にしてもよい。
上記第１～第３いずれかの構成の液晶表示装置において、前記タイミング制御ＩＣが、前記ゲートドライバＩＣからのフィードバック信号に基づいて、前記ゲートドライバＩＣの異常を検出する構成（第４の構成）にしてもよい。
上記第１～第４いずれかの構成の液晶表示装置において、前記システム電源ＩＣが、前記ソースドライバＩＣに供給する電源電圧の値に基づいて、前記ソースドライバＩＣの異常を検出する構成（第５の構成）にしてもよい。
上記第１～第５いずれかの構成の液晶表示装置において、前記液晶表示装置が、前記タイミング制御ＩＣから供給される制御信号のレベルをシフトした上で前記ゲートドライバＩＣに伝達するレベルシフタを有し、前記システム電源ＩＣが、前記レベルシフタに供給する電源電圧の値に基づいて、前記ゲートドライバＩＣの異常を検出する構成（第６の構成）にしてもよい。
上記第１～第６いずれかの構成の液晶表示装置において、前記システム電源ＩＣが、前記タイミング制御ＩＣに供給する電源電圧の値に基づいて、前記タイミング制御ＩＣの異常を検出する構成（第７の構成）にしてもよい。
上記第１～第７いずれかの構成の液晶表示装置において、前記タイミング制御ＩＣによる異常の検出結果及び前記システム電源ＩＣによる異常の検出結果に基づいて、前記液晶表示装置の故障態様を判定する判定部を有する構成（第８の構成）にしてもよい。
上記第１～第８いずれかの構成の液晶表示装置において、前記タイミング制御ＩＣは上面視で第１辺～第４辺を有する略矩形の半導体パッケージであって、前記第１辺と前記第３辺とが対向し、前記第２辺と前記第４辺とが対向し、映像信号を受け取る複数のピンの少なくとも一部は前記第１辺に配置され、前記ゲートドライバＩＣ及び前記ソースドライバＩＣに出力データを供給する複数のピンの少なくとも一部は前記第３辺に配置される構成（第９の構成）にしてもよい。
上記第９の構成の液晶表示装置において、前記映像信号を受け取る複数のピンは、前記第１辺及び前記第２辺に配置される構成（第１０の構成）にしてもよい。
上記第１０の構成の液晶表示装置において、前記第１辺に配置され前記映像信号を受け取るピンは、前記第２辺側に片寄って前記第１辺に配置され、前記第２辺に配置され前記映像信号を受け取るピンは、前記第１辺側に片寄って前記第２辺に配置される構成（第１１の構成）にしてもよい。
上記第１０又は第１１の構成の液晶表示装置において、前記第１辺に配置され前記映像信号を受け取るピンの個数は、前記第２辺に配置され前記映像信号を受け取るピンの個数以上である構成（第１２の構成）にしてもよい。
上記第９の構成の液晶表示装置において、前記ゲートドライバＩＣ及び前記ソースドライバＩＣに前記出力データを供給する複数のピンは、前記第３辺及び前記第２辺に配置される構成（第１３の構成）にしてもよい。
上記第１３の構成の液晶表示装置において、前記第３辺に配置され前記ゲートドライバＩＣ及び前記ソースドライバＩＣに前記出力データを供給するピンは、前記第２辺側に片寄って前記第３辺に配置され、前記第２辺に配置され前記ゲートドライバＩＣ及び前記ソースドライバＩＣに前記出力データを供給するピンは、前記第３辺側に片寄って前記第２辺に配置される構成（第１４の構成）にしてもよい。
上記第１３又は第１４の構成の液晶表示装置において、前記第３辺に配置され前記ゲートドライバＩＣ及び前記ソースドライバＩＣに前記出力データを供給するピンの個数は、前記第２辺に配置され前記ゲートドライバＩＣ及び前記ソースドライバＩＣに前記出力データを供給するピンの個数以上である構成（第１５の構成）にしてもよい。
上記第１０～第１５いずれかの構成の液晶表示装置において、前記ゲートドライバＩＣの異常及び前記ソースドライバＩＣの異常に関する検出結果を出力するピンと、前記システム電源ＩＣから供給される前記ゲートドライバＩＣの異常及び前記ソースドライバＩＣの異常に関する検出結果を入力するピンの少なくとも一方が、前記第４辺に配置される構成（第１６の構成）にしてもよい。
上記第９～第１６いずれかの構成の液晶表示装置において、前記タイミング制御ＩＣにおいて、前記ソースドライバＩＣの書き込み開始トリガとなる第１パルス信号を出力するピンと、前記第１パルス信号をトリガとして書き込みが開始される前記ソースドライバＩＣの書き込みが正常に実行されれば、第２パルス信号を入力するピンとが隣接して設けられる構成（第１７の構成）にしてもよい。
上記第９～第１６いずれかの構成の液晶表示装置において、前記タイミング制御ＩＣにおいて、前記ソースドライバＩＣの書き込み開始トリガとなる第１パルス信号を出力するピンと、前記第１パルス信号をトリガとして書き込みが開始される前記ソースドライバＩＣの書き込みが正常に実行されれば、第２パルス信号を入力するピンとの間に、他のピンが設けられる構成（第１８の構成）にしてもよい。
本明細書中に開示されている映像表示システムは、複数の表示装置を有する映像表示システムであって、前記複数の表示装置それぞれが自己の故障を検出する故障検出機能を有し、前記複数の表示装置のうち、或る表示装置に故障が検出された場合に、前記複数の表示装置のうち、前記或る表示装置以外の少なくとも一つの表示装置、及び、表示以外の報知を行う報知装置の少なくとも一方が、前記或る表示装置に故障が検出されたことを報知するとともに、前記複数の表示装置のうち、前記或る表示装置以外の少なくとも一つの表示装置が、前記或る表示装置用の映像を表示する構成（第１９の構成）である。
上記第１９の構成の映像表示システムにおいて、前記複数の表示装置のうち、或る表示装置に故障が検出された場合に、前記複数の表示装置のうち、前記或る表示装置以外の少なくとも一つの表示装置が、自己用の映像と前記或る表示装置用の映像とを、自己と前記或る表示装置との位置関係に応じた配置で表示する構成（第２０の構成）にしてもよい。
上記第１９又は第２０の構成の映像表示システムにおいて、前記複数の表示装置のうち少なくとも一つが、カメラによって撮影された映像を表示し、前記映像表示システムが、前記カメラから前記表示装置に送信される映像信号の異常を検出する異常検出部を有し、前記異常検出部によって前記映像信号の異常が検出された場合に、前記複数の表示装置のうち、前記或る表示装置以外の少なくとも一つの表示装置、及び、表示以外の報知を行う報知装置の少なくとも一方が、前記映像信号の異常が検出されたことを報知する構成（第２１の構成）にしてもよい。
上記第１９～第２１いずれかの構成の映像表示システムにおいて、前記表示装置は、複数行のゲート線、複数列のソース線、複数個のスイッチ、及び複数個の液晶セルを有する画素アレイと、前記ゲート線に接続されるゲートドライバＩＣと、前記ソース線に接続されるソースドライバＩＣと、前記ゲートドライバＩＣ及び前記ソースドライバＩＣの動作のタイミングを制御するタイミング制御ＩＣと、前記ソースドライバＩＣに電源電圧を供給するシステム電源ＩＣと、を有する液晶表示装置であって、前記タイミング制御ＩＣ及びシステム電源ＩＣそれぞれが、前記ゲートドライバＩＣの異常及び前記ソースドライバＩＣの異常を検出する機能を有する構成（第２２の構成）にしてもよい。
上記第２２の構成の映像表示システムにおいて、前記タイミング制御ＩＣが、前記ソースドライバＩＣからのフィードバック信号に基づいて、前記ソースドライバＩＣの異常を検出する構成（第２３の構成）にしてもよい。
上記第２２又は第２３の構成の映像表示システムにおいて、前記タイミング制御ＩＣが、前記ソースドライバＩＣに出力する制御信号の電圧値に基づいて、前記ソースドライバＩＣの異常を検出する構成（第２４の構成）にしてもよい。
上記第２２～第２４いずれかの構成の映像表示システムにおいて、前記タイミング制御ＩＣが、前記ゲートドライバＩＣからのフィードバック信号に基づいて、前記ゲートドライバＩＣの異常を検出する構成（第２５の構成）にしてもよい。
上記第２２～第２５いずれかの構成の映像表示システムにおいて、前記システム電源ＩＣが、前記ソースドライバＩＣに供給する電源電圧の値に基づいて、前記ソースドライバＩＣの異常を検出する構成（第２６の構成）にしてもよい。
上記第２２～第２６いずれかの構成の映像表示システムにおいて、前記液晶表示装置が、前記タイミング制御ＩＣから供給される制御信号のレベルをシフトするレベルシフタを有し、前記システム電源ＩＣが、前記レベルシフタに供給する電源電圧の値に基づいて、前記ゲートドライバＩＣの異常を検出する構成（第２７の構成）にしてもよい。
上記第２２～第２７いずれかの構成の映像表示システムにおいて、前記システム電源ＩＣが、前記タイミング制御ＩＣに供給する電源電圧の値に基づいて、前記タイミング制御ＩＣの異常を検出する構成（第２８の構成）にしてもよい。
上記第２２～第２８いずれかの構成の映像表示システムにおいて、前記液晶表示装置が、前記タイミング制御ＩＣによる異常の検出結果及び前記システム電源ＩＣによる異常の検出結果に基づいて、前記液晶表示装置の故障態様を判定する判定部を有する構成（第２９の構成）にしてもよい。
上記第２２～第２９いずれかの構成の映像表示システムにおいて、前記タイミング制御ＩＣは上面視で第１辺～第４辺を有する略矩形の半導体パッケージであって、前記第１辺と前記第３辺とが対向し、前記第２辺と前記第４辺とが対向し、映像信号を受け取る複数のピンの少なくとも一部は前記第１辺に配置され、前記ゲートドライバＩＣ及び前記ソースドライバＩＣに出力データを供給する複数のピンの少なくとも一部は前記第３辺に配置される構成（第３０の構成）にしてもよい。
上記第３０の構成の映像表示システムにおいて、前記映像信号を受け取る複数のピンは、前記第１辺及び前記第２辺に配置される構成（第３１の構成）にしてもよい。
上記第３１の構成の映像表示システムにおいて、前記第１辺に配置され前記映像信号を受け取るピンは、前記第２辺側に片寄って前記第１辺に配置され、前記第２辺に配置され前記映像信号を受け取るピンは、前記第１辺側に片寄って前記第２辺に配置される構成（第３２の構成）にしてもよい。
上記第３１又は第３２の構成の映像表示システムにおいて、前記第１辺に配置され前記映像信号を受け取るピンの個数は、前記第２辺に配置され前記映像信号を受け取るピンの個数以上である構成（第３３の構成）にしてもよい。
上記第３０の構成の映像表示システムにおいて、前記ゲートドライバＩＣ及び前記ソースドライバＩＣに前記出力データを供給する複数のピンは、前記第３辺及び前記第２辺に配置される構成（第３４の構成）にしてもよい。
上記第３４の構成の映像表示システムにおいて、前記第３辺に配置され前記ゲートドライバＩＣ及び前記ソースドライバＩＣに前記出力データを供給するピンは、前記第２辺側に片寄って前記第３辺に配置され、前記第２辺に配置され前記ゲートドライバＩＣ及び前記ソースドライバＩＣに前記出力データを供給するピンは、前記第３辺側に片寄って前記第２辺に配置される構成（第３５の構成）にしてもよい。
上記第３４又は第３５の構成の映像表示システムにおいて、前記第３辺に配置され前記ゲートドライバＩＣ及び前記ソースドライバＩＣに前記出力データを供給するピンの個数は、前記第２辺に配置され前記ゲートドライバＩＣ及び前記ソースドライバＩＣに前記出力データを供給するピンの個数以上である構成（第３６の構成）にしてもよい。
上記第３１～第３６いずれかの構成の映像表示システムにおいて、前記ゲートドライバＩＣの異常及び前記ソースドライバＩＣの異常に関する検出結果を出力するピンと、前記システム電源ＩＣから供給される前記ゲートドライバＩＣの異常及び前記ソースドライバＩＣの異常に関する検出結果を入力するピンの少なくとも一方が、前記第４辺に配置される構成（第３７の構成）にしてもよい。
上記第３０～第３７いずれかの構成の映像表示システムにおいて、前記タイミング制御ＩＣにおいて、前記ソースドライバＩＣの書き込み開始トリガとなる第１パルス信号を出力するピンと、前記第１パルス信号をトリガとして書き込みが開始される前記ソースドライバＩＣの書き込みが正常に実行されれば、第２パルス信号を入力するピンとが隣接して設けられる構成（第３８の構成）にしてもよい。
上記第３０～第３７いずれかの構成の映像表示システムにおいて、前記タイミング制御ＩＣにおいて、前記ソースドライバＩＣの書き込み開始トリガとなる第１パルス信号を出力するピンと、前記第１パルス信号をトリガとして書き込みが開始される前記ソースドライバＩＣの書き込みが正常に実行されれば、第２パルス信号を入力するピンとの間に、他のピンが設けられる構成（第３９の構成）にしてもよい。
本明細書中に開示されている故障検出装置は、複数行のゲート線と、複数列のソース線と、複数個のスイッチと、複数個の液晶セルと、を有する画素アレイの充電電流及び放電電流の少なくとも一方を検出する電流検出部の検出結果を取得する取得部と、前記取得部によって取得された前記電流検出部の検出結果に基づいて、前記画素アレイを有する液晶表示装置の故障を検出する故障検出部と、を有する構成（第４０の構成）である。
上記第４０の構成の故障検出装置において、前記画素アレイの表示領域を複数の分割領域に分割し、１つの前記分割領域の表示のみを変化させたときに前記取得部が前記電流検出部の検出結果を取得する構成（第４１の構成）にしてもよい。
上記第４０又は第４１の構成の故障検出装置において、前記故障検出部は、初期時に前記取得部によって取得された前記電流検出部の検出結果と、非初期時に前記取得部によって取得された前記電流検出部の検出結果と、の比較結果に基づいて、前記非初期時における前記画素アレイを有する液晶表示装置の故障を検出する構成（第４２の構成）にしてもよい。
上記第４２の構成の故障検出装置において、前記故障検出部は、前記初期時に前記取得部によって取得された前記電流検出部の検出結果と、前記非初期時であって前記画素アレイに光を照射するバックライトが消灯しているときに前記取得部によって取得された前記電流検出部の検出結果と、の比較結果に基づいて、前記非初期時であって前記バックライトが消灯しているときにおける前記画素アレイを有する液晶表示装置の故障を検出する構成（第４３の構成）にしてもよい。
上記第４０～第４３いずれかの構成の故障検出装置において、前記故障検出部によって検出される前記液晶表示装置の故障に、前記画素アレイの物理的破壊が含まれる構成（第４４の構成）にしてもよい。
上記第４０～第４４いずれかの構成の故障検出装置において、前記故障検出部によって検出される前記液晶表示装置の故障に、前記ソース線に電圧を印加するソースドライバＩＣの異常が含まれる構成（第４５の構成）にしてもよい。
上記第４０～第４５いずれかの構成の故障検出装置において、前記故障検出部によって検出される前記液晶表示装置の故障に、前記ゲート線に電圧を印加するゲートドライバＩＣの異常が含まれる構成（第４６の構成）にしてもよい。
本明細書中に開示されている液晶表示装置は、複数行のゲート線と、複数列のソース線と、複数個のスイッチと、複数個の液晶セルと、を有する画素アレイと、前記画素アレイの充電電流及び放電電流の少なくとも一方を検出する電流検出部と、上記第４０～第４６いずれかの構成の故障検出装置と、を有する構成（第４７の構成）である。
上記第４７の構成の液晶表示装置において、前記電流検出部は、前記ソース線に電圧を印加するソースドライバＩＣに前記ソースドライバＩＣの電源電圧を供給する第１の電源供給ラインに流れる電流又は前記ゲート線に電圧を印加するゲートドライバＩＣの電源電圧を供給する第２の電源供給ラインに流れる電流を検出する構成（第４８の構成）にしてもよい。
上記第４８の構成の液晶表示装置において、前記電流検出部は、前記第１の電源供給ライン又は前記第２の電源供給ラインに設けられる抵抗と、前記抵抗の一端の電圧を分圧する第１分圧回路と、前記抵抗の他端の電圧を分圧する第２分圧回路と、を有する構成（第４９の構成）にしてもよい。
上記第４７又は第４８の構成の液晶表示装置において、前記電流検出部の検出ばらつきを補正する補正部を有する構成（第５０の構成）にしてもよい。また、上記第４９の構成の液晶表示装置において、前記液晶表示装置は、前記電流検出部の検出ばらつきを補正する補正部を有し、前記電流検出部は、前記第１分圧回路から出力される電圧を補正する電圧補正回路を有し、前記補正部は、前記電圧補正回路を含む構成（第５１の構成）にしてもよい。
本明細書中に開示されている車両は、上記第１～第１８いずれかの構成の液晶表示装置、上記第１９～第３９いずれかの構成の映像表示システム、及び上記第４７～第５１いずれかの構成の液晶表示装置の少なくとも一つを有する構成（第５２の構成）である。
本明細書中に開示されている液晶表示装置によれば、液晶表示装置の構成部品であるＩＣが単体では自己の異常を検出できない場合でも異常の検出が可能である。
本明細書中に開示されている映像表示システムによれば、一部の表示装置が故障した場合に故障を確実に報知できるとともに、故障した表示装置で表示できなくなった映像を出力することができる。
本明細書中に開示されている故障検出装置によれば、液晶表示装置の故障であって信号や電圧に基づく検出では検出困難な故障を、容易に検出できる。
車両の外観図 車両の室内を示す図 一実施例に係る映像表示システムの構成を示すブロック図 一実施例に係る液晶表示装置の構成を示すブロック図 画素アレイの一構成例を示す図 インストルメント・クラスタの表示例を示す図 インストルメント・クラスタの他の表示例を示す図 タイミング制御ＩＣ、システム電源ＩＣ、及びＭＰＵの概略的な接続関係を示すブロック図 タイミング制御ＩＣとソースドライバＩＣとの概略的な接続関係を示すブロック図 異常の判定内容を示す図 液晶表示装置の図４に示す構成以外の構成例を示すブロック図 電流検出部の一構成例を示す図 画素アレイの分割例を示す図 画素アレイの表示例を示す図 画素アレイの表示例を示す図 タイミング制御ＩＣの上面図 各実装部品の実装領域が示されている基板の上面図 基板の最も上方に位置する金属層の概略形状を示す上面図
＜１．映像表示システムの構成等＞
後述する映像表示システム１は、例えば、図１で示す車両１０１に搭載される。後述する映像表示システム１を図１で示す車両１０１に搭載する場合、後述する映像表示システム１は、例えばカーナビゲーションの地図表示などを行うＣＩＤ (Center Information Display）１０２、インストルメント・クラスタ１０３、電子サイドミラーシステムの表示装置１０４Ｌ及び１０４Ｒ、電子バックミラーシステムの表示装置１０５（図２参照）のうち少なくとも二つの表示装置を備えるようにする。なお、インストルメント・クラスタ１０３は、複数の計器に関する表示を行う１つの液晶表示装置で構成されてもよく、各々が少なくとも１つの計器に関する表示を行う複数の液晶表示装置で構成されてもよい。
以下の説明では、映像表示システム１が、インストルメント・クラスタ１０３と、電子サイドミラーシステムの表示装置１０４Ｌ及び１０４Ｒとを有し、インストルメント・クラスタ１０３が複数の計器に関する表示を行う１つの液晶表示装置で構成されている場合を例に挙げて説明する。
図３は、一実施例に係る映像表示システム１の構成を示すブロック図である。映像表示システム１は、ＭＰＵ（Micro-processing unit）５Ａ及び５Ｂと、ＧＰＵ（Graphics Processing Unit）６Ａ及び６Ｂと、トランスミッタ７Ａ及び７Ｂと、レシーバ８Ａ及び８Ｂと、液晶表示装置９Ａ～９Ｃと、を有する。液晶表示装置９Ａは表示装置１０４Ｌとして用いられる。液晶表示装置９Ｂは表示装置１０４Ｒとして用いられる。液晶表示装置９Ｃはインストルメント・クラスタ１０３として用いられる。
車両１０１の左側及び左側後方を撮影するカメラ２Ａは、トランスミッタ３Ａ及びレシーバ４Ａを介して映像表示システム１のＧＰＵ６Ａに接続される。車両１０１の右側及び右側後方を撮影するカメラ２Ｂは、トランスミッタ３Ｂ及びレシーバ４Ｂを介して映像表示システム１のＧＰＵ６Ａに接続される。
ＧＰＵ６Ａは、ＭＰＵ５Ａによって制御される。ＧＰＵ６Ａは、トランスミッタ３Ａ及びレシーバ４Ａを介してカメラ２Ａから送られてきた撮影映像信号をトランスミッタ７Ａ及びレシーバ８Ａを介して表示装置９Ａに送る。また、ＧＰＵ６Ａは、トランスミッタ３Ｂ及びレシーバ４Ｂを介してカメラ２Ｂから送られて撮影映像信号をトランスミッタ７Ｂ及びレシーバ８Ｂを介して表示装置９Ｂに送る。
ＧＰＵ６Ｂは、ＭＰＵ５Ｂによって制御される。ＭＰＵ５ＢはＬＩＮ（Local Interconnect Network）、ＣＡＮ（Controller Area Network）、ＭＯＳＴ（Media Oriented Systems Transport）などの車内通信ネットワークを介して各種センサ（例えば、車速センサ、エンジン回転数検知センサ、燃料残量検知センサなど）の出力情報を取得し、取得した各種センサの出力情報をＧＰＵ６Ｂに送る。ＧＰＵ６Ｂは、各種センサの出力情報に基づいて、各種センサの出力情報をドライバに表示するための映像信号を生成し、その生成した映像信号をＬＶＤＳ（Low Voltage Differential Signaling）信号の形式で液晶表示装置９Ｃに送る。なお、上記の車内通信ネットワークの代わりに、Ethernetなどの通信ネットワークを用いてもよく、Bluetooth（登録商標）、Wi-Fi（登録商標）などの無線通信を用いてもよい。
＜２．液晶表示装置の構成等＞
次に、液晶表示装置９（液晶表示装置９Ａ～９Ｃ）の構成例について説明する。図４は、液晶表示装置９の構成を示すブロック図である。液晶表示装置９は、画素アレイ１１と、システム電源ＩＣ１２と、タイミング制御ＩＣ１３と、ゲートドライバ１５と、ソースドライバ１６と、不図示のバックライトと、を有する。ゲートドライバ１５は、複数のゲートドライバＩＣを備える。各々のゲートドライバＩＣは、レベルシフタ１４と、出力段のスイッチ（不図示）と、を含む。
図５に示すように、画素アレイ１１は、複数行複数列に配置された複数の画素回路１１Ａと、複数行に対応してそれぞれ設けられた複数のゲート線ＧＬと、複数列に対応してそれぞれ設けられた複数のソース線ＳＬと、を有する。各ゲート線ＧＬの一端はゲートドライバ１５に接続される。各ソース線ＳＬの一端はソースドライバ１６に接続される。
画素回路１１Ａは、ＴＦＴ（Thin Film Transistor）１１Ｂと、液晶セル１１Ｃと、を有する。なお、本実施例とは異なりＴＦＴの代わりにＴＦＴ以外のスイッチであってゲート線ＧＬに印加される電圧に応じてオン／オフ制御可能なスイッチを用いてもよい。各ＴＦＴ１１Ｂのゲートは、対応するゲート線ＧＬに接続される。各ＴＦＴ１１Ｂのソースは、対応するソース線ＳＬに接続される。各ＴＦＴ１１Ｂのドレインは、対応する液晶セル１１Ｃを介してコモン電圧が印加される不図示のコモンラインに接続される。液晶セル１１Ｃは、互いに対向する２枚の透明電極と、その２枚の透明電極の間に封入された液晶と、を有する。
ゲート線ＧＬがＬｏｗレベルになっている場合、すなわちゲート線ＧＬに後述の負電源電圧ＶＯＦＦが印加されている場合、ＴＦＴ１１Ｂはオフ状態になる。一方、ゲート線ＧＬがＨｉｇｈレベルになっている場合、すなわちゲート線ＧＬに後述の正電源電圧ＶＯＮが印加されている場合、ＴＦＴ１１Ｂはオン状態になる。ＴＦＴ１１Ｂがオン状態のときに、ソース線ＳＬの電圧がＴＦＴ１１Ｂのドレインと液晶セル１１Ｃとの間の記憶ノードＮ１に書き込まれ、記憶ノードＮ１に書き込まれた電圧はＴＦＴ１１Ｂがオン状態からオフ状態に切り替わることによって記憶ノードＮ１にて保持される。液晶セル１１Ｃの光透過率は、記憶ノードＮ１に書き込まれた電圧に応じて変化する。画素アレイ１１がノーマリホワイト型であれば、記憶ノードＮ１に書き込まれた電圧が上記のコモン電圧と等しいときに液晶セル１１Ｃの光透過率が最大になる。一方、画素アレイ１１がノーマリブラック型であれば、記憶ノードＮ１に書き込まれた電圧が上記のコモン電圧と等しいときに液晶セル１１Ｃの光透過率が最小になる。
図４に戻ってシステム電源部１２は、入力電圧ＶＩＮ（例えば＋５Ｖ）の供給を受けて動作し、アナログ系電源電圧ＡＶＤＤ（例えば＋１３Ｖ）、ロジック系電源電圧ＶＤＤ（例えば＋３．３Ｖ、＋１．８Ｖ、＋１．２Ｖ）、正電源電圧ＶＯＮ（例えば＋２８Ｖ）、及び負電圧ＶＯＦＦ（例えば－１２Ｖ）をそれぞれ生成して装置各部に供給する。
タイミング制御ＩＣ１３は、ロジック系電源電圧ＶＤＤの供給を受けて動作し、例えば図４において不図示のＧＰＵから供給される映像信号Ｖ－ＳＩＧに基づいて、ゲートドライバ１５及びソースドライバ１６の動作のタイミングを制御する。なお、本実施形態とは異なり、タイミング制御ＩＣ１３は、液晶表示装置の外部に設けられる外部電源から電源電圧の供給を受けて動作してもよい。
ゲートドライバＩＣ内のレベルシフタ１４は、正電源電圧ＶＯＮ及び負電源電圧ＶＯＦＦの供給を受けて動作し、タイミング制御ＩＣ１３から供給される制御信号のレベルをシフトする。
ゲートドライバ１５は、画素アレイ１１の複数のゲート線ＧＬを所定時間ずつ順次選択する。ゲートドライバ１５は、選択したゲート線ＧＬをＨｉｇｈレベルにする。
本実施例では、上記の通りゲートドライバ１５は、複数のゲートドライバＩＣを有する。各ゲートドライバＩＣには複数のゲート線ＧＬが割り当てられ、各ゲート線ＧＬはいずれか１つのゲートドライバＩＣに接続される。なお、本実施形態とは異なり、ゲートドライバ１５が単一のゲートドライバＩＣによって構成されてもよい。
また本実施例では、液晶パネルのガラス基板に各ゲートドライバＩＣがＣＯＧ（Chip On Glass）実装される。なお、本実施形態とは異なり、各ゲートドライバＩＣがガラス基板に実装されずガラス基板以外の基板（例えばプリント回路基板など）に実装されてもよい。また、本実施形態とは異なり、画素アレイと各ゲートドライバＩＣの出力段スイッチに相当する回路部分とを備えるタイプのパネル（Gate In Panel（ＧＩＰ）或いはGate On Array（ＧＯＡ）等と称されるタイプのパネル）を用いてもよい。当該タイプのパネルを用いる場合には、ゲートドライバＩＣのうち出力段スイッチに相当する回路部分だけが液晶パネル上に形成され、レベルシフタ１４は液晶パネルの外部に配置される。
ソースドライバ１６は、各ソース線ＳＬを介して、ゲートドライバ１５によって選択されたゲート線ＧＬに対応する各画素回路１１Ａの記憶ノードＮ１に、映像信号Ｖ－ＳＩＧに応じたレベルの電圧を書き込む。
本実施例では、ソースドライバ１６は、複数のソースドライバＩＣを有する。各ソースドライバＩＣには複数のソース線ＳＬが割り当てられ、各ソース線ＳＬはいずれか１つのソースドライバＩＣに接続される。なお、本実施形態とは異なり、ソースドライバ１６が単一のソースドライバＩＣによって構成されてもよい。
また本実施例では、液晶パネルのガラス基板に各ソースドライバＩＣがＣＯＧ（Chip On Glass）実装される。なお、本実施形態とは異なり、各ソースドライバＩＣがガラス基板に実装されずガラス基板以外の基板（例えばプリント回路基板など）に実装されてもよい。
不図示のバックライトは、画素アレイ１１の背面に光を面照射する。画素アレイ１１の背面から入射した光は、画素アレイ１１の各画素において、各液晶セル１１Ｃの光透過率に応じて輝度調整された後、画素アレイ１１の正面から出射する。
液晶表示装置９は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）１７をさらに有する。ＥＥＰＲＯＭ１７は、自己が搭載されている液晶表示装置と他の液晶表示装置との位置関係などを記憶する。ＥＰＲＯＭ１７の代わりに、ＥＥＰＲＯＭ１７以外の不揮発性メモリを用いてもよい。タイミング制御ＩＣ１３は、液晶表示画面に故障に関する情報等をＯＳＤ（On Screen Display）表示するためのＯＳＤ表示データを生成するＯＳＤ部１３Ａを有する。
上記構成の液晶表示装置９は、自己の故障（異常）を検出する故障検出機能を有する。故障検出機能の詳細については後述する。
＜３．故障の報知＞
ここで、液晶表示装置９Ａが故障を検出した場合を例に挙げて、故障が検出された場合の映像表示装置１の動作について説明する。
液晶表示装置９Ａが故障を検出すると、液晶表示装置９Ａは自己が故障していることをＭＰＵ５Ａに通知する。ＭＰＵ５Ａは車内通信ネットワークを利用して、液晶表示装置９Ａが故障していることをＭＰＵ５Ｂに通知する。また、ＭＰＵ５Ａは、カメラ２Ａから送られてきた撮影映像信号の解像度を下げる処理をＧＰＵ６Ａに行わせたのち、車内通信ネットワークを利用して、解像度低下処理後のカメラ２Ａから送られてきた撮影映像信号をＭＰＵ５Ｂに通知する。
ＭＰＵ５Ｂは、液晶表示装置９Ａが故障していることを把握すると、液晶表示装置９Ａが故障している旨を液晶表示装置９Ｃに表示させるととともに、カメラ２Ａの撮影映像を液晶表示装置９Ｃに表示させる。これにより、一部の表示装置（ここでは液晶表示装置９Ａ）が故障した場合に故障を確実に報知できるとともに、故障した表示装置（ここでは液晶表示装置９Ａ）で表示できなくなった映像を出力することができる。
ＭＰＵ５Ｂは、液晶表示装置９Ａが故障していることを把握すると、複数の計器に関する表示画像の解像度を下げる処理をＧＰＵ６Ｂに行わせる。
なお、カメラ２Ａの撮影映像と複数の計器に関する表示画像は、液晶表示装置９Ａ（液晶表示装置１０４Ｌ）と液晶表示装置９Ｃ（インストルメント・クラスタ１０３）との位置関係に応じた配置で液晶表示装置９に表示されることが望ましい。すなわち、ドライバから見て液晶表示装置９Ｃ（インストルメント・クラスタ１０３）の左側に液晶表示装置９Ａ（液晶表示装置１０４Ｌ）が位置しているので、液晶表示装置９Ａが故障していないときに液晶表示装置９Ｃ（インストルメント・クラスタ１０３）が図６に示す表示を行い、液晶表示装置９Ａが故障したときに液晶表示装置９Ｃ（インストルメント・クラスタ１０３）が図７に示すようにカメラ２Ａの撮影映像の表示領域をドライバから見て複数の計器に関する表示画像の表示領域の左側にすることが望ましい。これにより、液晶表示装置９Ａ（液晶表示装置１０４Ｌ）が故障したときの液晶表示装置９Ｃ（インストルメント・クラスタ１０３）の表示が、ドライバにとって見易い表示になる。
さらに、ＭＰＵ５Ａが、カメラ２ＡからＧＰＵ６Ａに至る迄の経路における映像信号の異常を検出し、カメラ２ＢからＧＰＵ６Ａに至る迄の経路における映像信号の異常を検出するようにし、これらの異常を検出した場合には、液晶表示装置９Ｃに異常の発生を報知させるようにしてもよい。カメラ２Ａ又は２ＢからＧＰＵ６Ａに至る迄の経路における映像信号の異常検出は、例えば映像のフリーズを監視するためにＣＲＣデータを用いてもよく、カメラ２Ａ又は２Ｂ自体の故障を監視するために、カメラ２Ａ又は２ＢとＧＰＵ６Ａとの間の双方向通信を利用して、ＧＰＵ６Ａがカメラ２Ａ又は２Ｂに対して状態を問い合わせてもよい。
＜４．故障の検出＞
次に、液晶表示装置９の故障検出機能について説明する。液晶表示装置９では、システム電源ＩＣ１２及びタイミング制御ＩＣ１３それぞれが、ゲートドライバＩＣの異常及びソースドライバＩＣの異常を検出する機能を有する。
図８に示すように、システム電源ＩＣ１２は、異常検出通知ラインＬ１を介して、ＭＰＵ５及びタイミング制御ＩＣ１３それぞれにゲートドライバＩＣの異常及びソースドライバＩＣの異常に関する検出結果ＦＡＩＬ＿ＤＥＴ１を通知する。なお、本実施例とは異なり、異常検出通知ラインＬ１がタイミング制御ＩＣ１３につながっておらず、システム電源ＩＣ１２が、異常検出通知ラインＬ１を介して、ＭＰＵ５にのみゲートドライバＩＣの異常及びソースドライバＩＣの異常に関する検出結果ＦＡＩＬ＿ＤＥＴ１を通知してもよい。
図８に示すように、タイミング制御ＩＣ１３は、異常検出通知ラインＬ２を介して、ＭＰＵ５にゲートドライバＩＣの異常及びソースドライバＩＣの異常に関する検出結果ＦＡＩＬ＿ＤＥＴ２を通知する。
図８に示すように、ＭＰＵ５、システム電源ＩＣ１２、及びタイミング制御ＩＣ１３は、Ｉ２ＣやＳＰＩなどのバスラインＬ３で接続されており、双方向通信が可能になっている。
本実施例では、タイミング制御ＩＣ１３が、ソースドライバＩＣからのフィードバック信号に基づいて、ソースドライバＩＣの異常を検出する。
画素アレイ１１の左半分の領域に対応するソースドライバＩＣが、タイミング制御ＩＣ１３の端子Ｔ１と端子Ｔ２との間に接続され、画素アレイ１１の右半分の領域に対応するソースドライバＩＣが、タイミング制御ＩＣ１３の端子Ｔ３と端子Ｔ４との間に接続される（図９参照）。タイミング制御ＩＣ１３は、画素アレイ１１の左半分の領域に対応するソースドライバＩＣの書き込み開始トリガとなるパルス信号を端子Ｔ１から出力する。画素アレイ１１の左半分の領域に対応するソースドライバＩＣの書き込みが正常に実行されれば、映像の各フレームでフィードバック信号（各フレームで１つのパルス信号）がソースドライバ部１６から端子Ｔ２に供給される。また、タイミング制御ＩＣ１３は、画素アレイ１１の右半分の領域に対応するソースドライバＩＣの書き込み開始トリガとなるパルス信号を端子Ｔ３から出力する。画素アレイ１１の右半分の領域に対応するソースドライバＩＣの書き込みが正常に実行されれば、映像の各フレームでフィードバック信号（各フレームで１つのパルス信号）がソースドライバ部１６から端子Ｔ４に供給される。したがって、タイミング制御ＩＣ１３は、端子Ｔ２及びＴ４に印加される電圧において、映像の各フレームでパルスのエッジを検出できなければ、ソースドライバＩＣの異常を検出する。
例えば、映像信号がソースドライバＩＣに来ない、ソースドライバＩＣの出力がＬｏｗレベルに固定されている、ソースドライバＩＣが基板から脱離している、映像信号が不定である等の異常が発生している場合、ソースドライバＩＣ内部のレジスタのデータが更新されなくなる。この異常は、ソースドライバＩＣの自己検出によって検出することができないが、上記の手法を採用することによって検出可能となる。
また、例えば、映像信号がソースドライバＩＣに来ない、映像信号が不定である等の異常が発生している場合、その要因としてタイミング制御ＩＣ１３とソースドライバ部１６との間の通信異常が考えられる。しかしながら、ソースドライバ部１６側では、タイミング制御ＩＣ１３とソースドライバ部１６との間の通信異常が発生しているのか、他の異常が発生しているのかを判別することができない。
そこで、本実施例では、タイミング制御ＩＣ１３が、ソースドライバＩＣに出力する制御信号の電圧値に基づいて、ソースドライバＩＣの異常を検出する。例えば、タイミング制御ＩＣ１３が、ソースドライバＩＣに出力する制御信号の電圧値が１．８Ｖ以上又は０．２５Ｖ以下である場合に、ソースドライバＩＣの異常を検出すればよい。
本実施例では、タイミング制御ＩＣ１３が、ゲートドライバＩＣからのフィードバック信号に基づいて、ゲートドライバＩＣの異常を検出する。
タイミング制御ＩＣ１３とゲートドライバＩＣとの接続関係は、レベルシフタ１４の有無を除いて、タイミング制御ＩＣ１３とソースドライバＩＣとの接続関係と基本的に同様である。したがって、タイミング制御ＩＣ１３は、ゲートドライバ部１５から供給されるフィードバック信号において、映像の各フレームでパルスのエッジを検出できなければ、ゲートドライバＩＣの異常を検出する。
例えば、ゲートドライバＩＣが基板から脱離している、映像信号が異常である等の異常が発生している場合、ゲートドライバＩＣ内部のレジスタのデータが更新されなくなる。この異常は、ゲートドライバＩＣの自己検出によって検出することが難しいが、上記の手法を採用することによって容易に検出可能となる。
本実施例では、システム電源ＩＣ１３は、アナログ系電源電圧ＡＶＤＤの値が許容下限値より小さいか否かを判定し、これらの判定結果に基づいて、ソースドライバＩＣの異常を検出する。具体的には、アナログ系電源電圧ＡＶＤＤの値が許容下限値より小さい場合、システム電源ＩＣ１３はソースドライバＩＣの異常を検出する。
本実施例では、システム電源ＩＣ１３は、ロジック系電源電圧ＶＤＤが許容下限値より小さいか否かを判定し、この判定結果に基づいて、タイミング制御ＩＣ１３の異常を検出する。具体的には、ロジック系電源電圧ＶＤＤが許容下限値より小さい場合、システム電源ＩＣ１３はタイミング制御ＩＣ１３の異常を検出する。
本実施例では、システム電源ＩＣ１３は、正電源電圧ＶＯＮが許容下限値より小さいか否かを判定し、負電圧ＶＯＦＦが許容上限値より大きいか否かを判定し、これらの判定結果に基づいて、ゲートドライバＩＣの異常を検出する。具体的には、正電源電圧ＶＯＮが許容下限値より小さい場合、又は、負電圧ＶＯＦＦが許容上限値より大きい場合、システム電源ＩＣ１３はゲートドライバＩＣの異常を検出する。
なお、システム電源ＩＣ１３は、入力電圧ＶＩＮが最低動作電圧よりも小さくなると、各種電源電圧の出力を停止する。ゲートドライバＩＣの異常及びソースドライバＩＣの異常に関する検出結果ＦＡＩＬ＿ＤＥＴ１及びＦＡＩＬ＿ＤＥＴ２それぞれを、異常が検出されなかった場合にＨｉｇｈレベルとし、異常が検出された場合にＬｏｗレベルとすると、例えば図１０に示すような判定結果を得ることができる。なお、図１０中の総合判定はＭＰＵ５によって実行される。
＜５．液晶表示装置の他の構成例＞
図１１は、液晶表示装置の図４に示す構成以外の構成例を示すブロック図である。なお、図１１において、図４と同一の部分には同一の符号を付している。液晶表示装置１０は、画素アレイ１１と、システム電源ＩＣ１２と、タイミング制御部１３と、ゲートドライバ１５と、ソースドライバ１６と、不図示のバックライトと、を有する。ゲートドライバ１５は、複数のゲートドライバＩＣを備える。各々のゲートドライバＩＣは、レベルシフタ１４と、出力段のスイッチ（不図示）と、を含む。
上述した図５に示すように、画素アレイ１１は、複数行複数列に配置された複数の画素回路１１Ａと、複数行に対応してそれぞれ設けられた複数のゲート線ＧＬと、複数列に対応してそれぞれ設けられた複数のソース線ＳＬと、を有する。各ゲート線ＧＬの一端はゲートドライバ１５に接続される。各ソース線ＳＬの一端はソースドライバ１６に接続される。
画素回路１１Ａは、ＴＦＴ（Thin Film Transistor）１１Ｂと、液晶セル１１Ｃと、を有する。なお、本実施例とは異なりＴＦＴの代わりにＴＦＴ以外のスイッチであってゲート線ＧＬに印加される電圧に応じてオン／オフ制御可能なスイッチを用いてもよい。各ＴＦＴ１１Ｂのゲートは、対応するゲート線ＧＬに接続される。各ＴＦＴ１１Ｂのソースは、対応するソース線ＳＬに接続される。各ＴＦＴ１１Ｂのドレインは、対応する液晶セル１１Ｃを介してコモン電圧が印加される不図示のコモンラインに接続される。液晶セル１１Ｃは、互いに対向する２枚の透明電極と、その２枚の透明電極の間に封入された液晶と、を有する。
ゲート線ＧＬがＬｏｗレベルになっている場合、すなわちゲート線ＧＬに後述の負電源電圧ＶＯＦＦが印加されている場合、ＴＦＴ１１Ｂはオフ状態になる。一方、ゲート線ＧＬがＨｉｇｈレベルになっている場合、すなわちゲート線ＧＬに後述の正電源電圧ＶＯＮが印加されている場合、ＴＦＴ１１Ｂはオン状態になる。ＴＦＴ１１Ｂがオン状態のときに、ソース線ＳＬの電圧がＴＦＴ１１Ｂのドレインと液晶セル１１Ｃとの間の記憶ノードＮ１に書き込まれ、記憶ノードＮ１に書き込まれた電圧はＴＦＴ１１Ｂがオン状態からオフ状態に切り替わることによって記憶ノードＮ１にて保持される。液晶セル１１Ｃの光透過率は、記憶ノードＮ１に書き込まれた電圧に応じて変化する。画素アレイ１１がノーマリホワイト型であれば、記憶ノードＮ１に書き込まれた電圧が上記のコモン電圧と等しいときに液晶セル１１Ｃの光透過率が最大になる。一方、画素アレイ１１がノーマリブラック型であれば、記憶ノードＮ１に書き込まれた電圧が上記のコモン電圧と等しいときに液晶セル１１Ｃの光透過率が最小になる。以下の説明では、画素アレイ１１をノーマリブラック型とする。
図１１に戻ってシステム電源部１２は、入力電圧ＶＩＮ（例えば＋５Ｖ）の供給を受けて動作し、アナログ系電源電圧ＡＶＤＤ（例えば＋１３Ｖ）、ロジック系電源電圧ＶＤＤ（例えば＋３．３Ｖ、＋１．８Ｖ、＋１．２Ｖ）、正電源電圧ＶＯＮ（例えば＋２８Ｖ）、及び負電圧ＶＯＦＦ（例えば－１２Ｖ）をそれぞれ生成して装置各部に供給する。
タイミング制御部１３は、ロジック系電源電圧ＶＤＤの供給を受けて動作し、例えば不図示のＧＰＵ（Graphics Processing Unit）から供給される映像信号Ｖ－ＳＩＧに基づいて、ゲートドライバ１５及びソースドライバ１６の動作のタイミングを制御する。
ゲートドライバＩＣ内のレベルシフタ１４は、正電源電圧ＶＯＮ及び負電源電圧ＶＯＦＦの供給を受けて動作し、タイミング制御部１３から供給される制御信号のレベルをシフトする。
ゲートドライバ１５内の複数のゲートドライバＩＣは、画素アレイ１１の複数のゲート線ＧＬを所定時間ずつ順次選択する。ゲートドライバ１５内の複数のゲートドライバＩＣは、選択したゲート線ＧＬをＨｉｇｈレベルにする。
本実施例では、上記の通りゲートドライバ１５は、複数のゲートドライバＩＣを有する。各ゲートドライバＩＣには複数のゲート線ＧＬが割り当てられ、各ゲート線ＧＬはいずれか１つのゲートドライバＩＣに接続される。なお、本実施形態とは異なり、ゲートドライバ１５が単一のゲートドライバＩＣによって構成されてもよい。
また本実施例では、液晶パネルのガラス基板に各ゲートドライバＩＣがＣＯＧ（Chip On Glass）実装される。なお、本実施形態とは異なり、各ゲートドライバＩＣがガラス基板に実装されずガラス基板以外の基板（例えばプリント回路基板など）に実装されてもよい。また、本実施形態とは異なり、画素アレイと各ゲートドライバＩＣの出力段スイッチに相当する回路部分とを備えるタイプのパネル（Gate In Panel（ＧＩＰ）或いはGate On Array（ＧＯＡ）等と称されるタイプのパネル）を用いてもよい。当該タイプのパネルを用いる場合には、ゲートドライバＩＣのうち出力段スイッチに相当する回路部分だけが液晶パネル上に形成され、レベルシフタ１４は液晶パネルの外部に配置される。
ソースドライバ１６は、各ソース線ＳＬを介して、ゲートドライバ１５によって選択されたゲート線ＧＬに対応する各画素回路１１Ａの記憶ノードＮ１に、映像信号Ｖ－ＳＩＧに応じたレベルの電圧を書き込む。
本実施例では、ソースドライバ１６は、複数のソースドライバＩＣを有する。各ソースドライバＩＣには複数のソース線ＳＬが割り当てられ、各ソース線ＳＬはいずれか１つのソースドライバＩＣに接続される。なお、本実施形態とは異なり、ソースドライバ１６が単一のソースドライバＩＣによって構成されてもよい。
また本実施例では、液晶パネルのガラス基板に各ソースドライバＩＣがＣＯＧ（Chip On Glass）実装される。なお、本実施形態とは異なり、各ソースドライバＩＣがガラス基板に実装されずガラス基板以外の基板（例えばプリント回路基板など）に実装されてもよい。
不図示のバックライトは、画素アレイ１１の背面に光を面照射する。画素アレイ１１の背面から入射した光は、画素アレイ１１の各画素において、各液晶セル１１Ｃの光透過率に応じて輝度調整された後、画素アレイ１１の正面から出射する。
液晶表示装置１０は、ＥＥＰＲＯＭ１７と、電流検出部１８と、をさらに有する。また、タイミング制御部１３は、取得部１３Ｂ、故障検出部１３Ｃ、及び基準電圧出力部１３Ｄを有する。基準電圧出力部１３Ｄは、ＥＥＰＲＯＭ１７に記憶されている設定値に応じた基準電圧ＶＲを生成し、その基準電圧ＶＲを電流検出部１８に出力する。なお、本実施形態とは異なり、ＥＥＰＲＯＭ１７の代わりに、ＥＥＰＲＯＭ１７以外の不揮発性メモリを用いてもよい。
電流検出部１８は、画素アレイ１１の充電電流及び放電電流を検出する。図１２に示すように電流検出部１８は、抵抗Ｒｓと、抵抗Ｒ１Ａ、Ｒ２Ａ、及びＲ２Ｂと、抵抗Ｒ１Ｂ及びＲ３と、オペアンプＯＰ１と、抵抗Ｒ１Ｃと、を有する。抵抗Ｒｓは、ソースドライバ１６にアナログ系電源電圧ＡＶＤＤを供給する電源供給ラインＬ１に設けられる。抵抗Ｒ１Ａ、Ｒ２Ａ、及びＲ２Ｂによって構成される第１分圧回路は、抵抗Ｒｓの一端の電圧を分圧する。抵抗Ｒ１Ｂ及びＲ３によって構成される第２分圧回路は、抵抗Ｒｓの他端の電圧を分圧する。
第１分圧回路の出力端は、オペアンプＯＰ１の非反転入力端子に接続される。第２分圧回路の出力端は、オペアンプＯＰ１の反転入力端子に接続される。そして、オペアンプＯＰ１の出力端子と反転入力端子とが抵抗Ｒ１Ｃを介して接続される。
各抵抗の抵抗値は下記の（１）式を満たすように設定される。これにより、電流検出部１８の出力すなわちオペアンプＯＰ１の出力Ｖｏｕｔは下記の（２）式を満たす。ただし、抵抗Ｒｓの抵抗値をｒｓとし、抵抗Ｒ１Ａ及びＲ１Ｂの各抵抗値をｒ１とし、抵抗Ｒ２Ａ及びＲ２Ｂの合成抵抗値をｒ２とし、抵抗Ｒ３の抵抗値をｒ３とし、抵抗Ｒ１Ｃの抵抗値をＮ×ｒ１としている。
ｒ２（Ｎ×ｒ１＋ｒ３＋Ｎ×ｒ３）／｛ｒ３（ｒ１＋ｒ２）｝＝Ｎ ・・・（１）
Ｖｏｕｔ＝Ｎ（ｒｓ×ＩＡＶＤＤ） ・・・（２）
第１分圧回路及び第２分圧回路を設けることにより、オペアンプＯＰ１の各入力端子にかかる電圧を低くすることができるので、耐圧の低いオペアンプをオペアンプＯＰ１として用いることができる。
各抵抗の抵抗値は製品ばらつきによってばらつくため、実際には上記の（１）式を満たすことは困難である。そこで、図１２に示す電流検出部１８は、抵抗Ｒ２Ｂの一端にグランド電位ではなく基準電圧ＶＲを印加し、基準電圧ＶＲを例えば０Ｖ～３Ｖの範囲で調整することで第１分圧回路から出力される電圧を補正している。基準電圧ＶＲの調整は、タイミング制御部１３の基準電圧出力部１３Ｄによって行われる。すなわち、図１２に示す電流検出部１８は、第１分圧回路から出力される電圧を補正する電圧補正回路を有する構成である。タイミング制御部１３の基準電圧出力部１３Ｄと、電流検出部１８の電圧補正回路とが、電流検出部１８の検出ばらつきを補正する補正部に該当する。当該補正部により、電流検出部１８の検出精度が向上する。
本実施例とは異なり、電流検出部１８が、ゲートドライバＩＣの電源電圧を供給する電源供給ラインに流れる電流を検出することによって、画素アレイ１１の充電電流及び放電電流を検出するようにしてもよく、システム電源ＩＣ１２に入力電圧ＶＩＮを供給する電源供給ラインを流れる電流を検出することによって、画素アレイ１１の充電電流及び放電電流を検出するようにしてもよい。
図１１に戻って取得部１３Ｂは、電流検出部１８の検出結果をＡ／Ｄ変換して取得する。初期時（例えば工場出荷前の検査工程時）に取得部１３Ｂによって取得された電流検出部１８の検出結果はＥＥＰＲＯＭ１７に記憶される。
故障検出部１３Ｃは、取得部１３Ｂによって取得された電流検出部１８の検出結果に基づいて、液晶表示装置１０の故障を検出する。より具体的には、故障検出部１３Ｃは、初期時に取得部１３Ｂによって取得された電流検出部１８の検出結果と、非初期時（例えば液晶表示装置１０の工場出荷後の各電源投入時又は所定回数おきの電源投入時など）に取得部１３Ｂによって取得された電流検出部１８の検出結果と、の比較結果に基づいて、非初期時における液晶表示装置１０の故障を検出する。
なお、非初期時に取得部１３Ｂが電流検出部１８の検出結果を取得している期間中は、タイミング制御部１３がバックライトの駆動制御部にバックライトの点灯を禁止する指令を出して、バックライトを消灯させておくことが好ましい。これにより、非初期時に取得部１３Ｂが電流検出部１８の検出結果を取得している期間中に、液晶表示装置１０が映像信号Ｖ－ＳＩＧと無関係な画像を表示していても、その映像信号Ｖ－ＳＩＧと無関係な画像が目立たなくなる。なお、タイミング制御部１３又はシステム電源ＩＣ１２がバックライトの駆動を制御するようにし、非初期時に取得部１３Ｂが電流検出部１８の検出結果を取得している期間中バックライトを消灯させてもよい。
本実施例では、取得部１３Ｂは、図１３に示すように画素アレイ１１の表示領域を１０個の分割領域に分割する。初期時及び非初期時のいずれにもおいても、例えば図１３に示す丸数字の順番で１つの分割領域の表示のみを変化させたときに取得部１３Ｂが電流検出部１８の検出結果を取得する。
例えばまず図１４に示すように画素アレイ１１の全表示領域を黒表示（光透過率が最小）にした後、図１５に示すように画素アレイ１１の丸数字１に対応する表示領域のみを白表示（光透過率が最大）にすることで、取得部１３Ｂは、丸数字１に対応する表示領域の表示のみを変化させたときの画素アレイ１１の充電電流（より詳細には充電電流の積算値。以下同様。）を取得することができる。同様の手順を繰り返すことで、取得部１３Ｂは、丸数字２～１０それぞれに対応する各表示領域の表示のみを変化させたときの画素アレイ１１の充電電流を取得することができる。このような表示シーケンスは、タイミング制御部１３がゲートドライバ１５及びソースドライバ１６を制御して実現してもよく、ソースドライバ１６の各ソースドライバＩＣ自身にテストモードの動作シーケンスを不揮発的に記憶させておき、各ソースドライバＩＣが上記の初期時（例えば工場出荷前の検査工程時）及び上記の非初期時（例えば液晶表示装置１０の工場出荷後の各電源投入時又は所定回数おきの電源投入時など）にテストモードの動作シーケンスを自律的に実行するようにしてもよい。各ソースドライバＩＣがテストモードの動作シーケンスを自律的に実行する場合、タイミング制御部１３の起動が完了する前にテストモードの動作シーケンスを開始することができるので、故障検出に要する時間を短縮することができる。なお、初期時には、ＥＥＰＲＯＭ１７が丸数字１～１０それぞれに対応する各表示領域の表示のみを変化させたときの画素アレイ１１の充電電流を記憶する。
なお、本実施例とは異なり、初期時においては、まず画素アレイ１１の全表示領域を黒表示（光透過率が最小）にした後、画素アレイ１１の全表示領域を白表示にすることで、取得部１３Ｂは、全表示領域の表示を変化させたときの画素アレイ１１の充電電流を取得するようにしてもよい。この場合、ＥＥＰＲＯＭ１７は、初期時に全表示領域の表示を変化させたときの画素アレイ１１の充電電流を記憶する。そして、故障検出部１３Ｃによる初期時と非初期時との比較においては、初期時に全表示領域の表示を変化させたときの画素アレイ１１の充電電流を１０等分した値を用いるとよい。なお、各分割領域の画素数が同一でない場合は、初期時に全表示領域の表示を変化させたときの画素アレイ１１の充電電流を画素数の割合で分けた値を用いるとよい。なお、上記の変形例は、画素アレイ１１において画素回路１１Ｂの特性バラツキがないことを前提としているため、初期時に丸数字１～１０それぞれに対応する各表示領域の表示のみを変化させたときの画素アレイ１１の充電電流を実際に検出する実施例の方が上記の変形例よりも好ましい。
また、本実施例とは異なり、各分割領域は１まとまりになっていなくてもよい。例えば、奇数番目のゲート線ＧＬ及び奇数番目のソース線ＳＬに配置された画素回路１１Ａを第１の分割領域とし、偶数番目のゲート線ＧＬ及び奇数番目のソース線ＳＬに配置された画素回路１１Ａを第２の分割領域とし、奇数番目のゲート線ＧＬ及び偶数番目のソース線ＳＬに配置された画素回路１１Ａを第３の分割領域とし、偶数番目のゲート線ＧＬ及偶数番目のソース線ＳＬに配置された画素回路１１Ａを第４の分割領域としてもよい。
なお、１つの分割領域の表示のみを変化させる際の表示制御を容易にする観点から、分割領域はソースドライバＩＣ単位で分割されていることが好ましい。
本実施例では、故障検出部１３Ｃが分割領域毎に液晶表示装置１０の故障を検出することになるので、故障検出が容易になる。例えば、液晶表示装置１０の故障により、初期時に対して丸数字１に対応する表示領域の容量性負荷が画素アレイ１１全体の容量性負荷の３％分減少した場合を想定する。当該想定において、画素アレイ１１の全表示領域の表示を変化させるのであれば、画素アレイ１１の充電電流は初期時に対して３％減少するだけである。一方、当該想定において、丸数字１に対応する表示領域のみの表示を変化させるのであれば、画素アレイ１１の充電電流は初期時に対して３０％も減少する。したがって、故障検出部１３Ｃが分割領域毎に液晶表示装置１０の故障を検出することによって、液晶表示装置１０の軽微な（故障による容量性負荷の変化が小さい）故障を検出することができる。
故障検出部１３Ｃは、非初期時における画素アレイ１１の充電電流と初期時における画素アレイ１１の充電電流との差の絶対値が第１所定値以上である場合に、初期時と非初期時との比較を行っている分割領域において、画素アレイ１１の物理的破壊（例えば割れや欠陥など）の可能性がある液晶表示装置１０の故障が起こっていると判断する。このような判断を行う理由は、画素アレイ１１の物理的破壊により充電電流が変化するからである。なお、上記の第１所定値は例えばＥＥＰＲＯＭ１７に記憶させておくとよい。また、第１所定値をオープン系破壊検出用第１所定値とショート系破壊検出用第１所定値に分け、初期時における画素アレイ１１の充電電流から非初期時における画素アレイ１１の充電電流を引いた値がオープン系破壊検出用第１所定値以上であれば、オープン系の破壊が生じていると判断し、非初期時における画素アレイ１１の充電電流から初期時における画素アレイ１１の充電電流を引いた値がショート系破壊検出用第１所定値以上であれば、ショート系の破壊が生じていると判断してもよい。オープン系破壊検出用第１所定値及びショート系破壊検出用第１所定値はそれぞれ正の値である。オープン系破壊検出用第１所定値とショート系破壊検出用第１所定値とは異なる数値であってもよく、同一の数値であってもよい。
また、故障検出部１３Ｃは、非初期時における画素アレイ１１の充電電流と初期時における画素アレイ１１の充電電流との差の絶対値が第２所定値以上である場合に、初期時と非初期時との比較を行っている分割領域において、ソースドライバＩＣの異常（例えば基板からの一部剥離、基板からの脱離、ＩＣ自体の破損など）の可能性がある液晶表示装置１０の故障が起こっていると判断する。このような判断を行う理由は、ソースドライバＩＣの異常により充電電流が変化するからである。なお、上記の第２所定値は例えばＥＥＰＲＯＭ１７に記憶させておくとよい。また、第２所定値をオープン系破壊検出用第２所定値とショート系破壊検出用第２所定値に分け、初期時における画素アレイ１１の充電電流から非初期時における画素アレイ１１の充電電流を引いた値がオープン系破壊検出用第２所定値以上であれば、オープン系の破壊が生じていると判断し、非初期時における画素アレイ１１の充電電流から初期時における画素アレイ１１の充電電流を引いた値がショート系破壊検出用第２所定値以上であれば、ショート系の破壊が生じていると判断してもよい。オープン系破壊検出用第２所定値及びショート系破壊検出用第２所定値はそれぞれ正の値である。オープン系破壊検出用第２所定値とショート系破壊検出用第２所定値とは異なる数値であってもよく、同一の数値であってもよい。
また、故障検出部１３Ｃは、非初期時における画素アレイ１１の充電電流と初期時における画素アレイ１１の充電電流との差の絶対値が第３所定値以上である場合に、初期時と非初期時との比較を行っている分割領域において、ゲートドライバＩＣの異常（例えば基板からの一部剥離、基板からの脱離、ＩＣ自体の破損など）の可能性がある液晶表示装置１０の故障が起こっていると判断する。このような判断を行う理由は、ゲートドライバＩＣの異常によりＴＦＴ１１Ｂのゲートが不定となり、分割領域の表示のみを変化させたときに想定通りの表示変化が起こらず、分割領域の表示のみを変化させたときの画素アレイ１１の充電電流が正常時に対して変化すると考えられるからである。なお、上記の第３所定値は例えばＥＥＰＲＯＭ１７に記憶させておくとよい。また、第３所定値をオープン系破壊検出用第３所定値とショート系破壊検出用第３所定値に分け、初期時における画素アレイ１１の充電電流から非初期時における画素アレイ１１の充電電流を引いた値がオープン系破壊検出用第３所定値以上であれば、オープン系の破壊が生じていると判断し、非初期時における画素アレイ１１の充電電流から初期時における画素アレイ１１の充電電流を引いた値がショート系破壊検出用第３所定値以上であれば、ショート系の破壊が生じていると判断してもよい。オープン系破壊検出用第３所定値及びショート系破壊検出用第３所定値はそれぞれ正の値である。オープン系破壊検出用第３所定値とショート系破壊検出用第３所定値とは異なる数値であってもよく、同一の数値であってもよい。
また、故障検出部１３Ｃは、故障が検出された分割領域が列方向に欠けることなく並んでいる場合にソースドライバＩＣの異常又は画素アレイ１１の物理的破壊であると判別し、故障が検出された分割領域が行方向に欠けることなく並んでいる場合にゲートドライバＩＣの異常又は画素アレイ１１の物理的破壊であると判別し、それ以外の場合に画素アレイ１１の物理的破壊であると判別してもよい。
液晶表示装置１０は、例えば、上述した図１で示す車両１０１に搭載される。液晶表示装置１０を図１で示す車両１０１に搭載する場合、例えばカーナビゲーションの地図表示などを行うＣＩＤ (Center Information Display）１０２、インストルメント・クラスタ１０３、電子サイドミラーシステムの表示装置１０４Ｌ及び１０４Ｒ、電子バックミラーシステムの表示装置１０５など（上述した図２参照）の少なくとも一つに利用するとよい。なお、インストルメント・クラスタ１０３は、複数の計器に関する表示を行う１つの液晶表示装置で構成されてもよく、各々が少なくとも１つの計器に関する表示を行う複数の液晶表示装置で構成されてもよい。
＜６．タイミング制御ＩＣのピン配置＞
タイミング制御ＩＣ１３は、装置外部との電気的な接続を確立する手段として、複数のピンを有する。例えば、タイミング制御ＩＣ１３は図１６に示すように上面視で略矩形の半導体パッケージであって、略矩形の第１辺ＳＤ１～第４辺ＳＤ４それぞれに２５本のピンが配置される。第１辺ＳＤ１にピンＰ１～Ｐ２５が配置され、第１辺ＳＤ１に対向する第３辺ＳＤ３にピンＰ５１～Ｐ７５が配置される。第１辺ＳＤ１及び第３辺ＳＤ３に隣接する第２辺ＳＤ２にピンＰ２６～Ｐ５０が配置され、第２辺ＳＤ２に対向する第４辺ＳＤ４にピンＰ７６～Ｐ１００が配置される。
なお、略矩形の第１辺ＳＤ１～第４辺ＳＤ４それぞれに配置されるピンの本数は本実施例に限定されない。また、本実施形態では、各辺に配置されるピンの本数が同一であるが、四辺それぞれで配置されるピンの本数が異なっていてもよく、配置されるピンの本数が四辺のうち二辺のみ又は三辺のみ同一であってもよい。また、本実施形態では略矩形が略正方形であるが、略矩形は略長方形であってもよい。
不図示のＧＰＵから供給される入力データ（図４中の映像信号Ｖ－ＳＩＧ）を受け取る複数のピンの少なくとも一部は第１辺ＳＤ１に配置され、ゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣ（図４参照）に出力データを供給する複数のピンの少なくとも一部は第３辺ＳＤ３に配置される。
これにより、例えば図１７及び図１８に示す基板にタイミング制御ＩＣ１３を実装する場合、下記（i）～（iv）が順に並ぶことになるためプリント配線の設計が容易になる。
（i）不図示のＧＰＵから供給される入力データを伝送するケーブルの端部に接続されるコネクタ
（ii）不図示のＧＰＵから供給される入力データを受け取る複数のピンの少なくとも一部
（iii）ゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給する複数のピンの少なくとも一部
（iv）ゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給するケーブルの端部に接続されるコネクタ
なお、図１７及び図１８に示す基板は、第１辺ＳＤ１１～第４辺ＳＤ１４を有する上面視で略矩形の基板である。図１８において黒塗り部分が金属層（金属パターン）を示している。図１７及び図１８に示す基板は、タイミング制御ＩＣ１３のピン以外の部分が実装される領域Ｒ１０１を有する。図１７及び図１８に示す基板は、タイミング制御ＩＣ１３のピンＰ１～Ｐ２５が実装される領域Ｒ１０１Ａと、タイミング制御ＩＣ１３のピンＰ２６～Ｐ５０が実装される領域Ｒ１０１Ｂと、タイミング制御ＩＣ１３のピンＰ５１～Ｐ７５が実装される領域Ｒ１０１Ｃと、タイミング制御ＩＣ１３のピンＰ７６～Ｐ１００が実装される領域Ｒ１０１Ｄと、をさらに有する。領域Ｒ１０１Ａ～１０１Ｄは、ピンＰ１５～Ｐ３８が実装される第１グループＧ１と、ピンＰ３９～Ｐ７２が実装される第２グループＧ２と、ピンＰ１～Ｐ１４、Ｐ７３～Ｐ１００が実装される第３グループＧ３と、に分類される。図１７に示すように、領域Ｒ１０１は領域Ｒ１０１Ａ～１０１Ｄによって囲まれている。図１７及び図１８に示す基板は、不図示のＧＰＵから供給される入力データを伝送するケーブルの端部に接続されるコネクタが実装される領域Ｒ１０２と、ゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給するケーブルの端部に接続されるコネクタが実装される領域Ｒ１０３と、をさらに有する。なお、図１８に示す符号Ｒ１０１～Ｒ１０４はそれぞれ、領域Ｒ１０１～Ｒ１０４を基板の法線方向に投射した領域を示している。領域Ｒ１０２に実装されるコネクタからタイミング制御ＩＣ１３に入力データを伝送する各配線の長さが同一になるように、図１７及び図１８に示す基板は設計されている。本実施例では、図１８中の配線湾曲部ＣＶ１を設けることによって、領域Ｒ１０２に実装されるコネクタからタイミング制御ＩＣ１３に入力データを伝送する各配線の長さが同一になるようにしている。また、タイミング制御ＩＣ１３から領域Ｒ１０３に実装されるコネクタに出力データを伝送する各配線の長さが同一になるように、図１７及び図１８に示す基板は設計されている。本実施例では、図１８中の配線湾曲部ＣＶ２を設けることによって、タイミング制御ＩＣ１３から領域Ｒ１０３に実装されるコネクタに出力データを伝送する各配線の長さが同一になるようにしている。図１７及び図１８に示す基板は、上面視で略矩形の半導体パッケージであるシステム電源ＩＣ１２が実装される領域Ｒ１０４をさらに有する。領域Ｒ１０１、Ｒ１０１Ａ、Ｒ１０１Ｃ、Ｒ１０２、及びＲ１０３は、第２辺ＳＤ１２及び第４辺ＳＤ１４に平行な方向に、第１辺ＳＤ１１側から第３辺ＳＤ１３側に向かって、領域Ｒ１０２、領域Ｒ１０１、領域Ｒ１０１Ｃ、領域Ｒ１０３の順に並んでいる。第２辺ＳＤ１２及び第４辺ＳＤ１４に平行な方向において、領域Ｒ１０１、Ｒ１０１Ａ、及びＲ１０１Ｃは領域Ｒ１０２に対向している。一方、第２辺ＳＤ１２及び第４辺ＳＤ１４に平行な方向において、領域Ｒ１０３は、領域Ｒ１０１、Ｒ１０１Ａ、Ｒ１０１Ｃ、及びＲ１０２のいずれにも対向していない。第２辺ＳＤ１２及び第４辺ＳＤ１４に平行な方向において、領域Ｒ１０４は、領域Ｒ１０１、Ｒ１０１Ａ、Ｒ１０１Ｃ、Ｒ１０２、及びＲ１０３のいずれにも対向していない。第２辺ＳＤ１２及び第４辺ＳＤ１４に平行な方向に対して垂直な領域Ｒ１０１の中心線ＣＬ１は、第２辺ＳＤ１２及び第４辺ＳＤ１４に平行な方向に対して垂直な領域Ｒ１０２の中心線ＣＬ２よりも第４辺ＳＤ１４に近い。第２辺ＳＤ１２及び第４辺ＳＤ１４に平行な方向に対して垂直な領域Ｒ１０２の中心線ＣＬ２は、第２辺ＳＤ１２及び第４辺ＳＤ１４に平行な方向に対して垂直な領域Ｒ１０３の中心線ＣＬ３よりも第４辺ＳＤ１４に近い。第２辺ＳＤ１２及び第４辺ＳＤ１４に平行な方向に対して垂直な領域Ｒ１０３の中心線ＣＬ３は、第２辺ＳＤ１２及び第４辺ＳＤ１４に平行な方向に対して垂直な領域Ｒ１０４の中心線ＣＬ４よりも第４辺ＳＤ１４に近い。第１辺ＳＤ１１及び第３辺ＳＤ１３に平行な方向において、領域Ｒ１０４は領域Ｒ１０１、Ｒ１０１Ｂ、及びＲ１０１Ｄに対向している。一方、第１辺ＳＤ１１及び第３辺ＳＤ１３に平行な方向において、領域Ｒ１０２及びＲ１０３はそれぞれ、領域Ｒ１０１、Ｒ１０１Ｂ、Ｒ１０１Ｄ、及びＲ１０４のいずれにも対向していない。
本実施例では、ピンＰ１５～Ｐ２４、Ｐ２７～Ｐ３６が、不図示のＧＰＵから供給される入力データを受け取る複数のピンである。すなわち、不図示のＧＰＵから供給される入力データを受け取る複数のピンは、第１辺ＳＤ１及び第２辺ＳＤ２に配置される。これにより、不図示のＧＰＵから供給される入力データを受け取る複数のピンの配置領域が第１辺ＳＤ１だけで収まらない場合にも対応できる。なお、不図示のＧＰＵから供給される入力データを受け取る複数のピンの配置領域が第１辺ＳＤ１だけで収まるのであれば、不図示のＧＰＵから供給される入力データを受け取る複数のピンの全てを第１辺ＳＤ１に配置してもよい。
また、本実施形態のように、第１辺ＳＤ１に配置され不図示のＧＰＵから供給される入力データを受け取るピンは、第２辺ＳＤ２側に片寄って第１辺ＳＤ１に配置され、第２辺ＳＤ２に配置され不図示のＧＰＵから供給される入力データを受け取るピンは、第１辺ＳＤ１側に片寄って第２辺ＳＤ２に配置されることが望ましい。これにより、不図示のＧＰＵから供給される入力データを受け取るピンの配置領域をコンパクトにまとめることができる。
第１辺ＳＤ１に配置され不図示のＧＰＵから供給される入力データを受け取るピンの個数は、第２辺ＳＤ２に配置され不図示のＧＰＵから供給される入力データを受け取るピンの個数以上であることが望ましい。これにより、上記（i）～（iv）が順に並ぶことの意義が大きくなる。
本実施例では、ピンＰ３９～Ｐ５２、Ｐ５６～Ｐ７２が、ゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給する複数のピンである。すなわち、ゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給する複数のピンは、第３辺ＳＤ３及び第２辺ＳＤ２に配置される。これにより、ゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給する複数のピンの配置領域が第３辺ＳＤ３だけで収まらない場合にも対応できる。なお、ゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給する複数のピンの配置領域が第３辺ＳＤ３だけで収まるのであれば、ゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給する複数のピンの全てを第３辺ＳＤ３に配置してもよい。
また、本実施形態のように、第３辺ＳＤ３に配置されゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給するピンは、第２辺ＳＤ２側に片寄って第３辺ＳＤ３に配置され、第２辺ＳＤ２に配置されゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給するピンは、第３辺ＳＤ３側に片寄って第２辺ＳＤ２に配置されることが望ましい。これにより、ゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給する複数のピンの配置領域をコンパクトにまとめることができる。
第３辺ＳＤ３に配置されゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給するピンの個数は、第２辺ＳＤ２に配置されゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給するピンの個数以上であることが望ましい。これにより、上記（i）～（iv）が順に並ぶことの意義が大きくなる。
ゲートドライバＩＣの異常及びソースドライバＩＣの異常に関する検出結果ＦＡＩＬ＿ＤＥＴ２（図８参照）を出力するピンと、システム電源ＩＣ１２から供給されるゲートドライバＩＣの異常及びソースドライバＩＣの異常に関する検出結果ＦＡＩＬ＿ＤＥＴ１（図８参照）を入力するピンとは、互いに第１辺ＳＤ１～第４辺ＳＤ４の異なる辺に配置される。本実施例では、ピンＰ９が検出結果ＦＡＩＬ＿ＤＥＴ２を出力するピンであり、ピンＰ１００が検出結果ＦＡＩＬ＿ＤＥＴ１を入力するピンである。なお、本実施形態とは異なり、検出結果ＦＡＩＬ＿ＤＥＴ２を出力するピンと検出結果ＦＡＩＬ＿ＤＥＴ１を入力するピンとは第１辺ＳＤ１～第４辺ＳＤ４のうちの同じ辺に配置されてもよい。
なお、不図示のＧＰＵから供給される入力データを受け取るピンとゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給するピンの少なくとも一方が第２辺ＳＤ２に配置されている場合、検出結果ＦＡＩＬ＿ＤＥＴ２を出力するピンと検出結果ＦＡＩＬ＿ＤＥＴ１を入力するピンの少なくとも一方は第４辺ＳＤ４に配置されることが望ましい。第１辺ＳＤ１～第４辺ＳＤ４のうち第４辺ＳＤ４がピンの機能割り当てに関して最も余裕を有しているためである。
本実施例では、ソースドライバＩＣの書き込み開始トリガとなる第１パルス信号を出力するピン（図９に示す端子Ｔ１に相当）と、第１パルス信号をトリガとして書き込みが開始されるソースドライバＩＣの書き込みが正常に実行されれば、映像の各フレームでフィードバック信号（各フレームで１つの第２パルス信号）が入力されるピン（図９に示す端子Ｔ２に相当）とが隣接している。これにより、タイミング制御ＩＣ１３の内部において、第１パルス信号及び第２パルス信号に関連する回路をコンパクトにまとめて配置することができる。
第１パルス信号は、画素アレイ１１の左半分の領域に対応するソースドライバＩＣの書き込み開始トリガとなるパルス信号である。本実施形態では、ピンＰ７３が第１パルス信号を出力するピンであり、ピンＰ７４が第２パルス信号を入力するピンである。
本実施例では、ソースドライバＩＣの書き込み開始トリガとなる第１パルス信号を出力するピン（図９に示す端子Ｔ１に相当）と、第１パルス信号をトリガとして書き込みが開始されるソースドライバＩＣの書き込みが正常に実行されれば、映像の各フレームでフィードバック信号（各フレームで１つの第２パルス信号）を入力するピン（図９に示す端子Ｔ２に相当）とが隣接している。これにより、タイミング制御ＩＣ１３の内部において、第１パルス信号及び第２パルス信号に関連する回路をコンパクトにまとめて配置することができる。
また本実施例では、ソースドライバＩＣの書き込み開始トリガとなる第３パルス信号を出力するピン（図９に示す端子Ｔ３に相当）と、第３パルス信号をトリガとして書き込みが開始されるソースドライバＩＣの書き込みが正常に実行されれば、映像の各フレームでフィードバック信号（各フレームで１つの第４パルス信号）を入力するピン（図９に示す端子Ｔ４に相当）とが隣接している。これにより、タイミング制御ＩＣ１３の内部において、第３パルス信号及び第４パルス信号に関連する回路をコンパクトにまとめて配置することができる。
第３パルス信号は、画素アレイ１１の右半分の領域に対応するソースドライバＩＣの書き込み開始トリガとなるパルス信号である。本実施形態では、ピンＰ７５が第３パルス信号を出力するピンであり、ピンＰ７６が第４パルス信号を入力するピンである。
本実施例では、ソースドライバＩＣの書き込み開始トリガとなる第３パルス信号を出力するピン（図９に示す端子Ｔ３に相当）と、第３パルス信号をトリガとして書き込みが開始されるソースドライバＩＣの書き込みが正常に実行されれば、映像の各フレームでフィードバック信号（各フレームで１つの第４パルス信号）を入力するピン（図９に示す端子Ｔ４に相当）とが隣接している。これにより、タイミング制御ＩＣ１３の内部において、第３パルス信号及び第４パルス信号に関連する回路をコンパクトにまとめて配置することができる。
本実施例では、第３辺ＳＤ３の端部且つ第４辺ＳＤ４の端部である略矩形の角部近傍に第１パルス信号を出力するピン及び第２パルス信号を入力するピンが配置される。これにより、ゲートドライバ１５及びソースドライバ１６に出力データを供給するピンを第３辺ＳＤ３に配置し易くなる。同様に、本実施例では、第３辺ＳＤ３の端部且つ第４辺ＳＤ４の端部である略矩形の角部近傍に第３パルス信号を出力するピン及び第４パルス信号を入力するピンが配置される。これにより、ゲートドライバ１５及びソースドライバ１６に出力データを供給するピンを第３辺ＳＤ３に配置し易くなる。
なお、本実施例と異なり、例えばピンＰ７３及びＰ７４をオープン状態にし、第３パルス信号を画素アレイ１１の全ての領域に対応するソースドライバＩＣの書き込み開始トリガとなるパルス信号としてもよい。
また、本実施例と異なり、例えば第１パルス信号を出力するピンと第２パルス信号を入力するピンとの間に他のピンが配置されてもよい。これより、タイミング制御ＩＣ１３の第１パルス信号を出力するピンと第２パルス信号を入力するピンとの間に接続されるソースドライバＩＣと、タイミング制御ＩＣ１３との接続が容易になる。同様に、本実施例と異なり、例えば第３パルス信号を出力するピンと第４パルス信号を入力するピンとの間に他のピンが配置されてもよい。これより、タイミング制御ＩＣ１３の第３パルス信号を出力するピンと第４パルス信号を入力するピンとの間に接続されるソースドライバＩＣと、タイミング制御ＩＣ１３との接続が容易になる。
本実施例では、ゲートドライバＩＣの書き込み開始トリガとなる第５パルス信号を出力するピンと、第５パルス信号をトリガとして書き込みが開始されるゲートドライバＩＣの書き込みが正常に実行されれば、映像の各フレームでフィードバック信号（各フレームで１つの第６パルス信号）が入力されるピンとが隣接している。これにより、タイミング制御ＩＣ１３の内部において、第５パルス信号及び第６パルス信号に関連する回路をコンパクトにまとめて配置することができる。
本実施形態では、ピンＰ８６が第５パルス信号を出力するピンであり、ピンＰ８５が第６パルス信号を入力するピンである。
なお、本実施例と異なり、例えば第５パルス信号を出力するピンと第６パルス信号を入力するピンとの間に他のピンが配置されてもよい。これより、タイミング制御ＩＣ１３の第５パルス信号を出力するピンと第６パルス信号を入力するピンとの間に接続されるゲートドライバＩＣと、タイミング制御ＩＣ１３との接続が容易になる。
本実施形態では、ピンＰ１～Ｐ１００が第１～第３グループＧ１～Ｇ３に分類される。
ピンＰ１５～Ｐ３８が第１グループＧ１に分類される。第１グループＧ１は、不図示のＧＰＵから供給される入力データを受け取るピンを主として含んでいる。上述した通り、ピンＰ１５～Ｐ２４、Ｐ２７～Ｐ３６が、不図示のＧＰＵから供給される入力データを受け取るピンである。なお、ピンＰ２５、Ｐ２６、Ｐ３７、Ｐ３８はそれぞれ、所定の電圧が印加されるピン又はグランド電位に接続されるピンのいずれかである。第１グループＧ１に分類されるピンＰ１５～Ｐ３８は２つの辺に跨がって配置される。具体的には、第１グループＧ１に分類されるピンＰ１５～Ｐ３８は第１辺ＳＤ１及び第２辺ＳＤ２に跨がって配置される。
ピンＰ３９～Ｐ７２が第２グループＧ２に分類される。第２グループＧ２は、ゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給するピンを主として含んでいる。上述した通り、ピンＰ３９～Ｐ５２、Ｐ５６～Ｐ７２が、ゲートドライバ１５のゲートドライバＩＣ及びソースドライバ１６のソースドライバＩＣに出力データを供給するピンである。なお、ピンＰ５３、Ｐ５４、Ｐ５５はそれぞれ、所定の電圧が印加されるピン又はグランド電位に接続されるピンのいずれかである。第２グループＧ２に分類されるピンＰ３９～Ｐ７２は２つの辺に跨がって配置される。具体的には、第２グループＧ２に分類されるピンＰ３９～Ｐ７２は第２辺ＳＤ２及び第３辺ＳＤ３に跨がって配置される。
ピンＰ１～Ｐ１４、Ｐ７３～Ｐ１００が第３グループＧ３に分類される。第３グループＧ３は、設定用のピンを主として含んでいる。第３グループＧ３に分類されるピンＰ１～Ｐ１４、Ｐ７３～Ｐ１００は３つの辺に跨がって配置される。具体的には、第３グループＧ３に分類されるピンＰ１～Ｐ１４、Ｐ７３～Ｐ１００は第１辺ＳＤ１、第３辺ＳＤ３、及び第４辺ＳＤ４に跨がって配置される。
＜７．留意点＞
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
例えば上記実施形態では正常な液晶表示装置が、他の液晶表示装置の故障を表示によって報知したが、表示による報知に代えて、又は、表示による報知に加えて、表示以外の手法（例えば音声や振動）によって故障を報知してもよい。この場合、ＭＰＵ５Ａ及び５Ｂが音声出力装置や振動発生装置などを制御するようにすればよい。
また、正常な液晶表示装置による報知や表示以外の手法（例えば音声や振動）による報知に加えて、故障した液晶表示装置自身が故障した旨の表示を試みてもよい。
上述した実施形態とは異なり、一部の表示装置が故障した場合に故障を確実に報知できるとともに、故障した表示装置で表示できなくなった映像を出力することができるという効果を得ることができない構成であってもよい。この場合、一つの液晶表示装置が単独で使用されてもよく、他の液晶表示装置とともに使用されてもよい。
例えば上記実施形態では表示装置として液晶表示装置を用いたが、液晶表示装置以外の表示装置（例えば有機ＥＬ（Electroluminescence）表示装置など）を用いてもよい。
例えば液晶表示装置１０では取得部１３Ｂ及び故障検出部１３Ｃをタイミング制御部１３内に設けているが、取得部１３Ｂ、故障検出部１３Ｃ、及び基準電圧出力部１３Ｄをタイミング制御部１３内ではなくシステム電源ＩＣ１２内に設けてもよい。
例えば液晶表示装置１０では画素アレイ１１の充電電流のみに基づいて故障検出を行ったが、画素アレイ１１の放電電流のみに基づいて故障検出を行ってもよく、画素アレイ１１の充電電流及び放電電流に基づいて故障検出を行ってもよい。
また、上記の初期時（例えば工場出荷前の検査工程時）及び上記の非初期時（例えば液晶表示装置１０の工場出荷後の各電源投入時又は所定回数おきの電源投入時など）以外に通常の映像表示を行っている際も、取得部１３Ｂ及び故障検出部１３Ｃを動作させてもよい。通常の映像表示では表示の内容が変化していくので、液晶表示装置１０に重大な故障が生じていなければ表示の内容に応じて、画素アレイ１１の充放電電流が発生するはずである。したがって、例えば、通常の映像表示を行っている際に所定時間が経過しても画素アレイ１１の充放電電流が全く発生しない（画素アレイ１１の電流が全く変化しない）場合などに故障検出部１３Ｃが故障を検出するようにすればよい。
また、例えば液晶表示装置１０に設けられている故障検出装置すなわち取得部１３Ｂ及び故障検出部１３Ｃを有する故障検出装置を、液晶表装置９に設けてもよい。
すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
１ 映像表示システム
２Ａ 左サイドカメラ
２Ｂ 右サイドカメラ
３Ａ、３Ｂ、７Ａ、７Ｂ トランスミッタ
４Ａ、４Ｂ、８Ａ、８Ｂ レシーバ
５、５Ａ、５Ｂ ＭＰＵ
６Ａ、６Ｂ ＧＰＵ
９、９Ａ～９Ｃ 液晶表示装置
１２ システム電源ＩＣ
１３ タイミング制御ＩＣ
１０１ 車両

Claims (12)

  1. 複数の表示装置を有する映像表示システムであって、
    前記複数の表示装置それぞれが自己の故障を検出する故障検出機能を有し、
    前記複数の表示装置のうち、或る表示装置に故障が検出された場合に、
    前記複数の表示装置のうち、前記或る表示装置以外の少なくとも一つの表示装置、及び、表示以外の報知を行う報知装置の少なくとも一方が、前記或る表示装置に故障が検出されたことを報知するとともに、
    前記複数の表示装置のうち、前記或る表示装置以外の少なくとも一つの表示装置が、自己用の映像及び前記或る表示装置用の映像を前記或る表示装置に故障が検出されない場合に比べて解像度を下げて表示する、映像表示システム。
  2. 前記複数の表示装置のうち、或る表示装置に故障が検出された場合に、
    前記複数の表示装置のうち、前記或る表示装置以外の少なくとも一つの表示装置が、前記自己用の映像と前記或る表示装置用の映像とを、自己と前記或る表示装置との位置関係に応じた配置で表示する、請求項１に記載の映像表示システム。
  3. 前記複数の表示装置のうち少なくとも一つが、カメラによって撮影された映像を表示し、
    前記映像表示システムが、前記カメラから前記表示装置に送信される映像信号の異常を検出する異常検出部を有し、
    前記異常検出部によって前記映像信号の異常が検出された場合に、
    前記複数の表示装置のうち、前記或る表示装置以外の少なくとも一つの表示装置、及び、表示以外の報知を行う報知装置の少なくとも一方が、前記映像信号の異常が検出されたことを報知する、請求項１又は請求項２に記載の映像表示システム。
  4. 前記表示装置は、
    複数行のゲート線、複数列のソース線、複数個のスイッチ、及び複数個の液晶セルを有する画素アレイと、
    前記ゲート線に接続されるゲートドライバＩＣと、
    前記ソース線に接続されるソースドライバＩＣと、
    前記ゲートドライバＩＣ及び前記ソースドライバＩＣの動作のタイミングを制御するタイミング制御ＩＣと、
    前記ソースドライバＩＣに電源電圧を供給するシステム電源ＩＣと、
    を有する液晶表示装置であって、
    前記タイミング制御ＩＣ及びシステム電源ＩＣそれぞれが、前記ゲートドライバＩＣの異常及び前記ソースドライバＩＣの異常を検出する機能を有する、請求項１～３のいずれか一項に記載の映像表示システム。
  5. 前記タイミング制御ＩＣが、前記ソースドライバＩＣからのフィードバック信号に基づいて、前記ソースドライバＩＣの異常を検出する、請求項４に記載の映像表示システム。
  6. 前記タイミング制御ＩＣが、前記ソースドライバＩＣに出力する制御信号の電圧値に基づいて、前記ソースドライバＩＣの異常を検出する、請求項４又は請求項５に記載の映像表示システム。
  7. 前記タイミング制御ＩＣが、前記ゲートドライバＩＣからのフィードバック信号に基づいて、前記ゲートドライバＩＣの異常を検出する、請求項４～６のいずれか一項に記載の映像表示システム。
  8. 前記システム電源ＩＣが、前記ソースドライバＩＣに供給する電源電圧の値に基づいて、前記ソースドライバＩＣの異常を検出する、請求項４～７のいずれか一項に記載の映像表示システム。
  9. 前記液晶表示装置が、前記タイミング制御ＩＣから供給される制御信号のレベルをシフトするレベルシフタを有し、
    前記システム電源ＩＣが、前記レベルシフタに供給する電源電圧の値に基づいて、前記ゲートドライバＩＣの異常を検出する、請求項４～８のいずれか一項に記載の映像表示システム。
  10. 前記システム電源ＩＣが、前記タイミング制御ＩＣに供給する電源電圧の値に基づいて、前記タイミング制御ＩＣの異常を検出する、請求項４～９のいずれか一項に記載の映像表示システム。
  11. 前記液晶表示装置が、前記タイミング制御ＩＣによる異常の検出結果及び前記システム電源ＩＣによる異常の検出結果に基づいて、前記液晶表示装置の故障態様を判定する判定部を有する、請求項４～１０のいずれか一項に記載の映像表示システム。
  12. 請求項１～１１のいずれか一項に記載の映像表示システムを有する、車両。
JP2021160714A 2017-09-08 2021-09-30 映像表示システム及び車両 Pending JP2022008673A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023151938A JP2023174670A (ja) 2017-09-08 2023-09-20 液晶表示装置

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2017172957 2017-09-08
JP2017172965 2017-09-08
JP2017172960 2017-09-08
JP2017172957 2017-09-08
JP2017172960 2017-09-08
JP2017172965 2017-09-08
JP2019541039A JP6955017B2 (ja) 2017-09-08 2018-09-07 液晶表示装置、映像表示システムおよび車両
PCT/JP2018/033318 WO2019050020A1 (ja) 2017-09-08 2018-09-07 液晶表示装置、映像表示システムおよび車両

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019541039A Division JP6955017B2 (ja) 2017-09-08 2018-09-07 液晶表示装置、映像表示システムおよび車両

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023151938A Division JP2023174670A (ja) 2017-09-08 2023-09-20 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2022008673A true JP2022008673A (ja) 2022-01-13

Family

ID=65634228

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2019541039A Active JP6955017B2 (ja) 2017-09-08 2018-09-07 液晶表示装置、映像表示システムおよび車両
JP2021160714A Pending JP2022008673A (ja) 2017-09-08 2021-09-30 映像表示システム及び車両
JP2023151938A Pending JP2023174670A (ja) 2017-09-08 2023-09-20 液晶表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019541039A Active JP6955017B2 (ja) 2017-09-08 2018-09-07 液晶表示装置、映像表示システムおよび車両

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023151938A Pending JP2023174670A (ja) 2017-09-08 2023-09-20 液晶表示装置

Country Status (5)

Country Link
US (2) US11475808B2 (ja)
JP (3) JP6955017B2 (ja)
CN (1) CN111095390A (ja)
DE (1) DE112018004137T5 (ja)
WO (1) WO2019050020A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111095390A (zh) 2017-09-08 2020-05-01 罗姆股份有限公司 液晶显示装置、图像显示系统和车辆
JP7040368B2 (ja) * 2018-09-06 2022-03-23 株式会社デンソー 液晶表示装置の異常検出装置
CN110288931B (zh) * 2019-06-12 2021-10-01 北海惠科光电技术有限公司 栅线不良的检测方法、显示面板及可读存储介质
CN111666056B (zh) * 2020-05-28 2024-01-05 阿波罗智联(北京)科技有限公司 屏幕切换显示方法、装置、智能后视镜和可读存储介质
EP4002338A1 (en) * 2020-11-19 2022-05-25 Ficosa Adas, S.L.U. Detecting image freezing in a video displayer
TWI783490B (zh) * 2021-05-19 2022-11-11 瑞鼎科技股份有限公司 車用源極驅動電路及其運作方法
TWI837761B (zh) * 2021-05-19 2024-04-01 瑞鼎科技股份有限公司 車用源極驅動電路及其運作方法
FR3127172A1 (fr) * 2021-09-21 2023-03-24 Psa Automobiles Sa Procédé et système pour gérer le fonctionnement d’un appareillage de surveillance de l’environnement de conduite d’un véhicule automobile
CN113990231A (zh) * 2021-11-22 2022-01-28 信利（惠州）智能显示有限公司 显示异常切换系统
CN114446258B (zh) * 2022-03-01 2023-03-31 Tcl华星光电技术有限公司 显示面板及显示装置
US11735080B1 (en) * 2022-10-20 2023-08-22 Himax Technologies Limited Display system and panel driving circuit

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000310982A (ja) * 1999-04-27 2000-11-07 Mitsubishi Electric Corp マルチ大画面表示装置
JP2004249836A (ja) * 2003-02-20 2004-09-09 Denso Corp 車両用表示制御システム
WO2007037050A1 (ja) * 2005-09-28 2007-04-05 Sharp Kabushiki Kaisha 表示システム、表示装置、表示プログラム、表示方法及び表示プログラムを記憶したコンピュータ読取可能な記憶媒体
JP2007217081A (ja) * 2006-02-14 2007-08-30 Hitachi Ltd エレベータ表示システム及びエレベータ装置
JP2009058685A (ja) * 2007-08-30 2009-03-19 Sharp Corp パネル表示装置、およびパネル異常検知方法
JP2010188903A (ja) * 2009-02-19 2010-09-02 Denso Corp 車外映像表示システムおよび車両
JP2010230909A (ja) * 2009-03-26 2010-10-14 Sharp Corp 画像表示装置および画像表示制御方法
JP2014115363A (ja) * 2012-12-07 2014-06-26 Seiko Epson Corp 画像表示装置、および画像表示装置の制御方法
JP2015047894A (ja) * 2013-08-30 2015-03-16 富士通テン株式会社 表示システム
JP2015219383A (ja) * 2014-05-19 2015-12-07 株式会社ジャパンディスプレイ 表示装置及び電力供給システム
WO2016143412A1 (ja) * 2015-03-12 2016-09-15 富士フイルム株式会社 投写型表示装置及び運転支援方法
US20160307544A1 (en) * 2015-04-17 2016-10-20 Sitronix Technology Corp. Display Apparatus and Computer System
JP2017068036A (ja) * 2015-09-30 2017-04-06 株式会社Ｊｖｃケンウッド モニタ制御システム、モニタ制御方法、及び、モニタ制御プログラム
US20170162092A1 (en) * 2015-12-02 2017-06-08 Samsung Display Co., Ltd. Power supply, display device and driving method of the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593392B2 (ja) * 1995-09-27 2004-11-24 株式会社東芝 液晶表示装置
JP3595754B2 (ja) * 1999-06-10 2004-12-02 シャープ株式会社 液晶表示装置
JP3660838B2 (ja) * 1999-09-22 2005-06-15 株式会社日立製作所 液晶表示装置
KR100638304B1 (ko) * 2002-04-26 2006-10-26 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 패널의 드라이버 회로
JP2011110942A (ja) * 2009-11-23 2011-06-09 Nippon Seiki Co Ltd 車載表示装置
KR102236128B1 (ko) * 2014-12-31 2021-04-05 엘지디스플레이 주식회사 액정 표시 장치 및 이를 구비한 디스플레이 시스템
US9874952B2 (en) * 2015-06-11 2018-01-23 Honda Motor Co., Ltd. Vehicle user interface (UI) management
CN105185346A (zh) * 2015-10-23 2015-12-23 京东方科技集团股份有限公司 一种显示装置
CN111095390A (zh) 2017-09-08 2020-05-01 罗姆股份有限公司 液晶显示装置、图像显示系统和车辆

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000310982A (ja) * 1999-04-27 2000-11-07 Mitsubishi Electric Corp マルチ大画面表示装置
JP2004249836A (ja) * 2003-02-20 2004-09-09 Denso Corp 車両用表示制御システム
WO2007037050A1 (ja) * 2005-09-28 2007-04-05 Sharp Kabushiki Kaisha 表示システム、表示装置、表示プログラム、表示方法及び表示プログラムを記憶したコンピュータ読取可能な記憶媒体
JP2007217081A (ja) * 2006-02-14 2007-08-30 Hitachi Ltd エレベータ表示システム及びエレベータ装置
JP2009058685A (ja) * 2007-08-30 2009-03-19 Sharp Corp パネル表示装置、およびパネル異常検知方法
JP2010188903A (ja) * 2009-02-19 2010-09-02 Denso Corp 車外映像表示システムおよび車両
JP2010230909A (ja) * 2009-03-26 2010-10-14 Sharp Corp 画像表示装置および画像表示制御方法
JP2014115363A (ja) * 2012-12-07 2014-06-26 Seiko Epson Corp 画像表示装置、および画像表示装置の制御方法
JP2015047894A (ja) * 2013-08-30 2015-03-16 富士通テン株式会社 表示システム
JP2015219383A (ja) * 2014-05-19 2015-12-07 株式会社ジャパンディスプレイ 表示装置及び電力供給システム
WO2016143412A1 (ja) * 2015-03-12 2016-09-15 富士フイルム株式会社 投写型表示装置及び運転支援方法
US20160307544A1 (en) * 2015-04-17 2016-10-20 Sitronix Technology Corp. Display Apparatus and Computer System
JP2017068036A (ja) * 2015-09-30 2017-04-06 株式会社Ｊｖｃケンウッド モニタ制御システム、モニタ制御方法、及び、モニタ制御プログラム
US20170162092A1 (en) * 2015-12-02 2017-06-08 Samsung Display Co., Ltd. Power supply, display device and driving method of the same

Also Published As

Publication number Publication date
WO2019050020A1 (ja) 2019-03-14
CN111095390A (zh) 2020-05-01
US11922840B2 (en) 2024-03-05
US11475808B2 (en) 2022-10-18
US20220351655A1 (en) 2022-11-03
JP6955017B2 (ja) 2021-10-27
JP2023174670A (ja) 2023-12-08
JPWO2019050020A1 (ja) 2020-10-01
DE112018004137T5 (de) 2020-04-23
US20200193882A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
JP6955017B2 (ja) 液晶表示装置、映像表示システムおよび車両
KR102249807B1 (ko) 표시장치 및 전원제어장치
US20140084792A1 (en) Organic light emitting display device and driving method thereof
US10424253B2 (en) Display device and power monitoring circuit
CN103794180B (zh) 显示装置
KR102625960B1 (ko) 차량용 표시 장치 및 이의 구동 방법
US11620926B2 (en) Abnormality detection circuit
KR20180014328A (ko) 표시장치, 게이트 드라이버 및 게이트 드라이버의 구동 방법
KR101304415B1 (ko) 표시 장치
CN104183222B (zh) 显示装置
US9035925B2 (en) Circuit for controlling non-signal of flat panel display device
US20160035308A1 (en) Liquid crystal display device and driving method thereof
US10852802B2 (en) Semiconductor device including fault detector, and display device
US10255841B2 (en) Display device and driving method thereof
US11120723B2 (en) Display panel driver and display device including the same
KR20180120344A (ko) 표시 장치 및 그 보호방법
JP2009295069A (ja) 双方向シリアルバスを内蔵する電子モジュール
US11074843B2 (en) Drive circuit, electro-optical device, electronic apparatus including electro-optical device, and movable body including electronic apparatus
JP2021128257A (ja) 表示装置
JP7492576B2 (ja) 表示ドライバーチップ、表示パネル、設備およびシステム
US20190120882A1 (en) Abnormality detection data recording device
KR102176178B1 (ko) 표시장치, 데이터 드라이버 및 게이트 드라이버
US20090066709A1 (en) Display driver
KR20070082193A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230627