JP2009295069A - 双方向シリアルバスを内蔵する電子モジュール - Google Patents

Abstract

【課題】双方向シリアルバスを内蔵し、当該シリアルバスに接続された所定デバイスに他のデバイスの動作状態に関係なく外部からアクセスできる電子モジュールを提供する。
【解決手段】液晶モジュールのコントロール基板は、ＳＣＬラインＬ２１とＳＤＡラインＬ２２からなるＩ２Ｃバスを介して外部からアクセス可能なＥＥＰＲＯＭ２６を含み、そのコントロール基板内においてＥＥＰＲＯＭ２６にアクセスするＡＳＩＣ２８は、双方向スイッチＳＷ１，ＳＷ２からなるスイッチ回路２５を介して上記Ｉ２Ｃバスに接続されている。外部からＥＥＰＲＯＭ２６にアクセスする場合には、デバイス制御信号ＳｒｄｙとしてＬレベルの信号が外部からスイッチ回路２５とＡＳＩＣ２８に与えられる。これによりＡＳＩＣ２８は、Ｉ２Ｃバスから電気的に切り離されると共に、ＥＥＰＲＯＭ２６へのアクセスを中止または抑制する。
【選択図】図３

Description

本発明は、Ｉ２Ｃ（Inter-Integrated Circuit）やＳＰＩ（Serial Peripheral Interface）等の双方向シリアルバスを内蔵した電子モジュールに関する。

Ｉ２Ｃ等のような双方向シリアルバスを内蔵した電子モジュールの中には、そのシリアルバスに接続された所定の内部デバイスに外部からアクセスできるように構成されたものがある。例えば液晶モジュールを構成するコントロール基板には、不揮発性メモリとしてＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）が実装されており、そのＥＥＰＲＯＭに対し仕向地用の設定等のために外部からＩ２Ｃバスを介してデータを書き込めるように構成されているものがある。この場合、外部から当該ＥＥＰＲＯＭにデータを書き込む際には、そのコントロール基板内において当該ＥＥＰＲＯＭにアクセスするＡＳＩＣ（Application Specific Integrated Circuit：特定用途向け集積回路）等のデバイスの動作状態を考慮して、当該ＥＥＰＲＯＭに外部からアクセスされる。

なお、下記の特許文献１，２には、本願発明に関連する技術が記載されている。すなわち特許文献１では、縮小仕様ＤＲＡＭ（Dynamic Random Access Memory）チップにおける故障アドレスを置換するために不揮発性メモリ（ＥＰＲＯＭ）とＡＳＩＣを用いたＤＲＡＭアッセンブリが開示されており、ＡＳＩＣは双方向シリアルバス（ＳＤＡラインおよびＳＣＬライン）を介して不揮発性メモリにアクセスできるように構成されている。また、特許文献２には、ＤＲＡＭの他にＡＳＩＣと２つの不揮発性メモリ（ＥＥＰＲＭ３，ＥＥＰＲＯＭ４）を備えた汎用ＲＡＭボードが開示されており、ＥＥＰＲＯＭ３はＡＳＩＣとシリアルにデータの入出力を行え、ＥＥＰＲＯＭ４はＡＳＩＣまたは外部のパソコンとパラレルにデータの入出力を行えるように構成されている。
特開平１０−１４９６９５号公報 実開平５−５２９４７号公報

双方向シリアルバス（Ｉ２Ｃ）を内蔵する上記液晶モジュールを構成するコントロール基板のＥＥＰＲＯＭに対し外部からデータを書き込むときには、そのコントロール基板に電源電圧が供給されており、ＡＳＩＣが定常的に動作している等の所定条件を満たしている必要がある。すなわち、具体的には下記のステップ（１）〜（３）を経てＥＥＰＲＯＭへの外部からのデータ書き込みが可能となる。なお、ＡＳＩＣは、ＳＲＥＡＤＹポートと呼ばれる外部端子を有し、このＳＲＥＡＤＹポートにローレベル（Ｌレベル）の信号が入力されると、ＥＥＰＲＯＭへのアクセスを中止するように構成されているものとする。
（１）コントロール基板に電源電圧が供給される。
（２）ＡＳＩＣがリセットされた後に動作を開始し、ＥＥＰＲＯＭから読出しを始める。
（３）外部からＡＳＩＣのＳＲＥＡＤＹポートにＬレベルの信号が入力され、ＡＳＩＣがＥＥＰＲＯＭへのアクセスを中止する。

このようにしてＡＳＩＣがＥＥＰＲＯＭへのアクセスを中止すると、Ｉ２Ｃバスに接続されるＡＳＩＣの外部端子であるＳＣＬポートおよびＳＤＡポートは共に高インピーダンス状態となる。これにより、外部からＩ２Ｃバスを介してＥＥＰＲＯＭへのアクセス（書き込み）が可能となる。したがって、上記のステップ（１）〜（３）を終了するまでは外部からＥＥＰＲＯＭへの安全なアクセスは不可能であり、ステップ（１）〜（３）を終了する前にＥＥＰＲＯＭへアクセスした場合には書き込み不良などが発生する。

上記のように、コントロール基板に電源電圧が供給されても、ＥＥＰＲＯＭが正常に動作する状態になった後でないと、ＥＥＰＲＯＭへの外部からの書き込みはできないので、データ書き込みの作業効率が悪く、また、作業効率を上げるべく外部からのデータ書き込みを早めると書き込み不良が発生する。

そこで本発明では、双方向シリアルバスを内蔵し、当該シリアルバスに接続された所定デバイスに他のデバイスの動作状態に関係なく外部からアクセスできる電子モジュールを提供することを目的とする。

第１の発明は、外部からアクセス可能な双方向シリアルバスを内蔵する電子モジュールであって、
外部から前記双方向シリアルバスを介してアクセス可能な第１デバイスと、
前記双方向シリアルバスを介して前記第１デバイスにアクセスする第２デバイスと、
前記双方向シリアルバスを構成する各信号線と前記第２デバイスとの間に介挿され外部からの制御信号によってオフ状態とされる双方向スイッチからなるスイッチ回路とを備えることを特徴とする。

第２の発明は、第１の発明において、
前記制御信号は、前記第２デバイスの所定端子にも与えられ、
前記双方向スイッチは、前記制御信号がアクティブのときにオン状態となり、前記制御信号が非アクティブのときにオフ状態となり、
前記第２デバイスは、前記制御信号がアクティブのときに前記双方向スイッチおよび前記双方向シリアルバスを介して前記第１デバイスにアクセスし、前記制御信号が非アクティブのときに前記第１デバイスへのアクセスを中止または抑制することを特徴とする。

第３の発明は、第１の発明において、
前記双方向シリアルバスを介して前記第１デバイスにアクセスする第３デバイスと、
前記第２および第３デバイスが接続される双方向の局所シリアルバスとを更に備え、
前記局所シリアルバスは、前記双方向シリアルバスに前記スイッチ回路を介して接続されていることを特徴とする。

第４の発明は、第１の発明において、
前記双方向シリアルバスはＩ２Ｃバスであることを特徴とする。

第５の発明は、第１から第４の発明のいずれかにおいて、
前記双方向スイッチは、互いに逆向きに並列接続された同一型の２つのバイポーラトランジスタからなり、
前記制御信号は、前記２つのバイポーラトランジスタのベースに与えられ、
前記２つのバイポーラトランジスタは、前記制御信号がアクティブのときに共にオン状態となり、前記制御信号が非アクティブのときに共にオフ状態となることを特徴とする。

第６の発明は、第１から第４の発明のいずれかにおいて、
前記第１デバイスは不揮発性メモリであることを特徴とする。

第７の発明は、外部からアクセス可能な双方向シリアルバスを内蔵する電子モジュール内において当該双方向シリアルバスに接続された第１デバイスに外部からアクセスするための方法であって、
外部から前記第１デバイスにアクセスするときに外部から非アクティブな信号を制御信号として与えるステップと、
前記制御信号が非アクティブのときに外部から前記双方向シリアルバスを介して前記第１デバイスにアクセスするステップとを備え、
前記電子モジュールは、
前記双方向シリアルバスを介して前記第１デバイスにアクセスする第２デバイスと、
前記双方向シリアルバスを構成する各信号線と前記第２デバイスとの間に介挿され前記制御信号によってオンおよびオフされる双方向スイッチからなるスイッチ回路とを含み、
前記制御信号が非アクティブである間、前記双方向スイッチはオフ状態となることを特徴とする。

上記第１の発明によれば、非アクティな制御信号が外部からスイッチ回路の双方向スイッチに与えられると、当該双方向スイッチがオフ状態となって第２デバイスが双方向シリアルバスから電気的に切り離されるので、電子モジュールの外部から第１デバイスに直ちにアクセスすることができる。例えば、電子モジュールの電源の立ち上げ直後であっても、外部から第１デバイスに直ちにアクセスすることができ、アクセス失敗（第１デバイスがメモリである場合の書き込み不良等）が生じない。これにより、電子モジュールを用いた製品の製造過程等において、その電子モジュール内のデバイスの設定や検査の作業効率を向上させることができる。

上記第２の発明によれば、非アクティな制御信号が外部から与えられると、スイッチ回路の双方向スイッチがオフ状態となって第２デバイスが双方向シリアルバスから電気的に切り離されると共に、第２デバイスから第１デバイスへのアクセスが中止または抑制される。したがって、電子モジュールが通常の動作状態であっても、非アクティな制御信号を外部から与えることで、アクセス失敗を起こすことなく、直ちに外部から第１デバイスにアクセスすることができる。

上記第３の発明によれば、電子モジュール内で双方向シリアルバスを介して第１デバイスにアクセスするデバイスとして第２デバイス以外に第３デバイスが存在する場合であっても、非アクティな制御信号が外部から与えられると、第２および第３デバイスが接続される局所シリアルバスが上記双方向シリアルバスから電気的に切り離されるので、電子モジュールの外部から第１デバイスに直ちにアクセスすることができる。

上記第４の発明によれば、非アクティな制御信号が外部からスイッチ回路の双方向スイッチに与えられると、第２デバイスがＩ２Ｃバスから電気的に切り離されるので、電子モジュールの外部からＩ２Ｃバスを介して第１デバイスに直ちにアクセスすることができる。

上記第５の発明によれば、互いに逆向きに並列接続された同一型の２つのバイポーラトランジスタによって、オン抵抗の低い双方向スイッチが簡単な構成で実現される。

上記第６の発明によれば、非アクティな制御信号を与えることで、電子モジュールの外部から第１デバイスとしての不揮発性メモリに直ちにアクセスすることができるので、その電子モジュールを用いた製品の設定や検査のための不揮発性メモリに対する書き込みや読み出しの作業効率を向上させることができる。

以下、本発明の実施形態について添付図面を参照しつつ説明する。
＜１ 全体構成＞
図１は、本発明の一実施形態に係る液晶モジュール８００を用いて外部からのビデオ信号に基づく画像を表示するための構成を示すブロック図である。本実施形態では、テレビジョン放送を受信してチューナ等により得られるテレビジョン信号としての複合カラー映像信号がビデオ信号ＳvideoとしてＡＶ処理部１００に入力される。ＡＶ処理部１００は、プリント基板（ＰＷＢ：Printed Wiring Board）にＩＣ（Integrated Circuit）等の部品を実装したものであり、このプリント基板は、それに実装されている部品を含めて「ＡＶ基板」と呼ばれる。このＡＶ基板１００は、外部からのビデオ信号Ｓvideoが示す映像を表示するために液晶モジュール８００に与えるべき画像信号Ｓｖおよび制御信号（タイミング信号）Ｓｃを生成する（以下、これらの画像信号および制御信号をまとめて「表示信号」と呼ぶものとする）。この表示信号は、第１の所定信号線（以下「表示信号ライン」という）Ｌ１を介してＡＶ基板１００から液晶モジュール８００に入力される。また、ＡＶ基板１００は、当該液晶モジュール８００を用いてテレビジョン受信機を製造する過程において、液晶モジュール８００が提供する所定の機能を利用するために作業者が行う操作を示す操作信号（例えば操作手段としてのキーボードからの信号）Ｓｏｐを受け取り、その操作信号Ｓｏｐに基づく指示を液晶モジュール８００に与えるための信号（以下「命令信号」という）を生成する。この命令信号は、シリアル形式でデータを転送するための第２の所定信号線（以下「シリアル通信ライン」という）Ｌ２を介して液晶モジュール８００に入力される。

図１に示すように液晶モジュール８００は、表示制御部２００とゲート駆動部３００とソース駆動部４００と液晶パネル５００とを備えている。
液晶パネル５００は、複数本の走査信号線としてのゲートラインと、それらのゲートラインのそれぞれと交差する複数本のデータ信号線としてのソースラインと、それらのゲートラインとソースラインとの交差点にそれぞれ対応して設けられた複数個の画素形成部とを含む。これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲートラインにゲート端子が接続される共に当該交差点を通過するソースラインにソース端子が接続されたスイッチング素子であるＴＦＴ（Thin Film Transistor：薄膜トランジスタ）と、そのＴＦＴのドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極と、上記複数の画素形成部に共通的に設けられ画素電極と共通電極との間に挟持された液晶層とからなる。

各画素形成部における画素電極には、後述のように動作するゲート駆動部３００およびソース駆動部４００により、表示すべき画像に応じた電位が与えられ、共通電極には、図示しない電源回路から所定電位（共通電圧Ｖｃｏｍ）が与えられる。これにより、画素電極と共通電極との間の電位差に応じた電圧が液晶に印加され、この電圧印加によって液晶層に対する光の透過量が制御されることで画像表示が行われる。

表示制御部２００は、プリント基板（ＰＷＢ）にＩＣ等の部品を実装したものであり、このプリント基板は、それに実装されている部品を含めて「コントロール基板」と呼ばれる。このコントロール基板２００は、ＡＶ基板１００から表示信号ラインＬ１を介して与えられる画像信号Ｓｖおよび制御信号Ｓｃに基づき、ゲート駆動部３００を動作させるための駆動制御信号Ｓｇｄｖ、および、ソース駆動部４００を動作させるための駆動制御信号Ｓｓｄｖ等を生成する。

ゲート駆動部３００は、上記の駆動制御信号Ｓｇｄｖに基づき、液晶パネル５００内のＴＦＴをオンさせるための電圧が上記複数のゲートラインに順次与えられるように走査信号Ｇ（１）〜Ｇ（ｍ）を生成し、上記複数のゲートラインに印加する。ソース駆動部４００は、上記の駆動制御信号Ｓｓｄｖに基づき、液晶パネル５００に画像を表示するためのデータ信号Ｓ（１）〜Ｓ（ｎ）を生成し、上記複数のソースラインに印加する。このようにして液晶パネル５００におけるゲートラインおよびソースラインに走査信号Ｇ（１）〜Ｇ（ｍ）およびデータ信号Ｓ（１）〜Ｓ（ｎ）がそれぞれ印加されることにより、外部からのビデオ信号Ｓvideoに基づく画像が液晶パネル５００に表示される。

また、キーボード等の操作手段に対する作業者の操作に基づく操作信号ＳｏｐがＡＶ基板１００に入力されると、その操作信号Ｓｏｐに応じた命令信号がシリアル通信ラインＬ２を介してコントロール基板２００に与えられる。コントロール基板２００は、命令信号を受け取ると、その命令信号で指示された動作を実行する。すなわち、液晶モジュール８００は、命令信号に応じて、所定の設定や検査のために内部の不揮発性メモリに対するデータの書き込みや読み出しを行う機能を提供する他、所定のテストパターンを液晶パネル５００に表示する機能や、液晶パネル５００における表示画像の左右または上下を反転させる機能等を提供する。

＜２ コントロール基板の構成＞
図２は、コントロール基板２００の構成を示すブロック図である。このコントロール基板２００は、表示制御部としての主要機能を実現する回路としてＡＳＩＣ（特定用途向け集積回路）２８を備えると共に、書き換え自在の不揮発性メモリとしてＥＥＰＲＯＭ２６を備えている。また、コントロール基板２００は、他の構成要素との間で信号を授受するために第１〜第４コネクタ２１〜２４を有している。第１コネクタ２１は、表示信号ラインＬ１を介してコントロール基板２００とＡＶ基板１００を接続するためのコネクタであり、第２コネクタ２２は、シリアル通信ラインＬ２を介してコントロール基板２００とＡＶ基板１００を接続するためのコネクタであり、第３コネクタ２３は、コントロール基板２００からゲート駆動部３００に駆動制御信号Ｓｇｄｖを供給するためのコネクタであり、第４コネクタ２４は、コントロール基板２００からソース駆動部４００に駆動制御信号Ｓｓｄｖを供給するためのコネクタである。

シリアル通信ラインＬ２は、ＡＳＩＣ２８の動作を制御するためのデバイス制御信号ＳｒｄｙをＡＶ基板１００からコントロール基板２００へ伝達するための信号線（以下「デバイス制御ライン」という）Ｌ２０と、ＳＣＬラインＬ２１およびＳＤＡラインＬ２２からなるＩ２Ｃバスとから構成されている。このＩ２Ｃバスは、ＡＶ基板１００およびコントロール基板２００に実装された複数のデバイスの間で相互にデータ転送可能なように配線されており、コントロール基板２００におけるＥＥＰＲＯＭ２６およびＡＳＩＣ２８もＩ２Ｃバスに接続されている。具体的には、コントロール基板２００内において、第２コネクタ２２に接続されるＩ２Ｃバス（ＳＣＬラインＬ２１およびＳＤＡラインＬ２２）とＡＳＩＣ２８との間にはスイッチ回路２５が設けられており、ＡＳＩＣ２８は、このスイッチ回路２５を介してＩ２Ｃバスに接続されている。一方、ＥＥＰＲＯＭ２６は、Ｉ２Ｃバスに直接的に接続されている。なお、ＥＥＰＲＯＭ２６およびＡＳＩＣ２８は、共にＩ２Ｃバスに接続するためのインターフェースを内蔵している（後述の図４参照）。

ＡＳＩＣ２８は、デバイス制御信号ＳｒｄｙをＡＶ基板１００から第２コネクタ２２を介して受け取り、このデバイス制御信号Ｓｒｄｙがアクティブ（Ｈレベル）のときには通常の動作状態となる。この通常の動作状態においてＡＳＩＣ２８は、画像信号Ｓｖおよび制御信号Ｓｃからなる表示信号をＡＶ基板１００から第１コネクタ２１を介して受け取り、これらの画像信号Ｓｖおよび制御信号Ｓｃに基づき、ゲート駆動部３００およびソース駆動部４００を上記のように動作させるための駆動制御信号Ｓｇｄｖ，Ｓｓｄｖを生成し、これらの駆動制御信号Ｓｇｄｖ，Ｓｓｄｖを第３および第４コネクタ２３，２４を介してゲート駆動部３００およびソース駆動部４００にそれぞれ与える。また、上記デバイス制御信号Ｓｒｄｙは、スイッチ回路２５にも入力されており、このデバイス制御信号ＳｒｄｙがＨレベル（ハイレベル）のとき、ＡＳＩＣ２８がＩ２Ｃバスに直接的に接続された状態と同等の状態となっている。この状態においてＡＳＩＣは、上記動作のために必要なデータをスイッチ回路２５およびＩ２Ｃバスを介してＥＥＰＲＯＭ２６から読み出す。

これに対し、ＡＶ基板１００からデバイス制御信号Ｓｒｄｙとして非アクティブな信号（Ｌレベル信号）が与えられると、ＡＳＩＣ２８は、ＥＥＰＲＯＭ２６へのアクセスを中止または抑制する（ＥＥＰＲＯＭ２６にアクセス中の場合にはアクセスを中止し、ＥＥＰＲＯＭ２６にアクセスしていない場合にはアクセスを開始しない）。また、このデバイス制御信号ＳｒｄｙとしてＬレベル（ローレベル）の信号が入力されると、スイッチ回路２５は、ＡＳＩＣ２８をＩ２Ｃバスから電気的に切り離す。このような状態において、ＡＶ基板１００から即ち液晶モジュール８００の外部からＩ２Ｃバスを介してＥＥＰＲＯＭ２６にアクセスすることが可能となる。

液晶モジュール８００を用いてテレビジョン受信機を製造する場合、その製造過程において、仕向け地用の設定等のために液晶モジュール８００の外部からＥＥＰＲＯＭ２６にデータを書き込む作業や、書き込まれたデータを検査のために読み出す作業が必要となる。既述のようにこのような作業を開始するには、従来構成では、所定のステップを経なければならず、所定のステップを経ることなく直ちにＥＥＰＲＯＭ２６への書き込みを行うと書き込み不良が発生する。これに対し、上記構成のコントロール基板２００を備えた本実施形態に係る液晶モジュール８００では、このような作業を行う際に、まず、液晶モジュール８００にデバイス制御信号ＳｒｄｙとしてＬレベルの信号を与えればよい。すなわち本実施形態では、デバイス制御信号ＳｒｄｙがＬレベル（非アクティブ）になると、上記のようにＡＳＩＣ２８のＥＥＰＲＯＭ２６へのアクセスが中止または抑制されると共に、Ｉ２ＣバスからＡＳＩＣ２８が電気的に切り離される。このため、コントロール基板２００に電源が供給されていれば、デバイス制御信号ＳｒｄｙとしてＬレベルの信号を液晶モジュール８００に与えることで、外部からＥＥＰＲＯＭ２６へのアクセス（データの書き込みや読み出し）が直ちに可能となる。

＜３ スイッチ回路の構成＞
図３は、上記動作を可能とするスイッチ回路２５の構成をその周辺部分と共に示す回路図である。既述のように、ＥＥＰＲＯＭ２６およびＡＳＩＣ２８は、共に、Ｉ２Ｃバスに接続するためのインターフェースを内蔵していることから、ＥＥＰＲＯＭ２６は、ＳＣＬラインＬ２１に接続可能な外部端子としてのＳＣＬポートＴ１１とＳＤＡラインＬ２２に接続可能な外部端子としてのＳＤＡポートＴ１２とを備え、ＡＳＩＣ２８は、ＳＣＬラインＬ２１に接続可能な外部端子としてのＳＣＬポートＴ２１とＳＤＡラインＬ２２に接続可能な外部端子としてのＳＤＡポートＴ２２とを備えている。本実施形態では、ＥＥＰＲＯＭ２６のＳＣＬポートＴ１１およびＳＤＡポートＴ１２は、直接的にＳＣＬラインＬ２１およびＳＤＡラインＬ２２に接続されているが、ＡＳＩＣ２８のＳＣＬポートＴ２１およびＳＤＡポートＴ２２は、スイッチ回路２５を介してＳＣＬラインＬ２１およびＳＤＡラインＬ２２にそれぞれ接続されている。また、ＡＳＩＣ２８は、上記のデバイス制御信号Ｓｒｄｙを受け取るための外部端子としてＳＲＥＡＤＹポートＴ２０を備えている。

図３に示すように、スイッチ回路２５は、第１の双方向スイッチＳＷ１と第２の双方向スイッチＳＷ２を含み、ＡＳＩＣ２８のＳＣＬポートＴ２１は、第１の双方向スイッチＳＷ１を介してＳＣＬラインＬ２１に接続され、ＡＳＩＣ２８のＳＤＡポートＴ２２は、第２の双方向スイッチＳＷ２を介してＳＤＡラインＬ２２に接続されている。なお既述のように、これらのＳＣＬラインＬ２１とＳＤＡラインＬ２２からなるＩ２Ｃバスには、第２コネクタ２２を介して液晶モジュールの外部（ＡＶ基板１００等）からアクセス可能である。また、一般にＩ２Ｃバスを構成するＳＣＬラインおよびＳＤＡラインは、それぞれプルアップ抵抗を介して電源ラインに接続されており、バスが開放されているときにはＳＣＬラインおよびＳＤＡラインはＨレベルとなる。本実施形態では図３に示すように、ＳＣＬラインＬ２１およびＳＤＡラインＬ２２は、プルアップ抵抗Ｒ１およびＲ２をそれぞれ介して電源ラインＶｃｃに接続されている。また、デバイス制御ラインＬ２０も、プルアップ抵抗Ｒ３を介して電源ラインＶｃｃに接続されている。

第１の双方向スイッチＳＷ１は、互いに逆向きに並列接続された２個のＮＰＮ形のバイポーラトランジスタ（以下「ＮＰＮトランジスタ」という）Ｑ１１，Ｑ１２からなる。すなわち、ＮＰＮトランジスタＱ１１のコレクタとＮＰＮトランジスタＱ１２のエミッタとは互いに接続されてＳＣＬラインＬ２１に接続され、ＮＰＮトランジスタＱ１１のエミッタとＮＰＮトランジスタＱ１２のコレクタとは互いに接続されてＡＳＩＣ２８のＳＣＬポートＴ２１に接続されている。また、これら２個のＮＰＮトランジスタＱ１１，Ｑ１２のベースは互いに接続され、抵抗Ｒ４を介してデバイス制御ラインＬ２０に接続されている。

第２の双方向スイッチＳＷ２も、第１の双方向スイッチＳＷ１と同様の構成であって、互いに逆向きに並列接続された２個のＮＰＮトランジスタＱ２１，Ｑ２２からなる。すなわち、ＮＰＮトランジスタＱ２１のコレクタとＮＰＮトランジスタＱ２２のエミッタとは互いに接続されてＳＤＡラインＬ２２に接続され、ＮＰＮトランジスタＱ２１のエミッタとＮＰＮトランジスタＱ２２のコレクタとは互いに接続されてＡＳＩＣ２８のＳＤＡポートＴ２２に接続されている。また、これら２個のＮＰＮトランジスタＱ２１，Ｑ２２のベースは互いに接続され、抵抗Ｒ４を介してデバイス制御ラインＬ２０に接続されている。

このような構成のスイッチ回路２５によれば、デバイス制御信号ＳｒｄｙがＨレベルのときには、ＮＰＮトランジスタＱ１１，Ｑ１２，Ｑ２１，Ｑ２２はいずれもオン状態となる。これにより、ＳＣＬラインＬ２１とＡＳＩＣ２８のＳＣＬポートＴ２１との間においても、ＳＤＡラインＬ２２とＡＳＩＣ２８のＳＤＡポートＴ２２との間においても、双方向に信号の伝達が可能な状態となる。したがって、ＡＳＩＣ２８は、ＳＣＬラインＬ２１とＳＤＡラインＬ２２からなるＩ２Ｃバスを介してＥＥＰＲＯＭ２６にアクセスすることができる（ＥＥＰＲＯＭ２６からのデータの読み出しや、ＥＥＰＲＯＭ２６へのデータの書き込みが可能となる）。

これに対し、デバイス制御信号ＳｒｄｙがＬレベルのときには、上記スイッチ回路２５において、ＮＰＮトランジスタＱ１１，Ｑ１２，Ｑ２１，Ｑ２２はいずれもオフ状態となる。これにより、ＳＣＬラインＬ２１とＡＳＩＣ２８のＳＣＬポートＴ２１とが電気的に切り離されると共に、ＳＤＡラインＬ２２とＡＳＩＣ２８のＳＤＡポートＴ２２とが電気的に切り離される。また、このときＡＳＩＣ２８のＳＲＥＡＤＹポートには、Ｌレベル（非アクティブ）のデバイス制御信号Ｓｒｄｙが入力されるので、ＡＳＩＣ２８は、ＥＥＰＲＯＭ２６へのアクセスを中止または抑制する。したがって、液晶モジュール８００の外部（本実施形態の場合はＡＶ基板１００）からＩ２Ｃバスを介してＥＥＰＲＯＭ２６にアクセスすることが可能となる。

一般に、Ｉ２Ｃバスを構成するＳＣＬラインとＳＤＡラインとは共に双方向ラインとされている。そして図４に示すように、ＳＣＬラインとＳＤＡラインのそれぞれにプルアップ抵抗Ｒ１，Ｒ２が接続されており、Ｉ２Ｃバスに接続されるデバイス（Ａ，Ｂ）は、ＳＣＬラインに接続されるＳＣＬポートとＳＤＡラインに接続されるＳＤＡポートのいずれについても、オープン・ドレイン形式の出力バッファ（ＯＢ１ａ，ＯＢ２ａ，ＯＢ１ｂ，ＯＢ２ｂ）またはオープン・コレクタ形式の出力バッファを有すると共に、入力バッファ（ＩＢ１ａ，ＩＢ２ａ，ＩＢ１ｂ，ＩＢ２ｂ）を有している。したがって、本実施形態のように、Ｉ２Ｃバスに接続されるべきデバイスとＩ２Ｃバスとの間を電気的に断続可能とするスイッチ回路２５を介挿する場合、そのスイッチ回路２５を双方向スイッチで構成する必要がある。

なお本実施形態では、双方向シリアルバスとしてＩ２Ｃバスが使用されているが、他のシリアルバスを使用する場合であっても、バス上でのデータ転送を開始することができるデバイスであるマスタが複数存在するときにおいてマスタとしてのデバイスとシリアルバスとの間に介挿される上記のようなスイッチ回路は、双方向スイッチで構成する必要がある。また、マスタとしてもスレーブとしても機能しうるデバイスとシリアルバスとの間に介挿される上記のようなスイッチ回路も、双方向スイッチで構成する必要がある。

＜４ 外部からＥＥＰＲＯＭへのアクセス＞
次に、上記のようなコントロール基板２００におけるＥＥＰＲＯＭ２６に液晶モジュール８００の外部からアクセスされる場合の動作について説明する。

図５は、本実施形態におけるＩ２Ｃバスによる各デバイスの接続構成を示す図である。ここでは、図５に示すように、液晶モジュール８００の外部に設けられたＡＶ基板１００におけるデバイス１０，１１，１２とコントロール基板２００におけるデバイスであるＡＳＩＣ２８およびＥＥＰＲＯＭ２６とがＩ２Ｃバスで相互に接続されている。ただし、ＡＳＩＣ２８は、上記のように双方向スイッチにより構成されるスイッチ回路２５を介してＩ２Ｃバスに接続されている。

ＡＶ基板１００におけるデバイスのうちデバイス１０は、マスタとして動作しうるデバイスであり、デバイス制御信号Ｓｒｄｙのレベル（アクティブか非アクティブか）を制御することができ、デバイス１１，１２はスレーブとして機能するデバイスである。ここで、マスタとは、バス上でのデータ転送を開始するデバイスであり、Ｉ２Ｃバスでは、転送を可能にするクロックは常にマスタによって生成される。また、Ｉ２Ｃバスに接続される各デバイスは固有のアドレスを持っており、マスタによってデータの転送先または転送元としてアドレス指定されるデバイスがスレーブとなる。

既述のように通常の動作状態では、デバイス制御信号ＳｒｄｙとしてＨレベルの信号が、ＡＳＩＣ２８のＳＲＥＡＤＹポートＴ２０に入力されると共にスイッチ回路２５にも入力される。これにより、ＡＳＩＣ２８のＳＣＬポートＴ２１およびＳＤＡポートＴ２２はＩ２Ｃバスに接続された状態となり、ＡＳＩＣ２８は、Ｉ２Ｃバスを介してＥＥＰＲＯＭにアクセスする。

これに対し、外部から仕向け地用の設定等のためにＥＥＰＲＯＭ２６にアクセスする場合には、ＡＶ基板１００のデバイス１０がデバイス制御信号ＳｒｄｙとしてＬレベルの信号を出力し、このＬレベルの信号はスイッチ回路２５に入力される。これにより、スイッチ回路２５における双方向スイッチＳＷ１，ＳＷ２が共にオフ状態（ＮＰＮトランジスタＱ１１〜Ｑ２２が全てオフ状態）となることで、ＡＳＩＣ２８がＩ２Ｃバスから電気的に切り離される。また、このＬレベルの信号はコントロール基板２００におけるＡＳＩＣ２８のＳＲＥＡＤＹポートにも入力され、これによりＡＳＩＣ２８はＥＥＰＲＯＭ２６へのアクセスを中止または抑制する。したがって、仕向け地用の設定等のための作業者の操作に基づきＡＶ基板１００のデバイス１０からＬレベルのデバイス制御信号Ｓｒｄｙが出力されると、デバイス１０は、マスタとして、Ｉ２Ｃバスを介してコントロール基板２００におけるＥＥＰＲＯＭ２６に直ちにアクセスすることが可能となる。以下、デバイス１０をマスタとしてデータ転送が行われる場合について説明する。

図６（Ａ）は、Ｉ２Ｃバスによるデータ転送の典型的なフォーマットを示す図であり、図６（Ｂ）は、Ｉ２ＣバスにおけるＳＣＬラインおよびＳＤＡラインの信号波形図（Ｂ）である。Ｉ２Ｃバスでは、ＳＣＬラインがＨレベルのときにマスタがＳＤＡラインをＨレベルからＬレベルへと変化させると、「ＳＴＡＲＴ」の条件が生成されたとされる。これによりＩ２Ｃバスがマスタによって獲得され、その後、ＳＣＬラインがＨレベルのときにマスタがＳＤＡラインをＬレベルからＨレベルへと変化させると、「ＳＴＯＰ」の条件が生成されたとされる。これによりＩ２Ｃバスが開放される。「ＳＴＡＲＴ」の条件が生成される時点から「ＳＴＯＰ」の条件が生成される時点までは、マスタはＳＣＬラインにクロック信号を出力し、このクロック信号がＨレベルのときにＳＤＡラインの状態が有効とされる。この間に、データ転送が行われ、このデータ転送においてＳＤＡラインに現れる信号は、スレーブアドレス、「Ｒ／Ｗ」、アクノリッジ信号、アドレス（以下、一般的な意味で用いる「アドレス」という語句と区別するため「構成内アドレス」という）、アクノリッジ信号、「ＤＡＴＡ」、アクノリッジ信号から構成される。

スレーブアドレスは、マスタとの間でデータ転送を行うデバイスであるスレーブのアドレスである。すなわち、このスレーブアドレスは、ＥＥＰＲＯＭ２６や、ＡＳＩＣ２８、デバイス１１、デバイス１２等のデバイスのうち当該データ転送においてスレーブとして動作するデバイスを識別するためのアドレスである。「Ｒ／Ｗ」は、データ転送の方向を示す。すなわち「Ｒ／Ｗ」は、マスタからスレーブへのデータの書き込みの場合に「０」に設定され、スレーブからマスタへのデータの読み出しの場合に「１」に設定される。「Ｒ／Ｗ」の次のアクノリッジ信号は、スレーブからマスタへの応答信号である。構成内アドレスは、スレーブ内においてデータ入出力を行うアドレスである。例えば、スレーブアドレスでＥＥＰＲＯＭ２６がスレーブとして指定された場合には、そのＥＥＰＲＯＭ２６内のデータ格納先のアドレスである。構成内アドレスの次のアクノリッジ信号は、データ転送先からデータ転送元への応答信号である。「ＤＡＴＡ」は、マスタとスレーブの間で転送されるデータである。「ＤＡＴＡ」の次のアクノリッジ信号は、データ転送先がデータを正常に受け取ったか否かをデータ転送元に知らせる応答信号である。

液晶パネル５００に画像を表示する通常の動作状態では、デバイス制御信号ＳｒｄｙはＨレベルであり、ＡＳＩＣ２８は、マスタとしてＩ２Ｃバスを介してＥＥＰＲＯＭ２６にアクセスする（スイッチ回路２５の双方スイッチＳＷ１，ＳＷ２はオン状態）。これに対し、液晶モジュール８００の外部すなわちＡＶ基板１００からＥＥＰＲＯＭ２６にアクセスする場合には、ＡＶ基板１００内のデバイス１０は、デバイス制御信号ＳｒｄｙをＬレベルとする。これにより、ＡＳＩＣ２８がＩ２Ｃバスから電気的に切り離され（スイッチ回路２５の双方スイッチＳＷ１，ＳＷ２はオフ状態）、ＡＳＩＣ２８からＥＥＰＲＯＭ２６へのアクセスは中止または抑制されるので、ＡＶ基板１００内のデバイス１０は直ちにマスタとして動作することができる。したがって、例えば仕向け地用の設定が行われる場合等には、デバイス１０は、デバイス制御信号ＳｒｄｙをＬレベルとした後、図６（Ａ）に示す上述のフォーマットに従ってＥＥＰＲＯＭ２６にマスタとしてアクセスする。このとき、スレーブアドレスとしてＥＥＰＲＯＭ２６を示すアドレスがマスタとしてのデバイス１０からＳＤＡラインに出力される。また、仕向け地用の設定等のために所定データを書き込む場合には、「Ｒ／Ｗ」として「０」が、「アドレス」としてＥＥＰＲＯＭ２６内のアドレスが、「ＤＡＴＡ」として当該所定データが、マスタとしてのデバイス１０からＩ２ＣバスのＳＤＡラインＬ２２に出力される。

＜５ 効果＞
上記のような本実施形態によれば、デバイス制御信号ＳｒｄｙとしてＬレベルの信号を与えることで、スイッチ回路２５における双方向スイッチＳＷ１，ＳＷ２がオフ状態となってＡＳＩＣ２８がＩ２Ｃバスから電気的に切り離される。したがって、例えば、液晶モジュール８００を用いてテレビジョン受信機を製造する過程において、作業者は、デバイス制御信号ＳｒｄｙとしてＬレベルの信号がＡＶ基板１００から出力された後であれば、コントロール基板２００の電源供給が開始された直後であっても、所望のデータをＡＶ基板１００を介してＥＥＰＲＯＭ２６に正しく書き込むことができる。これにより、書き込み不良等のアクセス失敗を起こすことなく、効率よくＥＥＰＲＯＭ２６へのデータ書き込みを行うことで、仕向け地用の設定等のための作業の効率を向上させることができる。また、既にＥＥＰＲＯＭ２６に格納されているデータを外部（ＡＶ基板１００）に読み出して検査する場合の作業効率も向上する。さらに、液晶モジュール８００が通常の動作状態である場合においても、Ｌレベルのデバイス制御信号ＳｒｄｙがＡＳＩＣ２８のＳＲＥＡＤＹポートに入力されることで、ＡＳＩＣ２８からＥＥＰＲＯＭ２６へのアクセスが中止または抑制されるので、書き込み不良等を起こすことなく、外部からＥＥＰＲＯＭ２６にアクセスことができる。

＜６ 変形例＞
＜６．１ 第１の変形例＞
上記実施形態は、液晶モジュール８００の外部からアクセス可能なデバイスがＥＥＰＲＯＭ２６のみであるとして説明されているが、外部からアクセス可能なデバイスが複数存在してもよい。液晶モジュールでは、上記のＥＥＰＲＯＭ２６以外に、タイミングコントローラや、電源ＩＣ、階調ＩＣ、対向調整ＩＣ、内部スイッチ等のデバイスが外部からアクセス可能なデバイスとなり得る。タイミングコントローラ（以下「ＴＣＯＮ」と略記する）は、液晶パネル５００の駆動のための各種のタイミング信号を生成するデバイスであり、電源ＩＣは、外部から与えられる電源電圧を昇圧または降圧することにより各種の内部電源電圧を生成するデバイス（ＤＣ−ＤＣコンバータまたはチャージポンプ回路等）であり、階調ＩＣは、ソース駆動部４００で使用される階調電圧を生成するためのデバイスであり、対向調整ＩＣは、液晶パネル５００の対向電極（共通電極）に与えるべき共通電圧Ｖｃｏｍを調整するためのデバイスである。

これらのデバイスが外部からアクセス可能に構成された場合、外部からＩ２Ｃバスを介して次のような調整または制御が可能となる。すなわち、外部からタイミングコントローラへのアクセスが可能な場合には、液晶パネル５００の駆動のための各種タイミング信号についての時間的な調整が外部から可能となる。外部から階調ＩＣへのアクセスが可能な場合には、ソース駆動部４００で使用される階調電圧の調整が外部から可能となる。外部から電源ＩＣへのアクセスが可能な場合には、各種の内部電源の電圧調整が外部から可能となる。外部から内部スイッチへのアクセスが可能な場合には、その内部スイッチのオン／オフの制御が外部から可能となる。外部から対向調整ＩＣへのアクセスが可能な場合には、液晶パネル５００に与えるべき共通電圧Ｖｃｏｍの調整が外部から可能となる。

上記のように外部からアクセス可能なデバイスが複数存在する場合には、図７に示すように、外部からアクセス可能なＩ２Ｃバスにそれらの複数のデバイスも接続されている。この場合、外部からアクセス可能な当該複数のデバイスにＩ２Ｃバスを介してアクセスする内部（コントロール基板２００内）のデバイスとＩ２Ｃバスとの間に既述のスイッチ回路２５が挿入される構成とすることができる。以下、このような構成の液晶モジュール８００を上記実施形態の第１の変形例として説明する。

図７は、この第１の変形例におけるＩ２Ｃバスによる各デバイスの接続構成を示す図である。この第１の変形例におけるコントロール基板２００には、液晶モジュール８００の外部（本変形例ではＡＶ基板１００）からＩ２Ｃバスを介してアクセス可能なデバイスとして、ＥＥＰＲＯＭ２６の他に、電源ＩＣ３２とＴＣＯＮ３４が実装されており、コントロール基板２００内においてＡＳＩＣ２８は、Ｉ２Ｃバスを介してＥＥＰＲＯＭ２６、電源ＩＣ３２、およびＴＣＯＮ３４にアクセスすることができる。本変形例における他の構成は、上記実施形態と同様であるので説明を省略する。

本変形例においても、液晶パネル５００に画像を表示する通常の動作状態では、デバイス制御信号ＳｒｄｙはＨレベルであり、コントロール基板２００内において、ＡＳＩＣ２８は、Ｉ２Ｃバスを介してＥＥＰＲＯＭ２６にアクセスし、これに加えて必要に応じ電源ＩＣやＴＣＯＮ３４にもアクセスする。しかし、液晶モジュール８００の外部すなわちＡＶ基板１００からＥＥＰＲＯＭ２６にアクセスする場合には、ＡＶ基板１００内のデバイス１０がデバイス制御信号ＳｒｄｙをＬレベルとすることにより、スイッチ回路２５によってＡＳＩＣ２８がＩ２Ｃバスから電気的に切り離され（図３参照）、ＡＳＩＣ２８からＥＥＰＲＯＭ２６、電源ＩＣ３２、およびＴＣＯＮ３４のいずれのデバイスへのアクセスも中止または抑制される。これにより、ＡＶ基板１００内のデバイス１０は直ちにマスタとしてＥＥＰＲＯＭ２６や電源ＩＣ３２、ＴＣＯＮ３４にアクセスすることが可能となり、仕向け地用の設定のためのデータ書込を行ったり、各種の内部電源の電圧を外部から調整したり、液晶パネル５００の駆動のための各種のタイミング信号についての時間的な調整を外部から行ったりすることができる。

＜６．２ 第２の変形例＞
上記実施形態では、外部からアクセス可能なデバイスであるＥＥＰＲＯＭ２６にコントロール基板２００内でＩ２Ｃバスを介してアクセスするデバイスはＡＳＩＣ２８のみであるが、コントロール基板２００内において複数のデバイスがＩ２Ｃバスを介してＥＥＰＲＯＭ２６にアクセス可能に構成される場合もある。以下、このような構成の液晶モジュール８００の一例を上記実施形態の第２の変形例として説明する。

図８（Ａ）は、この第２の変形例におけるＩ２Ｃバスによる各デバイスの接続構成を示す図である。この第２の変形例におけるコントロール基板２００には、液晶モジュール８００の外部（本変形例ではＡＶ基板１００）からＩ２Ｃバスを介してアクセス可能なデバイスとしてＥＥＰＲＯＭ２６の他に電源ＩＣ３２が実装されており、コントロール基板２００内においてＡＳＩＣ２８は、Ｉ２Ｃバスを介してＥＥＰＲＯＭ２６および電源ＩＣ３２にアクセスすることができる。また、本変形例におけるコントロール基板２００には、Ｉ２Ｃバスを介してＥＥＰＲＯＭ２６および電源ＩＣ３２にアクセスするデバイスとして制御ＩＣ３６も実装されている。この制御ＩＣ３６も、ＡＳＩＣ２８と同様、ＳＲＥＡＤＹポートを有しており、このＳＲＥＡＤＹポートにＬレベルの信号（非アクティブな信号）が入力されると、ＥＥＰＲＯＭ２６および電源ＩＣ３２等の他のデバイスへのアクセスを中止または抑制する。

図８（Ａ）に示すように、コントロール基板２００におけるＩ２Ｃバスは、外部のＩ２Ｃバスと共通化されたＳＣＬラインＬ２１とＳＤＡラインＬ２２からなる部分（以下「共通Ｉ２Ｃバス」という）と、スイッチ回路２５ｂによって外部のＩ２Ｃバスから電気的に分離可能なＳＣＬラインＬ２１ｂとＳＤＡラインＬ２２ｂからなる部分（以下「局所Ｉ２Ｃバス」という）とに分かれている。すなわち、コントロール基板２００は、外部のＩ２Ｃバスと直接に接続された共通Ｉ２Ｃバスの他に、当該共通Ｉ２Ｃバスにスイッチ回路２５ｂを介して接続された局所Ｉ２Ｃバスを有している。外部からアクセス可能な電源ＩＣ３２およびＥＥＰＲＯＭ２６は共通Ｉ２Ｃバス（Ｌ２１，Ｌ２２）に接続されており、ＡＳＩＣ２８および制御ＩＣ３６は局所Ｉ２Ｃバス（Ｌ２１ｂ、Ｌ２２ｂ）に接続されている。スイッチ回路２５ｂは、上記実施形態におけるスイッチ回路２５と同様の構成であり（図３）、双方向スイッチＳＷ１，ＳＷ２から構成されている。

本変形例では、ＡＶ基板１００（のデバイス１０）から出力されるデバイス制御信号Ｓｒｄｙは、スイッチ回路２５に制御信号として入力されると共に、ＡＳＩＣ２８および制御ＩＣ３６のＳＲＥＡＤＹポートにも入力される。

本変形例においても、液晶パネル５００に画像を表示する通常の動作状態では、デバイス制御信号ＳｒｄｙはＨレベルであり、コントロール基板２００内において、ＡＳＩＣ２８および制御ＩＣ３６は、局所Ｉ２Ｃバス（Ｌ２１ｂ，Ｌ２２ｂ）、スイッチ回路２５ｂ、および共通Ｉ２Ｃバス（Ｌ２１，Ｌ２２）を介してＥＥＰＲＯＭ２６にアクセスし、必要に応じて電源ＩＣにもアクセスする。しかし、液晶モジュール８００の外部（ＡＶ基板１００）からＥＥＰＲＯＭ２６等にアクセスする場合には、ＡＶ基板１００内のデバイス１０がデバイス制御信号ＳｒｄｙをＬレベルとすることで、スイッチ回路２５ｂによって局所Ｉ２Ｃバス（Ｌ２１ｂ，Ｌ２２ｂ）が共通Ｉ２Ｃバス（Ｌ２１，Ｌ２２）から電気的に分離される。これにより、ＡＳＩＣ２８および制御ＩＣ３６が共通Ｉ２Ｃバス（Ｌ２１，Ｌ２２）から電気的に切り離される。また、ＡＳＩＣ２８および制御ＩＣ３６のいずれからも、ＥＥＰＲＯＭ２６へのアクセスが中止または抑制され、かつ、電源ＩＣ３２へのアクセスも中止または抑制される。これにより、ＡＶ基板１００内のデバイス１０は直ちにマスタとしてＥＥＰＲＯＭ２６や電源ＩＣ３２にアクセスすることが可能となり、仕向け地用の設定のためのデータ書込を行ったり、各種の内部電源の電圧を外部から調整したりすることができる。

図８（Ａ）に示した上記構成では、外部からアクセス可能なＥＥＰＲＯＭ２６等にコントロール基板２００内においてアクセスするデバイスすなわちＡＳＩＣ２８および制御ＩＣ３６は、局所Ｉ２Ｃバス（Ｌ２１ｂ、Ｌ２２ｂ）に接続されており、この局所Ｉ２Ｃバス（Ｌ２１ｂ、Ｌ２２ｂ）と共通Ｉ２Ｃバス（Ｌ２１、Ｌ２２）との間にスイッチ回路２５ｂが設けられているが、これに代えて、図８（Ｂ）に示すように、局所Ｉ２Ｃバス（Ｌ２１ｂ、Ｌ２２ｂ）を設けない構成としてもよい。この場合、ＡＳＩＣ２８および制御ＩＣ３６は、スイッチ回路２５および２５ｃをそれぞれ介して、外部のデバイスに繋がるＩ２Ｃバス（Ｌ２１、Ｌ２２ｂ）に接続される。これらのスイッチ回路２５，２５ｂは、いずれも、上記実施形態におけるスイッチ回路２５と同様の構成である（図３）。コントロール基板２００が図８（Ｂ）に示すように構成されている場合であっても、図８（Ａ）に示した構成と実質的に同様の動作が可能であり、同様の効果が得られる。

＜６．３ その他の変形例＞
上記の実施形態や変形例では、外部からアクセス可能なＥＥＰＲＯＭ２６の等のデバイスにコントロール基板２００内においてアクセスするＡＳＩＣ２８や制御ＩＣ３６のデバイスは、ＳＲＥＡＤＹポートと呼ばれる外部端子を有し、このＳＲＥＡＤＹポートにＬレベルの信号が入力されると、ＥＥＰＲＯＭ２６等へのアクセスを中止または抑制するように構成されている。しかし、コントロール基板２００の電源立ち上げの直後等、コントロール基板２００内においてＥＥＰＲＯＭ２６等へのアクセスが確実に行われない時に外部から当該ＥＥＰＲＯＭ２６等にアクセスする場合には、ＡＳＩＣ２８や制御ＩＣ３６のＳＲＥＡＤＹポートへのＬレベル信号の入力は必ずしも必要ではない。

また、上記の実施形態や変形例におけるスイッチ回路２５，２５ｂ，２５ｃを構成する双方向スイッチは、図３に示すように、ＮＰＮ形のバイポーラトランジスタを用いて実現されているが、これに代えてＰＮＰ形のバイポーラトランジスタを用いて実現することもできる。この場合、スイッチ回路を構成する双方向スイッチは、各トランジスタのベースにアクティブな信号としてＬレベルの信号が与えられるとオン状態となり、非アクティな信号としてＨレベルの信号が与えられるとオフ状態となる。また、この双方向スイッチをバイポーラトランジスタ以外のスイッチング素子で実現してもよく、例えばＣＭＯＳ（Complementary Metal-Oxide Semiconductor）構成のアナログスイッチとして上記双方向スイッチを実現してもよい。

さらに、上記の実施形態や変形例では、液晶モジュールにおけるＥＥＰＲＯＭ２６等とＡＳＩＣ２８等とがＩ２Ｃバスによってデータ転送可能に接続されていて、液晶モジュールの外部からもＩ２Ｃバスを介してＥＥＰＲＯＭ等にアクセス可能に構成されているが、このＩ２Ｃバスに代えて、ＳＰＩ（Serial Peripheral Interface）等の他の双方向シリアルバスを使用してもよい。

なお以上では、液晶モジュールを例に挙げて説明したが、本発明はこれに限定されるものではなく、Ｉ２Ｃバス等の双方向シリアルバスを内蔵し外部から当該シリアルバスを介してアクセス可能なデバイスを含む他の電子モジュールにも本発明の適用が可能である。

本発明の一実施形態に係る液晶モジュールを使用して外部からのテレビジョン信号に基づく画像を表示するための構成を示すブロック図である。 上記実施形態における表示制御部（コントロール基板）の構成を示すブロック図である。 上記コントロール基板においてＡＳＩＣをＩ２Ｃバスに接続するためのスイッチ回路の構成を示す回路図である。 Ｉ２Ｃバスに接続するデバイスの入出力部の構成を示す回路図である。 上記実施形態におけるＩ２Ｃバスによる各デバイスの接続構成を示す図である。 Ｉ２Ｃバスによるデータ転送の典型的なフォーマットを示す図（Ａ）、および、Ｉ２Ｃバスにおける信号波形図（Ｂ）である。 上記実施形態の第１の変形例におけるＩ２Ｃバスによる各デバイスの接続構成を示す図である。 上記実施形態の第２の変形例におけるＩ２Ｃバスによる各デバイスの接続構成を示す図である。

符号の説明

１０ …マスタ
２５，２５ｂ，２５ｃ …スイッチ回路
２６ …ＥＥＰＲＯＭ（第１デバイス）
２８ …ＡＳＩＣ（第２デバイス）
３２ …電源ＩＣ
３４ …タイミングコントローラ（ＴＣＯＮ）
３６ …制御ＩＣ（第３デバイス）
１００ …ＡＶ処理部（ＡＶ基板）
２００ …表示制御部（コントロール基板）
３００ …ゲート駆動部
４００ …ソース駆動部
５００ …液晶パネル
８００ …液晶モジュール（電子モジュール）
Ｌ１ …表示信号ライン
Ｌ２ …シリアル通信ライン
Ｌ２０ …デバイス制御ライン
Ｌ２１，Ｌ２１ｂ …ＳＣＬライン
Ｌ２２，Ｌ２２ｂ …ＳＤＡライン
Ｒ１，Ｒ２ …プルアップ抵抗
ＳＷ１，ＳＷ２ …双方向スイッチ
Ｑ１１〜Ｑ２２ …バイポーラトランジスタ（スイッチング素子）
Ｖｃｃ …電源ライン
Ｓｒｄｙ …デバイス制御信号

Claims (7)

1. 外部からアクセス可能な双方向シリアルバスを内蔵する電子モジュールであって、
   外部から前記双方向シリアルバスを介してアクセス可能な第１デバイスと、
   前記双方向シリアルバスを介して前記第１デバイスにアクセスする第２デバイスと、
   前記双方向シリアルバスを構成する各信号線と前記第２デバイスとの間に介挿され外部からの制御信号によってオフ状態とされる双方向スイッチからなるスイッチ回路と
   を備えることを特徴とする電子モジュール。
2. 前記制御信号は、前記第２デバイスの所定端子にも与えられ、
   前記双方向スイッチは、前記制御信号がアクティブのときにオン状態となり、前記制御信号が非アクティブのときにオフ状態となり、
   前記第２デバイスは、前記制御信号がアクティブのときに前記双方向スイッチおよび前記双方向シリアルバスを介して前記第１デバイスにアクセスし、前記制御信号が非アクティブのときに前記第１デバイスへのアクセスを中止または抑制することを特徴とする、請求項１に記載の電子モジュール。
3. 前記双方向シリアルバスを介して前記第１デバイスにアクセスする第３デバイスと、
   前記第２および第３デバイスが接続される双方向の局所シリアルバスとを更に備え、
   前記局所シリアルバスは、前記双方向シリアルバスに前記スイッチ回路を介して接続されていることを特徴とする、請求項１に記載の電子モジュール。
4. 前記双方向シリアルバスはＩ２Ｃバスであることを特徴とする、請求項１に記載の電子モジュール。
5. 前記双方向スイッチは、互いに逆向きに並列接続された同一型の２つのバイポーラトランジスタからなり、
   前記制御信号は、前記２つのバイポーラトランジスタのベースに与えられ、
   前記２つのバイポーラトランジスタは、前記制御信号がアクティブのときに共にオン状態となり、前記制御信号が非アクティブのときに共にオフ状態となることを特徴とする、請求項１から４までのいずれか１項に記載の電子モジュール。
6. 前記第１デバイスは不揮発性メモリであることを特徴とする、請求項１から４までのいずれか１項に記載の電子モジュール。
7. 外部からアクセス可能な双方向シリアルバスを内蔵する電子モジュール内において当該双方向シリアルバスに接続された第１デバイスに外部からアクセスするための方法であって、
   外部から前記第１デバイスにアクセスするときに外部から非アクティブな信号を制御信号として与えるステップと、
   前記制御信号が非アクティブのときに外部から前記双方向シリアルバスを介して前記第１デバイスにアクセスするステップとを備え、
   前記電子モジュールは、
   前記双方向シリアルバスを介して前記第１デバイスにアクセスする第２デバイスと、
   前記双方向シリアルバスを構成する各信号線と前記第２デバイスとの間に介挿され前記制御信号によってオンおよびオフされる双方向スイッチからなるスイッチ回路とを含み、
   前記制御信号が非アクティブである間、前記双方向スイッチはオフ状態となることを特徴とする方法。

Images