KR102531409B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102531409B1
KR102531409B1 KR1020180089327A KR20180089327A KR102531409B1 KR 102531409 B1 KR102531409 B1 KR 102531409B1 KR 1020180089327 A KR1020180089327 A KR 1020180089327A KR 20180089327 A KR20180089327 A KR 20180089327A KR 102531409 B1 KR102531409 B1 KR 102531409B1
Authority
KR
South Korea
Prior art keywords
memory
data
display device
line
period
Prior art date
Application number
KR1020180089327A
Other languages
English (en)
Other versions
KR20200014466A (ko
Inventor
황준혁
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180089327A priority Critical patent/KR102531409B1/ko
Priority to US16/376,361 priority patent/US10777166B2/en
Priority to CN201910645004.8A priority patent/CN110782844B/zh
Publication of KR20200014466A publication Critical patent/KR20200014466A/ko
Application granted granted Critical
Publication of KR102531409B1 publication Critical patent/KR102531409B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예에 따른 표시 장치는, 제1 기간 동안, 보정 데이터를 저장하기 위한 메모리; 제2 기간 동안, 상기 보정 데이터에 기초하여, 제1 데이터를 보정하여 제2 데이터를 생성하기 위한 타이밍 제어부; 및 상기 제1 기간 동안, 외부로부터 수신한 상기 보정 데이터 및 메모리 전압을 상기 메모리로 전달하기 위한 단자부를 포함하고, 상기 메모리는, 상기 제1 기간 동안, 메모리 전압선을 통해 상기 메모리 전압을 공급받아 구동될 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 실시예는 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 전계 발광 표시 장치(Organic Light Emitting Display Device) 등, 표시 장치의 사용이 증가하고 있다.
표시 장치는 각 화소에 목적하는 계조를 표현할 수 있는 데이터 전압을 기입하고, 데이터 전압에 대응하여 유기 발광 다이오드를 발광시키거나 액정의 배향을 조정하여 백라이트 광을 편광시킴으로써 목적하는 화상을 사용자에게 표시한다.
표시 영상의 얼룩 발생을 방지하기 위하여, 표시 장치는 외부로부터 수신한 영상 데이터를, 메모리에 저장된 보정 데이터를 이용하여 보정할 수 있다. 이러한 보정 데이터는 표시 장치의 모듈이 완성된 후, 메모리에 라이트(write)될 수 있다.
본 발명의 해결하고자 하는 과제는, 보정 데이터가 메모리에 라이트되는 시간을 감소시킴으로써, 제조 공정을 개선 할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 실시예에 따른 표시 장치는, 제1 기간 동안, 보정 데이터를 저장하기 위한 메모리; 제2 기간 동안, 상기 보정 데이터에 기초하여, 제1 데이터를 보정하여 제2 데이터를 생성하기 위한 타이밍 제어부; 및 상기 제1 기간 동안, 외부로부터 수신한 상기 보정 데이터 및 메모리 전압을 상기 메모리로 전달하기 위한 단자부를 포함하고, 상기 메모리는, 상기 제1 기간 동안, 메모리 전압선을 통해 상기 메모리 전압을 공급받아 구동될 수 있다.
또한, 상기 단자부는, 상기 제1 기간 동안, 외부로부터 수신한 라이트 신호를 상기 타이밍 제어부로 라이트 신호선을 통해 전달할 수 있다.
또한, 상기 타이밍 제어부는, 상기 제1 기간 동안, 상기 라이트 신호선을 통해 상기 라이트 신호를 수신하면 비활성화 될 수 있다.
또한, 상기 단자부는, 상기 제1 기간 동안, 상기 보정 데이터를 상기 메모리로 인터페이스선을 통해 전달할 수 있다.
또한, 상기 인터페이스선은, 공통 노드를 중심으로, 상기 단자부, 상기 메모리 및 상기 타이밍 제어부에 공통적으로 연결될 수 있다.
또한, 상기 인터페이스선에 위치하고, 상기 공통 노드 및 상기 단자부 사이에 연결되며, 상기 라이트 신호를 수신하면, 턴-온되는 스위치부를 더 포함할 수 있다.
또한, 상기 단자부는, 데이터 기록부로부터 상기 보정 데이터 및 상기 메모리 전압을 수신할 수 있다.
또한, 상기 단자부는, 외부 장치로부터 상기 라이트 신호를 수신할 수 있다.
또한, 상기 단자부는, 상기 데이터 기록부로부터 상기 라이트 신호를 수신할 수 있다.
또한, 상기 제2 기간 동안, 상기 메모리 전압을 상기 메모리 전압선으로 공급할 수 있다. 전원 관리부를 더 포함할 수 있다.
또한, 상기 메모리는, 상기 제2 기간 동안, 상기 메모리 전압선을 통해 상기 메모리 전압을 공급받아 구동될 수 있다.
또한, 본 발명의 실시예에 따른 표시 장치는, 상기 제2 데이터를 기초로 데이터 신호들을 생성하여, 데이터 선들로 공급하기 위한 데이터 구동부; 주사신호들을 주사선들로 공급하기 위한 주사 구동부; 및
상기 주사선들 및 상기 데이터 선들에 연결된 화소들을 더 포함할 수 있다.
또한, 상기 메모리는, 플래시 메모리(flash memory)일 수 있다.
본 발명의 실시예에 따른 표시 장치는, 보정 데이터를 라이트(write) 하기 위한 제1 기간 동안, 외부로부터 라이트 신호, 상기 보정 데이터 및 메모리 전압을 수신하여, 상기 라이트 신호를 라이트 신호선으로 전달하고, 상기 보정 데이터를 인터페이스선으로 전달하고, 상기 메모리 전압을 메모리 전압선으로 전달할 수 있다. 단자부; 상기 라이트 신호선에 연결되며, 상기 라이트 신호를 수신하면 비활성화되는 타이밍 제어부; 및 상기 메모리 전압선 및 상기 인터페이스선에 연결되며, 상기 메모리 전압을 공급받아 구동되고, 상기 보정 데이터를 수신하여 저장할 수 있다. 메모리를 포함할 수 있다.
또한, 상기 인터페이스선은, 공통 노드를 중심으로, 상기 단자부, 상기 메모리 및 상기 타이밍 제어부에 공통적으로 연결될 수 있다.
또한, 상기 인터페이스선에 위치하고, 상기 공통 노드 및 상기 단자부 사이에 연결되며, 상기 라이트 신호를 수신하면, 턴-온되는 스위치부를 더 포함할 수 있다.
또한, 상기 인터페이스선은, 직렬 주변 인터페이스(serial peripheral interface) 통신 방식의 신호 전송선일 수 있다.
또한, 상기 라이트 신호선은, I2C(Inter-Integrated Circuit) 인터페이스의 신호 전송선일 수 있다.
또한, 상기 메모리는, 플래시 메모리(flash memory)일 수 있다.
본 발명의 실시예에 따른 표시 장치는 보정 데이터가 메모리에 라이트되는 시간을 감소시킬 수 있다. 보정 데이터가 메모리에 라이트되는 시간이 감소됨에 따라, 표시 장치의 제조 공정 시간이 단축될 수 있다.
도 1은 본 발명의 실시예에 따른 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 제어부를 나타내는 도면이다.
도 3a는 본 발명의 실시예에 따른 표시 장치의 라이트(write) 동작을 나타내는 도면이다.
도 3b는 본 발명의 실시예에 따른 표시 장치의 리드(read) 동작을 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 단자부를 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 보정 데이터 단자를 나타내는 도면이다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 표시 장치 및 외부 장치의 연결관계를 나타내는 도면이다.
도 7은 본 발명의 실시예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
이하 첨부한 도면을 참고하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 기재한다. 다만, 본 발명은 청구범위에 기재된 범위 안에서 여러 가지 상이한 형태로 구현될 수 있으므로 하기에 설명하는 실시예는 표현 여부에 불구하고 예시적인 것에 불과하다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함할 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
즉, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함할 수 있다. 또한, 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다.
도 1은 본 발명의 실시예에 따른 표시 장치(DD)를 나타내는 도면이다.
도 1를 참조하면, 표시 장치(DD)는 제어부(100), 메모리(200), 데이터 구동부(300), 주사 구동부(400), 및 화소부(500)를 포함할 수 있다.
제어부(100)는 표시 장치(DD)의 전반적인 동작을 제어할 수 있다.
구체적으로, 제어부(100)는 제1 데이터(DAT1) 및 외부 제어 신호들을 외부로부터 수신할 수 있다. 예컨대, 제1 데이터(DAT1)는 영상 데이터를 의미할 수 있다. 외부 제어 신호들은 수직 동기 신호, 수평 동기 신호, 메인 클럭 신호, 및 데이터 인에이블 신호 등을 포함할 수 있다.
제어부(100)는 인터페이스선(IFL)을 통해 메모리(200)와 통신할 수 있다. 예컨대, 인터페이스선(IFL)은 SPI(Serial Programming Interface) 통신 방식의 신호 전송선을 나타낼 수 있다. SPI 통신 방식은 프로세서와 주변 IC가 통신하기 위한 직렬통신 장치 또는 직렬 통신 방식이다. 제어부(100)는, 인터페이스선(IFL)을 통해, 메모리(200)로부터 보정 데이터를 리드(read)할 수 있다.
제어부(100)는 보정 데이터에 기초하여, 제1 데이터(DAT1)를 보정할 수 있다. 예컨대, 보정 데이터는 화소들(PX) 각각의 얼룩 보정값들을 포함할 수 있다. 제어부(100)는 제1 데이터(DAT1)를 보정함으로써, 제2 데이터(DAT2)를 생성할 수 있다.
제어부(100)는 제1 데이터(DAT1) 및 외부 제어 신호들 중 적어도 하나를 기초로, 데이터 구동 제어 신호(DCS), 주사 구동 제어 신호(SCS)를 생성할 수 있다. 제어부(100)는 제2 데이터(DAT2) 및 데이터 구동 제어 신호(DCS)를 데이터 구동부(300)로 전송할 수 있다. 제어부(100)는 주사 구동 제어 신호(SCS)를 주사 구동부(400)로 전송할 수 있다. 제2 데이터(DAT2), 데이터 구동 제어 신호(DCS) 및 주사 구동 제어 신호(SCS)는 데이터 구동부(300), 주사 구동부(400) 및 화소부(500)의 동작 조건에 적합할 수 있다.
메모리(200)는 인터페이스선(IFL)에 연결될 수 있다. 예컨대, 제어부(100)는, 인터페이스선(IFL)을 통해, 메모리(200)로부터 보정 데이터를 리드(read)할 수 있고, 외부 장치(미도시)는 인터페이스선(IFL)을 통해 보정 데이터를 메모리(200)에 라이트(write)할 수 있다. 실시예에 따라, 메모리(200)는 플래시 메모리(flash memory)일 수 있다.
데이터 구동부(300)는 제어부(100)로부터 데이터 구동 제어 신호(DCS) 및 제2 데이터(DAT2)를 수신할 수 있다. 데이터 구동부(300)는 데이터 구동 제어 신호(DCS) 및 제2 데이터(DAT2)에 기초하여, 데이터 신호들을 생성할 수 있다. 데이터 구동부(300)는 데이터 신호들을 데이터선들(D1 내지 Dm)(m은 자연수)로 공급할 수 있다. 예컨대, 데이터 구동부(300)는 데이터 신호들을, 상응하는 주사 신호에 동기되도록, 데이터선들(D1 내지 Dm)로 공급할 수 있다. 데이터선들(D1 내지 Dm)으로 공급된 데이터 신호들은 상응하는 주사신호에 의해 선택된 화소 라인의 화소(PX)로 입력될 수 있다. 실시예에 따라, 데이터 구동부(300)는 복수의 데이터 구동 IC(Integrated Circuit)를 구비할 수 있다. 메모리(200) 및 데이터 구동부(300)는 소스 기판(SSUB)(예컨대, 소스 보드) 상에 배치될 수 있다.
주사 구동부(400)는 제어부(100)로부터 주사 구동 제어 신호(SCS)를 수신할 수 있다. 주사 구동부(400)는 주사 구동 제어 신호(SCS)에 기초하여, 주사 신호들을 생성할 수 있다. 주사 구동부(400)는 주사 신호들을 주사선들(S1 내지 Sn)(n은 자연수)로 공급할 수 있다. 예컨대, 주사 구동부(400)는 주사 신호들을 주사선들(S1 내지 Sn)로 순차적으로 공급할 수 있다.
화소부(500)는 기판 및 기판 상에 배치된 화소들(PX)을 포함할 수 있다. 예컨대, 화소부(500)는 표시 패널의 표시 영역을 의미할 수 있다.
화소들(PX)은 대응하는 데이터선들(D1 내지 Dm) 및 주사선들(S1 내지 Sn)과 연결될 수 있으며, 데이터선들(D1 내지 Dm) 및 주사선들(S1 내지 Sn)을 통해 데이터 신호들 및 주사 신호들을 공급받을 수 있다. 화소들(PX)은 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)이 교차하는 영역에 배치될 수 있다. 화소들(PX)은 데이터 신호에 대응하는 계조로 발광할 수 있다.
화소부(500)는 기판 상에 배치된 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)을 더 포함할 수 있다. 실시예에 따라, 주사선들(S1 내지 Sn)은 제1 방향(예컨대, 수평 방향)으로 연장되고, 데이터선들(D1 내지 Dm)은 제1 방향과 상이한 제2 방향(예컨대, 수직 방향)으로 연장될 수 있다. 실시예에 따라, 화소들(PX) 중 어느 하나는 주사선들(S1 내지 Sn) 중 적어도 하나에 연결되고, 데이터선들(D1 내지 Dm) 중 적어도 하나에 연결될 수 있다.
한편, 도 1에서는 화소부(500), 제어부(100), 주사 구동부(400) 및/또는 데이터 구동부(300)가 별개의 구성요소로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 예컨대, 화소부(500), 제어부(100), 주사 구동부(400) 및/또는 데이터 구동부(300) 중 적어도 둘은 일체로 집적되거나, 화소부(500)의 기판 상에 실장될 수도 있다. 예컨대, 화소부(500)는 표시 패널일 수 있다.
도 2는 본 발명의 실시예에 따른 제어부(100)를 나타내는 도면이다.
도 2에서는 설명의 편의를 위하여, 도 1에 도시된 표시 장치(DD)의 구성들 중 메모리(200) 및 데이터 구동부(300)가 추가로 도시된다.
도 2를 참조하면, 제어부(100)는 제어 기판, 타이밍 제어부(110), 스위치부(120), 전원 관리부(130) 및 단자부(140)를 포함할 수 있다. 예컨대, 타이밍 제어부(110), 스위치부(120), 전원 관리부(130) 및 단자부(140)는 제어 기판 상에 배치될 수 있다.
타이밍 제어부(110)는 라이트 신호선(WRL) 및 인터페이스선(IFL)에 연결될 수 있다. 인터페이스선(IFL)은, 공통 노드(CN)를 중심으로, 단자부(140), 메모리(200) 및 타이밍 제어부(110)에 공통적으로 연결될 수 있다. 여기서, 공통 노드(CN)는 스위치부(120)를 경유하여 단자부(140)에 연결될 수 있다.
보정 데이터(CDAT)를 라이트(write) 하기 위한 제1 기간 동안, 타이밍 제어부(110)는, 라이트 신호선(WRL)을 통해, 단자부(140)로부터 라이트 신호(WRS)를 수신할 수 있다. 예컨대, 라이트 신호선(WRL)은 I²C(Inter-Integrated Circuit) 인터페이스의 신호 전송선을 나타낼 수 있다. 타이밍 제어부(110)가 라이트 신호(WRS)를 수신하면, 타이밍 제어부(110)는 비활성화될 수 있다.
보정 데이터(CDAT)를 리드(read) 하기 위한 제2 기간 동안, 타이밍 제어부(110)는 제1 데이터(DAT1)를 단자부(140)로부터 수신할 수 있다. 타이밍 제어부(110)는 인터페이스선(IFL)을 통해, 메모리(200)와 통신할 수 있다.
타이밍 제어부(110)는 메모리(200)로부터의 인터페이스선(IFL)을 통해, 보정 데이터(CDAT)를 리드(read)할 수 있다. 타이밍 제어부(110)는 보정 데이터(CDAT)에 기초하여, 제1 데이터(DAT1)를 보정할 수 있다. 예컨대, 보정 데이터(CDAT)는 얼룩 보정 데이터일 수 있다. 타이밍 제어부(110)는 보정 데이터(CDAT)에 기초하여, 제1 데이터(DAT1)를 보정함으로써, 얼룩을 제거할 수 있다. 타이밍 제어부(110)는 제1 데이터(DAT1)를 보정함으로써, 제2 데이터(DAT2)를 생성할 수 있다. 타이밍 제어부(110)는 제2 데이터(DAT2) 및 데이터 구동 제어 신호(DCS)를 데이터 구동부(300)로 전송할 수 있다.
스위치부(120)는 인터페이스선(IFL) 상에 위치할 수 있다. 예컨대, 스위치부(120)는 공통 노드(CN) 및 단자부(140) 사이에 연결될 수 있다. 예컨대, 스위치부(120)는 적어도 하나의 스위치(SW)를 포함할 수 있다.
여기서 공통 노드(CN)는 타이밍 제어부(110)에 연결된 인터페이스선(IFL), 메모리(200)에 연결된 인터페이스선(IFL) 및 단자부(140)에 연결된 인터페이스선(IFL)에 공통적으로 연결된 노드일 수 있다.
제1 기간 동안, 스위치부(120)는 라이트 신호선(WRL)을 통해, 단자부(140)로부터 라이트 신호(WRS)를 수신할 수 있다. 이때, 스위치부(120)는 턴-온될 수 있다.
스위치부(120)가 턴-온되면, 단자부(140)와 메모리(200)는, 인터페이스선(IFL)을 통해, 전기적으로 서로 연결될 수 있다.
제2 기간 동안, 스위치부(120)는 라이트 신호(WRS)를 수신하지 않을 수 있다. 이때, 스위치부(120)는 턴-오프 될 수 있다.
전원 관리부(130)는 제어 전압선(CVL) 및 메모리 전압선(MVL)에 연결될 수 있다. 예컨대, 전원 관리부(130)는 PMIC(Power Management Integrated Circuit)을 의미할 수 있다.
제1 기간 동안, 전원 관리부(130)는 제어 전압선(CVL)을 통해, 단자부(140)로부터 제어 전압(CV)을 공급받지 않을 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다.
제2 기간 동안, 전원 관리부(130)는 제어 전압선(CVL)을 통해, 단자부(140)로부터 제어 전압(CV)을 공급받을 수 있다. 제어 전압(CV)은 전원 관리부(130)를 구동시키기 위한 전압일 수 있다. 예컨대, 제어 전압(CV)은 12V일 수 있다. 제어 전압(CV)이 전원 관리부(130)로 공급되면, 전원 관리부(130)는 메모리 전압(MV)을 메모리 전압선(MVL)으로 공급할 수 있다. 메모리 전압(MV)은 메모리(200)를 구동시키기 위한 전압일 수 있다. 예컨대, 메모리 전압(MV)은 3.3V일 수 있다.
단자부(140)는 라이트 신호선(WRL), 인터페이스선(IFL) 및 메모리 전압선(MVL)에 연결될 수 있다. 또한, 단자부(140)는 제어 전압선(CVL)에 더 연결될 수 있다.
제1 기간 동안, 단자부(140)는 외부로부터 라이트 신호(WRS), 보정 데이터(CDAT) 및 메모리 전압(MV)을 수신할 수 있다. 단자부(140)는 라이트 신호(WRS)를 라이트 신호선(WRL)으로 전달하고, 보정 데이터(CDAT)를 인터페이스선(IFL)으로 전달하고, 메모리 전압(MV)을 메모리 전압선(MVL)으로 전달할 수 있다.
제2 기간 동안, 단자부(140)는 외부로부터 제1 데이터(DAT1) 및 제어 전압(CV)을 수신할 수 있다. 단자부(140)는 제1 데이터(DAT1)를 타이밍 제어부(110)로 전달할 수 있다. 단자부(140)는 제어 전압(CV)을 제어 전압선(CVL)으로 전달할 수 있다.
메모리(200)는 메모리 전압선(MVL) 및 인터페이스선(IFL)에 연결될 수 있다.
제1 기간 및 제2 기간 동안, 메모리(200)는 메모리 전압선(MVL)을 통해 메모리 전압(MV)을 공급받아 구동될 수 있다.
제1 기간 동안, 메모리(200)는 인터페이스선(IFL)을 통해, 단자부(140)와 통신할 수 있다. 메모리(200)는 인터페이스선(IFL)으로 전달되는 보정 데이터(CDAT)를 수신하여 저장할 수 있다.
제2 기간 동안, 메모리(200)는 인터페이스선(IFL)을 통해, 타이밍 제어부(110)와 통신할 수 있다. 이때, 타이밍 제어부(110)는 보정 데이터(CDAT)를 메모리(200)로부터 리드할 수 있다.
제2 기간 동안, 데이터 구동부(300)는 타이밍 제어부(110)로부터 제2 데이터(DAT2)를 수신할 수 있다. 도 1을 참조하면, 데이터 구동부(300)는 제2 데이터(DAT2) 및 데이터 구동 제어 신호(DCS)를 기초로, 데이터 신호들을 생성하고, 데이터 신호들을 데이터선들(D1 내지 Dm)로 공급할 수 있다.
도 3a는 본 발명의 실시예에 따른 표시 장치의 라이트(write) 동작을 나타내는 도면이다.
설명의 편의를 위하여, 도 3a에서는, 보정 데이터(CDAT)를 라이트(write) 하기 위한 제1 기간 동안의 제어부(100)의 동작에 관여하는 구성 및 신호들만이 도시된다.
도 3a를 참조하면, 제1 기간 동안, 단자부(140)는 외부로부터 라이트 신호(WRS), 보정 데이터(CDAT) 및 메모리 전압(MV)을 수신할 수 있다. 단자부(140)는 라이트 신호(WRS)를 라이트 신호선(WRL)으로 전달하고, 보정 데이터(CDAT)를 인터페이스선(IFL)으로 전달하고, 메모리 전압(MV)을 메모리 전압선(MVL)으로 전달할 수 있다.
제1 기간 동안, 타이밍 제어부(110)는, 라이트 신호선(WRL)을 통해, 단자부(140)로부터 라이트 신호(WRS)를 수신할 수 있다. 이때, 타이밍 제어부(110)는 비활성화 될 수 있다.
제1 기간 동안, 스위치부(120)는 라이트 신호선(WRL)을 통해, 단자부(140)로부터 라이트 신호(WRS)를 수신할 수 있다. 이때, 스위치부(120)는 턴-온될 수 있다. 스위치부(120)가 턴-온되면, 단자부(140)와 메모리(200)는, 인터페이스선(IFL)을 통해, 전기적으로 서로 연결될 수 있다.
제1 기간 동안, 메모리(200)는 메모리 전압선(MVL)을 통해 메모리 전압(MV)을 공급받아 구동될 수 있다. 또한, 메모리(200)는 인터페이스선(IFL)을 통해, 단자부(140)와 통신할 수 있다. 메모리(200)는 인터페이스선(IFL)으로 전달되는 보정 데이터(CDAT)를 수신하여 저장할 수 있다.
위와 같은 내용에 따라, 보정 데이터(CDAT)를 메모리(200)에 라이트하는 표시 장치의 라이트(write) 동작이 수행될 수 있다.
즉, 본 발명의 실시예에 따른 표시 장치는, 파워-온(power-on) 되지 않은 상태에서 얼룩 보정 데이터의 라이트 동작을 수행할 수 있다.
따라서, 표시 장치의 제조 공정에 있어서, 표시 장치가 파워-온 되는데 소요되는 시간이 절감될 수 있다. 또한, 타이밍 제어부(110)가 안정화 되는데 소요되는 시간이 절감될 수 있다.
결과적으로, 본 발명의 실시예에 따른 표시 장치의 공정 시간은 단축될 수 있다.
도 3b는 본 발명의 실시예에 따른 표시 장치의 리드(read) 동작을 나타내는 도면이다. 설명의 편의를 위하여, 도 3b에서는, 보정 데이터(CDAT)를 리드(read) 하기 위한 제2 기간 동안의 제어부(100)의 동작에 관여하는 구성 및 신호들만이 도시된다.
도 3b를 참조하면, 제2 기간 동안, 단자부(140)는 외부로부터 제1 데이터(DAT1) 및 제어 전압(CV)을 수신할 수 있다. 단자부(140)는 제1 데이터(DAT1)를 타이밍 제어부(110)로 전달할 수 있다. 단자부(140)는 제어 전압(CV)을 제어 전압선(CVL)으로 전달할 수 있다.
제2 기간 동안, 스위치부(120)는 라이트 신호(WRS)를 수신하지 않을 수 있다. 이때, 스위치부(120)는 턴-오프 될 수 있다.
제2 기간 동안, 전원 관리부(130)는 제어 전압선(CVL)을 통해, 단자부(140)로부터 제어 전압(CV)을 공급받을 수 있다. 제어 전압(CV)이 전원 관리부(130)로 공급되면, 전원 관리부(130)는 메모리 전압(MV)을 메모리 전압선(MVL)으로 공급할 수 있다. 이에 따라, 메모리(200)는 메모리 전압선(MVL)을 통해 메모리 전압(MV)을 공급받아 구동될 수 있다. 또한, 전원 관리부(130)는 메모리(200)를 제외한 다양한 구동부들로 전원을 추가적으로 공급할 수 있다.
제2 기간 동안, 타이밍 제어부(110)는 제1 데이터(DAT1)를 단자부(140)로부터 수신할 수 있다. 타이밍 제어부(110)는 인터페이스선(IFL)을 통해, 메모리(200)와 통신할 수 있다. 타이밍 제어부(110)는 메모리(200)로부터 인터페이스선(IFL)을 통해, 보정 데이터(CDAT)를 리드(read)할 수 있다. 타이밍 제어부(110)는 보정 데이터(CDAT)에 기초하여, 제1 데이터(DAT1)를 보정할 수 있다. 타이밍 제어부(110)는 제1 데이터(DAT1)를 보정함으로써, 제2 데이터(DAT2)를 생성할 수 있다. 타이밍 제어부(110)는 제2 데이터(DAT2) 및 데이터 구동 제어 신호(DCS)를 데이터 구동부(300)로 전송할 수 있다.
위와 같은 내용에 따라, 보정 데이터(CDAT)를 메모리(200)로부터 리드하는 표시 장치의 리드(read) 동작이 수행될 수 있다.
도 4는 본 발명의 실시예에 따른 단자부(140)를 나타내는 도면이다.
도 4를 참조하면, 단자부(140)는 데이터 단자(DT), 라이트 단자(WT), 보정 데이터 단자(CDT), 메모리 단자(MT) 및 제어 단자(CT)를 포함할 수 있다.
데이터 단자(DT)는 제1 데이터(DAT1)를 수신하고, 전달할 수 있다. 실시예에 따라, 데이터 단자(DT)는 복수의 단자들을 포함할 수 있다.
라이트 단자(WT)는 라이트 신호(WRS)를 수신하고, 라이트 신호선(WRL)으로 전달할 수 있다.
보정 데이터 단자(CDT)는 보정 데이터(CDAT)를 수신하고, 인터페이스선(IFL)으로 전달할 수 있다. 실시예에 따라, 보정 데이터 단자(CDT)는 복수의 단자들을 포함할 수 있다.
메모리 단자(MT)는 메모리 전압(MV)을 수신하고, 메모리 전압선(MVL)으로 전달할 수 있다.
제어 단자(CT)는 제어 전압(CV)을 수신하고, 제어 전압선(CVL)으로 전달할 수 있다.
예컨대, 보정 데이터 단자(CDT) 및 메모리 단자(MT)는 하나의 소켓에 대응되도록, 통합되어 구현될 수 있다. 또한, 실시예에 따라, 라이트 단자(WT), 보정 데이터 단자(CDT) 및 메모리 단자(MT)는 하나의 소켓에 대응되도록, 통합되어 구현될 수 있다.
도 5는 본 발명의 실시예에 따른 보정 데이터 단자(CDT)를 나타내는 도면이다.
도 5를 참조하면, 보정 데이터 단자(CDT)는 인터페이스선(IFL)에 연결될 수 있다. 구체적으로, 보정 데이터 단자(CDT)는 복수의 단자들을 포함하며, 각각은 인터페이스선(IFL)에 포함된 배선에 대응될 수 있다.
예컨대, 인터페이스선(IFL)은 SPI 통신 방식의 신호 전송선들을 포함할 수 있다.
SPI 통신은 칩 선택 신호(CS; Chip Select), 직렬 클럭 신호(SCL; Serial Clock), 입출력 신호들(I0~I3)에 대응되는 6개의 배선으로 통신을 수행할 수 있다.
칩 선택 신호(CS)가 공급되는 동안, SPI 통신이 시작될 수 있다. 직렬 클럭 신호(SCL)는 데이터 전송을 하는 타이밍을 마스터(master)에서 슬레이브(slave)로 알려주는데 사용될 수 있다. 입출력 신호들(I0~I3)은 마스터(master)와 슬레이브(slave)간의 전송 데이터를 의미할 수 있다. 실시예에 따라, 양방향으로 데이터가 전송될 수 있다.
실시예에 따라, 인터페이스선(IFL)은 6개의 배선을 포함할 수 있다. 칩 선택 신호(CS), 직렬 클럭 신호(SCL), 입출력 신호들(I0~I3)은 보정 데이터 단자(CDT)를 통해, 각각의 배선들에 공급될 수 있다.
도 5에서는 설명의 편의를 위하여, 보정 데이터 단자(CDT)가 6개의 단자들을 포함하는 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 보정 데이터 단자(CDT)의 단자들의 수는 다양하게 설계될 수 있다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 표시 장치 및 외부 장치의 연결관계를 나타내는 도면이다.
도 6a를 참조하면, 외부 장치(700)는 제1 데이터(DAT1) 및 라이트 신호(WRS)를 단자부(140)로 전송할 수 있다. 외부 장치(700)는 보정 데이터(CDAT)를 데이터 기록부(600)로 전송할 수 있다.
외부 장치(700)는 라이트 전압(WV)을 데이터 기록부(600)로 공급할 수 있다. 라이트 전압(WV)은 데이터 기록부(600)를 구동시키기 위한 전압일 수 있다.
외부 장치(700)는 제어 전압(CV)을 단자부(140)로 공급할 수 있다.
데이터 기록부(600)는 외부 장치(700)로부터, 라이트 전압(WV)을 공급받아 구동될 수 있다. 또한, 데이터 기록부(600)는 보정 데이터(CDAT)를 수신하고, 단자부(140)로 전송할 수 있다.
설명의 중복을 방지하기 위하여, 도 6b에서는 도 6a에 도시된 실시예와 차이점을 중심으로 설명된다.
도 6b를 참조하면, 외부 장치(700)는 라이트 신호(WRS)를 데이터 기록부(600)로 전송할 수 있다. 데이터 기록부(600)는 라이트 신호(WRS)를 외부 장치(700)로부터, 수신하고, 단자부(140)로 전송할 수 있다.
즉, 도 6b에 도시된 실시예에 따른 데이터 기록부(600)는, 도 6a에 도시된 실시예에 따른 데이터 기록부(600)와 달리, 외부 장치(700)로부터 라이트 신호(WRS)를 수신하고, 라이트 신호(WRS)를 단자부(140)로 전송할 수 있다.
도 6a 및 도 6b에서, 데이터 기록부(600) 및 외부 장치(700)는 각각 별개의 구성으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 데이터 기록부(600) 및 외부 장치(700)는 일체로 구현될 수 있다.
도 7은 본 발명의 실시예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다. 도 7에서는, 설명의 편의를 위하여, 제1 기간(WP) 및 제2 기간(NOP)이 연속으로 이어지는 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 기간(WP) 및 제2 기간(NOP)은 서로 이어지는 기간이 아닐 수 있다.
도 1 내지 도 7을 참조하면, 제1 기간(WP) 동안, 제어 전압(CV)은 공급되지 않는다. 예컨대, 외부 장치(700)는 제1 기간(WP) 동안, 제어 전압(CV)을 단자부(140)로 공급하지 않을 수 있다.
제1 기간(WP) 동안, 라이트 전압(WV)이 공급될 수 있다. 예컨대, 외부 장치(700)는 데이터 기록부(600)로 라이트 전압(WV)을 공급할 수 있다. 데이터 기록부(600)는 라이트 전압(WV)을 공급받아 구동될 수 있다.
제1 기간(WP) 동안, 메모리 전압(MV)이 메모리 전압선(MVL)으로 공급될 수 있다. 예컨대, 라이트 전압(WV)이 공급되면, 데이터 기록부(600)는 메모리 전압선(MVL)으로 메모리 전압(MV)을 공급할 수 있다. 따라서, 메모리(200)는 메모리 전압(MV)을 공급받아 구동될 수 있다.
제1 기간(WP) 동안, 라이트 신호(WRS)는 라이트 신호선(WRL)으로 공급될 수 있다. 예컨대, 타이밍 제어부(110) 및 스위치부(120)는 라이트 신호선(WRL)을 통해, 라이트 신호(WRS)를 수신할 수 있다. 이때, 타이밍 제어부(110)는 비활성화되고, 스위치부(120)는 턴-온될 수 있다. 따라서, 스위치부(120)가 턴-온되면, 단자부(140)와 메모리(200)는, 인터페이스선(IFL)을 통해, 전기적으로 서로 연결될 수 있다. 도 7에서는, 라이트 신호(WRS)가 로우 레벨 전압을 갖는 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 라이트 신호(WRS)는 하이 레벨 전압을 가질 수 있다.
제1 기간(WP) 동안, 보정 데이터(CDAT)는 메모리(200)로 라이트 될 수 있다. 예컨대, 메모리(200)는 인터페이스선(IFL)으로 전달되는 보정 데이터(CDAT)를 수신하여 저장할 수 있다.
라이트(write) 동작이 종료될 때, 라이트 전압(WV)의 공급이 중단되고, 그에 따라 메모리 전압(MV)의 공급도 중단될 수 있다. 그리고, 라이트 신호(WRS)의 공급도 중단될 수 있다.
한편, 제2 기간(NOP) 동안, 제어 전압(CV)은 외부 장치(700)로부터 단자부(140)를 통해 전원 관리부(130)로 공급될 수 있다. 본 발명에서, 제어 전압(CV)이 전원 관리부(130)로 공급되는 것은, 표시 장치(DD)가 파워-온 됨을 의미할 수 있다. 전원 관리부(130)는 제어 전압(CV)에 기초하여, 메모리 전압(MV)을 메모리 전압선(MVL)으로 공급할 수 있다. 따라서, 메모리(200)는 제1 기간(WP)에 이어 제2 기간(NOP)에서도, 메모리 전압(MV)을 공급받아 구동될 수 있다.
제2 기간(NOP) 동안, 타이밍 제어부(110)는 인터페이스선(IFL)을 통해, 메모리(200)로부터 보정 데이터(CDAT)를 리드(read)할 수 있다. 타이밍 제어부(110)는 보정 데이터(CDAT)를 기초로, 제1 데이터(DAT1)를 보정할 수 있다. 타이밍 제어부(110)는 제1 데이터(DAT1)를 보정함으로써, 제2 데이터(DAT2)를 생성하고, 제2 데이터(DAT2)를 데이터 구동부(300)로 전송할 수 있다.
상기 설명에 따라, 본 발명의 실시예에 따른 표시 장치는 보정 데이터가 메모리에 라이트되는 시간을 감소시킬 수 있다. 보정 데이터가 메모리에 라이트되는 시간을 감소됨에 따라, 표시 장치의 제조 공정은 개선될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
100: 제어부
110: 타이밍 제어부
120: 스위치부
130: 전원 관리부
200: 메모리
300: 데이터 구동부
400: 주사 구동부
500: 화소부

Claims (19)

  1. 제1 기간 동안, 보정 데이터를 저장하기 위한 메모리;
    제2 기간 동안, 상기 보정 데이터에 기초하여, 제1 데이터를 보정하여 제2 데이터를 생성하기 위한 타이밍 제어부;
    상기 제1 기간 동안, 외부로부터 수신한 상기 보정 데이터 및 메모리 전압을 상기 메모리로 전달하기 위한 단자부; 및
    전원 관리부를 포함하고,
    상기 메모리는, 상기 제1 기간 동안, 상기 단자부로부터 메모리 전압선을 통해 상기 메모리 전압을 공급받아 구동되고, 상기 제2 기간 동안, 상기 전원 관리부로부터 상기 메모리 전압선을 통해 상기 메모리 전압을 공급받아 구동되는,
    표시 장치.
  2. 제1항에 있어서,
    상기 단자부는, 상기 제1 기간 동안, 외부로부터 수신한 라이트 신호를 상기 타이밍 제어부로 라이트 신호선을 통해 전달하는,
    표시 장치.
  3. 제2항에 있어서,
    상기 타이밍 제어부는, 상기 제1 기간 동안, 상기 라이트 신호선을 통해 상기 라이트 신호를 수신하면 비활성화 되는,
    표시 장치.
  4. 제3항에 있어서,
    상기 단자부는, 상기 제1 기간 동안, 상기 보정 데이터를 상기 메모리로 인터페이스선을 통해 전달하는,
    표시 장치.
  5. 제4항에 있어서,
    상기 인터페이스선은, 공통 노드를 중심으로, 상기 단자부, 상기 메모리 및 상기 타이밍 제어부에 공통적으로 연결되는,
    표시 장치.
  6. 제5항에 있어서,
    상기 인터페이스선에 위치하고, 상기 공통 노드 및 상기 단자부 사이에 연결되며, 상기 라이트 신호를 수신하면, 턴-온되는 스위치부를 더 포함하는,
    표시 장치.
  7. 제6항에 있어서,
    상기 단자부는, 데이터 기록부로부터 상기 보정 데이터 및 상기 메모리 전압을 수신하는,
    표시 장치.
  8. 제7항에 있어서,
    상기 단자부는, 외부 장치로부터 상기 라이트 신호를 수신하는,
    표시 장치.
  9. 제7항에 있어서,
    상기 단자부는, 상기 데이터 기록부로부터 상기 라이트 신호를 수신하는,
    표시 장치.
  10. 삭제
  11. 삭제
  12. 제1항에 있어서,
    상기 제2 데이터를 기초로 데이터 신호들을 생성하여, 데이터 선들로 공급하기 위한 데이터 구동부;
    주사신호들을 주사선들로 공급하기 위한 주사 구동부; 및
    상기 주사선들 및 상기 데이터 선들에 연결된 화소들을 더 포함하는,
    표시 장치.
  13. 제1항에 있어서,
    상기 메모리는, 플래시 메모리(flash memory)인,
    표시 장치.
  14. 보정 데이터를 라이트(write) 하기 위한 제1 기간 동안, 외부로부터 라이트 신호, 상기 보정 데이터 및 메모리 전압을 수신하여, 상기 라이트 신호를 라이트 신호선으로 전달하고, 상기 보정 데이터를 인터페이스선으로 전달하고, 상기 메모리 전압을 메모리 전압선으로 전달하는 단자부;
    상기 라이트 신호선에 연결되며, 상기 라이트 신호를 수신하면 비활성화되는 타이밍 제어부; 및
    상기 메모리 전압선 및 상기 인터페이스선에 연결되며, 상기 메모리 전압을 공급받아 구동되고, 상기 보정 데이터를 수신하여 저장하는 메모리를 포함하고,
    상기 인터페이스선은, 공통 노드를 중심으로, 상기 단자부, 상기 메모리 및 상기 타이밍 제어부에 공통적으로 연결되는,
    표시 장치.
  15. 삭제
  16. 제14항에 있어서,
    상기 인터페이스선에 위치하고, 상기 공통 노드 및 상기 단자부 사이에 연결되며, 상기 라이트 신호를 수신하면, 턴-온되는 스위치부를 더 포함하는,
    표시 장치.
  17. 제14항에 있어서,
    상기 인터페이스선은, 직렬 주변 인터페이스(serial peripheral interface) 통신 방식의 신호 전송선인,
    표시 장치.
  18. 제14항에 있어서,
    상기 라이트 신호선은, I2C(Inter-Integrated Circuit) 인터페이스의 신호 전송선인,
    표시 장치.
  19. 제14항에 있어서,
    상기 메모리는, 플래시 메모리(flash memory)인,
    표시 장치.
KR1020180089327A 2018-07-31 2018-07-31 표시 장치 KR102531409B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180089327A KR102531409B1 (ko) 2018-07-31 2018-07-31 표시 장치
US16/376,361 US10777166B2 (en) 2018-07-31 2019-04-05 Display device having reduced time to write correction data to memory therein
CN201910645004.8A CN110782844B (zh) 2018-07-31 2019-07-17 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180089327A KR102531409B1 (ko) 2018-07-31 2018-07-31 표시 장치

Publications (2)

Publication Number Publication Date
KR20200014466A KR20200014466A (ko) 2020-02-11
KR102531409B1 true KR102531409B1 (ko) 2023-05-15

Family

ID=69229064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180089327A KR102531409B1 (ko) 2018-07-31 2018-07-31 표시 장치

Country Status (3)

Country Link
US (1) US10777166B2 (ko)
KR (1) KR102531409B1 (ko)
CN (1) CN110782844B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208806052U (zh) * 2018-09-30 2019-04-30 惠科股份有限公司 显示面板驱动电路及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102149752B1 (ko) 2013-12-27 2020-08-31 엘지디스플레이 주식회사 메모리 제어회로 및 이를 포함하는 액정표시장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW247359B (en) * 1993-08-30 1995-05-11 Hitachi Seisakusyo Kk Liquid crystal display and liquid crystal driver
KR20060080778A (ko) * 2005-01-06 2006-07-11 삼성전자주식회사 표시장치의 구동방법 및 이를 수행하기 위한 표시장치
KR100666599B1 (ko) * 2005-06-30 2007-01-09 삼성전자주식회사 타이밍 컨트롤러와 이를 구비하는 표시 장치 및 초기 동작제어 방법
TWI483233B (zh) * 2013-02-08 2015-05-01 Au Optronics Corp 像素結構及其驅動方法
KR102049228B1 (ko) * 2013-04-29 2019-11-28 삼성전자 주식회사 전력 소모를 줄일 수 있는 전하 공유 방법과 상기 방법을 수행할 수 있는 장치들
KR102061256B1 (ko) * 2013-08-29 2020-01-03 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR20160128538A (ko) * 2015-04-28 2016-11-08 삼성디스플레이 주식회사 표시 장치
WO2018031717A2 (en) * 2016-08-10 2018-02-15 Manufacturing Resources International, Inc. Dynamic dimming led backlight for lcd array

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102149752B1 (ko) 2013-12-27 2020-08-31 엘지디스플레이 주식회사 메모리 제어회로 및 이를 포함하는 액정표시장치

Also Published As

Publication number Publication date
CN110782844B (zh) 2024-10-01
CN110782844A (zh) 2020-02-11
US10777166B2 (en) 2020-09-15
KR20200014466A (ko) 2020-02-11
US20200043439A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
KR102461392B1 (ko) Oled 표시패널 및 oled 표시장치
US9196182B2 (en) Display device
US10262742B2 (en) Memory protection circuit and liquid crystal display including same
US20170069257A1 (en) Display device and driving method thereof
CN105390084A (zh) 显示装置、其驱动方法及其时序控制器
KR20160061570A (ko) 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치
US11657752B2 (en) Drive circuit and drive method, shift register and display device
KR20160128538A (ko) 표시 장치
US8120599B2 (en) Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same
KR20190017329A (ko) 유기 발광 표시 장치
WO2012172976A1 (ja) 半導体集積装置、表示装置、および半導体集積装置のデバッグ方法
KR102531409B1 (ko) 표시 장치
KR20170050620A (ko) 데이터 인터페이스 장치 및 그 구동 방법
CN109446851B (zh) 显示面板中数据的保护方法及其显示装置
KR102290832B1 (ko) 표시장치
KR20210033588A (ko) 표시장치
CN115101004B (zh) 一种像素驱动电路及其驱动方法、发光面板、显示装置
KR102438484B1 (ko) 쓰기 방지 회로, 이를 구비한 표시 장치, 및 이들의 구동 방법
KR102650360B1 (ko) 표시장치와 그 구동 방법
CN109949770B (zh) 显示器的数据驱动装置及其驱动器
KR102384137B1 (ko) 유기 발광 표시 장치
US9965997B2 (en) Sequence controlled timing controller, bridge integrated circuit, and method of driving thereof
KR102565664B1 (ko) 유기발광표시장치, 컨트롤 인쇄회로기판
US11978383B2 (en) Data processing device, data driving device and system for driving display device
KR102666876B1 (ko) 내부 인터페이스를 갖는 표시장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant