KR20160128538A

KR20160128538A - 표시 장치

Info

Publication number: KR20160128538A
Application number: KR1020150059910A
Authority: KR
Inventors: 박민영; 편기현
Original assignee: 삼성디스플레이 주식회사
Priority date: 2015-04-28
Filing date: 2015-04-28
Publication date: 2016-11-08
Also published as: US20160321208A1; US10007631B2

Abstract

본 발명은 표시 장치의 컨트롤회로와 소스회로를 연결하는 방법 및 구조를 제공하기 위한 것으로 복수의 연결 라인을 통해 외부장치를 시리얼 주변 인터페이스 (SERIAL PERIPHERAL INTERFACE, SPI)로 연결하는 입력부, 입력부와 구동 보드의 플래시 메모리를 SPI인터페이스로 연결하는 스위칭부, 스위칭부의 연결 상태를 결정하는 연결 설정 데이터를 출력하는 데이터 레지스터 및 상기 복수의 연결라인 중 쓰기 활성(WRITE EN)라인의 입력에 따라 연결 설정 데이터를 결정하기 위한 제어신호를 출력하는 타이밍 컨트롤러를 포함한다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것이다. 구체적으로 본 발명은, 표시장치의 컨트롤 회로와 소스 회로를 연결하는 방법 및 구조에 관한 것이다.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기 전계 발광 표시장치(Organic Light Emitting Display) 등이 있다.

이러한 액정 표시 장치는 현재 표시 장치를 필요로 하는 핸드폰, PDA(personal digital assistant), 및 PMP(portable multimedia player) 등과 같은 소형 제품뿐만 아니라 중대형 제품인 모니터 및 TV 등에도 장착되어 사용되는 등 표시 장치가 필요한 거의 모든 정보 처리 기기에 장착되어 사용되고 있다.

표시 장치는 크게 표시 패널, 소스 회로 및 컨트롤 회로를 포함한다. 소스 회로에는 표시패널에 포함된 각 픽셀의 얼룩 보정 값이 저장된 플래시 메모리를 포함할 수 있다. 컨트롤 회로의 타이밍 컨트롤러(timing controller, 타이밍 컨트롤러)는 외부 장치가 각 픽셀의 얼룩 보정 값을 입력할 수 있도록 외부 장치와 소스 회로의 연결을 제어한다.

한편, 컨트롤 회로에 포함된 타이밍 컨트롤러(timing controller, 타이밍 컨트롤러)와 소스 회로의 플래시 메모리 간의 통신 인터페이스는 SPI(Serial Peripheral Interface) 통신 방식 이루어진다. 이 때, 타이밍 컨트롤러, 플래시 메모리 및 외부 장치 간의 통신에 있어, 읽기(read) 또는 쓰기(write) 작업을 수행하는 경우 일부 연결 구간의 스텁(stub) 배선이 커패시턴스로 보일 수 있다. 이로 인해, 클럭 신호의 감쇄가 발생하고, 스텁(stub) 단에서 리플렉션(reflection)이 발생함에 따라, 클럭 신호의 왜곡도 발생할 수 있다.

본 발명은 상기와 같은 문제를 해결하기 위해 안출된 것으로, 표시장치의 컨트롤회로와 소스회로를 연결하는 방법 및 구조를 제공하기 위함이다.

상기와 같은 목적을 달성하기 위한 본 발명의 표시장치는, 복수의 연결 라인을 통해 외부장치를 시리얼 주변 인터페이스 (SERIAL PERIPHERAL INTERFACE, SPI)로 연결하는 입력부, 상기 입력부와 소스 회로의 플래시 메모리를 상기 SPI인터페이스로 연결하는 스위칭부, 상기 스위칭부의 연결 상태를 결정하는 연결 설정 데이터를 출력하는 데이터 레지스터 및 상기 복수의 연결라인 중 쓰기 활성(WRITE EN)라인의 입력에 따라 상기 연결 설정 데이터를 결정하기 위한 제어신호를 출력하는 타이밍 컨트롤러를 포함한다.

또한 상기 표시 장치는, 상기 타이밍 컨트롤러로부터 상기 제어신호를 수신하여 I2C (INTER-INTERGRATED CIRCUIT) 인터페이스를 통해 연결 설정 데이터를 생성하는 변환부를 더 포함한다.

또한, 상기 스위칭부는, 상기 타이밍 컨트롤러와 상기 플래시 메모리를 연결하는 제1 스위치 회로 및 상기 플래시 메모리와 상기 입력부를 연결하는 제2 스위치 회로를 포함한다.

또한, 상기 쓰기 활성(WRITE EN)라인의 입력이 하이 (HIGH)인 경우, 상기 제1 스위치 회로가 연결(ON)되고, 상기 제2 스위치 회로는 연결 해제(OFF)되는 것을 특징으로 한다.

또한, 상기 쓰기 활성(WRITE EN)라인의 입력이 로우 (LOW)인 경우, 상기 제2 스위치 회로가 연결(ON)되고, 상기 제1 스위치 회로는 연결 해제(OFF)되는 것을 특징으로 한다.

또한, 상기 쓰기 활성(WRITE EN)라인의 입력이 하이 (HIGH)인 경우, 상기 연결 설정 데이터는 상기 제1 스위치 회로를 연결하는 데이터인 것을 특징으로 한다.

또한, 상기 쓰기 활성(WRITE EN)라인의 입력이 로우 (LOW)인 경우, 상기 연결 설정 데이터는 상기 제2 스위치 회로를 연결하는 데이터인 것을 특징으로 한다.

또한, 제 1항에 있어서, 상기 플래시 메모리는, 상기 표시 장치에 포함된 복수의 픽셀 각각에 대한 얼룩 보정 데이터를 저장하는 것을 특징으로 한다.

본 발명의 다양한 실시 예에 따르면, 컨트롤 회로와 소스 회로 간의 읽기 또는 쓰기 동작시 스텁(stub) 배선을 제거하여 클럭 신호의 감쇄나 왜곡을 방지할 수 있다.

또한 본 발명의 다양한 실시 예에 따르면, 픽셀의 얼룩 보정 값을 갱신하는 경우뿐만 아니라, 외부 장치와 소스 회로 간의 통신의 경우 스텁(stub) 배선이 제거될 수 있다.

도 1은 본 발명의 일 실시 예에 따른 표시 장치의 평면도이다.
도 2는 종래 기술에 따른 타이밍컨트롤러, 소스 회로 및 외부 장치의 연결 방식을 나타낸 도면이다.
도 3은 타이밍 컨트롤러와 주변 회로간의 SPI 통신 방식을 설명하기 위한 도면이다.
도 4은 종래 기술에 따른 타이밍컨트롤러, 소스 회로 및 외부 장치의 연결 방식에서 읽기 동작을 수행하는 경우 나타나는 문제점을 설명하기 위한 도면이다.
도 5는 종래 기술에 따른 타이밍컨트롤러, 소스 회로 및 외부 장치의 연결 방식에서 읽기 동작을 수행하는 경우 나타나는 문제점을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시 예에 따른 표시장치의 컨트롤 회로를 나타낸 도면이다.

이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.

실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 표시 장치는 제어부(100), 데이터 구동부(200), 게이트 구동부(300) 및 표시 패널 (display panel)(400)을 포함한다.

제어부(100)는 표시 장치의 전반적인 동작을 제어한다. 제어부(100)는 데이터 구동부(200) 및 게이트 구동부(300)에 제어 신호를 전달하는 타이밍 컨트롤러를 포함할 수 있다. 다양한 실시 예에서, 제어부(100)는 상기 타이밍 컨트롤러를 포함하는 컨트롤 회로 또는 컨트롤 보드를 포함할 수 있다. 상기 제어부(100)는 외부 장치(미도시)로부터 입력 영상 데이터(RGB) 또는 입력 제어 신호를 수신할 수 있다. 예를 들어, 상기 입력 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 제어부(100)는 입력 영상 데이터를 데이터 구동부(200)로 출력할 수 있다. 데이터 구동부(200)는 입력 영상 데이터를 수신하여 데이터 라인으로 순차적으로 또는 동시에 표시 패널(400)로 출력할 수 있다. 이 때, 데이터 구동부는 입력 영상 데이터의 계조를 보상하여 데이터 신호를 생성하고 생성된 데이터 신호를 데이터 라인(D1 ~ Dm)으로 출력할 수 있다.

상기 데이터 구동부는 구동 보드 위에 집적될 수 있으며, 다양한 실시 예에서, 상기 구동 보드는 소스 회로 또는 소스 보드일 수 있다. 구동 보드는 데이터 구동부 및 플래시 메모리를 포함할 수 있다. 상기 플래시 메모리에는 표시 패널에 포함된 복수의 픽셀 각각의 얼룩 보정 데이터를 포함할 수 있다.

제어부(100)는 게이트 구동부(300)를 제어하기 위한 신호를 게이트 구동부(300)로 출력할 수 있다. 게이트 구동부(300)는 게이트 라인(G1 ~ Gn)을 구동하기 위한 구동 신호를 생성하고 상기 게이트 라인(G1 ~ Gn)에 구동 신호를 순차적으로 출력할 수 있다.

표시 패널(400)은 복수의 게이트 라인들(G1 ~ Gn), 복수의 데이터 라인들(D1 ~ Dm) 및 상기 게이트 라인들(G1 ~ Gn)과 상기 데이터 라인들(D1 ~ Dm) 각각에 전기적으로 연결된 복수의 픽셀들(PX)을 포함할 수 있다.

도 2는 종래 기술에 따른 타이밍 컨트롤러, 구동 보드 및 외부 장치의 연결 방식을 나타낸 도면이다.

도 2 내지 도 5에서는 외부 장치(900), 구동 보드(210)의 플래시 메모리(220) 및 컨트롤 보드(120)의 타이밍 컨트롤러(110)간의 연결을 설명하기 위해, 픽셀의 얼룩 보정 값에 대해 읽기(read) 또는 쓰기(write) 작업을 수행하는 경우로 가정하여 설명한다. 다만, 본 발명은 이에 한정되는 것이 아니고, 외부 장치(900)와 구동 보드(210)의 플래시 메모리(220) 및 컨트롤 보드(120)에 포함된 타이밍 컨트롤러(110) 간의 연결이 필요한 경우에 모두 적용될 수 있다.

여기서 외부 장치(900)는 표시 장치의 동작을 설정할 수 있는 설정 보드(set board) 또는 데이터를 입력하기 위한 쓰기(writer) 장비일 수 있다.

제어부(100)는 타이밍 컨트롤러(110) 및 상기 타이밍 컨트롤러(110)을 포함하는 컨트롤 보드(120)를 포함할 수 있다.

구동 보드(210)는 플래시 메모리(220)와 데이터 구동부(200)를 포함할 수 있다.

도 2에 따르면, 읽기(read) 작업이 동작하는 경우에는 타이밍 컨트롤러(110)와 구동 보드(210)의 플래시 매모리(220)간 SPI 통신이 수행된다.

반면에 쓰기(write) 작업이 동작하는 경우에는 외부 장치(900)와 플래시 메모리(220)간 SPI통신이 수행된다.

도 3은 타이밍 컨트롤러와 주변 회로간의 SPI 통신 방식을 설명하기 위한 도면이다.

SPI 통신 방식은 프로세서와 주변 IC가 통신하기 위한 직렬통신 장치 또는 직렬 통신 방식이다. SPI 통신은 기본적으로 시리얼 클럭(serial clock, SCLK), 슬레이브 인(slave in, SI), 슬레이브 아웃(slave our, SO)3개의 라인으로 통신을 수행한다.

또한, SPI 통신은 하나의 마스터(master)와 복수의 슬레이브(slave)간의 통신을 지원하는데, 슬레이브가 복수개인 경우 해당 슬레이브를 선택하기 위한 칩선택(chip selection, CS) 라인을 더 구비할 수 있다. CS 라인은 active low pin으로 해당 signal 을 타이밍 컨트롤러에서 low로 출력 시 SPI 통신이 시작되며, High가 되면 통신이 완료된다.

시리얼 클럭(serial clock, SCLK)은 데이터 전송을 하는 타이밍을 마스터(Master)에서 슬레이브(Slave)로 알려주는데 사용된다. SCLK는 타이밍 컨트롤러 내부 오실레이터를 통해 CS 라인의 출력이 low인 경우 함께 출력되는 signal로, SCLK의 상승 엣지(Rising edge)에 맞춰 데이터가 인식된다.

데이터 인(Data In, DI) 라인은 슬레이브 인(slave in, SI) 라인으로고 명명되며, 마스터(master)와 슬레이브(slave)간의 데이터를 전송하는 라인이다. 슬레이브 인(slave in, SI) 라인은 보통 마스터(master)에서 출력 되어 슬레이브(slave)로 입력되는 데이터가 전송되는 라인일 수 있으나, 경우에 따라서는 양방향으로 데이터가 전송될 수 있다. 구체적으로, SI 라인은 타이밍 컨트롤러로부터 리딩(reading)방식에 대한 지시(instruction)과 플래시 메모리의 어드레스(Flash address)를 출력하며, 플래시 메모리에 저장된 데이터가 입력될 수 있다.

데이터 아웃(data out, DO) 라인은 슬레이브 아웃(slave our, SO) 이라고도 명명되며, 슬레이브에서 출력 되어 마스터로 입력되는 데이터가 전송되는 라인일 수 있다. 구체적으로, 본 발명에서 SO 라인은 플래시 메모리에 저장된 데이터가 입력되는 라인일 수 있다.

도 4은 종래 기술에 따른 타이밍컨트롤러, 구동 보드 및 외부 장치의 연결 방식에서 읽기 동작을 수행하는 경우 나타나는 문제점을 설명하기 위한 도면이다.

도 4에 따르면, 종래의 타이밍 컨트롤러(110), 구동 보드(210)의 플래시 메모리(220) 및 외부 장치(900)와의 연결에 있어, 읽기 동작을 수행하는 경우, 타이밍 컨트롤러(110)과 플래시 메모리(220)간의 통신이 수행된다. 이 경우 읽기(read) 동작 시 외부 장치(900)와 연결된 배선(500)은 통신을 수행하는 타이밍 컨트롤러(110)와 플래시 메모리(220)의 입장에서 스텁(stub) 배선으로 보일 수 있다.

도 5는 종래 기술에 따른 타이밍컨트롤러, 구동 보드 및 외부 장치의 연결 방식에서 읽기 동작을 수행하는 경우 나타나는 문제점을 설명하기 위한 도면이다.

도 5에 따르면, 종래의 타이밍 컨트롤러(110), 구동 보드(210)의 플래시 메모리(220) 및 외부 장치(900)와의 연결에 있어, 쓰기 동작을 수행하는 경우, 외부 장치(900)와 플래시 메모리(220)간의 통신이 수행된다. 이 경우 쓰기(write) 동작 시 타이밍 컨트롤러(110)쪽으로 연결된 배선(600)은 통신을 수행하는 외부 장치(set board 또는 writer 장비)과 플래시 메모리(220)의 입장에서 스텁(stub) 배선으로 보일 수 있다.

도 4 및 도 5에서의 설명과 같이, 읽기(read) 및 쓰기(write) 동작을 수행하는 경우, 스텁(stub) 배선이 커페시턴스(capacitance)로 보일 수 있다. 따라서, 이때, 클럭 신호의 감쇄가 발생할 수 있고, 스텁(stub)단에서 reflection이 발생하여 클럭 파형에 왜곡이 발생할 수도 있다.

외부 장치(set board 또는 writer 장비)이 플래시 메모리(220)에 픽셀 얼룩 보정 데이터를 기록하거나, 타이밍 컨트롤러(110)에서 플래시 메모리(220)에 저장된 픽셀 얼룩 보정 데이터를 읽어오는 경우 기준 클럭의 감쇄 또는 왜곡이 발생하면, 정확한 얼룩 보정이 수행될 수 없어, 표시장치의 품질에 악영향을 끼칠 수 있다.

본 발명에서는 이와 같이 스텁(stub)배선을 제거하기 위해 외부 장치와 구동 보드의 플래시 메모리 및 컨트롤 회로의 연결 방법을 제안한다.

도 6은 본 발명의 일 실시 예에 따른 표시장치의 컨트롤 보드를 나타낸 도면이다.

도 6에 따르면, 본 발명의 컨트롤 보드(120')는 타이밍 컨트롤러(110'), 입력부(160'), 변환부(130'), 데이터 레지스터(140') 및 스위칭부(150')를 포함할 수 있다.

타이밍 컨트롤러(110')는 입력부(120')에 연결된 외부 장치 및 플래시 메모리(220')와 SPI 통신 방식으로 통신할 수 있다. 구체적으로 타이밍 컨트롤러(110')는 스위칭부(150')를 통해 플래시 메모리(220')와 통신하거나, 플래시 메모리(220')와 외부 장치가 통신할 수 있도록 제어할 수 있다.

외부 장치는 입력부(120')에 연결될 수 있으며, 본 발명의 실시 예에 따르면, 입력부(120')는 SPI 통신 방식에서 사용하는 시리얼 클럭(serial clock, SCLK), 슬레이브 인(slave in, SI), 슬레이브 아웃(slave our, SO) 및 칩선택(chip selection, CS) 라인 이외에 쓰기 인에이블(write enable, write EN) 라인을 더 포함할 수 있다.

쓰기 인에이블(write EN) 라인은 쓰기(write) 동작의 수행 여부에 따른 신호를 타이밍 컨트롤러(110')로 전송할 수 있다.

변환부(130')는 타이밍 컨트롤러의 클럭와 데이터를 수신하고 이를 8비트의 데이터열로 변환할 수 있다. 다양한 실시 예에서 변환부(130')는 I2C(inter-intergrated circuit) 인터페이스를 통해서 데이터 레지스터(140')에 연결설정 데이터를 저장시킬 수 있다. 상기 연결 설정 데이터는 Write가 enable인 경우에는 “10101010”일 수 있다. 또한 Write가 disable인 경우에는 “01010101”일 수 있다.

데이터 레지스터(140')는 변환부(130')에 의해 저장된 8비트의 데이터를 스위칭부(150')로 출력할 수 있다.

스위칭부(150')는 데이터 레지스터의 출력 값에 따라 스위칭부(150')에 포함된 스위치 회로를 제어한다. 스위치 회로의 제어 방법에 대해서는 보다 상세하게 후술한다. 스위치 회로는 타이밍 컨트롤러(110')와 플래시 메모리(220')를 연결하기 위한 제1 스위치 회로 및 플래시 메모리(220')와 외부 장치가 연결된 입력부(120')를 연결하기 위한 제2 스위치 회로를 포함할 수 있다. 즉, 스위칭부(150')는 데이터 레지스터의 출력 값에 따라 제1 스위치 회로 또는 제2 스위치 회로 중 어느 하나를 연결하고, 다른 하나의 연결을 해제할 수 있다.

Write EN 라인에 입력된 신호가 “HIGH” 경우(SPI READ 동작), 타이밍 컨트롤러(110')은 I2C Interface 를 통해서 데이터 레지스터(Data Register)(140')에 “10101010” 를 저장시킨다. 데이터 레지스터(140')는 저장된 데이터를 출력하여 “1” 에 할당된 스위치 부분은 연결하고(ON), “0” 에 할당된 스위치 부분은 연결을 해제(OFF)할 수 있다.

즉, 타이밍 컨트롤러(110')과 플래시 메모리(220')간의 배선이 연결되고 입력부(120')에 연결된 외부 장치(SET Board 또는 Write 장비)와 연결된 배선은 연결되지 않는다. 따라서 스텁(Stub)이 형성되지 않는다.

다음으로, Write EN 라인에 입력된 신호가 “LOW” 경우(SPI WRITE 동작), 타이밍 컨트롤러(110')은 I2C Interface 를 통해서 데이터 레지스터(140')에 “01010101” 를 저장시킨다. 데이터 레지스터(140')는 저장된 데이터를 출력하여 “1” 에 할당된 스위치 부분은 연결하고(ON), “0” 에 할당된 스위치 부분은 연결을 해제(OFF)할 수 있다.

즉, 입력부(160')에 연결된 외부 장치(SET Board 또는 Write 장비)과 플래시 메모리(220')간의 배선이 연결되고 타이밍 컨트롤러(110')와 연결된 배선은 연결되지 않는다. 따라서 스텁(Stub)이 형성되지 않는다.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

100: 제어부
110: 타이밍 컨트롤러
120: 컨트롤 보드
200: 데이터 구동부
210: 구동 보드
220: 플래시 메모리

Claims

복수의 연결 라인을 통해 외부장치를 시리얼 주변 인터페이스 (SERIAL PERIPHERAL INTERFACE, SPI)로 연결하는 입력부;
상기 입력부와 구동 보드의 플래시 메모리를 상기 SPI인터페이스로 연결하는 스위칭부;
상기 스위칭부의 연결 상태를 결정하는 연결 설정 데이터를 출력하는 데이터 레지스터; 및
상기 복수의 연결라인 중 쓰기 활성(WRITE EN)라인의 입력에 따라 상기 연결 설정 데이터를 결정하기 위한 제어신호를 출력하는 타이밍 컨트롤러;를 포함하는 표시 장치.
제 1항에 있어서,
상기 타이밍 컨트롤러로부터 상기 제어신호를 수신하여 I2C (INTER-INTERGRATED CIRCUIT) 인터페이스를 통해 연결 설정 데이터를 생성하는 변환부;를 더 포함하는 표시 장치.
제 1항에 있어서, 상기 스위칭부는,
상기 타이밍 컨트롤러와 상기 플래시 메모리를 연결하는 제1 스위치 회로; 및
상기 플래시 메모리와 상기 입력부를 연결하는 제2 스위치 회로를 포함하는 것을 특징으로 하는 표시 장치.
제 3항에 있어서,
상기 쓰기 활성(WRITE EN)라인의 입력이 하이 (HIGH)인 경우,
상기 제1 스위치 회로가 연결(ON)되고, 상기 제2 스위치 회로는 연결 해제(OFF)되는 것을 특징으로 하는 표시 장치.
제 3항에 있어서,
상기 쓰기 활성(WRITE EN)라인의 입력이 로우 (LOW)인 경우,
상기 제2 스위치 회로가 연결(ON)되고, 상기 제1 스위치 회로는 연결 해제(OFF)되는 것을 특징으로 하는 표시 장치.
제 3항에 있어서,
상기 쓰기 활성(WRITE EN)라인의 입력이 하이 (HIGH)인 경우,
상기 연결 설정 데이터는 상기 제1 스위치 회로를 연결하는 데이터인 표시 장치.
제 3항에 있어서,
상기 쓰기 활성(WRITE EN)라인의 입력이 로우 (LOW)인 경우,
상기 연결 설정 데이터는 상기 제2 스위치 회로를 연결하는 데이터인 표시 장치.
제 1항에 있어서, 상기 플래시 메모리는,
상기 표시 장치에 포함된 복수의 픽셀 각각에 대한 얼룩 보정 데이터를 저장하는 것을 특징으로 하는 표시 장치.