CN114253882B - 一种不同板材的bios均衡参数选择电路和服务器 - Google Patents
一种不同板材的bios均衡参数选择电路和服务器 Download PDFInfo
- Publication number
- CN114253882B CN114253882B CN202111555647.7A CN202111555647A CN114253882B CN 114253882 B CN114253882 B CN 114253882B CN 202111555647 A CN202111555647 A CN 202111555647A CN 114253882 B CN114253882 B CN 114253882B
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- selector
- output end
- flash register
- buffer chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 description 5
- 238000012827 research and development Methods 0.000 description 5
- 230000003044 adaptive effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供了一种不同板材的BIOS均衡参数选择电路和服务器，该电路包括：PCH芯片；第一选择器，第一选择器的输入端连接到PCH芯片，第一输出端连接到TPM卡；第二选择器，第二选择器的输入端连接到第一选择器的第二输出端，第一输出端连接到第三Flash寄存器，第三Flash寄存器用于存储第一类型板材对应的BIOS固件；拨码开关，拨码开关的输入端连接到第二选择器的第二输出端，输出端连接到第一Flash寄存器，第一Flash寄存器用于存储第二类型板材对应的BIOS固件，拨码开关的输出端经由反相器连接到第二Flash寄存器，第二Flash寄存器用于存储第二类型板材对应的BIOS固件的镜像。通过使用本发明的方案，能够提高链路的稳定性以及系统的整体性能。
Description
技术领域
本发明涉及计算机领域，并且更具体地涉及一种不同板材的BIOS均衡参数选择电路和服务器。
背景技术
随着服务器芯片架构的升级以及高速数字电路信号速率的不断迭代，系统的功能越来越复杂，不过随之而来的是越来越大的信号完整性的设计挑战。信号在高频率的频段，不仅要直面导线的传输线效应以及导体的趋肤效应等材料方面的非理想特性，还要受到各种复杂的电磁噪声以及高能量信号干扰等各种因素的影响，如果不进行设计优化，常常会出现信号超出芯片所需要的电平逻辑要求，从而导致部分系统功能无法实现。
为了保证生产的可靠性以及可持续性，在生产电路板时，往往需要选择2个或者更多的同级别玻璃纤维材料(板材)的供应商，同时高速链路上的连接器或者CPU Socket也不尽相同。尽管SI工程师在初期选材时，会尽可能选择介质常数与损耗因子相近的板材，可在高速链路中受限于绕线的要求，细微的差异也会带来整体在1-2dB的插入损耗差异，这种差异在经过前后端Serdes(串行器)的自适应均衡处理后会显得更加突出。因为，针对板材，我们需要设置固定的最优化的Serdes均衡参数。
X86服务器架构内，常规高速链路的Master芯片为CPU以及PCH，而高速链路的均衡参数一般都设置为一个“自适应”的值，在每一代平台初期，芯片供应商会大量收集制造商的信号完整性测试数据以逐步优化这个“自适应”的均衡值。可是往往这个“自适应”的值并非是不同主板高速链路的最优均衡值，因此，为了保证高速链路的性能最佳化以及压力环境下的稳定性，我们需要针对这个值进行调优并固定。又因为这些参数均存放至BIOS的Flash寄存器中，而一般的主板上仅会有一颗Flash用于存放BIOS固件。不能保证所有板材及链路环境都处于最优的均衡参数条件下，更甚者可能会劣化替代料板材高速链路的信号完整性。
发明内容
有鉴于此，本发明实施例的目的在于提出一种不同板材的BIOS均衡参数选择电路和服务器，通过使用本发明的技术方案，能够在研发阶段针对不同的板材进行高速链路均衡值的优化，并且通过该电路使得不同板材均可以使用最优的均衡值，能够提高链路的稳定性以及系统的整体性能。
基于上述目的，本发明的实施例的一个方面提供了一种不同板材的BIOS均衡参数选择电路，包括：
PCH芯片；
第一选择器，第一选择器的输入端连接到PCH芯片，第一输出端连接到TPM卡；
第二选择器，第二选择器的输入端连接到第一选择器的第二输出端，第一输出端连接到第三Flash寄存器，第三Flash寄存器用于存储第一类型板材对应的BIOS固件；
拨码开关，拨码开关的输入端连接到第二选择器的第二输出端，输出端连接到第一Flash寄存器，第一Flash寄存器用于存储第二类型板材对应的BIOS固件，拨码开关的输出端经由反相器连接到第二Flash寄存器，第二Flash寄存器用于存储第二类型板材对应的BIOS固件的镜像。
根据本发明的一个实施例，第一Flash寄存器和拨码开关之间还设置有第一缓冲芯片，第一缓冲芯片配置为接收到低电平信号时，第一缓冲芯片被置为高阻态状态，接收到高电平信号时，第一缓冲芯片解除高阻态状态。
根据本发明的一个实施例，第二Flash寄存器和反相器之间还设置有第二缓冲芯片，第二缓冲芯片配置为接收到低电平信号时，第二缓冲芯片被置为高阻态状态，接收到高电平信号时，第二缓冲芯片解除高阻态状态。
根据本发明的一个实施例，反相器包括第一MOS管和第二MOS管，第一MOS管的栅极连接到第二MOS管的栅极并连接到拨码开关的输出端，第一MOS管的源极连接电源，漏极连接到第二MOS管的源极并连接到第二Flash寄存器，第二MOS管的漏极接地。
根据本发明的一个实施例，第一MOS管为P-MOS管，第二MOS管为N-MOS管。
本发明的实施例的另一个方面，还提供了一种服务器，服务器包括不同板材的BIOS均衡参数选择电路，不同板材的BIOS均衡参数选择电路包括：
PCH芯片；
第一选择器，第一选择器的输入端连接到PCH芯片，第一输出端连接到TPM卡；
第二选择器，第二选择器的输入端连接到第一选择器的第二输出端，第一输出端连接到第三Flash寄存器，第三Flash寄存器用于存储第一类型板材对应的BIOS固件；
拨码开关，拨码开关的输入端连接到第二选择器的第二输出端，输出端连接到第一Flash寄存器，第一Flash寄存器用于存储第二类型板材对应的BIOS固件，拨码开关的输出端经由反相器连接到第二Flash寄存器，第二Flash寄存器用于存储第二类型板材对应的BIOS固件的镜像。
根据本发明的一个实施例，第一Flash寄存器和拨码开关之间还设置有第一缓冲芯片，第一缓冲芯片配置为接收到低电平信号时，第一缓冲芯片被置为高阻态状态，接收到高电平信号时，第一缓冲芯片解除高阻态状态。
根据本发明的一个实施例，第二Flash寄存器和反相器之间还设置有第二缓冲芯片，第二缓冲芯片配置为接收到低电平信号时，第二缓冲芯片被置为高阻态状态，接收到高电平信号时，第二缓冲芯片解除高阻态状态。
根据本发明的一个实施例，反相器包括第一MOS管和第二MOS管，第一MOS管的栅极连接到第二MOS管的栅极并连接到拨码开关的输出端，第一MOS管的源极连接电源，漏极连接到第二MOS管的源极并连接到第二Flash寄存器，第二MOS管的漏极接地。
根据本发明的一个实施例，第一MOS管为P-MOS管，第二MOS管为N-MOS管。
本发明具有以下有益技术效果：本发明实施例提供的不同板材的BIOS均衡参数选择电路，通过设置PCH芯片；第一选择器，第一选择器的输入端连接到PCH芯片，第一输出端连接到TPM卡；第二选择器，第二选择器的输入端连接到第一选择器的第二输出端，第一输出端连接到第三Flash寄存器，第三Flash寄存器用于存储第一类型板材对应的BIOS固件；拨码开关，拨码开关的输入端连接到第二选择器的第二输出端，输出端连接到第一Flash寄存器，第一Flash寄存器用于存储第二类型板材对应的BIOS固件，拨码开关的输出端经由反相器连接到第二Flash寄存器，第二Flash寄存器用于存储第二类型板材对应的BIOS固件的镜像的技术方案，能够在研发阶段针对不同的板材进行高速链路均衡值的优化，并且通过该电路使得不同板材均可以使用最优的均衡值，能够提高链路的稳定性以及系统的整体性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本发明一个实施例的不同板材的BIOS均衡参数选择电路的示意图；
图2为根据本发明一个实施例的反相器的示意图。
具体实施方式
以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
基于上述目的，本发明的实施例的第一个方面，提出了一种不同板材的BIOS均衡参数选择电路的一个实施例。图1示出的是该电路的示意图。
如图1中所示，该电路可以包括：
PCH芯片。
第一选择器，第一选择器的输入端连接到PCH芯片，第一输出端连接到TPM卡。
第二选择器，第二选择器的输入端连接到第一选择器的第二输出端，第一输出端连接到第三Flash寄存器，第三Flash寄存器用于存储第一类型板材对应的BIOS固件，第一选择器和第二选择器可以使用MUX多路复用器。
拨码开关，拨码开关的输入端连接到第二选择器的第二输出端，输出端连接到第一Flash寄存器，第一Flash寄存器用于存储第二类型板材对应的BIOS固件，拨码开关的输出端经由反相器连接到第二Flash寄存器，第二Flash寄存器用于存储第二类型板材对应的BIOS固件的镜像。第一Flash寄存器和拨码开关之间还设置有第一缓冲芯片Buffer1，第一缓冲芯片配置为接收到低电平信号时，第一缓冲芯片被置为高阻态状态，接收到高电平信号时，第一缓冲芯片解除高阻态状态。第二Flash寄存器和反相器之间还设置有第二缓冲芯片Buffer2，第二缓冲芯片配置为接收到低电平信号时，第二缓冲芯片被置为高阻态状态，接收到高电平信号时，第二缓冲芯片解除高阻态状态。如图2所示，反相器由第一MOS管和第二MOS管组成，第一MOS管的栅极连接到第二MOS管的栅极并连接到拨码开关的输出端，第一MOS管的源极连接电源，漏极连接到第二MOS管的源极并连接到第二Flash寄存器，第二MOS管的漏极接地，其中，第一MOS管为P-MOS管，第二MOS管为N-MOS管。
拨码开关Switch可连接3.3V电源以及上拉电阻进行高低电平的切换，当Switch打开时，输出高电平信号，反之则输出低电平信号。同时，该Switch开关与Buffer1/Buffer2的OE(Output Enable输出使能)引脚相连，当该引脚输入为低电平时，Buffer芯片被置为高阻态状态，当该引脚输入为高电平时，Buffer芯片解除高阻态状态。当Switch打开时，Switch输出高电平信号，即反相器的输入为高电平，经过反相器后，反相器输出低电平，即Buffer2的输入端接收低电平信号，Buffer2被置为高阻态状态，因此PCH芯片不能与第二Flash寄存器通信，Buffer1输入高电平信号，解除高阻态状态，因此PCH芯片能够与第一Flash寄存器通信。当Switch关闭时，Switch输出低电平信号，即反相器的输入为低电平，经过反相器后，反相器输出高电平，即Buffer2的输入端接收高电平信号，Buffer2解除高阻态状态，因此PCH芯片与第二Flash寄存器通信，Buffer1输入低电平信号，Buffer1被置为高阻态状态，因此PCH芯片不能够与第一Flash寄存器通信。
由此可知，当Switch为打开时，Buffer1使能，Buffer2由于反相器的存在为高阻态，PCH芯片经过两级Muxer(选择器)与第一Flash寄存器通信。当Switch为关闭时，Buffer1高阻态，Buffer2由于反向器的存在使能，PCH芯片与第二Flash寄存器通信。
同时由于两级Muxer的存在，主板的TPM卡加密功能与备份双镜相Flash功能也可以继续使用。这样，我们便可以在研发阶段，针对不同的板材进行参数优化，然后将固定高速链路均衡参数的BIOS FW写入两颗Flash中，用户可根据主板丝印确定所用材料，从而开关Switch选择合适的固件。
通过本发明的技术方案，能够在研发阶段针对不同的板材进行高速链路均衡值的优化，并且通过该电路使得不同板材均可以使用最优的均衡值，能够提高链路的稳定性以及系统的整体性能。
在本发明的一个优选实施例中，第一Flash寄存器和拨码开关之间还设置有第一缓冲芯片，第一缓冲芯片配置为接收到低电平信号时，第一缓冲芯片被置为高阻态状态，接收到高电平信号时，第一缓冲芯片解除高阻态状态。
在本发明的一个优选实施例中，第二Flash寄存器和反相器之间还设置有第二缓冲芯片，第二缓冲芯片配置为接收到低电平信号时，第二缓冲芯片被置为高阻态状态，接收到高电平信号时，第二缓冲芯片解除高阻态状态。
在本发明的一个优选实施例中，反相器包括第一MOS管和第二MOS管，第一MOS管的栅极连接到第二MOS管的栅极并连接到拨码开关的输出端，第一MOS管的源极连接电源，漏极连接到第二MOS管的源极并连接到第二Flash寄存器，第二MOS管的漏极接地。
在本发明的一个优选实施例中，第一MOS管为P-MOS管，第二MOS管为N-MOS管。
通过本发明的技术方案，能够在研发阶段针对不同的板材进行高速链路均衡值的优化，并且通过该电路使得不同板材均可以使用最优的均衡值，能够提高链路的稳定性以及系统的整体性能。
基于上述目的，本发明的实施例的第二个方面，提出了一种服务器，服务器包括不同板材的BIOS均衡参数选择电路，不同板材的BIOS均衡参数选择电路包括：
PCH芯片；
第一选择器，第一选择器的输入端连接到PCH芯片，第一输出端连接到TPM卡；
第二选择器，第二选择器的输入端连接到第一选择器的第二输出端，第一输出端连接到第三Flash寄存器，第三Flash寄存器用于存储第一类型板材对应的BIOS固件；
拨码开关，拨码开关的输入端连接到第二选择器的第二输出端，输出端连接到第一Flash寄存器，第一Flash寄存器用于存储第二类型板材对应的BIOS固件，拨码开关的输出端经由反相器连接到第二Flash寄存器，第二Flash寄存器用于存储第二类型板材对应的BIOS固件的镜像。
在本发明的一个优选实施例中，第一Flash寄存器和拨码开关之间还设置有第一缓冲芯片，第一缓冲芯片配置为接收到低电平信号时，第一缓冲芯片被置为高阻态状态，接收到高电平信号时，第一缓冲芯片解除高阻态状态。
在本发明的一个优选实施例中，第二Flash寄存器和反相器之间还设置有第二缓冲芯片，第二缓冲芯片配置为接收到低电平信号时，第二缓冲芯片被置为高阻态状态，接收到高电平信号时，第二缓冲芯片解除高阻态状态。
在本发明的一个优选实施例中，反相器包括第一MOS管和第二MOS管，第一MOS管的栅极连接到第二MOS管的栅极并连接到拨码开关的输出端，第一MOS管的源极连接电源，漏极连接到第二MOS管的源极并连接到第二Flash寄存器，第二MOS管的漏极接地。
在本发明的一个优选实施例中，第一MOS管为P-MOS管，第二MOS管为N-MOS管。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
上述实施例，特别是任何“优选”实施例是实现的可能示例，并且仅为了清楚地理解本发明的原理而提出。可以在不脱离本文所描述的技术的精神和原理的情况下对上述实施例进行许多变化和修改。所有修改旨在被包括在本公开的范围内并且由所附权利要求保护。
Claims (6)
1.一种不同板材的BIOS均衡参数选择电路，其特征在于，包括：
PCH芯片；
第一选择器，所述第一选择器的输入端连接到所述PCH芯片，第一输出端连接到TPM卡；
第二选择器，所述第二选择器的输入端连接到所述第一选择器的第二输出端，第一输出端连接到第三Flash寄存器，所述第三Flash寄存器用于存储第一类型板材对应的BIOS固件；
拨码开关，所述拨码开关的输入端连接到所述第二选择器的第二输出端，输出端连接到第一Flash寄存器，所述第一Flash寄存器用于存储第二类型板材对应的BIOS固件，所述拨码开关的输出端经由反相器连接到第二Flash寄存器，所述第二Flash寄存器用于存储第二类型板材对应的BIOS固件的镜像，所述第一Flash寄存器和所述拨码开关之间还设置有第一缓冲芯片，所述第一缓冲芯片配置为接收到低电平信号时，所述第一缓冲芯片被置为高阻态状态，接收到高电平信号时，所述第一缓冲芯片解除高阻态状态，所述第二Flash寄存器和所述反相器之间还设置有第二缓冲芯片，所述第二缓冲芯片配置为接收到低电平信号时，所述第二缓冲芯片被置为高阻态状态，接收到高电平信号时，所述第二缓冲芯片解除高阻态状态。
2.根据权利要求1所述的电路，其特征在于，所述反相器包括第一MOS管和第二MOS管，所述第一MOS管的栅极连接到所述第二MOS管的栅极并连接到所述拨码开关的输出端，所述第一MOS管的源极连接电源，漏极连接到所述第二MOS管的源极并连接到所述第二Flash寄存器，所述第二MOS管的漏极接地。
3.根据权利要求2所述的电路，其特征在于，所述第一MOS管为P-MOS管，所述第二MOS管为N-MOS管。
4.一种服务器，其特征在于，所述服务器包括不同板材的BIOS均衡参数选择电路，所述不同板材的BIOS均衡参数选择电路包括：
PCH芯片；
第一选择器，所述第一选择器的输入端连接到所述PCH芯片，第一输出端连接到TPM卡；
第二选择器，所述第二选择器的输入端连接到所述第一选择器的第二输出端，第一输出端连接到第三Flash寄存器，所述第三Flash寄存器用于存储第一类型板材对应的BIOS固件；
拨码开关，所述拨码开关的输入端连接到所述第二选择器的第二输出端，输出端连接到第一Flash寄存器，所述第一Flash寄存器用于存储第二类型板材对应的BIOS固件，所述拨码开关的输出端经由反相器连接到第二Flash寄存器，所述第二Flash寄存器用于存储第二类型板材对应的BIOS固件的镜像，所述第一Flash寄存器和所述拨码开关之间还设置有第一缓冲芯片，所述第一缓冲芯片配置为接收到低电平信号时，所述第一缓冲芯片被置为高阻态状态，接收到高电平信号时，所述第一缓冲芯片解除高阻态状态，所述第二Flash寄存器和所述反相器之间还设置有第二缓冲芯片，所述第二缓冲芯片配置为接收到低电平信号时，所述第二缓冲芯片被置为高阻态状态，接收到高电平信号时，所述第二缓冲芯片解除高阻态状态。
5.根据权利要求4所述的服务器，其特征在于，所述反相器包括第一MOS管和第二MOS管，所述第一MOS管的栅极连接到所述第二MOS管的栅极并连接到所述拨码开关的输出端，所述第一MOS管的源极连接电源，漏极连接到所述第二MOS管的源极并连接到所述第二Flash寄存器，所述第二MOS管的漏极接地。
6.根据权利要求5所述的服务器，其特征在于，所述第一MOS管为P-MOS管，所述第二MOS管为N-MOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111555647.7A CN114253882B (zh) | 2021-12-17 | 2021-12-17 | 一种不同板材的bios均衡参数选择电路和服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111555647.7A CN114253882B (zh) | 2021-12-17 | 2021-12-17 | 一种不同板材的bios均衡参数选择电路和服务器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114253882A CN114253882A (zh) | 2022-03-29 |
| CN114253882B true CN114253882B (zh) | 2023-06-16 |
Family
ID=80792903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111555647.7A Active CN114253882B (zh) | 2021-12-17 | 2021-12-17 | 一种不同板材的bios均衡参数选择电路和服务器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114253882B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102591836A (zh) * | 2012-01-20 | 2012-07-18 | 华为技术有限公司 | 通信连接器pin脚配置方法及配置装置 |
| CN105700970A (zh) * | 2014-11-25 | 2016-06-22 | 英业达科技有限公司 | 服务器系统 |
| CN105700969A (zh) * | 2014-11-25 | 2016-06-22 | 英业达科技有限公司 | 服务器系统 |
| KR20160128538A (ko) * | 2015-04-28 | 2016-11-08 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109446002A (zh) * | 2018-10-17 | 2019-03-08 | 郑州云海信息技术有限公司 | 一种用于服务器抓取sata硬盘的治具板、系统及方法 |
| CN109753394A (zh) * | 2018-12-29 | 2019-05-14 | 西安紫光国芯半导体有限公司 | 一种实时调试固件配置信息的电路及方法 |
| CN113138741A (zh) * | 2021-05-06 | 2021-07-20 | 深圳市拓普泰克软件技术有限公司 | 通过bios设置选择gop实现不同lvds屏的适配方法 |
-
2021
- 2021-12-17 CN CN202111555647.7A patent/CN114253882B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102591836A (zh) * | 2012-01-20 | 2012-07-18 | 华为技术有限公司 | 通信连接器pin脚配置方法及配置装置 |
| CN105700970A (zh) * | 2014-11-25 | 2016-06-22 | 英业达科技有限公司 | 服务器系统 |
| CN105700969A (zh) * | 2014-11-25 | 2016-06-22 | 英业达科技有限公司 | 服务器系统 |
| KR20160128538A (ko) * | 2015-04-28 | 2016-11-08 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109446002A (zh) * | 2018-10-17 | 2019-03-08 | 郑州云海信息技术有限公司 | 一种用于服务器抓取sata硬盘的治具板、系统及方法 |
| CN109753394A (zh) * | 2018-12-29 | 2019-05-14 | 西安紫光国芯半导体有限公司 | 一种实时调试固件配置信息的电路及方法 |
| CN113138741A (zh) * | 2021-05-06 | 2021-07-20 | 深圳市拓普泰克软件技术有限公司 | 通过bios设置选择gop实现不同lvds屏的适配方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114253882A (zh) | 2022-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4629778B2 (ja) | チップ性能を最大にするように負荷サイクル回路を自動的に自己較正するための装置及び方法 | |
| US5754833A (en) | Method and apparatus for providing synchronous data transmission between digital devices operating at frequencies having a P/Q integer ratio | |
| US20050254325A1 (en) | Semiconductor integrated circuit and method of testing same | |
| US7607055B2 (en) | Semiconductor memory device and method of testing the same | |
| KR102143042B1 (ko) | 메모리 판정 피드백 등화기를 위한 전압 기준 계산 | |
| US11044123B2 (en) | Auto-zero receiver with integrated DFE, VGA and eye monitor | |
| US10896719B2 (en) | Techniques for clock signal jitter generation | |
| US20150130511A1 (en) | Scheme to improve the performance and reliability in high voltage io circuits designed using low voltage devices | |
| KR20030011677A (ko) | 넓은 주파수 대역에 대응할 수 있는 레지스터 및 이를이용한 신호 발생 방법 | |
| KR100816928B1 (ko) | 고속 직렬 수신기의 검사를 위한 자동 아이 다이어그램열화 기술들 | |
| US11631454B2 (en) | Methods and apparatus for reduced area control register circuit | |
| CN114253882B (zh) | 一种不同板材的bios均衡参数选择电路和服务器 | |
| CN111339019A (zh) | 一种通过cpld进行i2c总线扩展的方法和装置 | |
| US20100109720A1 (en) | Semiconductor integrated circuit and control method of the same | |
| JPWO2009037770A1 (ja) | メモリ回路およびメモリ回路のデータ書き込み・読み出し方法 | |
| US11515860B2 (en) | Deterministic jitter generator with controllable probability distribution | |
| US20090116316A1 (en) | Semiconductor device and semiconductor memory device | |
| US20040107375A1 (en) | System and method for switching clock sources | |
| KR102076770B1 (ko) | 반도체 장치 | |
| US7259591B1 (en) | Multi-bit configuration pins | |
| US10872054B2 (en) | Wide programmable gain receiver data path for single-ended memory interface application | |
| KR100337206B1 (ko) | 모드 레지스터 세팅장치 | |
| US8924649B2 (en) | Persistent cacheable high volume manufacturing (HVM) initialization code | |
| US20060126402A1 (en) | Mainboard, electronic component, and controlling method of logic operation | |
| JP7073844B2 (ja) | 設計支援装置、設計支援方法、プログラム及び記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |