CN114167941B - 一种硬盘卡槽双端口时钟信号配置装置 - Google Patents
一种硬盘卡槽双端口时钟信号配置装置 Download PDFInfo
- Publication number
- CN114167941B CN114167941B CN202110998468.4A CN202110998468A CN114167941B CN 114167941 B CN114167941 B CN 114167941B CN 202110998468 A CN202110998468 A CN 202110998468A CN 114167941 B CN114167941 B CN 114167941B
- Authority
- CN
- China
- Prior art keywords
- clock
- hard disk
- clamping groove
- card slot
- dual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000009977 dual effect Effects 0.000 claims description 5
- 239000002699 waste material Substances 0.000 abstract description 6
- 238000013461 design Methods 0.000 abstract description 4
- 238000005265 energy consumption Methods 0.000 abstract description 3
- 230000011664 signaling Effects 0.000 description 7
- 238000013459 approach Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010291 electrical method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000013468 resource allocation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
本发明提供一种硬盘卡槽双端口时钟信号配置装置，包括：第一时钟拓展芯片和第二时钟拓展芯片，所述第一时钟拓展芯片分别连接第一卡槽和第二卡槽，将接收自主板的时钟信号拓展为两组差分时钟信号，并将两组差分时钟信号分别发送至第一卡槽的硬盘和第二卡槽的硬盘；所述第二时钟拓展芯片分别连接第一卡槽和第二卡槽，所述第二时钟拓展芯片连接双端口模式连接器，所述双端口模式连接器向第二时钟拓展芯片发送用于控制是否启用第二时钟拓展芯片的判决信号。本发明解决了硬盘卡槽支持双端口模式时，时钟信号配置的问题，利用电路设计实现了时钟拓展芯片的使能，减少了时钟资源的浪费以及其相应的能耗。
Description
技术领域
本发明属于服务器技术领域，具体涉及一种硬盘卡槽双端口时钟信号配置装置。
背景技术
随着信息技术的发展，数据在我们的生活中扮演着越来越重要的角色。庞大的数据库需要服务器来管理和控制，如果说中央处理器芯片(CPU)是服务器的核心，那么服务器中存储数据的硬盘，则是海量数据存储的容器。
在目前的服务器设计中，有些硬盘背板需要支持双端口模式，即同一个硬盘卡槽上同时支持两块硬盘同是进行读写等操作。而一般情况下，主板只提供给一个硬盘卡槽一组时钟，这就需要在硬盘背板上进行时钟的拓展。
现有的一种硬盘背板上的时钟拓展方式，增设两个时钟拓展芯片，每组从主板过来的时钟信号通过时钟拓展芯片(CLOCK BUFFER)拓展为两组时钟，连接到对应的硬盘卡槽，为硬盘提供时钟。这种连接方式，在使用单端口模式时，每个时钟拓展芯片总有一组时钟闲置，但是芯片需要正常工作，消耗的功率与双端口模式时相同，这样造成了一定程度的资源浪费。
发明内容
针对现有技术时钟拓展结构在单端口模式存在的资源浪费的问题，本发明提供一种硬盘卡槽双端口时钟信号配置装置，以解决上述技术问题。
本发明提供一种硬盘卡槽双端口时钟信号配置装置，包括：第一时钟拓展芯片和第二时钟拓展芯片，所述第一时钟拓展芯片分别连接第一卡槽和第二卡槽，将接收自主板的时钟信号拓展为两组差分时钟信号，并将两组差分时钟信号分别发送至第一卡槽的硬盘和第二卡槽的硬盘；所述第二时钟拓展芯片分别连接第一卡槽和第二卡槽，所述第二时钟拓展芯片连接双端口模式连接器，所述双端口模式连接器向第二时钟拓展芯片发送用于控制是否启用第二时钟拓展芯片的判决信号。
进一步的，所述第一时钟拓展芯片在接收到第一卡槽和第二卡槽的硬盘在位信号后，将两组差分时钟信号分别发送至第一卡槽的硬盘和第二卡槽的硬盘；所述硬盘在位信号为第一卡槽和第二卡槽发送的低电平信号。
进一步的，所述第一时钟拓展芯片通过第一连接器连接主板，获取主板的时钟信号。
进一步的，所述双端口模式连接器包括第一端子和第二端子，所述第一端子经上拉电源连接并联的第一支路和第二支路，所述第一支路经第一或门连接第一输出端，所述第一或门的输入端还连接第一卡槽，获取第一卡槽的第二信号；所述第二支路经第二或门连接第二输出端，所述第二或门的输入端还连接第二卡槽，获取第二卡槽的第二信号；所述第二端子接地；所述第一端子与第二端子之间的连接线路上设有开关。
进一步的，所述上拉电源为3.3V电源，且所述上拉电源串联有10K的电阻；所述第二端子经1K电阻接地。
进一步的，所述第一输出端和第二输出端均连接第二时钟拓展芯片。
进一步的，所述第二时钟拓展芯片接收第一输出端和第二输出端发送的低电平信号，启动时钟信号拓展功能，将接收自主板的时钟信号拓展为两组差分时钟信号，并将两组差分时钟信号分别发送至第一卡槽的硬盘和第二卡槽的硬盘。
进一步的，所述第二时钟拓展芯片通过第二连接器连接主板。
进一步的，所述第一时钟拓展芯片和所述第二时钟拓展芯片为同一卡槽的不同硬盘提供对应的差分时钟信号。
本发明的有益效果在于，
本发明提供的硬盘卡槽双端口时钟信号配置装置，通过令两个时钟拓展芯片均可以将拓展的两组时钟信号分发至两个硬盘卡槽，在仅启用一个时钟拓展芯片时为单端口模式，在双端口模式下启用两个时钟拓展信号。本发明解决了硬盘卡槽支持双端口模式时，时钟信号配置的问题，利用电路设计实现了时钟拓展芯片的使能，减少了时钟资源的浪费以及其相应的能耗。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个实施例的硬盘卡槽双端口时钟信号配置装置的结构示意图。
图2是本申请一个实施例的硬盘卡槽双端口时钟信号配置装置的第一时钟拓展芯片的信号拓展示意图。
图3是本申请一个实施例的硬盘卡槽双端口时钟信号配置装置的双端口模式连接器的电路示意图。
图4是本申请一个实施例的硬盘卡槽双端口时钟信号配置装置的第二时钟拓展芯片的信号拓展示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
硬盘背板是高端服务器中的关键部件，是数据处理的桥梁，是横梁服务器等级的指标之一。硬盘背板通过线缆与主板通信连接。
差分时钟是将数据从源传送到目的地有两种常用的电气方法。一种方法使用“单端”发信号概念，它在发射机和接收机之间使用两个导体。它使用专用的信号线从发射机发送信号给接收机，以及一个普通的、供所有信号公用的地回路。另一种方法是差分发信号，从发射机发给接收机的信号是真实的、补充性的。尽管这也在发射机和接收机之间使用两个导体，但是它们传播有效信号，任何一个不会和其它信号共用。差分发信号使用的信号线路是单端发信号的两倍。差分发信号与单端发信号相比，有很多重要优点，这是因为差分接收机可抑制在两条线路都相同的任何信号。这种能力常称为共模噪声抑制。因为接收机仅对两个输入之间的差值敏感，因此共模抑制会出现。当两个差分通路连接得非常近时，这两个信号上的噪声将非常明显，并在目的地被抑制。使用单端方法，在信号线上外部噪声将非常明显。因为差分信号方法抑制共模噪声信号，则低压电平可用于可靠的串行数据传输。用于差分信号的低压的另一优点是可比较的功率电平被降低。在近几年，差分PECL、LVPECL和LVDS时钟成为对高速逻辑电路定时的非常流行的方法。
或门(OR gate)，又称或电路、逻辑和电路。如果几个条件中，只要有一个条件得到满足，某事件就会发生，这种关系叫做“或”逻辑关系。具有“或”逻辑关系的电路叫做或门。或门有多个输入端，一个输出端，只要输入中有一个为高电平时(逻辑“1”)，输出就为高电平(逻辑“1”)；只有当所有的输入全为低电平(逻辑“0”)时，输出才为低电平(逻辑“0”)。或门可以通过不同的方法实现，包括二极管实现、开关实现、CMOS逻辑实现等，通过将多个或门级联也可以实现多输入的或门。
下面将参考附图并结合实施例来详细说明本发明。
实施例1
请参考图1，本实施例提供一种硬盘卡槽双端口时钟信号配置装置，包括：第一时钟拓展芯片和第二时钟拓展芯片，第一时钟拓展芯片分别连接第一卡槽和第二卡槽，将接收自主板的时钟信号拓展为两组差分时钟信号，并将两组差分时钟信号分别发送至第一卡槽的硬盘和第二卡槽的硬盘；第二时钟拓展芯片分别连接第一卡槽和第二卡槽，第二时钟拓展芯片连接双端口模式连接器，双端口模式连接器向第二时钟拓展芯片发送用于控制是否启用第二时钟拓展芯片的判决信号。
第一时钟拓展芯片(CLOCK BUFFER1)为两个硬盘卡槽提供单端口模式所需的时钟，第二时钟拓展芯片(CLOCK BUFFER2)为两个硬盘卡槽提供双端口模式所需的另外一组时钟，时钟拓展芯片2是否输出时钟，取决于判决条件是否成立，即是否启用双端口模式。
实施例2
本实施例提供一种硬盘卡槽双端口时钟信号配置装置，包括：第一时钟拓展芯片和第二时钟拓展芯片，第一时钟拓展芯片分别连接第一卡槽和第二卡槽，将接收自主板的时钟信号拓展为两组差分时钟信号，并将两组差分时钟信号分别发送至第一卡槽的硬盘和第二卡槽的硬盘；第二时钟拓展芯片分别连接第一卡槽和第二卡槽，第二时钟拓展芯片连接双端口模式连接器，双端口模式连接器向第二时钟拓展芯片发送用于控制是否启用第二时钟拓展芯片的判决信号。其中，第一时钟拓展芯片在接收到第一卡槽和第二卡槽的硬盘在位信号后，将两组差分时钟信号分别发送至第一卡槽的硬盘和第二卡槽的硬盘；硬盘在位信号为第一卡槽和第二卡槽发送的低电平信号。第一时钟拓展芯片通过第一连接器连接主板，获取主板的时钟信号。
第一时钟拓展芯片(CLOCK BUFFER1)为两个硬盘卡槽提供单端口模式所需的时钟，第二时钟拓展芯片(CLOCK BUFFER2)为两个硬盘卡槽提供双端口模式所需的另外一组时钟，第二时钟拓展芯片是否输出时钟，取决于判决条件是否成立，即是否启用双端口模式。
其中，第一时钟拓展芯片根据卡槽的硬盘在位状态向两个硬盘卡槽提供差分时钟信号的控制原理如图2所示，第一时钟拓展芯片CLOCK BUFFER1的输入时钟信号为Clock1_DP、Clock1_DN,这两个信号为一组差分时钟。当硬盘1和硬盘2分别插入硬盘卡槽A和硬盘卡槽B时，在位信号被拉至低电平，CLOCK BUFFER1被使能，将输入的一组差分时钟拓展为两组差分时钟，分别供给硬盘1和硬盘2，此时即为单端口模式时的工作。
而第二时钟拓展芯片则是根据控制开关信息和硬盘在位状态信号分别向两个硬盘卡槽发送时钟差分信号。
实施例3
本实施例提供一种硬盘卡槽双端口时钟信号配置装置，包括：第一时钟拓展芯片和第二时钟拓展芯片，第一时钟拓展芯片分别连接第一卡槽和第二卡槽，将接收自主板的时钟信号拓展为两组差分时钟信号，并将两组差分时钟信号分别发送至第一卡槽的硬盘和第二卡槽的硬盘；第二时钟拓展芯片分别连接第一卡槽和第二卡槽，第二时钟拓展芯片连接双端口模式连接器，双端口模式连接器向第二时钟拓展芯片发送用于控制是否启用第二时钟拓展芯片的判决信号。其中，第一时钟拓展芯片在接收到第一卡槽和第二卡槽的硬盘在位信号后，将两组差分时钟信号分别发送至第一卡槽的硬盘和第二卡槽的硬盘；硬盘在位信号为第一卡槽和第二卡槽发送的低电平信号。第一时钟拓展芯片通过第一连接器连接主板，获取主板的时钟信号。
双端口模式连接器如图3所示，包括第一端子(端子A)和第二端子(端子B)，第一端子经上拉电源连接并联的第一支路和第二支路，第一支路经第一或门连接第一输出端，第一或门的输入端还连接第一卡槽，获取第一卡槽的第二信号；第二支路经第二或门连接第二输出端，第二或门的输入端还连接第二卡槽，获取第二卡槽的第二信号；第一输出端和第二输出端均连接第二时钟拓展芯片。第二端子接地；第一端子与第二端子之间的连接线路上设有开关。上拉电源为3.3V电源，且上拉电源串联有10K的电阻；第二端子经1K电阻接地。第二时钟拓展芯片接收第一输出端和第二输出端发送的低电平信号，启动时钟信号拓展功能，将接收自主板的时钟信号拓展为两组差分时钟信号，并将两组差分时钟信号分别发送至第一卡槽的硬盘和第二卡槽的硬盘。第二时钟拓展芯片通过第二连接器连接主板。在双端口模式下，第一时钟拓展芯片和第二时钟拓展芯片为同一卡槽的不同硬盘提供对应的差分时钟信号。
具体的，双端口模式连接器的判决信号生成原理如下：
判决条件的设置电路由双端口模式连接器和两个或门组成。在A、B两个端子未接通的时候，双端口模式连接器由于3.3V的上拉，提供的判决信号为高电平，因此根据设定的真值表，输出一定为高电平，即双端口开启信号1、2为高电平。
在A、B两个端子接通的时候，根据电阻的串联分压公式，A点的电平为:
因此此时被下拉为低电平，另外硬盘1和硬盘2的在位信号也为低电平，因此双端口开启信号1、2为低电平。
请参考图3，第二时钟拓展芯片CLOCK BUFFER2的输入时钟信号为Clock2_DP、Clock2_DN,这两个信号为一组差分时钟。当硬盘1和硬盘2插入卡槽、并且双端口模式连接器的A、B端子接通时，双端口开启信号1、2为低电平，CLOCK BUFFER2被使能，将输入的一组差分时钟拓展为两组差分时钟，分别供给硬盘卡槽A和硬盘卡槽B，此时即为双端口模式时的时钟分配。
这样就完成了双端口模式下的时钟分配，减少了单端口模式下时钟资源的浪费，CLOCK BUFFER2只有在双端口模式连接器接通时才进行时钟的拓展，降低了能耗。
其组成单元和改进前的节点的差异点在于：
改进前，每个硬盘卡槽都需要一个时钟拓展芯片来提供时钟。
改进后，通过增加判决条件，展现了单端口模式和双端口模式时时钟资源分配方式的差异性，减少了资源的浪费。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (8)
1.一种硬盘卡槽双端口时钟信号配置装置，其特征在于，包括：第一时钟拓展芯片和第二时钟拓展芯片，所述第一时钟拓展芯片分别连接第一卡槽和第二卡槽，将接收自主板的时钟信号拓展为两组差分时钟信号，并将两组差分时钟信号分别发送至第一卡槽的硬盘和第二卡槽的硬盘；所述第二时钟拓展芯片分别连接第一卡槽和第二卡槽，所述第二时钟拓展芯片连接双端口模式连接器，所述双端口模式连接器向第二时钟拓展芯片发送用于控制是否启用第二时钟拓展芯片的判决信号；
所述双端口模式连接器包括第一端子和第二端子，所述第一端子经上拉电源连接并联的第一支路和第二支路，所述第一支路经第一或门连接第一输出端，所述第一或门的输入端还连接第一卡槽，获取第一卡槽的第二信号；所述第二支路经第二或门连接第二输出端，所述第二或门的输入端还连接第二卡槽，获取第二卡槽的第二信号；所述第二端子接地；所述第一端子与第二端子之间的连接线路上设有开关。
2.根据权利要求1所述的硬盘卡槽双端口时钟信号配置装置，其特征在于，所述第一时钟拓展芯片在接收到第一卡槽和第二卡槽的硬盘在位信号后，将两组差分时钟信号分别发送至第一卡槽的硬盘和第二卡槽的硬盘；所述硬盘在位信号为第一卡槽和第二卡槽发送的低电平信号。
3.根据权利要求1所述的硬盘卡槽双端口时钟信号配置装置，其特征在于，所述第一时钟拓展芯片通过第一连接器连接主板，获取主板的时钟信号。
4.根据权利要求1所述的硬盘卡槽双端口时钟信号配置装置，其特征在于，所述上拉电源为3.3V电源，且所述上拉电源串联有10K的电阻；所述第二端子经1K电阻接地。
5.根据权利要求4所述的硬盘卡槽双端口时钟信号配置装置，其特征在于，所述第一输出端和第二输出端均连接第二时钟拓展芯片。
6.根据权利要求5所述的硬盘卡槽双端口时钟信号配置装置，其特征在于，所述第二时钟拓展芯片接收第一输出端和第二输出端发送的低电平信号，启动时钟信号拓展功能，将接收自主板的时钟信号拓展为两组差分时钟信号，并将两组差分时钟信号分别发送至第一卡槽的硬盘和第二卡槽的硬盘。
7.根据权利要求6所述的硬盘卡槽双端口时钟信号配置装置，其特征在于，所述第二时钟拓展芯片通过第二连接器连接主板。
8.根据权利要求6所述的硬盘卡槽双端口时钟信号配置装置，其特征在于，所述第一时钟拓展芯片和所述第二时钟拓展芯片为同一卡槽的不同硬盘提供对应的差分时钟信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110998468.4A CN114167941B (zh) | 2021-08-27 | 2021-08-27 | 一种硬盘卡槽双端口时钟信号配置装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110998468.4A CN114167941B (zh) | 2021-08-27 | 2021-08-27 | 一种硬盘卡槽双端口时钟信号配置装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114167941A CN114167941A (zh) | 2022-03-11 |
| CN114167941B true CN114167941B (zh) | 2023-07-18 |
Family
ID=80476543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110998468.4A Active CN114167941B (zh) | 2021-08-27 | 2021-08-27 | 一种硬盘卡槽双端口时钟信号配置装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114167941B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101719051A (zh) * | 2009-11-09 | 2010-06-02 | 中兴通讯股份有限公司 | 一种多控磁盘阵列及其实现方法 |
| CN210328065U (zh) * | 2019-05-21 | 2020-04-14 | 深圳市阿普奥云科技有限公司 | 一种硬盘信号灯的驱动系统 |
| CN112291027A (zh) * | 2020-10-27 | 2021-01-29 | 杭州迪普科技股份有限公司 | 时钟选择方法、装置、设备及计算机可读存储介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109189203B (zh) * | 2018-08-15 | 2021-07-30 | 英业达科技有限公司 | 服务器节电系统及其节电方法 |
-
2021
- 2021-08-27 CN CN202110998468.4A patent/CN114167941B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101719051A (zh) * | 2009-11-09 | 2010-06-02 | 中兴通讯股份有限公司 | 一种多控磁盘阵列及其实现方法 |
| CN210328065U (zh) * | 2019-05-21 | 2020-04-14 | 深圳市阿普奥云科技有限公司 | 一种硬盘信号灯的驱动系统 |
| CN112291027A (zh) * | 2020-10-27 | 2021-01-29 | 杭州迪普科技股份有限公司 | 时钟选择方法、装置、设备及计算机可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114167941A (zh) | 2022-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7477068B2 (en) | System for reducing cross-talk induced source synchronous bus clock jitter | |
| US7783935B2 (en) | Bit error rate reduction buffer | |
| CN112463697B (zh) | 一种时钟模式切换服务器系统 | |
| CN112463667B (zh) | 一种pcie插卡形式硬盘扩展装置及电子设备 | |
| US6772251B1 (en) | Bit interleaved data serial interface | |
| US8332680B2 (en) | Methods and systems for operating memory in two modes | |
| CN109561032B (zh) | 一种交换机模块及包括其的交换机 | |
| CN114167941B (zh) | 一种硬盘卡槽双端口时钟信号配置装置 | |
| CN111313869B (zh) | 一种千兆以太网收发器的时钟切换电路 | |
| US8510485B2 (en) | Low power digital interface | |
| CN208796234U (zh) | 控制数据的传输系统及其子系统 | |
| CN216772401U (zh) | 一种主设备主控功能实现系统 | |
| CN211628236U (zh) | 一种PCIE Slimline连接器的带宽配置装置 | |
| CN210983388U (zh) | 一种可一路转多路pci-e和pci总线接口的板卡 | |
| CN112003910B (zh) | 一种以太网络物理层与介质访问控制层的交互方法和装置 | |
| CN113836058A (zh) | 一种板卡间数据交换方法、装置、设备及存储介质 | |
| CN220543278U (zh) | 一种实现板间通信的参考时钟架构 | |
| CN112542187B (zh) | 一种高速读ID和芯片状态的电路和flash存储器 | |
| CN111769863B (zh) | 一种用于tpcm通信的中继方法及中继板卡 | |
| CN211698933U (zh) | 一种基于COMe和FPGA的大带宽数字处理板 | |
| CN221127259U (zh) | 一种SPI Slave芯片设计中去毛刺的电路 | |
| CN219085413U (zh) | 一种pc内嵌式的ate设备 | |
| CN114020661B (zh) | 一种存储设备及其配置方法 | |
| CN117478227B (zh) | 一种高速光通信连接器和服务器 | |
| CN113032321B (zh) | 地址扩展电路、通信接口芯片及通信系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |