CN210983388U - 一种可一路转多路pci-e和pci总线接口的板卡 - Google Patents
一种可一路转多路pci-e和pci总线接口的板卡 Download PDFInfo
- Publication number
- CN210983388U CN210983388U CN201922356281.5U CN201922356281U CN210983388U CN 210983388 U CN210983388 U CN 210983388U CN 201922356281 U CN201922356281 U CN 201922356281U CN 210983388 U CN210983388 U CN 210983388U
- Authority
- CN
- China
- Prior art keywords
- pci
- bus
- express
- bridge
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
本实用新型介绍了一种可一路转多路PCI‑E和PCI总线接口的板卡,PCI‑E总线经PEX8732和PEX8112两种桥片转换为多个PCI‑E总线和PCI总线;PCI‑E总线从桥片1 PEX8732输入端口进入到桥片PEX8732的内部PCI总线接口,在机箱内被引出的一路PCI‑E总线输入到桥片1,桥片1的后级输出多路PCI‑E总线,选择桥片1输出的其中的一路PCI‑E总线输入到桥片2 PEX8112,桥片2的输出级输出多路PCI总线并连接到连接器上。本实用新型解决了CPU模块提供的PCI‑E信号接口数量有限和机箱空间有限,不能同时提供更多的外接功能的缺陷。
Description
技术领域
本实用新型涉及PCI-E总线接口技术领域,特别是一种可一路转多路PCI-E和PCI总线接口的板卡。
背景技术
PCI是一种由英特尔在1991年推出的用于定义局部总线的标准,此标准允许在计算机内安装多达10个遵从PCI标准的扩展卡。取代了早先的ISA总线与PCI-Express总线相比速度要慢。从数据宽度上PCI总线有32位和64位之分,从总线速度上有33MHz和66MHz两种目前流行的是32bit@33MHz,而64bit也在普及。
PCI-Express是最新的总线和接口标准,它原来的名称为“3GIO”,是由英特尔提出的,很明显英特尔的意思是它代表着下一代I/O接口标准,交由PCI-SIG(外围部件互联专业组)认证发布后才改名为“PCI-Express”,简称“PCI-E”,这个总线最新的接口为PCI-E3.0接口,其比特率为8GB/s约为上一代产品带宽的2倍,并且包含发射器和接收器均衡、PLL改善以及时钟数据恢复等一系列重要新功能,用于改善数据传输和数据保护性能,PCI-E也有多种规格,有PCI- Express 1X、 PCI- Express 4X、PCI- Express 8X、PCI- Express 16X 4种规格。PCI-E做为处理器系统的局部总线,主要目的是用来连接处理器系统中的外部设备。一般电脑和设备的芯片组会提供几组PCI-E信号接口,这些接口可以用来外接各种板卡和设备。
PCI- Express 16X信号是一个32对差分数据信号和一对时钟信号, PCI-Express 1X信号为2对差分信号加一对时钟信号,PCI- Express 16X信号虽然有多路的信号只能连接一个PCI-E设备,一般PCIE设备都不需要必须是32对的信号,只需要2对差分信号和一对时钟传输数据就行。因此为了不浪费资源将一个PCI-E 16X总线接口扩展为多个接口是增加了资源。
随着信息技术的快速发展,以及便携式电脑笔记本的需求越来越大,需要提供多种功能和多个设备的连接,于是有限的机箱空间和目前CPU模块提供的PCI-E和PCI总线接口插槽和总线接口路数已经不能满足需求,因此对与PCI-E和PCI插槽和接口扩展已经刻不容缓。
发明内容
本实用新型所要解决的技术问题是提供一种可一路转多路PCI-E和PCI总线接口的板卡,解决CPU模块提供的PCI-E信号接口数量有限和机箱空间有限,不能同时提供更多的外接功能的缺陷。
为了实现解决上述技术问题的目的,本实用新型采用了如下技术方案:
一种可一路转多路PCI-E和PCI总线接口的板卡,将机箱内的其中一路PCI-E总线引出,将这一路PCI-E总线经PEX8732和PEX8112两种桥片扩展为多个PCI-E总线和多个PCI总线;PEX8732桥片为桥片1,PEX8112桥片为桥片2;扩展出的总线以可插板卡的连接器形式实现;具体结构为:
在机箱内被引出的一路PCI-E总线输入到桥片1,桥片1的后级输出多路PCI-E总线,选择桥片1输出的其中的一路PCI-E总线输入到桥片2,桥片2的输出级输出多路PCI总线并连接到连接器上。
具体的,桥片1扩展的多个PCI-E总线中的另外的PCI-E总线连接多个PCI-E标准连接器。
具体的,输入到桥片1的1路PCI-E总线可以设置为PCI- Express 16X、PCI-Express 8X、PCI- Express 4X三种规格。
输入到桥片1的1路PCI-E总线为PCI- Express 16X模式时,输出可以为2路PCI-Express 8X,4路PCI- Express 4X,16路PCI- Express 1X。
输入到桥片1的1路PCI-E总线为PCI- Express 8X模式时,输出可以为2路PCI-Express 4X,8路PCI- Express 1X。
输入到桥片1的1路PCI-E总线为PCI- Express 4X模式时,输出可以为4路PCI-Express 1X。
具体的,输入到桥片1的1路PCI-E总线可以设置为PCI- Express 16X,PCI- E总线从桥片1输入端口PCI-E 16X进入到桥片PEX8732的内部PCI总线接口,信号经过全双工PCIE到 PCI 桥,16个时钟信号经时钟芯片进行扩展,扩展为16个PCI-E 1X的两对数据信号到输出端口;输出16个信号,其中单独1路PCI- E 1X信号做为桥片PEX8112的输入信号进入到桥片2内部PCI总线接口,实现 PCI-E总线转换为PCI总线的功能;桥片2扩展输出的多路PCI总线连接多个PCI标准连接器;输入为一路PCI-E 1X总线、输出为多路PCI总线PCI信号的数据和时钟信号由桥片内部转出;上述的桥片1扩展的16个PCI-E 1X中的另外15个信号连接15个PCI-E标准连接器。
所述的PCI-E总线,具体是指PCI- Express总线的简称。
桥片1支持PCI-E r3.0规范,兼容PCI-E r1.0a/1.1/2.0;单通道最大带宽8GT/s,支持基本模式和虚拟模式。这个芯片主要实现PCI- Express不同规格总线互相转换,即输入端口可以配置为PCI- Express 16X、PCI- Express 8X、PCI- Express 4X模式,输出端口配置为PCI- Express 4X、PCI- Express 1X模式。本实用新型配置模式为输入PCI-Express 16X模式,输出PCI- Express 1X模式。
桥片2主要实现 PCI- Express总线转换为PCI总线的功能,输入为一路PCI-Expresse 1X总线,输出为多路PCI总线。
本实用新型的原理为一路PCI-E总线通过连接器输入到桥片1,桥片后级输出多路PCI-E总线,选择其中的一路PCI-E总线输入到桥片2,桥片2的输出级输出多路PCI总线并连接到连接器上。
桥片1输出的PCI-E信号可以再次输入到另一片桥片1中,这样可以级联更多路的PCI-E信号接口。在本专利中选择了一种组合方式:输入为PCI- Express 16X模式,输出16路PCI- Express 1X。
桥片2本专利选择的是输入总线信号必须为PCI- Express 1X模式,输出的PCI总线设备最多32个,本专利中PCI总线规格为32bit@33MHz。
板卡上电源有DC12V、DC5V、DC3.3V、DC1.8V、DC0.9V。用电源芯片和外围电路实现。
本实用新型提供了一种单路PCI-E总线接口转换为多路总线接口的板卡,具体为转换为多路PCI-E和PCI总线接口的板卡,解决了CPU模块提供的PCI-E信号接口数量有限和机箱空间有限,不能同时提供更多的外接功能的缺陷。
附图说明
图1是本专利的可一路转多路PCI-E和PCI总线接口的板卡结构图。
图2为桥片PEX8732原理图一。
图3 为桥片PEX8732原理图二。
图4 为桥片PEX8112原理图。
图5为本专利的电源原理图。
图中,1-高速信号电缆,2-微矩形连接器,3-桥片1 PEX8732,4-桥片2 PEX8112,5-电源芯片LTM4644,6-微矩形连接器插头,7-电源芯片LTC7149, 8是15个PCIE连接器,9是5个PCI连接器,10、印制板。
具体实施方式
如图1所示,本实用新型的可一路转多路PCI-E和PCI总线接口的板卡,包括高速信号电缆1、微矩形连接器2、桥片1 PEX8732、桥片2 PEX8112、电源芯片LTM4644、电源芯片LTC7149、5个PCI连接器5、15个PCIE连接器、印制板10。
本实用新型输入信号通过高速信号电缆1与微矩形连接器2连接输入到印制板9上,再到桥片PEX8732和桥片PEX8112,桥片转出的信号再通过标准的PCI-E连接器7和PCI连接器8输出到应用的PCI-E和PCI设备。
如图2所示桥片PEX8732的工作原理图,有两个工作模式,一个模式是由一个P2P即PCI 到PCI 桥信号从输入端口,到内部的PCI总线扩展为N个P2P到输出端口。
另一个模式是由2个P2P即PCI 到PCI 桥信号从输入端口,到内部的PCI总线扩展为两路N个P2P到输出端口。本专利选择的是第一种模式。
电源芯片5即LTC7149将供电电源为DC12V转换为DC-12V,电源芯片6即LTM4644电源芯片将电源DC12V转换输出DC 3.3V、DC5V 、DC1.8V、 DC0.9V。
如图3所示,桥片PEX8732的工作原理是:工作模式是由一个P2P(PCI 到PCI 桥)信号从输入端口到内部的PCI总线扩展为N个P2P到输出端口。
如图4所示,PCI-E 信号进入到桥片PEX8112的内部接口,信号经过全双工PCI E总线到 PCI 桥输出信号到PCI 接口,然后输出到PCI总线设备;配置寄存器里的值有硬件电路给数, 8KB的共用存储器存储所要经过的数据。
PEX8732的桥片到PEX8112的桥片信号传输方式和工作原理具体说明如下:
PCI- Express16X的32对数据信号从桥片PEX8732输入端口PCI- Express 16X进入到桥片1的内部PCI总线接口,信号经过全双工PCI Express到 PCI 桥,16个时钟信号经时钟芯片进行扩展,扩展为16个PCI- Express 1X的两对数据信号到输出端口;输出16个信号到PCI 接口,其中单独1路PCI- Express 1X信号做为桥片PEX8112的输入信号进入到桥片内部PCI总线接口,实现 PCI- Express总线转换为PCI总线的功能,输入为一路PCI-Expresse 1 x总线,输出为多路PCI总线,本实用新型输出为5路总线并连接在五个PCI连接器上,PCI信号的数据和时钟信号由桥片内部转出。
桥片PEX8732支持PCI-E r3.0规范,兼容PCI-E r1.0a/1.1/2.0;单通道最大带宽8GT/s,支持基本模式和虚拟模式。这个芯片主要实现PCI- Express不同规格总线互相转换,即输入端口可以配置为PCI- Express 16X、PCI- Express 8X、PCI- Express 4X模式,输出端口配置为PCI- Express 4X、PCI- Express 1X模式。本实用新型配置模式为输入PCI- Express 16X模式,输出PCI- Express 1X模式。
桥片PEX8732模式设置:PCI-E总线可以设置为PCI- Express 16X、PCI- Express8X、PCI- Express 4X三种规格。输出的多路总线可以设置为PCI- Express 8X、PCI-Express 4X、PCI- Express 1X模式。
其中输入到桥片PEX8732的1路总线输入为PCI- Express 16X模式时,输出可以为2路PCI- Express 8X,4路PCI- Express 4X,16路PCI- Express 1X。
输入为PCI- Express 8X模式时,输出可以为2路PCI- Express 4X,8路PCI-Express 1X。
输入为PCI- Express 4X模式时,输出可以为4路PCI- Express 1X。
另外需要特殊说明的是桥片PEX8732输出的PCI-E信号可以再次输入到另一片桥片PEX8732中,这样可以级联更多路的PCI-E信号接口。在本专利中选择了一种组合方式:输入为PCI- Express 16X模式,输出16路PCI- Express 1X。
桥片PEX8112输入总线信号必须为PCI- Express 1X模式,输出的PCI总线设备最多32个。
如图4所示,桥片PEX8732的模式配置电路设置为输入为PCI- Express 16X,输出为PCI- Express 1X,配置电路全部由硬件电路实现不需要再加其他控制芯片。PEX8732将PCI- Express 16X的32对数据信号输出为独立的16个PCI- Express 1X的两对数据信号,16个时钟信号由输入的时钟信号经时钟芯片进行扩展。其中1路PCI- Express 1X信号又做为桥片PEX8112的输入信号,桥片输出标准PCI信号,桥片PEX8112需要配置为PCI- Express转PCI模式。PCI信号的数据和时钟信号由桥片内部转出。
桥片PEX8732输出的其他15路信号和桥片PEX8112输出的一路PCI信号都连接到图1中的连接器X1~X15、XP1-XP5上,理论上,上一路PCI信号上可以连接32个PCI设备,本技术方案只扩展出5个。
如图5所示,板卡上电源有DC12V,DC-12V,DC5V,DC3.3V,DC1.8V,DC0.9V。供电电源为DC12V来自于外部电源,经过电源芯片LTC7913转换为DC-12V,DC 3.3V、DC5V 、DC1.8VDC0.9V都由电源芯片LTM4644转换输出,DC1.8V、 DC0.9V给桥片PEX8732供电,DC 3.3V、DC1.8V 给桥片PEX8112供电,其他电源给连接器供电。以上电源芯片均为大工耗电源芯片,电流每通道最近4A电流,最高支持16A电流。
通过上述一种单路PCI-E总线接口转换为多路PCI-E和PCI总线接口的板卡,解决了CPU模块提供的PCI-E信号接口数量有限和机箱空间有限,不能同时提供更多的外接功能的缺陷。
Claims (8)
1.一种可一路转多路PCI-E和PCI总线接口的板卡,其特征是:将机箱内的其中一路PCI-E总线引出,将这一路PCI-E总线经PEX8732和PEX8112两种桥片扩展为多个PCI-E总线和多个PCI总线;PEX8732桥片为桥片1,PEX8112桥片为桥片2;扩展出的总线以可插板卡的连接器形式实现;具体结构为:
在机箱内被引出的一路PCI-E总线输入到桥片1,桥片1的后级输出多路PCI-E总线,选择桥片1输出的其中一路PCI-E总线输入到桥片2,桥片2的输出级输出多路PCI总线并连接到连接器上。
2.根据权利要求1所述可一路转多路PCI-E和PCI总线接口的板卡,其特征是:所述的桥片1扩展的多个PCI-E总线中的另外的PCI-E总线分别连接多个PCI-E标准连接器。
3.根据权利要求1所述可一路转多路PCI-E和PCI总线接口的板卡,其特征是:所述的输入到桥片1的1路PCI-E总线设置为PCI- Express 16X、PCI- Express 8X或者PCI- Express4X三种规格。
4.根据权利要求3所述可一路转多路PCI-E和PCI总线接口的板卡,其特征是:输入到桥片1的1路PCI-E总线为PCI- Express 16X模式时,输出或者为2路PCI- Express 8X,或者为4路PCI- Express 4X,或者为16路PCI- Express 1X。
5.根据权利要求3所述可一路转多路PCI-E和PCI总线接口的板卡,其特征是:输入到桥片1的1路PCI-E总线为PCI- Express 8X模式时,输出或者为2路PCI- Express 4X,或者为8路PCI- Express 1X。
6.根据权利要求3所述可一路转多路PCI-E和PCI总线接口的板卡,其特征是:输入到桥片1的1路PCI-E总线为PCI- Express 4X模式时,输出为4路PCI- Express 1X。
7.根据权利要求1所述可一路转多路PCI-E和PCI总线接口的板卡,其特征是:所述的输入到桥片1的1路PCI-E总线设置为PCI- Express 16X,PCI- E总线从桥片1输入端口PCI-E16X进入到桥片PEX8732的内部PCI总线接口,信号经过全双工PCI E到 PCI 桥,16个时钟信号经时钟芯片进行扩展,扩展为16个PCI-E 1X的两对数据信号到输出端口;输出16个信号,其中单独1路PCI- E 1X信号做为桥片PEX8112的输入信号进入到桥片2内部PCI总线接口,实现 PCI-E总线转换为PCI总线的功能;桥片2扩展输出的多路PCI总线连接多个PCI标准连接器;
桥片1扩展的16个PCI-E 1X中的另外15个信号连接15个PCI-E标准连接器。
8.根据权利要求1所述可一路转多路PCI-E和PCI总线接口的板卡,其特征是:所述的桥片1输出的PCI-E信号再次输入到另一片桥片1中,级联更多路的PCI-E信号接口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922356281.5U CN210983388U (zh) | 2019-12-25 | 2019-12-25 | 一种可一路转多路pci-e和pci总线接口的板卡 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922356281.5U CN210983388U (zh) | 2019-12-25 | 2019-12-25 | 一种可一路转多路pci-e和pci总线接口的板卡 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210983388U true CN210983388U (zh) | 2020-07-10 |
Family
ID=71438991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922356281.5U Active CN210983388U (zh) | 2019-12-25 | 2019-12-25 | 一种可一路转多路pci-e和pci总线接口的板卡 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210983388U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112579502A (zh) * | 2020-12-24 | 2021-03-30 | 西安翔腾微电子科技有限公司 | 一种基于多路pci总线的接口转换电路 |
-
2019
- 2019-12-25 CN CN201922356281.5U patent/CN210983388U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112579502A (zh) * | 2020-12-24 | 2021-03-30 | 西安翔腾微电子科技有限公司 | 一种基于多路pci总线的接口转换电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109613491B (zh) | 一种基于fpga的高速信号采集存储及回放系统 | |
US7203785B2 (en) | Apparatus and method for parallel and serial PCI hot plug signals | |
CN105119849B (zh) | 一种交换机架构及应用于交换机架构的数据管理方法 | |
CN116841932B (zh) | 一种可灵活连接的便携式高速数据存取设备及其工作方法 | |
CN211427336U (zh) | 一种嵌入式vpx计算模块 | |
CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
CN107943733A (zh) | 一种单板间并行总线的互联方法 | |
CN210983388U (zh) | 一种可一路转多路pci-e和pci总线接口的板卡 | |
CN106649162A (zh) | 一种Pci‑Express多端口聚合系统及其使用方法 | |
CN109407574A (zh) | 一种多总线可选择输出控制装置及其方法 | |
CN203178870U (zh) | 网口转接卡 | |
CN211149445U (zh) | 一种高速数据处理平台 | |
CN103530256B (zh) | CPCIe和PCI协议数据的处理装置及方法 | |
CN217739894U (zh) | 一种新型支持USB4的Type-C接口测试装置 | |
CN207503207U (zh) | 用于多接口的综合测试系统 | |
CN216772401U (zh) | 一种主设备主控功能实现系统 | |
RU173335U1 (ru) | Процессорный модуль (МВЕ8С-РС) | |
CN202617157U (zh) | 一种pcie交换电路 | |
CN213582152U (zh) | 台式机和服务器系统的pcie信号位宽自动切换装置 | |
CN103544133B (zh) | 一种转换装置及方法 | |
CN201378316Y (zh) | 通用输入/输出接口扩展电路和具有该电路的移动终端 | |
CN113970896A (zh) | 基于fpga芯片的控制装置及电子设备 | |
CN206805410U (zh) | 一种应用在服务器上的pcie扩展板卡 | |
CN207764780U (zh) | 基于fpga的打印机芯控制系统 | |
JP2013125315A (ja) | バスシステムおよび情報処理機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |