RU173335U1 - Процессорный модуль (МВЕ8С-РС) - Google Patents

Abstract

Полезная модель относится к вычислительной технике и может быть использована для работы в составе средств вычислительной техники (СВТ) робототехнических комплексов (РТК).Техническим результатом является повышение быстродействия и расширение функциональных возможностей за счет использования в робототехнических комплексах.Процессорный модуль (МВЕ8С-РС) (фиг. 1) содержит контроллер периферийных интерфейсов КПИ-2 1, восьми ядерный микропроцессор 2, четыре блока памяти 3, 4, 5 и 6, семь портов SATA 7, 8,…, 13, порт IDE 14, четыре шины ввода-вывода 15, 16, 17 и 18, трансмиттер RS-232 19, порт RS-232 20, микросхема физического уровня Gigabit Ethernet 21, три разъема RJ45 22, 25 и 28, три 2х-портовых USB хаб 23, 26, 29, две микросхемы физического уровня Gigabit Ethernet 24, 27, два соединителя 30 и 42, микросхему часов реального времени с энергонезависимой памятью 31, микросхему ПЗУ начального загрузчика 32, элемент питания 33, последовательный периферийный интерфейс 34, три штыревых вывода 35, 36 и 37, аудиовыход 38, два аудиовхода 39 и 40, датчик температуры 41, блок питания 43, генератор опорной частоты 44, микросхему размножения частот 45, блок синхронизации 46 и микросхему физического уровня аудио 47. 2 ил.

Description

Полезная модель относится к вычислительной технике и может быть использована для работы в составе средств вычислительной техники (СВТ) робототехнических комплексов (РТК).

Известен ряд вычислительных систем с распределенной памятью, содержащих процессоры, объединенные некоторой коммуникационной средой. Наиболее известными среди них являются: Intel Paragon, IBM SP1/SP2, Cray T3D и многие другие, включая отечественные кластерные и массово-параллельные установки, например, МВС-1000М, СКИФ Syberia и т.д.

Недостатком таких вычислительных систем является низкая производительность при решении реальных задач.

Наиболее близким к заявляемому является вычислительный модуль многопроцессорной крейтовой системы и многопроцессорная система из этих модулей [РФ №151425 U1, G06F 15/16, 10.04.2015], включающий печатную плату и размещенные на ней: процессор с выводом межпроцессорных каналов, подключенный к оперативной памяти, а также к контроллеру периферийных интерфейсов посредством шины ввода-вывода, контроллер периферийных интерфейсов с подключением к нему шин периферийных интерфейсов, оперативную память, соединители для подключения к коммутационной панели, выполненные с возможностью подключения межпроцессорных каналов и шин периферийных интерфейсов к коммутационной панели, постоянное запоминающее устройство с записанной в нем программой начальной загрузки.

Недостатком данного устройства является то, что оно имеет низкое быстродействие и, в связи с этим, отсутствует возможность его использования робототехнических комплексах.

Техническим результатом является повышение быстродействия и расширение функциональных возможностей за счет использования в робототехнических комплексах.

Технический результат достигается тем, что в процессорный модуль (МВЕ8С -PC), содержащий процессор, подключенный к оперативной памяти, контроллер периферийных интерфейсов, ПЗУ начального загрузчика, дополнительно в нем в качестве процессора используется восьмиядерный микропроцессор, введены четыре блока памяти, семь портов SATA, порт IDE, четыре шины ввода-вывода, трансмиттер RS-232, порт RS-232, микросхема физического уровня Gigabit Ethernet, три разъема RJ45, три 2-портовых USB хаб, две микросхемы физического уровня Gigabit Ethernet, два соединителя, микросхему часов реального времени с энергонезависимой памятью, элемент питания, последовательный периферийный интерфейс, три штыревых вывода, аудио выход, два аудио входа, датчик температуры, блок питания, генератор опорной частоты, микросхема размножения частот, блок синхронизации и микросхему физического уровня аудио, выход которой соединен с входом аудио выхода, первый вход микросхемы физического уровня аудио соединен с выходом первого аудио входа, второй вход микросхемы физического уровня аудио соединен с выходом второго аудио входа, второй двухсторонний вход-выход соединен с двухсторонним входом-выходом третьего штыревых вывода, первый двухсторонний вход-выход микросхемы физического уровня аудио соединен с третьим двухсторонним входом-выходом контроллера периферийных интерфейсов КПИ-2, первый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с объединенными двухсторонними входами-выходами третьей и четвертой шинами ввода-вывода, второй двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с объединенными двухсторонними входами-выходами с первого по седьмой портов SATA и порта IDE, четвертый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом микросхема физического уровня Gigabit Ethernet, двухсторонний вход-выход которой соединен с двухсторонним входом-выходом первого разъема RJ45, пятый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом первой микросхемы физического уровня Gigabit Ethernet, двухсторонний вход-выход которой соединен с двухсторонним входом-выходом второго разъема RJ45, шестой двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с объединенными двухсторонними входами-выходами с первого по третий 2-портовых USB хаб, седьмой двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом второй микросхемы физического уровня Gigabit Ethernet, двухсторонний вход-выход которой соединен с двухсторонним входом-выходом третьего разъема RJ45, восьмой двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом первого штыревого вывода, девятый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом второго штыревого вывода, десятый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом датчика температуры, одиннадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с третьим двухсторонним входом-выходом восьмиядерного микропроцессора, второй двухсторонний вход-выход которого соединен с двухсторонним входом-выходом блока питания, второй двухсторонний вход-выход которого соединен с двенадцатым двухсторонним входом-выходом контроллера периферийных интерфейсов КПИ-2, тринадцатый двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами восьмиядерного микропроцессора и с первого по четвертый блока памяти, выход генератора опорной частоты соединен с входом микросхемы размножения частот, выход которой соединен с входом восьмиядерного микропроцессора, двухсторонний вход-выход которого соединен с двухсторонним входом-выходом второго соединителя, выход блока синхронизации соединен с входом контроллера периферийных интерфейсов КПИ-2, четырнадцатый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом микросхемы часов реального времени с энергонезависимой памятью, второй двухсторонний вход-выход которой соединен с первым двухсторонним входом-выходом микросхемы ПЗУ начального загрузчика, второй двухсторонний вход-выход которой соединен двухсторонним входом-выходом последовательного периферийного интерфейса, выход элемента питания соединен с объединенными входами микросхемы часов реального времени с энергонезависимой памятью и микросхемы ПЗУ начального загрузчика, пятнадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с двухсторонним входом-выходом трансмиттера RS-232, двухсторонний вход-выход которого соединен двухсторонним входом-выходом порта RS-232, шестнадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом первого соединителя, семнадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом первой шины ввода-вывода, восемнадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом второй шины ввода-вывода, причем контроллер периферийных интерфейсов КПИ-2 содержит контроллер физического уровня канала ввода-вывода (WLCC_PHY), контроллер канального уровня канала ввода-вывода (WLCC_DLL), коммутатор первого уровня, коммутатор второго уровня, первый составной контроллер, первый контроллер линка PCIe, второй контроллер линка PCIe, первый 4-портовый контроллер интерфейса USB второй 4-портовый контроллер интерфейса USB, второй составной контроллер, контроллер двух устройств интерфейса IDE, третий составной контроллер, контроллер управления питанием и энергосбережением, контроллер интерфейса PCI 32, звуковой контроллер интерфейса HDA, первый 4-портовый контроллер интерфейса SATA 3.0, второй 4-портовый контроллер интерфейса SATA 3.0, первый контроллер интерфейса Ethernet, второй контроллер интерфейса Ethernet, третий контроллер интерфейса Ethernet и блок управления сигналами тактовой синхронизации, выход которого соединен с объединенными входами синхронизации всех блоков устройства, выход которого соединен с выходом контроллера физического уровня канала ввода-вывода, двухсторонний вход выход которого соединен с первым двухсторонним входом выходом контроллера канального уровня канала ввода-вывода, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом коммутатора первого уровня, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого составного контроллера, третий двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом первого контроллера линка PCIe, четвертый двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом второго контроллера линка PCIe, пятый двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом звукового контроллера интерфейса HDA, шестой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом первого 4-портового контроллера интерфейса SATA 3.0, седьмой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом второго 4-портового контроллера интерфейса SATA 3.0, восьмой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом коммутатора второго уровня, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого 4-портового контроллера интерфейса USB, третий двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго 4-портового контроллера интерфейса USB, четвертый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго составного контроллера, пятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом первого контроллера интерфейса Ethernet, шестой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго контроллера интерфейса Ethernet, седьмой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом третьего контроллера интерфейса Ethernet, восьмой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом контроллера двух устройств интерфейса IDE, девятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом третьего составного контроллера, десятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом контроллера управления питанием и энергосбережением, одиннадцатый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом, контроллер интерфейса PCI, вторые двухсторонние входы выходы контроллера двух устройств интерфейса IDE, третьего составного контроллера, контроллера управления питанием и энергосбережением, контроллера интерфейса PCI, звукового контроллера интерфейса HDA, первого контроллера интерфейса Ethernet, второго контроллера интерфейса Ethernet и третьего контроллера интерфейса Ethernet соединены с соответствующими двухсторонними входами выходами устройства, вторые и третьи двухсторонние входы выходы первого составного контроллера, первого контроллера линка PCIe и второго составного контроллера соединены с соответствующими двухсторонними входами выходами устройства, с второго по пятый двухсторонние входы выходы второго контроллера линка PCIe, первого 4-портового контроллера интерфейса USB, второго 4-портового контроллера интерфейса USB, первого 4-портового контроллера интерфейса SATA 3.0, второго 4-портового контроллера интерфейса SATA 3.0 соединены с соответствующими двухсторонними входами выходами устройства, причем соединение между двухсторонними входами выходами коммутатора первого уровня и контроллера канального уровня канала ввода-вывода, коммутатора второго уровня, первого составного контроллера, первого контроллера линка PCIe, второго контроллера линка PCIe, звукового контроллера интерфейса HDA, первого 4-портового контроллера интерфейса SATA 3.0, второго 4-портового контроллера интерфейса SATA 3.0 осуществляется интерфейсом типа «Slink», причем соединение между двухсторонними входами выходами коммутатора второго уровня и первого 4-портового контроллера интерфейса USB, второго 4-портового контроллера интерфейса USB, второго составного контроллера, контроллера двух устройств интерфейса IDE, третьего составного контроллера, контроллера управления питанием и энергосбережением, контроллера интерфейса PCI, первого контроллера интерфейса Ethernet, второго контроллера интерфейса Ethernet и третьего контроллера интерфейса Ethernet осуществляется интерфейсом типа «IOlink».

На фиг. 1 представлена блок-схема процессорного модуля (МВЕ8С-РС).

На фиг. 2 представлена блок-схема контроллера периферийных интерфейсов КПИ-2.

Процессорный модуль (МВЕ8С-РС) (фиг. 1) содержит контроллер периферийных интерфейсов КПИ-2 1, восьмиядерный микропроцессор 2, четыре блока памяти 3, 4, 5 и 6, семь портов SATA 7, 8,…, 13, порт IDE 14, четыре шины ввода-вывода 15, 16, 17 и 18, трансмиттер RS-232 19, порт RS-232 20, микросхема физического уровня Gigabit Ethernet 21, три разъема RJ45 22, 25 и 28, три 2-портовых USB хаб 23, 26, 29, две микросхемы физического уровня Gigabit Ethernet 24, 27, два соединителя 30 и 42, микросхему часов реального времени с энергонезависимой памятью 31, микросхему ПЗУ начального загрузчика 32, элемент питания 33, последовательный периферийный интерфейс 34, три штыревых вывода 35, 36 и 37, аудио выход 38, два аудио входа 39 и 40, датчик температуры 41, блок питания 43, генератор опорной частоты 44, микросхема размножения частот 45, блок синхронизации 46 и микросхему физического уровня аудио 47.

Контроллер периферийных интерфейсов КПИ-2 1 (фиг. 2) содержит контроллер физического уровня канала ввода-вывода 48 (WLCC_PHY), контроллер канального уровня канала ввода-вывода 49 (WLCC_DLL), коммутатор первого уровня 50, коммутатор второго уровня 51, первый составной контроллер 52, первый контроллер линка PCIe 53, второй контроллер линка PCIe 54, первый 4-портовый контроллер интерфейса USB 55, второй 4-портовый контроллер интерфейса USB 56, второй составной контроллер 57, контроллер двух устройств интерфейса IDE 58, третий составной контроллер 59, контроллер управления питанием и энергосбережением 60, контроллер интерфейса PCI 32 61, звуковой контроллер интерфейса HDA 62, первый 4-портовый контроллер интерфейса SATA 3.0 63, второй 4-портовый контроллер интерфейса SATA 3.0 64, первый контроллер интерфейса Ethernet 65, второй контроллер интерфейса Ethernet 66, третий контроллер интерфейса Ethernet 67 и блок управления сигналами тактовой синхронизации 68.

Процессорный модуль (МВЕ8С-РС) (фиг. 1-2) содержит контроллер периферийных интерфейсов КПИ-2 1, восьмиядерный микропроцессор 2, четыре блока памяти 3, 4, 5 и 6, семь портов SATA 7, 8,…, 13, порт IDE 14, четыре шины ввода-вывода 15, 16, 17 и 18, трансмиттер RS-232 19, порт RS-232 20, микросхема физического уровня Gigabit Ethernet 21, три разъема RJ45 22, 25 и 28, три 2-портовых USB хаб 23, 26 и 29, две микросхемы физического уровня Gigabit Ethernet 24, 27, два соединителя 30 и 42, микросхему часов реального времени с энергонезависимой памятью 31, микросхему ПЗУ начального загрузчика 32, элемент питания 33, последовательный периферийный интерфейс 34, три штыревых вывода 35, 36 и 37, аудио выход 38, два аудио входа 39 и 40, датчик температуры 41, блок питания 43, генератор опорной частоты 44, микросхема размножения частот 45, блок синхронизации 46 и микросхему физического уровня аудио 47, выход которой соединен с входом аудио выхода 38, первый вход микросхемы физического уровня аудио 47 соединен с выходом первого аудио входа 39, второй вход микросхемы физического уровня аудио 47 соединен с выходом второго аудио входа 40, второй двухсторонний вход-выход соединен с двухсторонним входом-выходом третьего штыревых вывода 37, первый двухсторонний вход-выход микросхемы физического уровня аудио 47 соединен с третьим двухсторонним входом-выходом контроллера периферийных интерфейсов КПИ-2 1, первый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с объединенными двухсторонними входами-выходами третьей и четвертой шинами ввода-вывода 17 и 18, второй двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с объединенными двухсторонними входами-выходами с первого по седьмой портов SATA 7, 8,…, 13 и порта IDE 14, четвертый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с двухсторонним входом-выходом микросхема физического уровня Gigabit Ethernet 21, двухсторонний вход-выход которой соединен с двухсторонним входом-выходом первого разъема RJ45 22, пятый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с двухсторонним входом-выходом первой микросхемы физического уровня Gigabit Ethernet 24, двухсторонний вход-выход которой соединен с двухсторонним входом-выходом второго разъема RJ45 25, шестой двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с объединенными двухсторонними входами-выходами с первого по третий 2-портовых USB хаб 23, 26 и 29, седьмой двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с двухсторонним входом-выходом второй микросхемы физического уровня Gigabit Ethernet 27, двухсторонний вход-выход которой соединен с двухсторонним входом-выходом третьего разъема RJ45 28, восьмой двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с двухсторонним входом-выходом первого штыревого вывода 35, девятый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с двухсторонним входом-выходом второго штыревого вывода 36, десятый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с двухсторонним входом-выходом датчика температуры 41, одиннадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с третьим двухсторонним входом-выходом восьмиядерного микропроцессора 2, второй двухсторонний вход-выход которого соединен с двухсторонним входом-выходом блока питания 43, второй двухсторонний вход-выход которого соединен с двенадцатым двухсторонним входом-выходом контроллера периферийных интерфейсов КПИ-2 1, тринадцатый двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами восьмиядерного микропроцессора 2 и с первого по четвертый блока памяти 3, 4, 5 и 6, выход генератора опорной частоты 44 соединен с входом микросхемы размножения частот 45, выход которой соединен с входом восьмиядерного микропроцессора 2, двухсторонний вход-выход которого соединен с двухсторонним входом-выходом второго соединителя 42, выход блока синхронизации 46 соединен с входом контроллера периферийных интерфейсов КПИ-2 1, четырнадцатый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом микросхемы часов реального времени с энергонезависимой памятью 31, второй двухсторонний вход-выход которой соединен с первым двухсторонним входом-выходом микросхемы ПЗУ начального загрузчика 32, второй двухсторонний вход-выход которой соединен двухсторонним входом-выходом последовательного периферийного интерфейса 34, выход элемента питания 33 соединен с объединенными входами микросхемы часов реального времени с энергонезависимой памятью 31 и микросхемы ПЗУ начального загрузчика 32, пятнадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с двухсторонним входом-выходом трансмиттера RS-232 19, двухсторонний вход-выход которого соединен двухсторонним входом-выходом порта RS-232 20, шестнадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с двухсторонним входом-выходом первого соединителя 30, семнадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с двухсторонним входом-выходом первой шины ввода-вывода 15, восемнадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с двухсторонним входом-выходом второй шины ввода-вывода 16, причем контроллер периферийных интерфейсов КПИ-2 1 содержит контроллер физического уровня канала ввода-вывода 48 (WLCC_PHY), контроллер канального уровня канала ввода-вывода 49 (WLCC_DLL), коммутатор первого уровня 50, коммутатор второго уровня 51, первый составной контроллер 52, первый контроллер линка PCIe 53, второй контроллер линка PCIe 54, первый 4-портовый контроллер интерфейса USB 55, второй 4-портовый контроллер интерфейса USB 56, второй составной контроллер 57, контроллер двух устройств интерфейса IDE 58, третий составной контроллер 59, контроллер управления питанием и энергосбережением 60, контроллер интерфейса PCI 32 61, звуковой контроллер интерфейса HDA 62, первый 4-портовый контроллер интерфейса SATA 3.0 63, второй 4-портовый контроллер интерфейса SATA 3.0 64, первый контроллер интерфейса Ethernet 65, второй контроллер интерфейса Ethernet 66, третий контроллер интерфейса Ethernet 67 и блок управления сигналами тактовой синхронизации 68, выход которого соединен с объединенными входами синхронизации всех блоков устройства, выход которого соединен с выходом контроллера физического уровня канала ввода-вывода 48, двухсторонний вход выход которого соединен с первым двухсторонним входом выходом контроллера канального уровня канала ввода-вывода 49, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом коммутатора первого уровня 50, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого составного контроллера 52, третий двухсторонний вход выход коммутатора первого уровня 50 соединен с первым двухсторонним входом выходом первого контроллера линка PCIe 40, четвертый двухсторонний вход выход коммутатора первого уровня 50 соединен с первым двухсторонним входом выходом второго контроллера линка PCIe 54, пятый двухсторонний вход выход коммутатора первого уровня 50 соединен с первым двухсторонним входом выходом звукового контроллера интерфейса HDA 36, шестой двухсторонний вход выход коммутатора первого уровня 50 соединен с первым двухсторонним входом выходом первого 4-портового контроллера интерфейса SATA 3.0 63, седьмой двухсторонний вход выход коммутатора первого уровня 50 соединен с первым двухсторонним входом выходом второго 4-портового контроллера интерфейса SATA 3.0 64, восьмой двухсторонний вход выход коммутатора первого уровня 50 соединен с первым двухсторонним входом выходом коммутатора второго уровня 51, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого 4-портового контроллера интерфейса USB 55, третий двухсторонний вход выход коммутатора второго уровня 51 соединен с первым двухсторонним входом выходом второго 4-портового контроллера интерфейса USB 56, четвертый двухсторонний вход выход коммутатора второго уровня 51 соединен с первым двухсторонним входом выходом второго составного контроллера 57, пятый двухсторонний вход выход коммутатора второго уровня 51 соединен с первым двухсторонним входом выходом первого контроллера интерфейса Ethernet 65, шестой двухсторонний вход выход коммутатора второго уровня 51 соединен с первым двухсторонним входом выходом второго контроллера интерфейса Ethernet 66, седьмой двухсторонний вход выход коммутатора второго уровня 51 соединен с первым двухсторонним входом выходом третьего контроллера интерфейса Ethernet 67, восьмой двухсторонний вход выход коммутатора второго уровня 51 соединен с первым двухсторонним входом выходом контроллера двух устройств интерфейса IDE 58, девятый двухсторонний вход выход коммутатора второго уровня 51 соединен с первым двухсторонним входом выходом третьего составного контроллера 59, десятый двухсторонний вход выход коммутатора второго уровня 51 соединен с первым двухсторонним входом выходом контроллера управления питанием и энергосбережением 60, одиннадцатый двухсторонний вход выход коммутатора второго уровня 51 соединен с первым двухсторонним входом выходом, контроллер интерфейса PCI 61, вторые двухсторонние входы выходы контроллера двух устройств интерфейса IDE 58, третьего составного контроллера 59, контроллера управления питанием и энергосбережением 60, контроллера интерфейса PCI 61, звукового контроллера интерфейса HDA 62, первого контроллера интерфейса Ethernet 65, второго контроллера интерфейса Ethernet 66 и третьего контроллера интерфейса Ethernet 67 соединены с соответствующими двухсторонними входами выходами устройства, вторые и третьи двухсторонние входы выходы первого составного контроллера 52, первого контроллера линка PCIe 53 и второго составного контроллера 57 соединены с соответствующими двухсторонними входами выходами устройства, с второго по пятый двухсторонние входы выходы второго контроллера линка PCIe 54, первого 4-портового контроллера интерфейса USB 55, второго 4-портового контроллера интерфейса USB 56, первого 4-портового контроллера интерфейса SATA 3.0 63, второго 4-портового контроллера интерфейса SATA 3.0 64 соединены с соответствующими двухсторонними входами выходами устройства, причем соединение между двухсторонними входами выходами коммутатора первого уровня 50 и контроллера канального уровня канала ввода-вывода 49, коммутатора второго уровня 51, первого составного контроллера 52, первого контроллера линка PCIe 53, второго контроллера линка PCIe 54, звукового контроллера интерфейса HDA 62, первого 4-портового контроллера интерфейса SATA 3.0 63, второго 4-портового контроллера интерфейса SATA 3.0 64 осуществляется интерфейсом типа «Slink», причем соединение между двухсторонними входами выходами коммутатора второго уровня 51 и первого 4-портового контроллера интерфейса USB 55, второго 4-портового контроллера интерфейса USB 56, второго составного контроллера 57, контроллера двух устройств интерфейса IDE 58, третьего составного контроллера 59, контроллера управления питанием и энергосбережением 60, контроллера интерфейса PCI 61, первого контроллера интерфейса Ethernet 65, второго контроллера интерфейса Ethernet 66 и третьего контроллера интерфейса Ethernet 67 осуществляется интерфейсом типа «IOlink».

Процессорный модуль (МВЕ8С-РС) (фиг. 1) работает следующим образом.

Модуль МВЕ8С-РС предназначен для работы в составе средств вычислительной техники робототехнических комплексов и разработан на базе восьмиядерного микропроцессора 1891VM10YA и контроллера периферийных интерфейсов КПИ - 2.

При работе модуля его элементы выполняют следующие функции:

Шесть портов SATA 7, 8, 9, 10, 11, 12 и один порт mSATA 13 являются высокоскоростными последовательными каналами и предназначены для подключения устройств по интерфейсу SATA.

Порт IDE 14 является параллельным интерфейсом и предназначен для подключения накопителей по интерфейсу IDE.

Порты USB 23, 26, 29 предназначены для подключения USB-устройств.

Порт RS-232 20 реализует подключение устройств к интерфейсу RS-232.

Три порта Gigabit Ethernet 22, 25, 27 обеспечивают подключение сетевых или иных устройств по интерфейсу Ethernet через порт типа RJ45.

Разъем микрофона 40 и линейного входа 39 предназначены для приема и передачи аудио информации.

Аудио разъем 38 предназначен для подключения системы звукового воспроизведения 5.1.

Микросхема физического уровня аудио 47 (Аудиокодек ALC662-VC1-GR) выполняет преобразование аудио сигналов. Аудиокодек на аппаратном уровне представляет собой отдельную микросхему ALC662-VC1-GR, которая кодирует и декодирует аналоговый звуковой сигнал в цифровой сигнал и, наоборот, при помощи аналогово-цифрового и цифро-аналогового преобразователей. Цифроаналоговая конвертация происходит, когда компьютер посылает звук на внешние динамики, а аналого-цифровая конвертация происходит, когда звук подается на компьютер извне.

Микросхемы физического уровня Gigabit Ethernet 21, 24, 27 позволяет другим микросхемам канального уровня, так называемыми MAC, подключиться к физической среде передачи, такой как медный кабель, причем второй уровень сетевой модели OSI, предназначенный для передачи данных узлам, находится в том же сегменте локальной сети. Стандартная микросхема физического уровня включает в себя модули подуровня физического кодирования и подуровня среды передачи. Модуль подуровня физического кодирования выполняет функции кодирования и декодирования передаваемого и принимаемого потока данных. Целью кодирования является упрощение процесса восстановления потока данных приемником.

Четыре шины ввода-вывода PCI 15, PCIe х4 16, две PCIe х16 17, 18 предназначены для подключения периферийных устройств.

Порт JTAG 30 предназначен для подключения средств диагностики и отладки контроллера КПИ, порт JTAG 42 - для подключения средств диагностики и отладки восьмиядерного микропроцессора.

трансмиттер 19 является многоканальным драйвером RS232 (приемопередатчиком) и осуществляет защиту от электростатического разряда.

Элемент питания 33 предназначен для поддержки работы часов реального времени в отсутствие внешнего питания.

ПЗУ начального загрузчика 32 является энергонезависимой памятью и предназначено для хранения начального загрузчика.

Порт для подключения к начальному загрузчику 34 предназначен для подключения к начальному загрузчику (подключаются устройства загрузки программы начального загрузчика).

Четыре порта модуля ОЗУ 3, 4, 5, 6 предназначены для установки двухсторонних модулей памяти (DIMM) в порты.

Микропроцессор 2 - это программно-управляемое универсальное устройство для цифровой обработки дискретной и (или) аналоговой информации и управления процессом этой обработки, построенное на одной или нескольких больших интегральных схемах (БИС).

В процессорном модуле МВЕ8С-РС реализовано 4 канала оперативной памяти DDR3 3, 4, 5, 6 с возможностью работы на максимальной проектной частоте контроллеров памяти микропроцессора 1300 МГц. На каждом канале ОЗУ предусмотрена установка одного модуля оперативной памяти объемом 16 Гб. Таким образом, суммарный объем оперативной памяти макета СВТ составит 64 Гб.

Для работы с периферией (внешними каналами обмена) модуля восьмиядерный микропроцессор посредством канала IOLink соединен с контроллером периферийных интерфейсов КПИ - 2, при реализации которого используется микросхема (1991 ВГ2Я), так называемый «южный мост» - контроллер-концентратор, связывающий периферийные устройства и шины с центральным процессором.

В заявляемом модуле также реализованы:

- через порты USB 23, 26, 29 работы с различными устройствами: с дисковыми и твердотельными накопителями, видеокамерами, сканирующими лазерными дальномерами (2D), инерциально-измерительными системами (ИНС) и спутниковыми навигационными системами (СНС);

- порт RS-232 20, работа с исполнительными системами РТК;

- слот PCI 15 осуществляет возможность установки различных карт расширения;

- слот PCIe х4 и два слота PCIe х16 осуществляют возможность установки высокопроизводительных карт расширения;

- три порта Gigabit Ethernet 22, 25, 28, высокоскоростной интерфейс позволяет осуществлять обмен данными и управление исполнительными системами РТК, а так же формировать локальную вычислительную сеть;

Таким образом, процессорный модуль МВЕ8С-РС, где МВЕ8С-РС, его условное обозначение, обеспечивает повышение быстродействия и расширение функциональных возможностей за счет использования в робототехнических комплексах.

Claims (2)

1. Процессорный модуль (МВЕ8С - PC), содержащий процессор, подключенный к оперативной памяти, контроллер периферийных интерфейсов, ПЗУ начального загрузчика, отличающийся тем, что в качестве процессора используется восьмиядерный микропроцессор, в него дополнительно введены четыре блока памяти, семь портов SATA, порт IDE, четыре шины ввода-вывода, трансмиттер RS-232, порт RS-232, микросхема физического уровня Gigabit Ethernet, три разъема RJ45, три 2-портовых USB хаб, две микросхемы физического уровня Gigabit Ethernet, два соединителя, микросхему часов реального времени с энергонезависимой памятью, элемент питания, последовательный периферийный интерфейс, три штыревых вывода, аудиовыход, два аудиовхода, датчик температуры, блок питания, генератор опорной частоты, микросхема размножения частот, блок синхронизации и микросхему физического уровня аудио, выход которой соединен с входом аудиовыхода, первый вход микросхемы физического уровня аудио соединен с выходом первого аудиовхода, второй вход микросхемы физического уровня аудио соединен с выходом второго аудиовхода, второй двухсторонний вход-выход соединен с двухсторонним входом-выходом третьего штыревых вывода, первый двухсторонний вход-выход микросхемы физического уровня аудио соединен с третьим двухсторонним входом-выходом контроллера периферийных интерфейсов КПИ-2, первый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с объединенными двухсторонними входами-выходами третьей и четвертой шинами ввода-вывода, второй двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с объединенными двухсторонними входами-выходами с первого по седьмой портов SATA и порта IDE, четвертый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом микросхема физического уровня Gigabit Ethernet, двухсторонний вход-выход которой соединен с двухсторонним входом-выходом первого разъема RJ45, пятый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом первой микросхемы физического уровня Gigabit Ethernet, двухсторонний вход-выход которой соединен с двухсторонним входом-выходом второго разъема RJ45, шестой двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с объединенными двухсторонними входами-выходами с первого по третий 2х-портовых USB хаб, седьмой двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом второй микросхемы физического уровня Gigabit Ethernet, двухсторонний вход-выход которой соединен с двухсторонним входом-выходом третьего разъема RJ45, восьмой двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом первого штыревого вывода, девятый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом второго штыревого вывода, десятый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом датчика температуры, одиннадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с третьим двухсторонним входом-выходом восьми ядерного микропроцессора, второй двухсторонний вход-выход которого соединен с двухсторонним входом-выходом блока питания, второй двухсторонний вход-выход которого соединен с двенадцатым двухсторонним входом-выходом контроллера периферийных интерфейсов КПИ-2, тринадцатый двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами восьми ядерного микропроцессора и с первого по четвертый блока памяти, выход генератора опорной частоты соединен с входом микросхемы размножения частот, выход которой соединен с входом восьми ядерного микропроцессора, двухсторонний вход-выход которого соединен с двухсторонним входом-выходом второго соединителя, выход блока синхронизации соединен с входом контроллера периферийных интерфейсов КПИ-2, четырнадцатый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом микросхемы часов реального времени с энергонезависимой памятью, второй двухсторонний вход-выход которой соединен с первым двухсторонним входом-выходом микросхемы ПЗУ начального загрузчика, второй двухсторонний вход-выход которой соединен двухсторонним входом-выходом последовательного периферийного интерфейса, выход элемента питания соединен с объединенными входами микросхемы часов реального времени с энергонезависимой памятью и микросхемы ПЗУ начального загрузчика, пятнадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 1 соединен с двухсторонним входом-выходом трансмиттера RS-232, двухсторонний вход-выход которого соединен двухсторонним входом-выходом порта RS-232, шестнадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом первого соединителя, семнадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом первой шины ввода-вывода, восемнадцатый двухсторонний вход-выход контроллера периферийных интерфейсов КПИ-2 соединен с двухсторонним входом-выходом второй шины ввода-вывода.

2. Процессорный модуль (МВЕ8С - PC) по п. 1, отличающийся тем, что многофункциональный контроллер периферийных интерфейсов КПИ-2 содержит контроллер физического уровня канала ввода-вывода (WLCC_PHY), контроллер канального уровня канала ввода-вывода (WLCC_DLL), коммутатор первого уровня, коммутатор второго уровня, первый составной контроллер, первый контроллер линка PCIe, второй контроллер линка PCIe, первый 4-портовый контроллер интерфейса USB второй 4-портовый контроллер интерфейса USB, второй составной контроллер, контроллер двух устройств интерфейса IDE, третий составной контроллер, контроллер управления питанием и энергосбережением, контроллер интерфейса PCI 32, звуковой контроллер интерфейса HDA, первый 4-портовый контроллер интерфейса SATA 3.0, второй 4-портовый контроллер интерфейса SATA 3.0, первый контроллер интерфейса Ethernet, второй контроллер интерфейса Ethernet, третий контроллер интерфейса Ethernet и блок управления сигналами тактовой синхронизации, выход которого соединен с объединенными входами синхронизации всех блоков устройства, выход которого соединен с выходом контроллера физического уровня канала ввода-вывода, двухсторонний вход выход которого соединен с первым двухсторонним входом выходом контроллера канального уровня канала ввода-вывода, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом коммутатора первого уровня, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого составного контроллера, третий двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом первого контроллера линка PCIe, четвертый двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом второго контроллера линка PCIe, пятый двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом звукового контроллера интерфейса HDA, шестой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом первого 4-портового контроллера интерфейса SATA 3.0, седьмой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом второго 4-портового контроллера интерфейса SATA 3.0, восьмой двухсторонний вход выход коммутатора первого уровня соединен с первым двухсторонним входом выходом коммутатора второго уровня, второй двухсторонний вход выход которого соединен с первым двухсторонним входом выходом первого 4-портового контроллера интерфейса USB, третий двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго 4-портового контроллера интерфейса USB, четвертый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго составного контроллера, пятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом первого контроллера интерфейса Ethernet, шестой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом второго контроллера интерфейса Ethernet, седьмой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом третьего контроллера интерфейса Ethernet, восьмой двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом контроллера двух устройств интерфейса IDE, девятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом третьего составного контроллера, десятый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом контроллера управления питанием и энергосбережением, одиннадцатый двухсторонний вход выход коммутатора второго уровня соединен с первым двухсторонним входом выходом, контроллер интерфейса PCI, вторые двухсторонние входы выходы контроллера двух устройств интерфейса IDE, третьего составного контроллера, контроллера управления питанием и энергосбережением, контроллера интерфейса PCI, звукового контроллера интерфейса HDA, первого контроллера интерфейса Ethernet, второго контроллера интерфейса Ethernet и третьего контроллера интерфейса Ethernet соединены с соответствующими двухсторонними входами выходами устройства, вторые и третьи двухсторонние входы выходы первого составного контроллера, первого контроллера линка PCIe и второго составного контроллера соединены с соответствующими двухсторонними входами выходами устройства, с второго по пятый двухсторонние входы выходы второго контроллера линка PCIe, первого 4-портового контроллера интерфейса USB, второго 4-портового контроллера интерфейса USB, первого 4-портового контроллера интерфейса SATA 3.0, второго 4-портового контроллера интерфейса SATA 3.0 соединены с соответствующими двухсторонними входами выходами устройства, причем соединение между двухсторонними входами выходами коммутатора первого уровня и контроллера канального уровня канала ввода-вывода, коммутатора второго уровня, первого составного контроллера, первого контроллера линка PCIe, второго контроллера линка PCIe, звукового контроллера интерфейса HDA, первого 4-портового контроллера интерфейса SATA 3.0, второго 4-портового контроллера интерфейса SATA 3.0 осуществляется интерфейсом типа «Slink», причем соединение между двухсторонними входами выходами коммутатора второго уровня и первого 4-портового контроллера интерфейса USB, второго 4-портового контроллера интерфейса USB, второго составного контроллера, контроллера двух устройств интерфейса IDE, третьего составного контроллера, контроллера управления питанием и энергосбережением, контроллера интерфейса PCI, первого контроллера интерфейса Ethernet, второго контроллера интерфейса Ethernet и третьего контроллера интерфейса Ethernet осуществляется интерфейсом типа «IOlink».

Images