CN112463697B - 一种时钟模式切换服务器系统 - Google Patents
一种时钟模式切换服务器系统 Download PDFInfo
- Publication number
- CN112463697B CN112463697B CN202011114111.7A CN202011114111A CN112463697B CN 112463697 B CN112463697 B CN 112463697B CN 202011114111 A CN202011114111 A CN 202011114111A CN 112463697 B CN112463697 B CN 112463697B
- Authority
- CN
- China
- Prior art keywords
- clock
- signal
- mode
- clock mode
- homologous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 claims description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 19
- 238000010586 diagram Methods 0.000 description 8
- 230000008054 signal transmission Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明提供了一种时钟模式切换服务器系统，包括主板和PCIe选择模块；主板包括时钟控制器，时钟控制器用于产生发送至CPU的第一时钟源的信号；PCIe选择模块包括Pin连接器、时钟发生器和时钟切换器；Pin连接器用于接收对时钟模式的选择并输出时钟模式选择信号，其中，时钟模式包括同源时钟模式和非同源时钟模式；时钟发生器用于接收时钟模式选择信号并基于选择非同源时钟模式而输出第二时钟源的信号；时钟切换器用于接收时钟模式选择信号、第一时钟源的信号和第二时钟源的信号，并配置为基于时钟模式选择信号为PCIe设备选择用于传输第一时钟源的信号的第一通道或用于传输第二时钟源的信号的第二通道。
Description
技术领域
本发明涉及服务器技术领域，尤其涉及一种时钟模式切换服务器系统。
背景技术
随着信号传输速率的不断增加，再加之传输链路上的过孔、器件封装及传输介质损耗导致信号衰减，信号传输产生严重影响；为了应对这些衰减，一般在Serdes(串行器和解码器)接收器内部会固化一些补偿线路来对信号进行恢复，以保证有足够的余量进行信号采样；但是，目前PCIE4.0(16Gbps)已成为系统设计主流，信号传输的距离随着信号速率的提升在进一步变短。基于以上原因，服务器系统设计对于Retimer(重定时器)的需求逐渐增大。PCIe(高速串行计算机扩展总线标准)作为当今计算机体系结构的I/O局部总线标准，使用高速串行传送方式，能够支持更高传输速率和带宽要求的外部设备。所以，采用Retimer和PCIe作为服务器的架构。
PCIe设备和服务器的CPU之间常面临时钟同源和不同源的问题，两种模式下PCIe设备的时钟源、BIOS配置以及Retimer的固件都不相同。时钟模式的选择对PCIe信号质量有重大影响，受链路长度等因素的影响，对时钟模式的需求也并非固定不变，所以，亟需一种支持时钟模式切换，且可以灵活兼容不同的PCIe设备以应对不同应用场景的服务器系统。
发明内容
有鉴于此，本发明的目的在于提出一种时钟模式切换服务器系统，用以解决现有技术中无法兼容不同时钟模式需求的不同PCIe设备的问题。
基于上述目的，本发明提供了一种时钟模式切换服务器系统，包括主板和PCIe选择模块；
主板包括时钟控制器，时钟控制器用于产生发送至CPU的第一时钟源的信号；
PCIe选择模块包括Pin连接器、时钟发生器和时钟切换器；
Pin连接器用于接收对时钟模式的选择并输出时钟模式选择信号，其中，时钟模式包括同源时钟模式和非同源时钟模式；
时钟发生器用于接收时钟模式选择信号并基于选择非同源时钟模式而输出第二时钟源的信号；
时钟切换器用于接收时钟模式选择信号、第一时钟源的信号和第二时钟源的信号，并配置为基于时钟模式选择信号为PCIe设备选择用于传输第一时钟源的信号的第一通道或用于传输第二时钟源的信号的第二通道。
在一些实施例中，同源时钟模式包括PCIe设备接收第一时钟源的信号，非同源时钟模式包括PCIe设备接收第二时钟源的信号。
在一些实施例中，系统还包括连接时钟控制器与时钟切换器的Retimer卡；Retimer卡包括Retimer芯片和Retimer固件选择器，Retimer芯片用于通过Retimer固件选择器选择同源时钟固件或非同源时钟固件。
在一些实施例中，Retimer固件选择器包括与时钟模式选择信号连接的第二反相器、与第二反相器连接的第一I2C缓冲器、与时钟模式选择信号连接的第二I2C缓冲器、与第一I2C缓冲器连接的第一闪存芯片以及与第二I2C缓冲器连接的第二闪存芯片；第一闪存芯片存储同源时钟固件，第二闪存芯片存储非同源时钟固件。
在一些实施例中，Retimer芯片分别连接第一I2C缓冲器和第二I2C缓冲器。
在一些实施例中，时钟切换器的第二通道与时钟发生器连接。
在一些实施例中，Pin连接器包括三个引脚，第一引脚输出的信号通过上拉电阻被钳位在高电平，第二引脚输出时钟模式选择信号，第三引脚输出的信号通过下拉电阻被钳位到地线。
在一些实施例中，Pin连接器配置为响应于第一引脚和第二引脚连接而输出用于选择非同源时钟模式的时钟模式选择信号，响应于第二引脚和第三引脚连接而输出用于选择同源时钟模式的时钟模式选择信号。
在一些实施例中，Pin连接器的第二引脚通过第一反相器分别连接到时钟发生器和第一通道。
在一些实施例中，主板还包括时钟缓冲器，时钟缓冲器的输入端与第一时钟源连接。
本发明至少具有以下有益技术效果：
本发明通过为CPU配置第一时钟源的信号，通过Pin连接器、时钟发生器和时钟切换器等共同进行时钟模式选择及切换，使得PCIe设备可接收第一时钟源的信号或第二时钟源的信号，从而使PCIe设备和CPU实现同源时钟模式或非同源时钟模式；本发明的服务器系统支持同源时钟模式和非同源时钟模式切换，可以满足对时钟模式有不同需求的PCIe设备，从而灵活兼容不同的PCIe设备及不同的应用场景，且便于进行项目故障定位。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本发明提供的时钟模式切换服务器系统的实施例的示意图；
图2为根据本发明实施例提供的主板结构示意图；
图3为根据本发明实施例提供的Retimer卡的结构示意图；
图4为根据本发明实施例提供的PCIe选择模块的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备固有的其他步骤或单元。
本发明实施例中涉及英文的词释义如下：
PCIe：PCI-Express(peripheral component interconnect express)，是一种高速串行计算机扩展总线标准。
Retimer：指重定时器，是一种使用独立时钟产生外发信号的设备；信号在经过Retimer时，通过内部的时钟重构信号，使信号传输能量增加，然后再继续传输在高速串行通信的信号传输中，常使用Retimer来保证信号传输的质量。
Pin连接器：Pin意为引脚，Pin连接器指具有多个Pin针的连接器，用于通过跳线帽或其他来使该连接器的若干引脚被连接。
CPU：中央处理器。
I2C：即I2C总线，是一种双向二线制同步串行总线。
本发明实施例提出了一种时钟模式切换服务器系统。图1示出的是本发明提供的时钟模式切换服务器系统的实施例的示意图。如图1所示，该系统包括：主板1和PCIe选择模块2；主板1包括时钟控制器，时钟控制器用于产生发送至CPU的第一时钟源的信号；PCIe选择模块2包括Pin连接器、时钟发生器和时钟切换器；Pin连接器用于接收对时钟模式的选择并输出时钟模式选择信号，其中，时钟模式包括同源时钟模式和非同源时钟模式；时钟发生器用于接收时钟模式选择信号并基于选择非同源时钟模式而输出第二时钟源的信号；时钟切换器用于接收时钟模式选择信号、第一时钟源的信号和第二时钟源的信号，并配置为基于时钟模式选择信号为PCIe设备选择用于传输第一时钟源的信号的第一通道或用于传输第二时钟源的信号的第二通道。
具体地，时钟控制器可以是集成南桥(PCH)，是主板芯片组的重要组成部分，负责IO接口等一些外设接口的控制、集成开发环境设备的控制等。Pin连接器可以为3Pin连接器，3Pin连接器具有3个Pin针，可以通过跳线帽来使该3Pin连接器的两个引脚被连接，从而选择同源时钟模式或非同源时钟模式。
图2示出的是本发明实施例的主板结构示意图。如图2所示，主板1由时钟控制器(PCH)、CPU、第一时钟缓冲器(Clock Buffer1)和第一PCIe插槽(PCIe SLOT1)等组成。
时钟控制器(PCH)产生的第一时钟源的信号经过第一时钟缓冲器(ClockBuffer1)之后供给CPU和第一PCIe插槽(PCIe SLOT1)，时钟控制器(PCH)通过GPIO1可获得时钟模式选择信号(CLK_MODE_SEL)来读取时钟模式，并进行其自身关于同源时钟模式和非同源时钟模式的相关配置。时钟控制器(PCH)的GPIO1连接到第一PCIe插槽(PCIe SLOT1)的GPIO2。第一PCIe插槽(PCIe SLOT1)与Retimer卡3连接，用于传递时钟信号及时钟模式选择信号等。
时钟控制器(PCH)的时钟输出端CLK_OUT1和第一时钟缓冲器(Clock Buffer1)的时钟输入端CLK_IN连接。
第一时钟缓冲器(Clock Buffer1)的时钟输出端CLK_OUT2输出一路100M差分时钟CLK_BUF2到CPU，第一时钟缓冲器(Clock Buffer1)的时钟输出端CLK_OUT3连接到第一PCIe插槽(PCIe SLOT1)的时钟引脚CLK1。当时钟模式选择信号(CLK_MODE_SEL)为低/高电平时，时钟控制器(PCH)进行同源/非同源相关配置。
图3示出的是本发明实施例的Retimer卡3的结构示意图。如图3所示，Retimer卡3由金手指(Golden Finger)、第二时钟缓冲器(Clock Buffer2)、Retimer芯片、第二反相器(Inverter)、第一I2C缓冲器(I2C Buffer1)、第二I2C缓冲器(I2C Buffer2)、第一闪存芯片(Flash1)、第二闪存芯片(Flash2)及第一MINISAS HD连接器(MINISAS HD CONN1)等组成。金手指(Golden Finger)用于和主板1上的第一PCIe插槽(PCIe SLOT1)直接连接，用于传递时钟及时钟模式选择等信号；具体地，金手指(Golden Finger)的GPIO3连接到第一PCIe插槽(PCIe SLOT1)的GPIO2,金手指(Golden Finger)的CLK2连接到第一PCIe插槽(PCIeSLOT1)的CLK1。金手指(Golden Finger)的GPIO3连接到第一MINISAS HD连接器(MINISASHD CONN1)的GPIO4，接收来自第一MINISAS HD连接器(MINISAS HD CONN1)的时钟模式选择信号(CLK_MODE_SEL)。金手指(Golden Finger)的CLK2连接到第二时钟缓冲器(ClockBuffer2)的CLK_IN1引脚，给第二时钟缓冲器(Clock Buffer2)提供输入时钟。
第二时钟缓冲器(Clock Buffer2)用于将来自主板1的时钟分成两路分别提供给Retimer芯片和第二MINISAS HD连接器(MINISAS HD CONN2)。
Retimer固件选择器包括与时钟模式选择信号(CLK_MODE_SEL)连接的第二反相器(Inverter)、与第二反相器(Inverter)连接的第一I2C缓冲器(I2C Buffer1)、与时钟模式选择信号连接的第二I2C缓冲器(I2C Buffer2)、与第一I2C缓冲器连接的第一闪存芯片(Flash1)以及与第二I2C缓冲器连接的第二闪存芯片(Flash2)；第一闪存芯片存储同源时钟固件，第二闪存芯片存储非同源时钟固件。Retimer芯片分别连接第一I2C缓冲器和第二I2C缓冲器。在不同的时钟模式下Retimer芯片通过Retimer固件选择器选择不同的固件。当时钟模式选择信号(CLK_MODE_SEL)为低电平时，OE3为高电平，第一I2C缓冲器(I2CBuffer1)接通，Retimer IC从第一闪存芯片(Flash1)中加载固件。当时钟模式选择信号(CLK_MODE_SEL)为高电平时，OE4为高电平，第二I2C缓冲器(I2C Buffer2)接通，RetimerIC从第二闪存芯片(Flash2)中加载固件。
图4示出的是根据本发明实施例提供的PCIe选择模块2的结构示意图。如图4所示，PCIe选择模块2由第二MINISAS HD连接器(MINISAS HD CONN2)、晶振Y1、时钟发生器(ClockGenerator)、反相器(Inverter1)、3Pin连接器(3pin Conn)、时钟切换器(Clock Mux)及第二PCIe插槽(PCIe SLOT2)组成。
第二MINISAS HD连接器通过高速线缆和Retimer卡3的第一MINISAS HD连接器连接，第二MINISAS HD连接器的CLK4连接到第一MINISAS HD连接器的CLK3,第二MINISAS HD连接器的CLK4连接到时钟切换器(Clock Mux)的第一通道(1通道)，第二MINISAS HD连接器的GPIO5连接到3Pin连接器(3pin Conn)的2引脚。
3Pin连接器(3pin Conn)的1引脚通过上拉电阻R1上拉到P3V3_STBY电，3引脚通过下拉电阻R2下拉到地线(GND)；通过跳线帽短接3Pin连接器(3pin Conn)的1引脚和2引脚，使时钟模式选择信号(CLK_MODE_SEL)为高电平，选择非同源时钟模式；通过跳线帽短接3Pin连接器(3pin Conn)的2引脚和3引脚，使时钟模式选择信号(CLK_MODE_SEL)为低电平，选择同源时钟模式。
3Pin连接器(3pin Conn)和第一反相器(Inverter1)用于选择时钟模式，3Pin连接器(3pin Conn)输出高电平时选择非同源时钟模式，输出低电平时选择同源时钟模式。3Pin连接器(3pin Conn)的输出经过第一反相器(Inverter1)后连接到时钟切换器(Clock Mux)的Clock_Mux_SEL引脚；时钟模式选择信号(CLK_MODE_SEL)为低电平时，Clock_Mux_SEL为高电平，时钟切换器(Clock Mux)切换到第一通道(1通道)；时钟模式选择信号(CLK_MODE_SEL)为高电平时，Clock_Mux_SEL为低电平，时钟切换器(Clock Mux)切换到第二通道(0通道)。
时钟发生器(Clock Generator)的使能端OE5经过第一反相器(Inverter1)后连接到3Pin连接器(3pin Conn)的输出，时钟发生器(Clock Generator)的输出连接到时钟切换器(Clock Mux)的第二通道(0通道)，OE5为低电平时，时钟发生器(Clock Generator)输出第二时钟源的信号，反之不输出。
当时钟模式选择信号(CLK_MODE_SEL)为低电平时，OE5为高电平，时钟发生器(Clock Generator)不输出第二时钟源的信号，时钟切换器(Clock Mux)切换到1通道，第二PCIe插槽(PCIe SLOT2)的时钟来自于时钟控制器(PCH)，第二PCIe插槽(PCIe SLOT2)上接的设备和CPU为同源时钟；当时钟模式选择信号(CLK_MODE_SEL)为高电平时，OE5为低电平，时钟发生器(Clock Generator)输出第二时钟源的信号，时钟切换器(Clock Mux)切换到0通道，第二PCIe插槽(PCIe SLOT2)的时钟来自于时钟发生器(Clock Generator)，第二PCIe插槽(PCIe SLOT2)上接的设备和CPU为非同源时钟。
晶振(Y1)和时钟发生器用于产生100MHz频率的时钟供给第二PCIe插槽(PCIeSLOT2)。
第二PCIe插槽(PCIe SLOT2)用于连接PCIe设备。
本发明实施例中，GPIO为通用输入输出口；MINISAS HD为用于传输数据的连接线。
本发明实施例通过为CPU配置第一时钟源的信号，通过Pin连接器、时钟发生器和时钟切换器等共同进行时钟模式选择及切换，使得PCIe设备可接收第一时钟源的信号或第二时钟源的信号，从而使PCIe设备和CPU实现同源时钟模式或非同源时钟模式；本发明的服务器系统支持同源时钟模式和非同源时钟模式切换，可以满足对时钟模式有不同需求的PCIe设备，从而灵活兼容不同的PCIe设备及不同的应用场景，且便于进行项目故障定位。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种时钟模式切换服务器系统，其特征在于，包括：
主板，所述主板包括时钟控制器，用于产生发送至CPU的第一时钟源的信号；以及
PCIe选择模块，所述PCIe选择模块包括：
Pin连接器，用于接收对时钟模式的选择并输出时钟模式选择信号，其中，所述时钟模式包括同源时钟模式和非同源时钟模式；
时钟发生器，用于接收所述时钟模式选择信号并基于选择所述非同源时钟模式而输出第二时钟源的信号；
时钟切换器，用于接收时钟模式选择信号、第一时钟源的信号和第二时钟源的信号，并配置为基于所述时钟模式选择信号为PCIe设备选择用于传输所述第一时钟源的信号的第一通道或用于传输所述第二时钟源的信号的第二通道。
2.根据权利要求1所述的系统，其特征在于，所述同源时钟模式包括所述PCIe设备接收所述第一时钟源的信号，所述非同源时钟模式包括所述PCIe设备接收所述第二时钟源的信号。
3.根据权利要求1所述的系统，其特征在于，还包括连接所述时钟控制器与时钟切换器的Retimer卡，所述Retimer卡包括Retimer芯片和Retimer固件选择器，所述Retimer芯片用于通过所述Retimer固件选择器选择同源时钟固件或非同源时钟固件。
4.根据权利要求3所述的系统，其特征在于，所述Retimer固件选择器包括与所述时钟模式选择信号连接的第二反相器、与所述第二反相器连接的第一I2C缓冲器、与所述时钟模式选择信号连接的第二I2C缓冲器、与所述第一I2C缓冲器连接的第一闪存芯片以及与所述第二I2C缓冲器连接的第二闪存芯片；所述第一闪存芯片存储所述同源时钟固件，所述第二闪存芯片存储所述非同源时钟固件。
5.根据权利要求4所述的系统，其特征在于，所述Retimer芯片分别连接所述第一I2C缓冲器和所述第二I2C缓冲器。
6.根据权利要求1所述的系统，其特征在于，所述时钟切换器的第二通道与所述时钟发生器连接。
7.根据权利要求1所述的系统，其特征在于，所述Pin连接器包括三个引脚，第一引脚输出的信号通过上拉电阻被钳位在高电平，第二引脚输出所述时钟模式选择信号，第三引脚输出的信号通过下拉电阻被钳位到地线。
8.根据权利要求7所述的系统，其特征在于，所述Pin连接器配置为响应于所述第一引脚和第二引脚连接而输出用于选择所述非同源时钟模式的时钟模式选择信号，响应于所述第二引脚和第三引脚连接而输出用于选择所述同源时钟模式的时钟模式选择信号。
9.根据权利要求7所述的系统，其特征在于，所述Pin连接器的第二引脚通过第一反相器分别连接到所述时钟发生器和所述第一通道。
10.根据权利要求1所述的系统，其特征在于，所述主板还包括时钟缓冲器，所述时钟缓冲器的输入端与所述第一时钟源连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011114111.7A CN112463697B (zh) | 2020-10-18 | 2020-10-18 | 一种时钟模式切换服务器系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011114111.7A CN112463697B (zh) | 2020-10-18 | 2020-10-18 | 一种时钟模式切换服务器系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112463697A CN112463697A (zh) | 2021-03-09 |
| CN112463697B true CN112463697B (zh) | 2022-07-29 |
Family
ID=74833284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011114111.7A Active CN112463697B (zh) | 2020-10-18 | 2020-10-18 | 一种时钟模式切换服务器系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112463697B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113759766A (zh) * | 2021-07-29 | 2021-12-07 | 苏州浪潮智能科技有限公司 | 一种独立上电启动的智能网卡及智能网卡上电启动方法 |
| CN113406991B (zh) * | 2021-08-23 | 2021-11-09 | 苏州浪潮智能科技有限公司 | 一种时钟管理方法、装置及电子设备和存储介质 |
| CN114064535A (zh) * | 2021-11-15 | 2022-02-18 | 深圳市闪芯微电子有限公司 | 一种usb芯片及其制造方法 |
| CN113986795B (zh) * | 2021-12-23 | 2022-04-22 | 苏州浪潮智能科技有限公司 | 一种支持pcie时钟的时钟架构、方法及介质 |
| CN115543016B (zh) * | 2022-11-30 | 2023-03-10 | 苏州浪潮智能科技有限公司 | 一种时钟架构及处理模组 |
| CN116488767B (zh) * | 2023-06-21 | 2023-09-19 | 苏州浪潮智能科技有限公司 | 交换芯片的时钟控制方法，系统和设备，以及交换板 |
| CN117472837B (zh) * | 2023-12-27 | 2024-03-01 | 苏州元脑智能科技有限公司 | 模式切换电路、方法、外扩连接器及PCIe板卡 |
| CN117687473B (zh) * | 2024-01-30 | 2024-05-03 | 苏州元脑智能科技有限公司 | 一种时钟信号处理系统、方法、装置及服务器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN211149433U (zh) * | 2019-12-06 | 2020-07-31 | 苏州浪潮智能科技有限公司 | 一种新型Retimer转接板 |
| CN111290476B (zh) * | 2020-03-11 | 2021-08-24 | 苏州浪潮智能科技有限公司 | 一种兼容单时钟源和多时钟源服务器的拓扑装置和时钟板 |
-
2020
- 2020-10-18 CN CN202011114111.7A patent/CN112463697B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112463697A (zh) | 2021-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112463697B (zh) | 一种时钟模式切换服务器系统 | |
| KR101220464B1 (ko) | 광 연결을 이용한 고속 인터페이스 장치 | |
| CN112463667B (zh) | 一种pcie插卡形式硬盘扩展装置及电子设备 | |
| US8520464B2 (en) | Interface circuit and semiconductor device incorporating same | |
| CN109462436B (zh) | 测试板、信号传输方法及测试系统 | |
| CN209489030U (zh) | 主控机箱和电力电子控制系统 | |
| CN107710181A (zh) | 定向指示连接器 | |
| US6208621B1 (en) | Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency | |
| US6282592B1 (en) | Method and apparatus for high-speed data transmission bus entrainment | |
| CN103592594A (zh) | 电路测试系统及电路测试方法 | |
| JP2012221258A (ja) | 情報処理装置、接続方法、およびプログラム | |
| US9106575B2 (en) | Multiplexing multiple serial interfaces | |
| CN107707362B (zh) | 一种支持100g网络的转接卡、结构及方法 | |
| CN112445657B (zh) | 一种支持排除故障的电路切换方法及系统 | |
| CN114062893A (zh) | 多媒体接口的量产测试系统及其方法 | |
| CN211124034U (zh) | 多路采集卡及具有其的服务器 | |
| CN217718469U (zh) | Jtag通信电路及板卡、电子设备 | |
| CN117472837B (zh) | 模式切换电路、方法、外扩连接器及PCIe板卡 | |
| KR102667186B1 (ko) | 이미지 테스트 시스템, 테스트 어셈블리 및 이미지 캡쳐 카드 | |
| CN117880658A (zh) | 一种PCIe网卡的NCSI测试电路、装置及方法 | |
| CN216161088U (zh) | 一种显卡切换装置、主板及计算机设备 | |
| CN215494994U (zh) | 一种用于c型接口功能的测试装置 | |
| CN113032317B (zh) | 一种基于服务器pcie信号扩展的方法及设备 | |
| CN114003543B (zh) | 一种高速串行总线时钟补偿方法及系统 | |
| CN220440845U (zh) | 一种基于atca架构的业务端口扩展板卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |