KR102666876B1 - 내부 인터페이스를 갖는 표시장치 - Google Patents

내부 인터페이스를 갖는 표시장치 Download PDF

Info

Publication number
KR102666876B1
KR102666876B1 KR1020190168865A KR20190168865A KR102666876B1 KR 102666876 B1 KR102666876 B1 KR 102666876B1 KR 1020190168865 A KR1020190168865 A KR 1020190168865A KR 20190168865 A KR20190168865 A KR 20190168865A KR 102666876 B1 KR102666876 B1 KR 102666876B1
Authority
KR
South Korea
Prior art keywords
gate
signal
bit information
data
gate control
Prior art date
Application number
KR1020190168865A
Other languages
English (en)
Other versions
KR20210077338A (ko
Inventor
조순동
김정재
박민규
한재원
박동원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190168865A priority Critical patent/KR102666876B1/ko
Priority to US17/124,116 priority patent/US11475843B2/en
Publication of KR20210077338A publication Critical patent/KR20210077338A/ko
Priority to US17/943,779 priority patent/US11875751B2/en
Application granted granted Critical
Publication of KR102666876B1 publication Critical patent/KR102666876B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G09G3/2088—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination with use of a plurality of processors, each processor controlling a number of individual elements of the matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 명세서의 실시예에 따른 표시장치는 픽셀들, 및 상기 픽셀들에 연결된 데이터라인들과 게이트라인들을 갖는 표시패널; 내부 인터페이스 신호를 통해 소스 구동용 비트 정보와 게이트 구동용 비트 정보를 출력하는 타이밍 콘트롤러; 상기 소스 구동용 비트 정보를 기반으로 데이터 구동신호를 생성하여 상기 데이터라인들에 공급하는 소스 드라이버; 및 상기 게이트 구동용 비트 정보를 기반으로 게이트 구동신호를 생성하여 상기 게이트라인들에 공급하는 게이트 드라이버를 포함하고, 상기 내부 인터페이스 신호는 미리 정해진 데이터 전송 유닛들로 이루어지며, 1 데이터 전송 유닛마다 상기 소스 구동용 비트 정보와 상기 게이트 구동용 비트 정보가 모두 포함된다.

Description

내부 인터페이스를 갖는 표시장치{Display Device Including Intra Interface}
본 명세서는 내부 인터페이스를 갖는 표시장치에 관한 것이다.
디스플레이 기술이 발전하면서 액티브 매트릭스 타입(active matrix type)의 다양한 표시장치가 제공되고 있으며, 그 중에서 액정표시장치와 전계발광 표시장치가 널리 알려져 있다. 특히, 전계발광 표시장치는 스스로 발광하는 유기 또는 무기 발광층을 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
표시장치는 표시패널을 구동하기 위해 패널 드라이버를 포함한다. 패널 드라이버는 표시패널의 데이터라인들을 구동하는 소스 드라이버와, 표시패널의 게이트라인들을 구동하는 게이트 드라이버를 포함한다. 패널 드라이버는 타이밍 콘트롤러와 통신하여 동작에 필요한 각종 정보를 수신한다. 소스 드라이버는 내부 인터페이스를 통해 타이밍 콘트롤러에 연결되어 타이밍 콘트롤러로부터 소스 구동용 정보를 수신한다. 게이트 드라이버는 내부 인터페이스와 분리된 별개의 게이트 전송 배선을 통해 타이밍 콘트롤러로부터 게이트 구동용 정보를 수신한다.
소스 드라이버와 게이트 드라이버가 서로 다른 전송경로를 통해 타이밍 콘트롤러에 연결되기 때문에, 타이밍 콘트롤러의 출력핀 수가 많고, 전송 경로로 이용되는 연결 케이블, 코넥터, 및 소스 인쇄회로기판의 면적이 크다. 더욱이, 최근 표시장치의 다양한 기능으로 인해 게이트 구동용 정보의 개수가 많아지는 추세이기 때문에, 신호 전송을 위한 회로가 복잡해지고 그 실장 면적이 커지고 있다.
따라서, 본 명세서는 타이밍 콘트롤러와 패널 드라이버 간에 신호 전송 경로를 간소화하여 신호 전송을 위한 회로 실장 면적을 줄일 수 있도록 한 표시장치를 제공한다.
본 명세서의 실시예에 따른 표시장치는 픽셀들, 및 상기 픽셀들에 연결된 데이터라인들과 게이트라인들을 갖는 표시패널; 내부 인터페이스 신호를 통해 소스 구동용 비트 정보와 게이트 구동용 비트 정보를 출력하는 타이밍 콘트롤러; 상기 소스 구동용 비트 정보를 기반으로 데이터 구동신호를 생성하여 상기 데이터라인들에 공급하는 소스 드라이버; 및 상기 게이트 구동용 비트 정보를 기반으로 게이트 구동신호를 생성하여 상기 게이트라인들에 공급하는 게이트 드라이버를 포함하고, 상기 내부 인터페이스 신호는 미리 정해진 데이터 전송 유닛들로 이루어지며, 1 데이터 전송 유닛마다 상기 소스 구동용 비트 정보와 상기 게이트 구동용 비트 정보가 모두 포함된다.
본 명세서의 실시예들에 의하면 본 명세서는 다음과 같은 효과가 있다.
본 명세서의 실시예에 따른 표시장치는 타이밍 콘트롤러와 패널 드라이버 사이의 내부 인터페이스 신호에 소스 구동용 비트 정보뿐만 아니라 게이트 구동용 비트 정보도 싣는다. 이를 통해, 본 실시예에 따른 표시장치는 타이밍 콘트롤러와 패널 드라이버 간에 신호 전송 경로를 간소화하여 신호 전송을 위한 회로 실장 면적을 줄일 수 있다.
본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 제1 실시예에 따른 표시장치의 블록도이다.
도 2는 도 1의 표시장치에 포함된 일 픽셀의 개략적인 회로도이다.
도 3은 도 1의 표시장치에서 타이밍 콘트롤러와 패널 드라이버 간에 주고받는 내부 인터페이스 신호를 보여주는 도면이다.
도 4는 도 3의 내부 인터페이스 신호에 포함된 게이트 제어신호의 로직 타이밍 정보가 복수의 샘플링 데이터로 구현되는 것을 보여주는 도면이다.
도 5는 도 1의 표시장치에서 구현되는 본 명세서의 제1 실시예에 따른 신호 전송 경로를 보여주는 도면이다.
도 6은 도 5를 구현하기 위한 패널 드라이버의 일 구성을 보여주는 블록도이다.
도 7은 도 5를 구현하기 위한 패널 드라이버의 다른 구성을 보여주는 블록도이다.
도 8은 도 6 및 도 7의 레벨 쉬프터에 포함된 전압 쉬프팅부의 일 일예를 보여주는 회로도이다.
도 9는 본 명세서의 제2 실시예에 따른 표시장치의 블록도이다.
도 10은 도 9의 표시장치에서 구현되는 본 명세서의 제2 실시예에 따른 신호 전송 경로를 보여주는 도면이다.
도 11은 도 10을 구현하기 위한 패널 드라이버의 일 구성을 보여주는 블록도이다.
도 12는 본 명세서의 제3 실시예에 따른 표시장치의 블록도이다.
도 13은 도 12의 표시장치에서 구현되는 본 명세서의 제3 실시예에 따른 신호 전송 경로를 보여주는 도면이다.
도 14는 도 13을 구현하기 위한 패널 드라이버의 일 구성을 보여주는 블록도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명한다.
본 명세서의 실시예에 따른 표시장치는 전계발광 표시장치로 구현될 수 있으나, 이에 한정되지 않는다. 본 명세서의 실시예에 따른 표시장치는 스캔신호에 동기하여 영상 데이터를 기입할 수 있는 다양한 표시장치, 예컨대 액정표시장치에도 적용될 수 있음은 물론이다. 이하의 실시예들에서는 편의상 전계발광 표시장치로 구현되는 표시장치를 일 예로서 설명한다.
도 1 내지 도 8은 본 명세서의 제1 실시예에 따른 표시장치를 설명하기 위한 참조 도면들이다.
도 1 내지 도 4를 참조하면, 본 명세서의 제1 실시예에 따른 표시장치는 표시패널(PNL), 타이밍 콘트롤러(TCON), 패널 드라이버 등을 포함한다. 제1 실시예에 따른 신호 전송 경로를 통해, 타이밍 콘트롤러(TCON)는 동작에 필요한 각종 정보를 패널 드라이버에 공급할 수 있다. 패널 드라이버는 소스 드라이버와 게이트 드라이버를 포함한다.
도 1 내지 도 4를 참조하면, 표시패널(PNL)은 영상이 구현되는 픽셀 어레이를 포함한다. 픽셀 어레이(PARY)는 데이터라인들(DL), 게이트라인들(GL), 및 이들(DL,GL)에 연결된 픽셀들을 포함할 수 있다.
픽셀들 각각은 도 2와 같이 발광 소자(EL), 구동 소자(DT), 및 프로그래밍 회로부(PRC)를 포함할 수 있다. 프로그래밍 회로부(PRC)는 데이터라인(DL)과 게이트라인(GL)에 연결된 적어도 하나 이상의 스위칭 소자와, 스위칭 소자에 연결된 커패시터 등을 포함하며, 구동 소자(DT)의 게이트-소스 간 전압에 데이터전압(Vdata)을 반영한다. 구동 소자(DT)는 데이터전압(Vdata)에 맞는 구동 전류(Ids)를 생성하여 발광 소자(OLED)에 공급한다. 발광 소자(OLED)는 구동 전류(Ids)에 비례하는 밝기로 발광한다. 발광 소자(OLED)는 유기 발광층을 포함할 수 있으나 이에 한정되지 않는다. 발광 소자(OLED)는 무기 발광층을 포함할 수도 있다.
이러한 픽셀에는 구동에 필요한 고전위 픽셀전압원(ELVDD)과 저전위 픽셀전압원(ELVSS)이 인가된다. 픽셀의 구동 소자(DT) 및 스위칭 소자는 박막 트랜지스터로 구현될 수 있다. 박막 트랜지스터는 p 타입으로 구현되거나 또는, n 타입으로 구현될 수 있으나 이에 한정되지 않는다. 박막 트랜지스터는 p 타입과 n 타입이 모두 포함된 하이브리드 타입으로 구현될 수도 있다. 또한, 박막 트랜지스터의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있으나 이에 한정되지 않는다.
도 1 내지 도 4를 참조하면, 타이밍 콘트롤러(TCON)는 콘트롤 보드(CBD)에 실장될 수 있다. 타이밍 콘트롤러(TCON)는 호스트 시스템(미도시)으로부터 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 메인 클럭 등의 타이밍신호를 입력받아 소스 드라이버와 게이트 드라이버의 동작 타이밍을 동기시키기 위한 소스 제어신호와 게이트 제어신호(GDC)를 생성할 수 있다. 타이밍 콘트롤러(TCON)는 호스트 시스템으로부터 입력 영상의 픽셀 데이터를 입력 받은 후, 표시패널(PNL)의 해상도와 전송 인터페이스 규격에 맞게 픽셀 데이터를 처리한다.
도 1 내지 도 4를 참조하면, 타이밍 콘트롤러(TCON)는 내부 인터페이스 방식을 통해 소스 드라이버에 연결될 수 있다. 내부 인터페이스 방식은 타이밍 콘트롤러(TCON)와 소스 드라이버 간의 신호 전송 경로를 간소화하기 위한 EPI 인터페이스 방식일 수 있으나, 이에 한정되지 않는다. 타이밍 콘트롤러(TCON)는 소스 구동용 비트 정보와 게이트 구동용 비트 정보를 모두 포함하도록 내부 인터페이스 신호(IIFS)를 생성함으로써, 타이밍 콘트롤러(TCON)와 패널 드라이버 간에 신호 전송 경로를 간소화한다. 내부 인터페이스 신호(IIFS)는 도 3과 같이 미리 정해진 데이터 전송 유닛들(TU)로 이루어지며, 1 데이터 전송 유닛(1TU)마다 소스 구동용 비트 정보와 게이트 구동용 비트 정보가 모두 포함된다. 게이트 구동용 비트 정보는 별개의 게이트 전송 배선들을 통해 전송되는 것이 아니라 소스 구동용 비트 정보와 동일한 내부 인터페이스 배선을 통해 전송되기 때문에, 신호 전송을 위한 회로가 간소화되고 그 실장 면적이 줄어드는 효과가 있다.
도 1 내지 도 4를 참조하면, 소스 구동용 비트 정보는 소스 드라이버 내에서 데이터 구동신호(즉, 데이터전압(Vdata))의 생성에 필요한 정보로서, 도 3과 같이 1 라인 분량(1H)의 픽셀 데이터 비트 정보(ID)와, 소스 드라이버 내에서 1 라인 분량의 픽셀 데이터 비트 정보(ID)를 처리하는 데 필요한 콘트롤 비트 정보(CP)를 포함한다. 여기서, 픽셀 데이터 비트 정보(ID)는 내부 인터페이스 방식에 맞게 샘플링된 픽셀 데이터의 샘플링 결과값이다. 그리고, 콘트롤 비트 정보(CP)는 소스 제어신호의 로직 타이밍 타이밍 정보로서, 복수의 샘플링 데이터를 포함할 수 있다.
도 1 내지 도 4를 참조하면, 게이트 구동용 비트 정보는 게이트 드라이버 내에서 게이트 구동신호의 생성에 필요한 정보로서, 도 3과 같이 1 라인 분량(1H)의 게이트 구동신호를 생성하기 위한 게이트 제어신호의 로직 타이밍 정보(GD)를 포함한다. 이러한 게이트 제어신호의 로직 타이밍 정보(GD)는 도 4와 같이 게이트 제어 로직신호들(#1~#14) 각각에 대한 복수의 샘플링 데이터(#S1~#S14)를 포함한다. 그리고, 샘플링 데이터(#S1~#S14) 각각은, 로직 로우 레벨(Logic Low Level)에서 로직 하이 레벨(Logic High Level)로 라이징(rising)되는 제1 샘플링 데이터와, 상기 로직 하이 레벨에서 상기 로직 로우 레벨로 폴링(falling)되는 제2 샘플링 데이터를 포함할 수 있다. 예를 들어, 도 4와 같이 샘플링 데이터 #S1의 제1 샘플링 데이터는 '001000'일 수 있고, 샘플링 데이터 #S1의 제2 샘플링 데이터는 '011000'일 수 있다.
도 1 내지 도 4를 참조하면, 소스 드라이버는 타이밍 콘트롤러(TCON)로부터 내부 인터페이스 신호(IIFS)를 수신한다. 소스 드라이버는 내부 인터페이스 신호(IIFS)에 포함된 소스 구동용 비트 정보를 기반으로 데이터 구동신호를 생성하여 데이터라인들(DL)에 공급한다. 소스 드라이버는 도전성 필름 상에 실장된 복수의 소스 집적회로들(SIC)을 포함한다. 도전성 필름은 칩 온 필름(Chip On Film, COF)일 수 있으나 이에 한정되지 않는다. 도전성 필름은 칩 온 필름(COF) 대신에 테이프 캐리어 패키지(Tape Carrier Package, TCP)로 구현될 수도 있다. 소스 인쇄회로기판(SPCB)은 도전성 필름(COF)을 통해 표시패널(PNL)에 전기적으로 연결됨과 아울러, 케이블(CBL)을 통해 콘트롤 보드(CBD)에 전기적으로 연결될 수 있다. 소스 인쇄회로기판(SPCB)은 단수개 또는 복수개일 수 있다. 케이블(CBL)은 코넥터를 통해 소스 인쇄회로기판(SPCB)과 콘트롤 보드(CBD)에 연결될 수 있다. 케이블(CBL)의 개수는 소스 인쇄회로기판(SPCB)의 개수와 동일할 수 있으나, 이에 한정되지 않는다.
도 1 내지 도 4를 참조하면, 게이트 드라이버는 내부 인터페이스 신호(IIFS)에 포함된 게이트 구동용 비트 정보를 기반으로 게이트 구동신호를 생성하여 게이트 라인들(GL)에 공급한다. 게이트 드라이버는 소스 인쇄회로기판(SPCB) 상에 실장된 레벨 쉬프터(LS)와 표시패널(PNL)에 실장된 GIP 회로부(GIP)를 포함한다.
도 1 내지 도 4를 참조하면, 레벨 쉬프터(LS)는 다양한 인터페이스 방식을 통해 소스 집적회로(SIC)에 연결될 수 있다. 레벨 쉬프터(LS)가 LVDS(Low Voltage Differential Signaling) 인터페이스 방식으로 소스 집적회로(SIC)와 통신하는 경우, 게이트 제어신호의 로직 타이밍 정보(GD)로부터 게이트 제어 로직신호(LGDC)를 생성하는 주체는 레벨 쉬프터(LS)가 된다. 이 경우, 소스 집적회로(SIC)는 내부 인터페이스 신호(IIFS)로부터 게이트 구동용 비트 정보를 분리하고, 분리된 게이트 제어신호의 로직 타이밍 정보(GD)를 LVDS 인터페이스 형식으로 변환하여 레벨 쉬프터(LS)에 전송하는 역할을 한다. 한편, 레벨 쉬프터(LS)가 심플(Simple) 인터페이스 방식으로 소스 집적회로(SIC)와 통신하는 경우, 소스 집적회로(SIC)는 내부 인터페이스 신호(IIFS)로부터 게이트 구동용 비트 정보를 분리하고, 분리된 게이트 제어신호의 로직 타이밍 정보(GD) 로부터 게이트 제어 로직신호(LGDC)를 생성한 후, 게이트 제어 로직신호(LGDC)를 레벨 쉬프터(LS)에 전송할 수 있다. LVDS 인터페이스 방식과 달리 심플 인터페이스 방식은 전송 포맷을 위한 추가적인 데이터 처리 과정이 필요없다.
도 1 내지 도 4를 참조하면, 레벨 쉬프터(LS)는 게이트 제어 로직신호(LGDC)의 전압 스윙폭을 부스팅하여 게이트 제어신호(GDC)를 생성한 후, 소스 인쇄회로기판(SPCB), 도전성 필름(COF), 및 표시패널(PNL)을 경유하는 신호 전달 경로를 통해 게이트 제어신호(GDC)를 GIP 회로부(GIP)에 공급한다.
도 1 내지 도 4를 참조하면, GIP 회로부(GIP)는 게이트 제어신호(GDC)에 따라 게이트 구동신호를 생성하고, 이 게이트 구동신호를 게이트라인들(GL)에 공급한다. 게이트 제어신호(GDC)는 게이트 스타트 신호, 복수의 게이트 쉬프트 클럭 등을 포함할 수 있으나, 이에 한정되지 않는다. GIP 회로부(GIP)는 게이트라인들(GL)에 연결된 다수의 게이트 스테이지들을 포함하며, 각 스테이지는 게이트 제어신호(GDC)에 응답하여 단수 또는 복수의 게이트 구동신호를 출력한다.
도 1 내지 도 4를 참조하면, GIP 회로부(GIP)는 표시패널(PNL)에서 픽셀 어레이 바깥의 비 표시영역 상에 형성될 수 있다. GIP 회로부(GIP)는 싱글 피딩(Single Feeding) 방식 또는 듀얼 피딩(Dual Feeding) 방식으로 구현될 수 있다. 싱글 피딩 방식은 GIP 회로부(GIP)를 표시패널(PNL)의 일 측에만 형성하는 것이다. 이에 반해, 듀얼 피딩 방식은 GIP 회로부(GIP)를 표시패널(PNL)의 양 측에 형성하고, 동일 게이트라인에 연결된 양측 게이트 스테이지들을 동시에 구동한다. 듀얼 피딩 방식은 싱글 피딩 방식에 비해 RC 딜레이로 인한 신호 지연을 줄이기가 용이하다.
도 5는 도 1의 표시장치에서 구현되는 본 명세서의 제1 실시예에 따른 신호 전송 경로를 보여주는 도면이다.
도 5를 참조하면, 본 명세서의 제1 실시예에 따른 신호 전송 경로는 타이밍 콘트롤러(TCON), 소스 집적회로(SIC), 레벨 쉬프터(LS), 및 GIP 회로부(GIP)가 될 수 있다.
도 5를 참조하면, 타이밍 콘트롤러(TCON)와 소스 집적회로(SIC)는 내부 인터페이스(EPI)를 통해 연결된다. 타이밍 콘트롤러(TCON)는 1 데이터 전송 유닛(1TU)마다 소스 구동용 비트 정보와 게이트 구동용 비트 정보가 모두 포함된 내부 인터페이스 신호(IIFS)를 생성하고, 상기 내부 인터페이스 신호(IIFS)를 소스 집적회로(SIC)에 전송한다.
도 5를 참조하면, 소스 집적회로(SIC)는 LVDS 인터페이스를 통해 레벨 쉬프터(LS)에 연결되거나 또는, 심플 인터페이스를 통해 레벨 쉬프터(LS)에 연결될 수 있다.
도 5를 참조하면, 레벨 쉬프터(LS)는 전술한 소스 인쇄회로기판(SPCB), 도전성 필름(COF), 및 표시패널(PNL)을 경유하는 신호 전달 경로를 통해 GIP 회로부(GIP)에 연결될 수 있다.
도 6은 도 5를 구현하기 위한 패널 드라이버의 일 구성으로서, 소스 집적회로(SIC)가 LVDS 인터페이스를 통해 레벨 쉬프터(LS)에 연결된 경우에 대응된다.
도 6을 참조하면, 타이밍 콘트롤러(TCON)는 내부 인터페이스 신호(IIFS)를 생성하는 샘플링 처리부(미도시)와, 내부 인터페이스 신호(IIFS)를 출력하는 EPI 송신부(EPI Tx)를 포함할 수 있다.
도 6을 참조하면, 소스 집적회로(SIC)는 내부 인터페이스 신호(IIFS)를 수신하는 EPI 수신부(EPI Rx), ID 복원부, 디지털-아날로그 컨버터(DAC), GD 전달부, LVDS 송신부(LVDS Tx)를 포함할 수 있다. 소스 집적회로(SIC)는 소스 드라이버를 구성한다.
도 6을 참조하면, ID 복원부는 내부 인터페이스 신호(IIFS)로부터 소스 구동용 비트 정보를 분리하고, 콘트롤 비트 정보(CP)를 기반으로 픽셀 데이터 비트 정보(ID)를 1라인 분량(1H)씩 처리하여, 일 방향을 따라 이웃한 1 라인 분량의 픽셀들에 기입될 픽셀 데이터를 복원한다. 디지털-아날로그 컨버터(DAC)는 복원된 상기 픽셀 데이터를 데이터전압(Vdata)으로 변환하고, 상기 데이터전압(Vdata)을 데이터 구동신호로서 데이터라인들에 공급한다. 그리고, GD 전달부는 내부 인터페이스 신호(IIFS)로부터 게이트 구동용 비트 정보를 분리한다. 그러면, LVDS 송신부(LVDS Tx)는 상기 게이트 제어신호의 로직 타이밍 정보(GD)를 LVDS 인터페이스 형식에 맞게 처리한 후, LVDS 인터페이스를 통해 레벨 쉬프터(LS)로 출력한다. 한편, LVDS 송신부(LVDS Tx)는 GD 전달부에 통합될 수 있다. 이경우, LVDS 송신부(LVDS Tx)의 역할은 GD 전달부에서 수행될 수 있다.
도 6을 참조하면, 레벨 쉬프터(LS)와 GIP 회로부(GIP)는 게이트 드라이버를 구성한다.
도 6을 참조하면, 레벨 쉬프터(LS)는 LVDS 수신부(LVDS Rx), GD 복원부, 전압 쉬프팅부를 포함할 수 있다. LVDS 수신부(LVDS Rx)는 LVDS 인터페이스 형식의 게이트 제어신호의 로직 타이밍 정보(GD)를 수신한다. GD 복원부는 LVDS 인터페이스 형식으로 수신된 게이트 제어신호의 로직 타이밍 정보(GD)를 1라인 분량씩 처리하여 게이트 제어 로직신호(LGDC)를 생성한다. 한편, LVDS 수신부(LVDS Rx)는 GD 복원부에 통합될 수 있다. 이 경우, LVDS 수신부(LVDS Rx)의 역할은 GD 복원부에서 수행될 수 있다. 전압 쉬프팅부는 도 8과 같이 0V~3.3V 사이에서 스윙하는 게이트 제어 로직신호(LGDC)의 전압 스윙폭을 부스팅하여 게이트 온(VGH)과 게이트 오프 전압(VGL) 사이에서 스윙하는 게이트 제어신호(GDC)를 생성한다. 게이트 온 전압(VGH)과 게이트 오프 전압(VGL)은 표시패널의 픽셀에 구비된 스위칭 소자의 동작에 필요한 전압들이다. 게이트 온 전압(VGH)은 상기 스위칭 소자를 턴 온 시킬 수 있는 전압(예컨대, 도 8의 25V)이고, 게이트 오프 전압(VGL)은 상기 스위칭 소자를 턴 오프 시킬 수 있는 전압(예컨대, 도 8의 -5V)이다.
전압 쉬프팅부는 도 8과 같이 출력 노드(Q)에 직렬 접속되며 서로 반대로 턴 온/오프되는 풀업 스위치(PU)와 풀다운 스위치(PD)를 포함할 수 있다. 풀업 스위치(PU)는 n 타입으로 구현될 수 있고, 풀다운 스위치(PD)는 p 타입으로 구현될 수도 있다. 또한, 풀업 스위치(PU)는 p 타입으로 구현될 수 있고, 풀다운 스위치(PD)는 n 타입으로 구현될 수 있다. 풀업 스위치(PU)의 게이트전극은 입력 노드(A)에 접속되고, 풀업 스위치(PU)의 제1 전극은 게이트 온 전압(VGH)의 입력단에 접속되며, 풀업 스위치(PU)의 제2 전극은 출력 노드(Q)에 접속될 수 있다. 또한, 풀다운 스위치(PD)의 게이트전극은 입력 노드(A)에 접속되고, 풀다운 스위치(PD)의 제1 전극은 출력 노드(Q)에 접속되며, 풀다운 스위치(PD)의 제2 전극은 게이트 오프 전압(VGL)의 입력단에 접속될 수 있다.
도 8을 참조하면, 입력 노드(A)에는 로직 로우 레벨(0V)과 로직 하이 레벨(3.3V) 사이에서 스윙하는 게이트 제어 로직신호(LGDC)가 입력된다. 게이트 제어 로직신호(LGDC)가 로직 하이 레벨(3.3V)로 입력되면, 풀업 스위치(PU)가 턴 온 되고 풀다운 스위치(PD)가 턴 오프 되어, 25V의 게이트 온 전압(VGH)이 게이트 제어신호(GDC)으로서 출력 노드(Q)로 출력된다. 이와 반대로, 게이트 제어 로직신호(LGDC)가 로직 로우 레벨(0V)로 입력되면, 풀업 스위치(PU)가 턴 오프 되고 풀다운 스위치(PD)가 턴 온 되어, -5V의 게이트 오프 전압(VGL)이 게이트 제어신호(GDC)으로서 출력 노드(Q)로 출력된다.
도 6을 참조하면, GIP 회로부(GIP)는 전압 쉬프팅부로부터 게이트 제어신호(GDC)를 공급받는다. GIP 회로부(GIP)는 게이트 제어신호(GDC)에 따라 게이트 구동신호(SCAN)를 생성하고, 이 게이트 구동신호(SCAN)를 게이트라인들에 공급한다.
도 7은 도 5를 구현하기 위한 패널 드라이버의 다른 구성을 보여주는 블록도이다. 그리고, 도 8은 도 6 및 도 7의 레벨 쉬프터에 포함된 전압 쉬프팅부의 일 일예를 보여주는 회로도이다.
도 7을 참조하면, 타이밍 콘트롤러(TCON)는 내부 인터페이스 신호(IIFS)를 생성하는 샘플링 처리부(미도시)와, 내부 인터페이스 신호(IIFS)를 출력하는 EPI 송신부(EPI Tx)를 포함할 수 있다.
도 7을 참조하면, 소스 집적회로(SIC)는 내부 인터페이스 신호(IIFS)를 수신하는 EPI 수신부(EPI Rx), ID 복원부, 디지털-아날로그 컨버터(DAC), GD 복원부를 포함할 수 있다. 소스 집적회로(SIC)는 소스 드라이버를 구성한다.
도 7을 참조하면, ID 복원부는 내부 인터페이스 신호(IIFS)로부터 소스 구동용 비트 정보를 분리하고, 콘트롤 비트 정보(CP)를 기반으로 픽셀 데이터 비트 정보(ID)를 1라인 분량(1H)씩 처리하여, 일 방향을 따라 이웃한 1 라인 분량의 픽셀들에 기입될 픽셀 데이터를 복원한다. 디지털-아날로그 컨버터(DAC)는 복원된 상기 픽셀 데이터를 데이터전압(Vdata)으로 변환하고, 상기 데이터전압(Vdata)을 데이터 구동신호로서 데이터라인들에 공급한다. 그리고, GD 복원부는 내부 인터페이스 신호(IIFS)로부터 게이트 구동용 비트 정보를 분리하고, 분리된 게이트 제어신호의 로직 타이밍 정보(GD)를 1라인 분량씩 처리하여 게이트 제어 로직신호(LGDC)를 생성한 후, 게이트 제어 로직신호(LGDC)를 심플 인터페이스를 통해 레벨 쉬프터(LS)로 출력한다.
도 7을 참조하면, 레벨 쉬프터(LS)와 GIP 회로부(GIP)는 게이트 드라이버를 구성한다.
도 7을 참조하면, 레벨 쉬프터(LS)는 전압 쉬프팅부를 포함할 수 있다. 전압 쉬프팅부는 도 8과 같이 0V~3.3V 사이에서 스윙하는 게이트 제어 로직신호(LGDC)의 전압 스윙폭을 부스팅하여 게이트 온(VGH)과 게이트 오프 전압(VGL) 사이에서 스윙하는 게이트 제어신호(GDC)를 생성한다. 전압 쉬프팅부의 일 구성 및 동작은 도 8을 결부하여 전술한 바와 같다.
도 7을 참조하면, GIP 회로부(GIP)는 전압 쉬프팅부로부터 게이트 제어신호(GDC)를 공급받는다. GIP 회로부(GIP)는 게이트 제어신호(GDC)에 따라 게이트 구동신호(SCAN)를 생성하고, 이 게이트 구동신호(SCAN)를 게이트라인들에 공급한다.
도 9 내지 도 11은 본 명세서의 제2 실시예에 따른 표시장치를 설명하기 위한 참조 도면들이다.
도 9를 참조하면, 본 명세서의 제2 실시예에 따른 표시장치에도 도 2와 같은 픽셀, 도 3과 같은 데이터 전송 유닛들, 및 도 4와 같은 샘플링 방법이 그대로 적용될 수 있다.
도 9의 표시장치는 도 1의 표시장치와 비교하여, 내부 인터페이스 신호(IIFS)가 직접 레벨 쉬프터(LS)로 전송되는 점에서 차이가 있다. 도 9의 표시장치에서는 내부 인터페이스 신호(IIFS)가 소스 직접회로(SIC) 대신에 레벨 쉬프터(LS)로 직접 전송되기 때문에, 소스 직접회로(SIC)를 변경할 필요가 없다는 장점이 있다.
도 9를 참조하면, 타이밍 콘트롤러(TCON)는 내부 인터페이스 방식을 통해 소스 직접회로(SIC)와 레벨 쉬프터(LS)에 병렬로 연결될 수 있다. 내부 인터페이스 방식은 타이밍 콘트롤러(TCON)와 소스 직접회로(SIC) 사이, 및 타이밍 콘트롤러(TCON)와 레벨 쉬프터(LS) 사이의 신호 전송 경로를 간소화하기 위한 EPI 인터페이스 방식일 수 있으나, 이에 한정되지 않는다. 타이밍 콘트롤러(TCON)는 소스 구동용 비트 정보와 게이트 구동용 비트 정보를 모두 포함하도록 내부 인터페이스 신호(IIFS)를 생성함으로써, 타이밍 콘트롤러(TCON)와 패널 드라이버 간에 신호 전송 경로를 간소화한다. 내부 인터페이스 신호(IIFS)는 도 3과 같이 미리 정해진 데이터 전송 유닛들(TU)로 이루어지며, 1 데이터 전송 유닛(1TU)마다 소스 구동용 비트 정보와 게이트 구동용 비트 정보가 모두 포함된다. 게이트 구동용 비트 정보는 별개의 게이트 전송 배선들을 통해 전송되는 것이 아니라 소스 구동용 비트 정보와 동일한 내부 인터페이스 배선을 통해 전송되기 때문에, 신호 전송을 위한 회로가 간소화되고 그 실장 면적이 줄어드는 효과가 있다. 소스 구동용 비트 정보와 게이트 구동용 비트 정보는 도 3을 통해 전술한 바와 같다.
도 9를 참조하면, 소스 드라이버는 타이밍 콘트롤러(TCON)로부터 내부 인터페이스 신호(IIFS)를 수신한다. 소스 드라이버는 내부 인터페이스 신호(IIFS)에 포함된 소스 구동용 비트 정보를 기반으로 데이터 구동신호를 생성하여 데이터라인들(DL)에 공급한다. 소스 드라이버는 도전성 필름 상에 실장된 복수의 소스 집적회로들(SIC)을 포함한다. 도전성 필름은 칩 온 필름(Chip On Film, COF)일 수 있으나 이에 한정되지 않는다. 도전성 필름은 칩 온 필름(COF) 대신에 테이프 캐리어 패키지(Tape Carrier Package, TCP)로 구현될 수도 있다. 소스 인쇄회로기판(SPCB)은 도전성 필름(COF)을 통해 표시패널(PNL)에 전기적으로 연결됨과 아울러, 케이블(CBL)을 통해 콘트롤 보드(CBD)에 전기적으로 연결될 수 있다. 소스 인쇄회로기판(SPCB)은 단수개 또는 복수개일 수 있다. 케이블(CBL)은 코넥터를 통해 소스 인쇄회로기판(SPCB)과 콘트롤 보드(CBD)에 연결될 수 있다. 케이블(CBL)의 개수는 소스 인쇄회로기판(SPCB)의 개수와 동일할 수 있으나, 이에 한정되지 않는다.
도 9를 참조하면, 게이트 드라이버는 내부 인터페이스 신호(IIFS)에 포함된 게이트 구동용 비트 정보를 기반으로 게이트 구동신호를 생성하여 게이트 라인들(GL)에 공급한다. 게이트 드라이버는 소스 인쇄회로기판(SPCB) 상에 실장된 레벨 쉬프터(LS)와 표시패널(PNL)에 실장된 GIP 회로부(GIP)를 포함한다.
도 9를 참조하면, 레벨 쉬프터(LS)는 내부 인터페이스 방식을 통해 타이밍 콘트롤러(TCON)에 연결될 수 있다. 레벨 쉬프터(LS)는 타이밍 콘트롤러(TCON)로부터 내부 인터페이스 신호(IIFS)를 직접 전송받기 때문에, 내부 인터페이스 신호로부터 게이트 구동용 비트 정보를 분리하는 동작, 및 상기 게이트 제어신호의 로직 타이밍 정보를 1라인 분량씩 처리하여 게이트 제어 로직신호를 생성하는 동작이 레벨 쉬프터(LS)에서 직접 수행된다.
도 9를 참조하면, 레벨 쉬프터(LS)는 게이트 제어 로직신호의 전압 스윙폭을 부스팅하여 게이트 제어신호(GDC)를 생성한 후, 소스 인쇄회로기판(SPCB), 도전성 필름(COF), 및 표시패널(PNL)을 경유하는 신호 전달 경로를 통해 상기 게이트 제어신호(GDC)를 GIP 회로부(GIP)에 공급한다.
도 9를 참조하면, GIP 회로부(GIP)는 게이트 제어신호(GDC)에 따라 게이트 구동신호를 생성하고, 이 게이트 구동신호를 게이트라인들(GL)에 공급한다. 게이트 제어신호(GDC)는 게이트 스타트 신호, 복수의 게이트 쉬프트 클럭 등을 포함할 수 있으나, 이에 한정되지 않는다. GIP 회로부(GIP)는 게이트라인들(GL)에 연결된 다수의 게이트 스테이지들을 포함하며, 각 스테이지는 게이트 제어신호(GDC)에 응답하여 단수 또는 복수의 게이트 구동신호를 출력한다.
도 10은 도 9의 표시장치에서 구현되는 본 명세서의 제2 실시예에 따른 신호 전송 경로를 보여주는 도면이다.
도 10을 참조하면, 본 명세서의 제2 실시예에 따른 신호 전송 경로는 타이밍 콘트롤러(TCON), 레벨 쉬프터(LS), 및 GIP 회로부(GIP)가 될 수 있다.
도 10을 참조하면, 타이밍 콘트롤러(TCON)와 소스 집적회로(SIC), 및 타이밍 콘트롤러(TCON)와 레벨 쉬프터(LS)는 내부 인터페이스(EPI)를 통해 연결된다. 타이밍 콘트롤러(TCON)는 1 데이터 전송 유닛(1TU)마다 소스 구동용 비트 정보와 게이트 구동용 비트 정보가 모두 포함된 내부 인터페이스 신호(IIFS)를 생성하고, 상기 내부 인터페이스 신호(IIFS)를 소스 집적회로(SIC)와 레벨 쉬프터(LS)에 병렬로 전송한다. 소스 집적회로(SIC)와 레벨 쉬프터(LS)는 서로 독립적이다.
도 10을 참조하면, 레벨 쉬프터(LS)는 전술한 소스 인쇄회로기판(SPCB), 도전성 필름(COF), 및 표시패널(PNL)을 경유하는 신호 전달 경로를 통해 GIP 회로부(GIP)에 연결될 수 있다.
도 11은 도 10을 구현하기 위한 패널 드라이버의 일 구성을 보여준다.
도 11을 참조하면, 타이밍 콘트롤러(TCON)는 내부 인터페이스 신호(IIFS)를 생성하는 샘플링 처리부(미도시)와, 내부 인터페이스 신호(IIFS)를 출력하는 EPI 송신부(EPI Tx)를 포함할 수 있다.
도 11을 참조하면, 소스 집적회로(SIC)는 내부 인터페이스 신호(IIFS)를 수신하는 EPI 수신부(EPI Rx), ID 복원부, 디지털-아날로그 컨버터(DAC)를 포함할 수 있다. 소스 집적회로(SIC)는 소스 드라이버를 구성한다.
도 11을 참조하면, ID 복원부는 내부 인터페이스 신호(IIFS)로부터 소스 구동용 비트 정보를 분리하고, 콘트롤 비트 정보(CP)를 기반으로 픽셀 데이터 비트 정보(ID)를 1라인 분량(1H)씩 처리하여, 일 방향을 따라 이웃한 1 라인 분량의 픽셀들에 기입될 픽셀 데이터를 복원한다. 디지털-아날로그 컨버터(DAC)는 복원된 상기 픽셀 데이터를 데이터전압(Vdata)으로 변환하고, 상기 데이터전압(Vdata)을 데이터 구동신호로서 데이터라인들에 공급한다.
도 11을 참조하면, 레벨 쉬프터(LS)와 GIP 회로부(GIP)는 게이트 드라이버를 구성한다.
도 11을 참조하면, 레벨 쉬프터(LS)는 EPI 수신부(EPI Rx), GD 복원부, 전압 쉬프팅부를 포함할 수 있다. EPI 수신부(EPI Rx)는 내부 인터페이스 신호(IIFS)를 수신한다. GD 복원부는 내부 인터페이스 신호(IIFS)로부터 소스 구동용 비트 정보를 분리하고, 분리된 게이트 제어신호의 로직 타이밍 정보(GD)를 1라인 분량씩 처리하여 게이트 제어 로직신호(LGDC)를 생성한다. 전압 쉬프팅부는 도 8과 같이 0V~3.3V 사이에서 스윙하는 게이트 제어 로직신호(LGDC)의 전압 스윙폭을 부스팅하여 게이트 온(VGH)과 게이트 오프 전압(VGL) 사이에서 스윙하는 게이트 제어신호(GDC)를 생성한다. 전압 쉬프팅부의 일 구성 및 동작은 도 8을 결부하여 전술한 바와 같다.
도 11을 참조하면, GIP 회로부(GIP)는 전압 쉬프팅부로부터 게이트 제어신호(GDC)를 공급받는다. GIP 회로부(GIP)는 게이트 제어신호(GDC)에 따라 게이트 구동신호(SCAN)를 생성하고, 이 게이트 구동신호(SCAN)를 게이트라인들에 공급한다.
도 12 내지 도 14는 본 명세서의 제3 실시예에 따른 표시장치를 설명하기 위한 참조 도면들이다.
도 12를 참조하면, 본 명세서의 제3 실시예에 따른 표시장치에도 도 2와 같은 픽셀, 도 3과 같은 데이터 전송 유닛들, 및 도 4와 같은 샘플링 방법이 그대로 적용될 수 있다.
도 12의 표시장치는 도 1의 표시장치와 비교하여, GIP 회로부(GIP) 대신에 게이트 집적회로(GIC)가 구비되는 점, 및 전압 쉬프팅부가 레벨 쉬프터에 구비되지 않고 게이트 집적회로(GIC)에 구비되는 점 등에서 차이가 있다.
도 12를 참조하면, 타이밍 콘트롤러(TCON)는 내부 인터페이스 방식을 통해 소스 직접회로(SIC)에 연결될 수 있다. 내부 인터페이스 방식은 타이밍 콘트롤러(TCON)와 소스 직접회로(SIC) 간의 신호 전송 경로를 간소화하기 위한 EPI 인터페이스 방식일 수 있으나, 이에 한정되지 않는다. 타이밍 콘트롤러(TCON)는 소스 구동용 비트 정보와 게이트 구동용 비트 정보를 모두 포함하도록 내부 인터페이스 신호(IIFS)를 생성함으로써, 타이밍 콘트롤러(TCON)와 패널 드라이버 간에 신호 전송 경로를 간소화한다. 내부 인터페이스 신호(IIFS)는 도 3과 같이 미리 정해진 데이터 전송 유닛들(TU)로 이루어지며, 1 데이터 전송 유닛(1TU)마다 소스 구동용 비트 정보와 게이트 구동용 비트 정보가 모두 포함된다. 게이트 구동용 비트 정보는 별개의 게이트 전송 배선들을 통해 전송되는 것이 아니라 소스 구동용 비트 정보와 동일한 내부 인터페이스 배선을 통해 전송되기 때문에, 신호 전송을 위한 회로가 간소화되고 그 실장 면적이 줄어드는 효과가 있다. 소스 구동용 비트 정보와 게이트 구동용 비트 정보는 도 3을 통해 전술한 바와 같다.
도 12를 참조하면, 소스 드라이버는 타이밍 콘트롤러(TCON)로부터 내부 인터페이스 신호(IIFS)를 수신한다. 소스 드라이버는 내부 인터페이스 신호(IIFS)에 포함된 소스 구동용 비트 정보를 기반으로 데이터 구동신호를 생성하여 데이터라인들(DL)에 공급한다. 소스 드라이버는 내부 인터페이스 신호(IIFS)로부터 게이트 구동용 비트 정보를 분리하여 게이트 제어 로직신호를 생성한다. 소스 드라이버는 도전성 필름 상에 실장된 복수의 소스 집적회로들(SIC)을 포함한다. 도전성 필름은 칩 온 필름(Chip On Film, COF)일 수 있으나 이에 한정되지 않는다. 도전성 필름은 칩 온 필름(COF) 대신에 테이프 캐리어 패키지(Tape Carrier Package, TCP)로 구현될 수도 있다. 소스 인쇄회로기판(SPCB)은 도전성 필름(COF)을 통해 표시패널(PNL)에 전기적으로 연결됨과 아울러, 케이블(CBL)을 통해 콘트롤 보드(CBD)에 전기적으로 연결될 수 있다. 소스 인쇄회로기판(SPCB)은 단수개 또는 복수개일 수 있다. 케이블(CBL)은 코넥터를 통해 소스 인쇄회로기판(SPCB)과 콘트롤 보드(CBD)에 연결될 수 있다. 케이블(CBL)의 개수는 소스 인쇄회로기판(SPCB)의 개수와 동일할 수 있으나, 이에 한정되지 않는다.
도 12를 참조하면, 소스 드라이버는 도전성 필름(COF), 및 표시패널(PNL)을 경유하는 신호 전달 경로를 통해 게이트 제어신호(GDC)를 게이트 드라이버에 공급할 수 있다. 게이트 드라이버는 소스 드라이버로부터 공급받은 게이트 제어 로직 신호를 기반으로 게이트 구동신호를 생성하여 게이트 라인들(GL)에 공급한다. 게이트 드라이버는 도전성 필름(COF) 상에 실장된 복수의 게이트 집적회로들(GIC)을 포함한다.
도 12를 참조하면, 게이트 집적회로들(GIC)은 게이트 제어 로직신호의 전압 스윙폭을 부스팅하여 게이트 제어신호(GDC)를 생성한 후, 게이트 제어신호(GDC)를 기반으로 게이트 구동신호를 생성하고, 이 게이트 구동신호를 게이트라인들(GL)에 공급한다. 게이트 제어신호(GDC)는 게이트 스타트 신호, 복수의 게이트 쉬프트 클럭, 게이트 출력 인에이블 신호 등을 포함할 수 있으나, 이에 한정되지 않는다.
도 13은 도 12의 표시장치에서 구현되는 본 명세서의 제3 실시예에 따른 신호 전송 경로를 보여주는 도면이다.
도 13을 참조하면, 본 명세서의 제3 실시예에 따른 신호 전송 경로는 타이밍 콘트롤러(TCON), 소스 집적회로(SIC), 및 게이트 집적회로들(GIC#1~#3)가 될 수 있다.
도 13을 참조하면, 타이밍 콘트롤러(TCON)와 소스 집적회로(SIC)는 내부 인터페이스(EPI)를 통해 연결된다. 타이밍 콘트롤러(TCON)는 1 데이터 전송 유닛(1TU)마다 소스 구동용 비트 정보와 게이트 구동용 비트 정보가 모두 포함된 내부 인터페이스 신호(IIFS)를 생성하고, 상기 내부 인터페이스 신호(IIFS)를 소스 집적회로(SIC)에 전송한다.
도 13을 참조하면, 소스 집적회로(SIC)는 전술한 도전성 필름(COF), 및 표시패널(PNL)을 경유하는 신호 전달 경로를 통해 게이트 집적회로들(GIC#1~#3)에 연결될 수 있다.
도 14는 도 13을 구현하기 위한 패널 드라이버의 일 구성을 보여준다.
도 14를 참조하면, 타이밍 콘트롤러(TCON)는 내부 인터페이스 신호(IIFS)를 생성하는 샘플링 처리부(미도시)와, 내부 인터페이스 신호(IIFS)를 출력하는 EPI 송신부(EPI Tx)를 포함할 수 있다.
도 14를 참조하면, 소스 집적회로(SIC)는 내부 인터페이스 신호(IIFS)를 수신하는 EPI 수신부(EPI Rx), ID 복원부, 디지털-아날로그 컨버터(DAC), 및 LGDC 복원부를 포함할 수 있다. 소스 집적회로(SIC)는 소스 드라이버를 구성한다.
도 14를 참조하면, ID 복원부는 내부 인터페이스 신호(IIFS)로부터 소스 구동용 비트 정보를 분리하고, 콘트롤 비트 정보(CP)를 기반으로 픽셀 데이터 비트 정보(ID)를 1라인 분량(1H)씩 처리하여, 일 방향을 따라 이웃한 1 라인 분량의 픽셀들에 기입될 픽셀 데이터를 복원한다. 디지털-아날로그 컨버터(DAC)는 복원된 상기 픽셀 데이터를 데이터전압(Vdata)으로 변환하고, 상기 데이터전압(Vdata)을 데이터 구동신호로서 데이터라인들에 공급한다. LGDC 복원부는 내부 인터페이스 신호(IIFS)로부터 게이트 구동용 비트 정보를 분리하고, 게이트 제어신호의 로직 타이밍 정보(GD)를 1라인 분량씩 처리하여 게이트 제어 로직신호(LGDC)를 생성한다.
도 14를 참조하면, 게이트 집적회로(GIC)는 게이트 드라이버를 구성한다. 도 14의 게이트 집적회로(GIC)는 도 13의 게이트 집적회로들(GIC#1~#3) 중 어느 하나일 수 있다.
도 14를 참조하면, 게이트 집적회로(GIC)는 전압 쉬프팅부와 게이트 출력부를 포함할 수 있다. 전압 쉬프팅부는 LGDC 복원부로부터 게이트 제어 로직신호(LGDC)를 공급받고, 게이트 제어 로직신호(LGDC)의 전압 스윙폭을 부스팅하여 게이트 제어신호(GDC)를 생성한다. 전압 쉬프팅부는 도 8과 같이 0V~3.3V 사이에서 스윙하는 게이트 제어 로직신호(LGDC)의 전압 스윙폭을 부스팅하여 게이트 온(VGH)과 게이트 오프 전압(VGL) 사이에서 스윙하는 게이트 제어신호(GDC)를 생성한다. 전압 쉬프팅부의 일 구성 및 동작은 도 8을 결부하여 전술한 바와 같다.
도 14를 참조하면, 게이트 출력부는 전압 쉬프팅부로부터 게이트 제어신호(GDC)를 공급받는다. 게이트 출력부는 게이트 제어신호(GDC)에 따라 게이트 구동신호(SCAN)를 생성하고, 이 게이트 구동신호(SCAN)를 게이트라인들에 공급한다. 게이트 구동신호(SCAN)는 게이트 온 전압(VGH)과 게이트 오프 전압(VGL) 사이에서 스윙한다.
전술한 바와 같이, 본 명세서의 실시예에 따른 표시장치는 타이밍 콘트롤러와 패널 드라이버 간에 신호 전송 경로를 간소화하여 신호 전송을 위한 회로 실장 면적을 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 명세서의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 명세서의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
LS: 레벨 쉬프터 TCON: 타이밍 콘트롤러
GIP: GIP 회로부 SIC: 소스 집적회로
GIC: 게이트 집적회로

Claims (13)

  1. 픽셀들, 및 상기 픽셀들에 연결된 데이터라인들과 게이트라인들을 갖는 표시패널;
    내부 인터페이스 신호를 통해 소스 구동용 비트 정보와 게이트 구동용 비트 정보를 출력하는 타이밍 콘트롤러;
    상기 소스 구동용 비트 정보를 기반으로 데이터 구동신호를 생성하여 상기 데이터라인들에 공급하는 소스 드라이버; 및
    상기 게이트 구동용 비트 정보를 기반으로 게이트 구동신호를 생성하여 상기 게이트라인들에 공급하는 게이트 드라이버를 포함하고,
    상기 내부 인터페이스 신호는 미리 정해진 데이터 전송 유닛들로 이루어지며, 1 데이터 전송 유닛마다 상기 소스 구동용 비트 정보와 상기 게이트 구동용 비트 정보가 모두 포함되고,
    상기 내부 인터페이스 신호에 속하는 상기 게이트 구동용 비트 정보는, 1 라인 분량의 픽셀들에 인가될 게이트 구동신호를 생성하기 위한 게이트 제어신호의 로직 타이밍 정보를 포함하고,
    상기 게이트 제어신호의 로직 타이밍 정보는,
    로직 로우 레벨에서 로직 하이 레벨로 라이징되는 게이트 제어 로직신호들의 제1 로직 타이밍을 나타내는 제1 샘플링 데이터와, 상기 로직 하이 레벨에서 상기 로직 로우 레벨로 폴링되는 게이트 제어 로직신호들의 제2 로직 타이밍을 나타내는 제2 샘플링 데이터를 포함한 표시장치.
  2. 제 1 항에 있어서,
    상기 소스 구동용 비트 정보는, 1 라인 분량의 영상 데이터 비트 정보와, 상기 소스 드라이버 내에서 상기 1 라인 분량의 영상 데이터 비트 정보를 처리하는 데 필요한 콘트롤 비트 정보를 포함한 표시장치.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 소스 드라이버는,
    상기 내부 인터페이스 신호로부터 상기 소스 구동용 비트 정보를 분리하고, 상기 콘트롤 비트 정보를 기반으로 상기 영상 데이터 비트 정보를 1라인 분량씩 처리하여, 일 방향을 따라 이웃한 1 라인 분량의 픽셀들에 기입될 영상 데이터를 복원하는 ID 복원부;
    복원된 상기 영상 데이터를 데이터전압으로 변환하고, 상기 데이터전압을 상기 데이터 구동신호로서 상기 데이터라인들에 공급하는 디지털-아날로그 컨버터;
    상기 내부 인터페이스 신호로부터 상기 게이트 구동용 비트 정보를 분리하고, 상기 게이트 제어신호의 로직 타이밍 정보를 제1 인터페이스를 통해 출력하는 GD 전달부를 포함한 표시장치.
  5. 제 4 항에 있어서,
    상기 게이트 드라이버는,
    상기 제1 인터페이스를 통해 상기 게이트 제어신호의 로직 타이밍 정보를 수신하고, 상기 게이트 제어신호의 로직 타이밍 정보를 1라인 분량씩 처리하여 게이트 제어 로직신호를 생성하는 GD 복원부;
    상기 게이트 제어 로직신호의 전압 스윙폭을 부스팅하여 상기 게이트 제어신호를 생성하는 전압 쉬프팅부; 및
    상기 게이트 제어신호에 따라 상기 게이트 구동신호를 생성하고, 상기 게이트 구동신호를 상기 게이트라인들에 공급하는 GIP 회로부를 포함한 표시장치.
  6. 제 2 항에 있어서,
    상기 소스 드라이버는,
    상기 내부 인터페이스 신호로부터 상기 소스 구동용 비트 정보를 분리하고, 상기 콘트롤 비트 정보를 기반으로 상기 영상 데이터 비트 정보를 1라인 분량씩 처리하여, 일 방향을 따라 이웃한 1 라인 분량의 픽셀들에 기입될 영상 데이터를 복원하는 ID 복원부;
    복원된 상기 영상 데이터를 데이터전압으로 변환하고, 상기 데이터전압을 상기 데이터 구동신호로서 상기 데이터라인들에 공급하는 디지털-아날로그 컨버터; 및
    상기 내부 인터페이스 신호로부터 상기 게이트 구동용 비트 정보를 분리하고, 상기 게이트 제어신호의 로직 타이밍 정보를 1라인 분량씩 처리하여 게이트 제어 로직신호를 생성한 후 상기 게이트 제어 로직신호를 제2 인터페이스를 통해 출력하는 GD 복원부를 포함한 표시장치.
  7. 제 6 항에 있어서,
    상기 게이트 드라이버는,
    상기 제2 인터페이스를 통해 상기 게이트 제어 로직신호를 수신하고, 상기 게이트 제어 로직신호의 전압 스윙폭을 부스팅하여 상기 게이트 제어신호를 생성하는 전압 쉬프팅부; 및
    상기 게이트 제어신호에 따라 상기 게이트 구동신호를 생성하고, 상기 게이트 구동신호를 상기 게이트라인들에 공급하는 GIP 회로부를 포함한 표시장치.
  8. 제 2 항에 있어서,
    상기 소스 드라이버는,
    상기 내부 인터페이스 신호로부터 상기 소스 구동용 비트 정보를 분리하고, 상기 콘트롤 비트 정보를 기반으로 상기 영상 데이터 비트 정보를 1라인 분량씩 처리하여, 일 방향을 따라 이웃한 1 라인 분량의 픽셀들에 기입될 영상 데이터를 복원하는 ID 복원부; 및
    복원된 상기 영상 데이터를 데이터전압으로 변환하고, 상기 데이터전압을 상기 데이터 구동신호로서 상기 데이터라인들에 공급하는 디지털-아날로그 컨버터를 포함한 표시장치.
  9. 제 8 항에 있어서,
    상기 게이트 드라이버는,
    상기 내부 인터페이스 신호로부터 상기 게이트 구동용 비트 정보를 분리하고, 상기 게이트 제어신호의 로직 타이밍 정보를 1라인 분량씩 처리하여 게이트 제어 로직신호를 생성하는 GD 복원부;
    상기 게이트 제어 로직신호의 전압 스윙폭을 부스팅하여 상기 게이트 제어신호를 생성하는 전압 쉬프팅부; 및
    상기 게이트 제어신호에 따라 상기 게이트 구동신호를 생성하고, 상기 게이트 구동신호를 상기 게이트라인들에 공급하는 GIP 회로부를 포함한 표시장치.
  10. 제 2 항에 있어서,
    상기 소스 드라이버는,
    상기 내부 인터페이스 신호로부터 상기 소스 구동용 비트 정보를 분리하고, 상기 콘트롤 비트 정보를 기반으로 상기 영상 데이터 비트 정보를 1라인 분량씩 처리하여, 일 방향을 따라 이웃한 1 라인 분량의 픽셀들에 기입될 영상 데이터를 복원하는 ID 복원부;
    복원된 상기 영상 데이터를 데이터전압으로 변환하고, 상기 데이터전압을 상기 데이터 구동신호로서 상기 데이터라인들에 공급하는 디지털-아날로그 컨버터; 및
    상기 내부 인터페이스 신호로부터 상기 게이트 구동용 비트 정보를 분리하고, 상기 게이트 제어신호의 로직 타이밍 정보를 1라인 분량씩 처리하여 게이트 제어 로직신호를 생성하는 LGDC 생성부를 포함한 표시장치.
  11. 제 10 항에 있어서,
    상기 게이트 드라이버는 복수의 게이트 집적회로들로 이루어지며,
    상기 게이트 집적회로들 각각은,
    상기 게이트 제어 로직신호의 전압 스윙폭을 부스팅하여 상기 게이트 제어신호를 생성하는 전압 쉬프팅부; 및
    상기 게이트 제어신호에 따라 상기 게이트 구동신호를 생성하고, 상기 게이트 구동신호를 상기 게이트라인들에 공급하는 게이트 출력부를 포함한 표시장치.

  12. 제 1 항에 있어서,
    상기 소스 드라이버가 실장된 도전성 필름; 및
    상기 도전성 필름을 통해 상기 표시패널에 전기적으로 연결된 인쇄회로기판을 더 포함하고,
    상기 게이트 드라이버는 상기 인쇄회로기판에 실장된 레벨 쉬프터를 포함하고,
    상기 타이밍 콘트롤러는, 상기 내부 인터페이스를 통해 상기 소스 드라이버와 상기 레벨 쉬프터에 병렬로 연결된 표시장치.
  13. 제 12 항에 있어서,
    상기 게이트 구동용 비트 정보는, 상기 소스 드라이버를 거치지 않고 상기 타이밍 콘트롤러에서 상기 레벨 쉬프터로 직접 전송되는 표시장치.


KR1020190168865A 2019-12-17 2019-12-17 내부 인터페이스를 갖는 표시장치 KR102666876B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190168865A KR102666876B1 (ko) 2019-12-17 2019-12-17 내부 인터페이스를 갖는 표시장치
US17/124,116 US11475843B2 (en) 2019-12-17 2020-12-16 Display device with intra-interface for simple signal transmittal path
US17/943,779 US11875751B2 (en) 2019-12-17 2022-09-13 Display device with intra-interface for simple signal transmittal path

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190168865A KR102666876B1 (ko) 2019-12-17 2019-12-17 내부 인터페이스를 갖는 표시장치

Publications (2)

Publication Number Publication Date
KR20210077338A KR20210077338A (ko) 2021-06-25
KR102666876B1 true KR102666876B1 (ko) 2024-05-20

Family

ID=76317156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190168865A KR102666876B1 (ko) 2019-12-17 2019-12-17 내부 인터페이스를 갖는 표시장치

Country Status (2)

Country Link
US (2) US11475843B2 (ko)
KR (1) KR102666876B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI306236B (en) * 2005-03-11 2009-02-11 Himax Tech Inc Method for transmitting control signals from timing controller of lcd
KR101509116B1 (ko) * 2007-11-13 2015-04-06 삼성디스플레이 주식회사 표시 장치와 그 구동 장치 및 구동 방법
KR101760521B1 (ko) * 2011-03-04 2017-07-21 엘지디스플레이 주식회사 표시 장치
KR101803575B1 (ko) 2011-07-15 2017-11-30 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR20160092155A (ko) * 2015-01-26 2016-08-04 엘지디스플레이 주식회사 표시장치
KR102410433B1 (ko) * 2017-11-30 2022-06-20 엘지디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US20210183319A1 (en) 2021-06-17
US11475843B2 (en) 2022-10-18
US20230005435A1 (en) 2023-01-05
KR20210077338A (ko) 2021-06-25
US11875751B2 (en) 2024-01-16

Similar Documents

Publication Publication Date Title
KR102176504B1 (ko) 표시장치와 그 구동방법
CN105788529A (zh) 一种有机发光显示面板及其驱动方法
US20140022230A1 (en) Display device and method of forming a display device
US9542884B2 (en) Display panel
US10726766B2 (en) Display device and interface method thereof
US11096279B2 (en) Display apparatus
KR20140077359A (ko) 표시장치와 그 게이트 구동회로의 제어 방법
CN113707094B (zh) 显示面板、显示面板的驱动电路及驱动方法
KR20130009120A (ko) 평판표시장치 및 이의 구동회로
US20230059695A1 (en) Display apparatus
US11521556B2 (en) Channel controller and display device using the same
CN107665668B (zh) 显示装置
KR102078857B1 (ko) 컨트롤 보드 및 이를 포함하는 표시 장치
KR102613421B1 (ko) 칩온필름 및 그를 구비한 표시장치
US20200312251A1 (en) Display device
KR100685814B1 (ko) 스캔 드라이버 및 이를 구비한 평판 표시 장치
KR102666876B1 (ko) 내부 인터페이스를 갖는 표시장치
KR102211406B1 (ko) 표시장치 및 그 구동방법
KR102650360B1 (ko) 표시장치와 그 구동 방법
KR102510375B1 (ko) 표시장치
KR20190030962A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102674431B1 (ko) 표시장치
US20230186854A1 (en) Display Device
KR20190048584A (ko) 디스플레이 장치
KR102503746B1 (ko) 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant