JP2013105284A - 双方向シリアルバスの通信制御方法および双方向シリアルバススイッチ - Google Patents
双方向シリアルバスの通信制御方法および双方向シリアルバススイッチ Download PDFInfo
- Publication number
- JP2013105284A JP2013105284A JP2011248094A JP2011248094A JP2013105284A JP 2013105284 A JP2013105284 A JP 2013105284A JP 2011248094 A JP2011248094 A JP 2011248094A JP 2011248094 A JP2011248094 A JP 2011248094A JP 2013105284 A JP2013105284 A JP 2013105284A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- slave
- serial bus
- switch
- bidirectional serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
【解決手段】双方向シリアルバススイッチ(100)は、マスタデバイス(101)とスレーブデバイス(102)との間の双方向信号を単方向信号に変換するスイッチ(103,104)と、マスタデバイスが出力する信号に従って単方向信号の方向を決定しスイッチを制御するデコード部(105)と、を有する。
【選択図】図1
Description
1.1)構成
図1において、本発明の第1実施形態による双方向シリアルバススイッチ100は、マスタデバイス101とスレーブデバイス102との間で転送される双方向シリアル信号を単方向信号に変換する機能を有する。より具体的には、双方向シリアルバススイッチ100は、マスタ側スイッチ103、スレーブ側スイッチ104およびデコード部105を有し、マスタ側スイッチ103およびスレーブ側スイッチ104を切り替え制御することで、双方向信号を単方向信号に変換する。
A)MDIOリードフレーム
図3を参照しながら、MDIOインタフェースを一例として、スレーブデバイス102からのデータ読み出し時のリードフレームにおける切替動作を説明する。ここで、MDIOリードフレームは、プリアンブル201、スタートオブフレーム202、オペレーションコード203、PHYアドレス204、レジスタアドレス205、ターンアラウンド206、およびデータ207による区間で区切られている。
制御信号113が‘1’になることで、マスタ側スイッチ103およびスレーブ側スイッチ104はスレーブ出力信号112を選択し、マスタ出力信号111側は高インピーダンス状態となる。これによって、スレーブデバイス102から出力されたデータがスレーブ出力信号112としてマスタ側へ読みだされる。
図4を参照しながら、スレーブデバイス102へのデータ書き込み時のMDIOライトフレームにおける切替動作を説明する。MDIOライトフレームも、リードフレームと同様に、プリアンブル201、スタートオブフレーム202、オペレーションコード203、PHYアドレス204、レジスタアドレス205、ターンアラウンド206、およびデータ207による区間で区切られている。ただし、オペレーションコード203はライトフレームを表す‘01’となる。また、ライトフレームではマスタデバイス101からデータがドライブされる。
図5および図6に本実施形態をI2Cに適用した場合のデコード処理(ライトシーケンスおよびリードシーケンス)を示す。図5および図6に示すように、リード/ライトシーケンスでは、スタート301に続くデバイスアドレス302によってスレーブデバイス102の固有アドレス116と一致する否かが判別され、R/W303によってリードかライトかが判別される。続いて、読み出し/書き込みデータ305が出力されるが、I2Cでは仕様上、8ビット送信完了毎にACK304を返す必要があるために、このタイミングで制御信号113が‘1’となる。
上述したように、本発明の第1実施形態によるバススイッチ100は、デコード部105の解析結果に応じてマスタ側スイッチ103およびスレーブ側スイッチ104を制御することで、双方向シリアル信号を単方向信号に変換し所定のタイミングで方向を切り替えることができる。双方向シリアル信号を単方向信号に変換するので、バススイッチ100をゲートアレイにそのまま組み込むことができる。
上述した第1実施形態では、図1に示すように1つのスレーブデバイスを接続した場合を例示したが、本発明による双方向シリアル通信システムはこれに限定されるものではなく、複数のスレーブデバイスを接続可能である。以下、本発明の第2実施形態として複数のスレーブデバイスを接続したバススイッチについて説明する。
図7に示すように、本実施形態による双方向シリアルバスバススイッチ400は、マスタデバイス401と複数のスレーブデバイス(ここでは2つのスレーブ1デバイス402とスレーブ2デバイス403)の各々との間で転送される双方向シリアル信号を単方向信号に変換する機能を有する。
ライトを行なう場合、どちらのスレーブデバイスにアクセスする場合でもスイッチの切替は不要で制御信号414は‘0’固定になる。
本実施形態によれば、上述した第1実施形態の効果に加えて、スレーブデバイスを2つ以上接続する場合でも、スレーブ側スイッチと制御信号をスレーブデバイスにあわせて増やすことにより容易に対応できるという効果を有する。
図8に示すように、双方向シリアルバスバススイッチ500は、上記第2実施形態と同様の構成とした場合、マスタデバイス501と複数のスレーブデバイス(ここでは3つのスレーブデバイス502−504)の各々との間で転送される双方向シリアル信号を単方向信号に変換する機能を有し、さらにマスタデバイス501のマスタ側双方向シリアルバスに直接スレーブデバイス505を接続することもできる。
101、401、501 マスタデバイス
102、402,403,502−505 スレーブデバイス
103、404 マスタ側スイッチ
104、405,406 スレーブ側スイッチ
105、408 デコード部
110、410 マスタ側双方向信号
111、411 マスタ出力信号
112、412,413,417 スレーブ出力信号
113、414 制御信号
114、415,416 スレーブ側双方向信号
Claims (8)
- 複数のデバイスを双方向シリアル通信可能に接続する双方向シリアルバススイッチであって、
第1デバイスと第2デバイスとの間の双方向信号を単方向信号に変換するスイッチ手段と、
前記第1デバイスが出力する信号に従って前記単方向信号の方向を決定し前記スイッチ手段を制御する解析手段と、
を有することを特徴とする双方向シリアルバススイッチ。 - 前記第1デバイスが出力する信号のデバイスアドレスおよびオペレーションに従って前記単方向信号の方向を決定することを特徴とする請求項1に記載の双方向シリアルバススイッチ。
- 前記第1デバイスが出力する信号に従って複数の第2デバイスから出力される単方向信号のいずれか1つを選択する選択手段をさらに有することを特徴とする請求項1または2に記載の双方向シリアルバススイッチ。
- 請求項1−3のいずれか1項に記載の双方向シリアルバススイッチが構成されたゲートアレイ。
- 請求項1−3のいずれか1項に記載の双方向シリアルバススイッチを有する双方向シリアルバスシステム。
- 複数のデバイスを双方向シリアル通信可能に接続する双方向シリアルバスの通信制御方法であって、
第1デバイスが出力する信号に従って、前記第1デバイスと第2デバイスとの間の双方向信号の伝送方向を決定する制御信号を生成し、
前記制御信号に従って前記第1デバイスと前記第2デバイスとの間の双方向信号を単方向信号に変換する、
ことを特徴とする双方向シリアルバスの通信制御方法。 - 前記第1デバイスが出力する信号のデバイスアドレスおよびオペレーションに従って前記単方向信号の方向を決定することを特徴とする請求項6に記載の双方向シリアルバスの通信制御方法。
- 前記第1デバイスが出力する信号に従って複数の第2デバイスから出力される単方向信号のいずれか1つを選択することを特徴とする請求項6または7に記載の双方向シリアルバスの通信制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011248094A JP5871309B2 (ja) | 2011-11-11 | 2011-11-11 | 双方向シリアルバスの通信制御方法および双方向シリアルバススイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011248094A JP5871309B2 (ja) | 2011-11-11 | 2011-11-11 | 双方向シリアルバスの通信制御方法および双方向シリアルバススイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013105284A true JP2013105284A (ja) | 2013-05-30 |
JP5871309B2 JP5871309B2 (ja) | 2016-03-01 |
Family
ID=48624787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011248094A Expired - Fee Related JP5871309B2 (ja) | 2011-11-11 | 2011-11-11 | 双方向シリアルバスの通信制御方法および双方向シリアルバススイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5871309B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016184280A (ja) * | 2015-03-26 | 2016-10-20 | 三菱電機株式会社 | 双方向シリアルバススイッチ、ゲートアレイ |
EP3617895A1 (en) | 2018-08-31 | 2020-03-04 | Canon Kabushiki Kaisha | Bridge device, control method for bridge device, and information processing apparatus including bridge device |
US20200097433A1 (en) * | 2018-09-25 | 2020-03-26 | Linear Technology Holding, LLC | Bidirectional signal separation |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5642451A (en) * | 1979-09-14 | 1981-04-20 | Matsushita Electric Works Ltd | Two-way/one-way converting circuit |
JP2000165421A (ja) * | 1998-11-25 | 2000-06-16 | Nec Kofu Ltd | マルチスレーブバスラインシステム及びシリアル転送方法 |
JP2002251183A (ja) * | 2001-02-27 | 2002-09-06 | Yamaha Corp | 電子楽器用バスシステム |
US6460108B1 (en) * | 1999-03-31 | 2002-10-01 | Intel Corporation | Low cost data streaming mechanism |
JP2003332903A (ja) * | 2002-03-06 | 2003-11-21 | Toshiba Corp | 論理回路を含むバスバッファ回路 |
JP2009295069A (ja) * | 2008-06-09 | 2009-12-17 | Sharp Corp | 双方向シリアルバスを内蔵する電子モジュール |
JP2011086210A (ja) * | 2009-10-19 | 2011-04-28 | Clarion Co Ltd | 車載器 |
-
2011
- 2011-11-11 JP JP2011248094A patent/JP5871309B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5642451A (en) * | 1979-09-14 | 1981-04-20 | Matsushita Electric Works Ltd | Two-way/one-way converting circuit |
JP2000165421A (ja) * | 1998-11-25 | 2000-06-16 | Nec Kofu Ltd | マルチスレーブバスラインシステム及びシリアル転送方法 |
US6460108B1 (en) * | 1999-03-31 | 2002-10-01 | Intel Corporation | Low cost data streaming mechanism |
JP2002251183A (ja) * | 2001-02-27 | 2002-09-06 | Yamaha Corp | 電子楽器用バスシステム |
JP2003332903A (ja) * | 2002-03-06 | 2003-11-21 | Toshiba Corp | 論理回路を含むバスバッファ回路 |
JP2009295069A (ja) * | 2008-06-09 | 2009-12-17 | Sharp Corp | 双方向シリアルバスを内蔵する電子モジュール |
JP2011086210A (ja) * | 2009-10-19 | 2011-04-28 | Clarion Co Ltd | 車載器 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016184280A (ja) * | 2015-03-26 | 2016-10-20 | 三菱電機株式会社 | 双方向シリアルバススイッチ、ゲートアレイ |
EP3617895A1 (en) | 2018-08-31 | 2020-03-04 | Canon Kabushiki Kaisha | Bridge device, control method for bridge device, and information processing apparatus including bridge device |
US20200097433A1 (en) * | 2018-09-25 | 2020-03-26 | Linear Technology Holding, LLC | Bidirectional signal separation |
CN110941579A (zh) * | 2018-09-25 | 2020-03-31 | 凌力尔特科技控股有限责任公司 | 双向信号分离 |
US10817458B2 (en) * | 2018-09-25 | 2020-10-27 | Analog Devices International Unlimited Company | Bidirectional signal separation |
Also Published As
Publication number | Publication date |
---|---|
JP5871309B2 (ja) | 2016-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9965420B2 (en) | Slave device alert signal in inter-integrated circuit (I2C) bus system | |
US7565470B2 (en) | Serial bus device with address assignment by master device | |
US20120072628A1 (en) | Remote multiplexing devices on a serial peripheral interface bus | |
JP6883377B2 (ja) | 表示ドライバ、表示装置及び表示ドライバの動作方法 | |
KR20180050728A (ko) | 멀티-노드 네트워크에서의 입력/출력 신호 브릿징 및 가상화 | |
TW201202948A (en) | I2C address translation | |
CN106068505A (zh) | 共享总线上的比特分配以促成检错优化 | |
JPH1083375A (ja) | Scsiシステム | |
US8667185B2 (en) | Method and device for communication between a master and a number of slaves according to a serial communication protocol, in particular of the open drain type | |
EP3376316A1 (en) | Slave device, control method of slave device, information processing program and computer readable recording medium | |
JP5871309B2 (ja) | 双方向シリアルバスの通信制御方法および双方向シリアルバススイッチ | |
CN114286992A (zh) | 菊花链复杂命令 | |
US10678729B1 (en) | Interface conversion device of programmable logic controller (PLC) system and PLC system thereof | |
WO2013186889A1 (ja) | I/oデバイス、プログラマブルロジックコントローラ及び演算方法 | |
US9461747B2 (en) | Optical transceiver including separate signal lines in addition to an SPI bus between a processor device and a logic device | |
US20080235428A1 (en) | Method and system for dynamic switching between multiplexed interfaces | |
US20190095273A1 (en) | Parity bits location on i3c multilane bus | |
CN101685433A (zh) | 由主装置指定地址的串联总线装置 | |
US11907155B2 (en) | Bus system connecting slave devices with single-wire data access communication | |
US20050143843A1 (en) | Command pacing | |
JP2014119766A (ja) | 通信システム | |
JP2003141062A (ja) | Iicバス制御システム | |
CN101021826A (zh) | 桥接装置及其相关的电子系统与接口控制方法 | |
JP5107153B2 (ja) | プログラマブルコントローラシステム | |
US11880332B2 (en) | Bus system with controllable communication priority |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20140731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5871309 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |