JP2014119766A - 通信システム - Google Patents

Abstract

【課題】ＩＤコード設定用に不揮発メモリやＩＤ設定端子を必要としないばかりか、任意のＩＤコードを各スレーブ装置に対して設定可能にする。
【解決手段】ホスト装置又は前段のスレーブ装置から入力するシリアルデータ信号を後段に転送するゲート回路１５０と、ＩＤコードを格納するＩＤレジスタ１３０とを備え、前記ゲート回路１５０は、前記ＩＤレジスタ１３０に書き込まれているＩＤコードが初期ＩＤコードと一致するとき前記シリアルデータ信号を後段に転送することを遮断し、異なるとき後段に転送する。ＩＤレジスタ１３０に初期ＩＤコードが設定されていて、シリアルデータ信号に含まれるＩＤコードが初期ＩＤコードと一致し、且つシリアルデータ信号に含まれるレジスタ番号がＩＤレジスタの番号と一致したとき、ＩＤレジスタ１３０が初期ＩＤコードからシリアルデータ信号に含まれるＩＤコードに更新される。
【選択図】図２

Description

本発明は、ホスト装置に対して複数のスレーブ装置が接続された非同期式の通信システムに関する。

１台のマスタ装置に対して複数のスレーブ装置をディジーチェーン接続してシングルマスタ／マルチスレーブ方式で構成した通信システムでは、ＳＰＩ（Serial Peripheral Interface）等による同期式のシリアル通信においては、複数のスレーブ装置を、連続するシフトレジスタにみたてて制御する方式が一般的であった。

一方、非同期式のシリアル通信では、個々のスレーブ装置に予め互いに異なるＩＤコードをセットしておけば、マスタ装置によって、個々のスレーブ装置を独立して制御することが可能である。

図６に、従来の非同期式シリアル通信で使用される複数のスレーブ装置３００Ａ，３００Ｂ，３００Ｃの構成を示す。マスタ装置（図示せず）に接続されるスレーブ装置３００Ａ，３００Ｂ，３００Ｃは同じ構成であり、非同期のシリアルデータ信号ＲｘＤのシリアル／パラレル変換その他を処理するＵＡＲＴ（Universal Asynchronous Receiver Transmitter）３１０、受信したシリアルデータ信号ＲｘＤをデコードするデコーダ３２０、入力されデコーダされたＩＤコードを識別するためのＩＤコードが設定されたＩＤコード記憶部３３０、当該スレーブ装置が制御すべき負荷を制御するためのデータが格納される汎用レジスタ３４０を備えている。

このスレーブ装置３００Ａ，３００Ｂ，３００Ｃでは、ＩＤコード記憶部３３０として不揮発メモリが使用され、そこに予め互いに異なるＩＤコードが設定されている。そして、入力するシリアルデータ信号ＲｘＤに含まれていたＩＤコードが、ＩＤコード記憶部３３０に記憶されていたＩＤコードと一致すれば、当該シリアルデータ信号ＲｘＤに含まれていた制御データが汎用レジスタ３４０に格納され、この汎用レジスタ３４０のデータに応じて、当該スレーブ装置の負荷としてのＬＥＤ等のオン／オフ等が制御される。

なお、図６に示したＩＤコード記憶部３３０に代えて、図７に示すように、“０”としてＧＮＤ電位が、“１”としてＶＤＤがそれぞれ設定される、例えば４ビットのＩＤ設定端子３５０を備えたスレーブ装置３００Ａ’，３００Ｂ’，３００Ｃ’を設け、このＩＤ設定端子３５０によってＩＤコードが設定される場合もある。

また、前段のスレーブ装置のＩＤコードが設定されると、当該前段のスレーブ装置から直後のスレーブ装置に対して＋１したＩＤコードが出力されて、当該直後のスレーブ装置に＋１したＩＤコードを設定するようにした通信システムもあった（特許文献１）。

特開２０１０−１８６３７７号公報

しかしならが、図６で説明したスレーブ装置では、ＩＤコードを予め設定しておくためのＩＤコード記憶部３３０として不揮発メモリが必要であり、また、図７で説明したスレーブ装置ではＩＤ設定端子３５０が特別に必要であった。また、特許文献１ではＩＤコードが連続し任意のＩＤコードを設定することができなかった。本発明の目的は、不揮発メモリやＩＤ設定端子が不要で且つスレーブ装置に設定するＩＤコードとして任意の値が設定できるようにした通信システムを提供することである。

上記目的を達成するために、請求項１にかかる発明は、シリアルデータ信号を出力するホスト装置に対して複数のスレーブ装置がシリーズに接続された通信システムであって、前記各スレーブ装置は、前記ホスト装置又は前段のスレーブ装置から入力するシリアルデータ信号を後段のスレーブ装置に転送するゲート回路と、当該スレーブ装置を特定するＩＤコードを格納するＩＤレジスタとを備え、前記ゲート回路は、前記ＩＤレジスタに設定されているＩＤコードが初期ＩＤコードと一致するとき前記シリアルデータ信号を後段のスレーブ装置に転送することを遮断し、異なるとき前記シリアルデータ信号を後段のスレーブ装置に転送し、前記ＩＤレジスタに前記初期ＩＤコードが設定されていて、前記シリアルデータ信号に含まれるＩＤコードが前記初期ＩＤコードと一致し、且つ前記シリアルデータ信号に含まれるレジスタ番号が前記ＩＤレジスタの番号と一致したとき、前記ＩＤレジスタが前記初期ＩＤコードから前記シリアルデータ信号に含まれる前記ＩＤコードに更新されることを特徴とする。
請求項２にかかる発明は、シリアルデータ信号を出力するホスト装置に対して複数のスレーブ装置がパラレルに接続された通信システムであって、前記各スレーブ装置は、第１の信号が入力すると内部回路を有効にし、第２の信号が入力すると内部回路を無効にするゲート回路と、当該スレーブ装置を特定するＩＤコードを格納するＩＤレジスタとを備え、前記ＩＤレジスタは、そこに初期ＩＤコードが設定されているときは後段のスレーブ装置の前記ゲート回路に前記第２の信号を入力し、そこに初期ＩＤコード以外のＩＤコードが設定されているときは後段のスレーブ装置の前記ゲート回路に前記第１の信号を入力し、前記ＩＤレジスタに前記初期ＩＤコードが設定されていて、前記シリアルデータ信号に含まれるＩＤコードが前記初期ＩＤコードと一致し、且つ前記ゲート回路に第２の信号が入力し、且つ前記シリアルデータ信号に含まれるレジスタ番号が前記ＩＤレジスタの番号と一致したとき、前記ＩＤレジスタが前記初期ＩＤコードから前記シリアルデータ信号に含まれる前記ＩＤコードに更新されることを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載の通信システムにおいて、負荷制御データを格納する汎用レジスタを備え、前記シリアルデータ信号に含まれるＩＤコードが前記ＩＤレジスタに更新されたＩＤコードと一致し、且つ前記シリアルデータ信号に含まれるレジスタ番号が前記汎用レジスタを示すとき、前記シリアルデータ信号に含まれる制御データが前記汎用レジスタに格納されることを特徴とする。
請求項４にかかる発明は、請求項３に記載の通信システムにおいて、前記シリアルデータ信号は、同期信号再生用の同期フィールドと、前記ＩＤレジスタに書き込まれたＩＤコードと比較されるＩＤコードが設定されたＩＤフィールドと、前記ＩＤレジスタ又は前記汎用レジスタを指定するデータが設定されたレジスタ番号フィールドと、前記ＩＤレジスタを更新するＩＤコードのデータあるいは前記汎用レジスタに負荷制御用として格納される制御データが設定されたデータフィールドとを少なくとも含むデータ構造を備えていることを特徴とする。

本発明によれば、ＩＤコード設定用に不揮発メモリやＩＤ設定端子を必要としないばかりか、任意のＩＤコードを各スレーブ装置に対して設定可能になる。

本発明の通信システムのスレーブ装置の第１の実施例の構成を示す回路図である。 図１のスレーブ装置の詳細な回路図である。 図２のスレーブ装置の動作波形図である。 本発明の通信システムのスレーブ装置の第２の実施例の構成を示す回路図である。 図４のスレーブ装置の詳細な回路図である。 従来のスレーブ装置の構成を示す回路図である。 従来の別のスレーブ装置の構成を示す回路図である。

＜第１の実施例＞
図１に、本発明の通信システムのスレーブ装置の第１の実施例を示す。１００Ａ，１００Ｂは、１台のマスタ装置（図示せず）によって独立して制御される第１、第２のスレーブ装置であり、マスタ装置に対して１本の信号線Ｌによってシリーズに接続されている。スレーブ装置１００Ａ，１００Ｂは同じ構成の通信装置であり、入力する非同期のシリアルデータ信号をシリアル／パラレル変換したり、内部生成されたパラレル信号をシリアル変換して送信したり（本実施例ではこれについては説明を省略する。）、シリアルデータ信号から内部処理用の同期信号を再生したり、その他の処理をしたりするＵＡＲＴ１１０、そのＵＡＲＴ１１０でパラレル変換した信号をデコードしたりレジスタを選択したりするデコーダ１２０、当該スレーブ装置を特定するＩＤコードが格納されるＩＤレジスタ１３０、当該スレーブ装置の負荷を制御するための制御データが格納される汎用レジスタ１４０、および受信したシリアルデータ信号を後段のスレーブ装置に転送するゲート回路１５０、等を備えている。

図２に、第１のスレーブ装置１００Ａを代表して、その詳しい内部構成を示す。図１では示さなかったが、受信されＵＡＲＴ１１０によってパラレル変換されたデータを一時保存するテンポラリレジスタ１６０、受信したＩＤコードの一致判定を行う第１の比較器１７０、およびＩＤレジスタ１３０に設定されたＩＤコードとの不一致判定を行う第２の比較器１８０がさらに備えられている。

テンポラリレジスタ１６０は３個のレジスタ１６１，１６２，１６３からなり、そのうち、レジスタ１６１は受信したＩＤコードを一時格納し、レジスタ１６２は受信したレジスタ番号を一時格納し、レジスタ１６３は受信した制御データを一時格納する。また、汎用レジスタ１４０は３個のレジスタ１４１，１４２，１４３で構成されるが、ここでは、この汎用レジスタ１４０をＩＤレジスタ１３０とともに、１個のレジスタの同一のアドレス空間に個別のアドレスを割り当てて構成している。すなわち、ＩＤレジスタ１３０はアドレス［０ｘＦＦ］に、汎用レジスタ１４１はアドレス［０ｘ００］に、汎用レジスタ１４２はアドレス［０ｘ０１］に、汎用レジスタ１４３はアドレス［０ｘ０２］に、それぞれ割り当てられている。第２の比較器１８０は、ＩＤレジスタ１３０に書き込まれているＩＤコードが初期ＩＤコード（本実施例では［０ｘ００］）と不一致のときにゲート回路１５０を通過状態にし、一致するとき遮断状態にする。

図３（ａ）に、マスタ装置から送信されスレーブ装置１００Ａ，１００Ｂで受信されるシリアルデータ信号のデータ構造を示す。このデータ構造は、例えばＬＩＮ（Local Interconnect Network）で使用されるデータ構造と同様であり、新しいフレームの始まりを示す１３〜１６ビットの“０”が続くブレークフィールドＦ１、スレーブ装置がマスタ装置と同期をとるためのコード０ｘ５５（＝０１０１０１０１）を含む同期フィールドＦ２、特定のスレーブ装置を選択するためのＩＤコードを示すＩＤフィールドＦ３、汎用レジスタ１４１、１４２，１４３やＩＤレジスタ１３０を識別するレジスタ番号（前記したアドレス［０ｘ００］，［０ｘ０１］，［０ｘ０２］，［０ｘＦＦ］）を示すレジスタ番号フィールドＦ４、特定のスレーブ装置に割り当てるべきＩＤコードや特定のスレーブ装置の負荷を制御するための制御データを示すデータフィールドＦ５からなる。なお、図３（ａ）のクロックＣＫは、マスタ装置で使用される同期クロックであり、且つ同期バイトフィールドを利用してスレーブ装置の内部で再生したクロックである。

さて、いずれのスレーブ装置１００Ａ，１００Ｂにも、ＩＤレジスタ１３０（アドレス［０ｘＦＦ］）に初期ＩＤコード［０ｘ００］が設定されている。これは電源投入時に自動的に設定される。

次に、図３（ｂ）を参照して動作を説明する。マスタ装置から、ＩＤコードが［０ｘ００］、レジスタ番号が［０ｘＦＦ］、データが［０ｘ０１］として、それぞれのフィールドＦ３〜Ｆ５に設定された図３（ａ）のデータ構造の第１フレームのシリアルデータ信号を受信したときは、第１のスレーブ装置１００Ａは、テンポラリレジスタ１６１にＩＤコード［０ｘ００］が格納され、テンポラリレジスタ１６２にレジスタ番号［０ｘＦＦ］が格納され、テンポラリレジスタ１６３にデータ［０ｘ０１］が格納される。

そして、テンポラリレジスタ１６１に格納されたＩＤコード［０ｘ００］とＩＤレジスタ１３０（アドレス［０ｘＦＦ］）に設定されている初期ＩＤコード［０ｘ００］とが、第１の比較器１７０で比較され、この場合の比較結果は一致するので、デコーダ１２０がイネーブルとなる。このとき、テンポラリレジスタ１６２に格納されているレジスタ番号［０ｘＦＦ］が、デコーダ１２０に入力し、そのデコーダ１２０はアドレスが［０ｘＦＦ］であるＩＤレジスタ１３０を書き込み用として選択する。よって、テンポラリレジスタ１６３に格納されているデータ［０ｘ０１］がＩＤレジスタ１３０に設定される。これにより、ＩＤレジスタ１３０のＩＤコードは、［０ｘ００］から［０ｘ０１］に更新される。

以上の第１のフレームを受信したとき、更新前のＩＤレジスタ１３０のＩＤコードは［０ｘ００］であるので、これは、第２の比較器１８０に設定されているコード［０ｘ００］と一致することから、ゲート回路１５０は通路を遮断し、第１のフレームが次段の第２のスレーブ装置１００Ｂに入力することはない。つまり、第１のフレームは、第１のスレーブ装置１００ＡのＩＤレジスタ１３０の内容を、新たなＩＤコード［０ｘ００］に更新する動作のみを行わせる。

次に、マスタ装置から、ＩＤコードが［０ｘ００］、レジスタ番号が［０ｘＦＦ］、データが［０ｘ０２］である第２のフレームのシリアルデータ信号を受信し、これが第１のスレーブ装置１００Ａにおけるテンポラリレジスタ１６１，１６２，１６２にそれぞれが格納されたときは、更新後のＩＤレジスタ１３０のＩＤコードは［０ｘ０１］になっているので、これとテンポラリレジスタ１６１に格納されているＩＤコード［０ｘ００］とを比較する第１の比較器１７０は不一致を示し、デコーダ１２０はディセーブルとなり動作しない。また、更新後のＩＤレジスタ１３０のＩＤコード［０ｘ０１］は、第２の比較器１８０にセットされている初期ＩＤコード［０ｘ００］とは不一致となることから、ゲート回路１５０は通路を通過状態にさせ、第２のフレームが次段の第２のスレーブ装置１００Ｂにも入力する。

このときは、第２のスレーブ装置１００Ｂのテンポラリレジスタ１６１，１６２，１６３にも、第２のフレームデータのＩＤコード［０ｘ００］、レジスタ番号［０ｘＦＦ］、データ［０ｘ０２］が、それぞれ格納される。

そして、第２のスレーブ装置１００Ｂのテンポラリレジスタ１６１に格納されたＩＤコード［０ｘ００］とＩＤレジスタ１３０（アドレス［０ｘＦＦ］）に格納されている初期ＩＤコード［０ｘ００］とが、第１の比較器１７０で比較され、この場合の比較結果は一致するので、デコーダ１２０がイネーブルとなる。このとき、テンポラリレジスタ１６２に格納されているレジスタ番号［０ｘＦＦ］が、デコーダ１２０に入力するので、そのデコーダ１２０はアドレスが［０ｘＦＦ］であるＩＤレジスタ１３０を書き込み用として選択する。よって、テンポラリレジスタ１６３に格納されているデータ［０ｘ０２］がＩＤレジスタ１３０に格納される。これにより、ＩＤレジスタ１３０は、ＩＤコードが［０ｘ００］から［０ｘ０２］に更新される。

次に、マスタ装置から、ＩＤコードが［０ｘ０１］、レジスタ番号が［０ｘ０１］、データが［０ｘ１２］である第３のフレームが送信されたときは、第１のスレーブ装置１００Ａの更新後のＩＤレジスタ１３０のＩＤコードが［０ｘ０１］になっているので、第１の比較器１７０が一致を示し、デコーダ１２０がイネーブルとなって、アドレスが［０ｘ０１］の汎用レジスタ１４２が選択され、そのレジスタ１４２にデータ［０ｘ１２］が格納される。このデータ［０ｘ１２］は第１のスレーブ装置１００Ａの負荷を制御するデータとなる。

このとき、第１のスレーブ装置１００ＡのＩＤレジスタ１３０のＩＤコード［０ｘ０１］は、第２の比較器１８０のデータ［０ｘ００］と異なるので、第２の比較器１８０は不一致を示し、ゲート回路１５０は通路を通過させ、第３のフレームは第２のスレーブ装置１００Ｂにも入力する。しかし、この第２のスレーブ装置１００ＢはＩＤレジスタ１３０が［０ｘ０２］に更新されているので、第１の比較器１７０は不一致を示し、デコーダ１２０がディセーブルとなり、その第２のスレーブ装置１００Ｂは第３のフレームの影響を受けない。

次に、マスタ装置から、ＩＤコードが［０ｘ０２］、レジスタ番号が［０ｘ０１］、データが［０ｘ３４］である第４のフレームが送信されたときは、第１のスレーブ装置１００Ａは更新後のＩＤレジスタ１３０のＩＤコードが［０ｘ０１］になっているので、第１の比較器１７０が不一致を示し、デコーダ１２０がディセーブルとなり、その第１のスレーブ装置１００Ａは第４のフレームの影響を受けない。また、このとき、第２の比較器１８０は不一致を示すので、ゲート回路１５０は通路を通過させ、第４のフレームが第２のスレーブ装置１００Ｂに入力する。

第２のスレーブ装置１００Ｂでは、更新後のＩＤレジスタ１３０のＩＤコードが［０ｘ０２］になっているので、第１の比較器１７０が一致を示し、デコーダ１２０がイネーブルとなり、レジスタ番号［０ｘ０１］によりアドレスが［０ｘ０１］のレジスタ１４２が選択され、そのレジスタ１４２にデータ［０ｘ３４］が格納される。このデータ［０ｘ３４］は第２のスレーブ装置１００Ｂの負荷を制御するデータとなる。

＜第２の実施例＞
図４に、本発明の通信システムのスレーブ装置の第２の実施例を示す。２００Ａ，２００Ｂは、１台のマスタ装置（図示せず）によって独立して制御される第１、第２のスレーブ装置であり、マスタ装置に対して信号線Ｌによってパラレルに接続されている。スレーブ装置２００Ａ，２００Ｂは同じ構成の通信装置であり、入力する非同期のシリアルデータ信号をシリアル／パラレル変換したり、内部生成されたパラレル信号をシリアル変換して送信したり（本実施例ではこれについては説明を省略する。）、シリアルデータ信号から内部処理用の同期信号を再生したり、その他の処理をしたりするＵＡＲＴ２１０、そのＵＡＲＴ２１０でパラレル変換した信号をデコードしたりレジスタを選択したりするデコーダ２２０、当該スレーブ装置を特定するＩＤコードが格納されるＩＤレジスタ２３０、当該スレーブ装置の負荷を制御するための制御データが格納される汎用レジスタ２４０、およびデコーダ２２０の有効（アサート）／無効（ネゲート）を制御するゲート回路２５０、等を備えている。

ゲート回路２５０は、入力側が“Ｌ”のときデコーダ２２０を有効にし、“Ｈ”のとき無効にする。また、ＩＤレジスタ２３０は、そこに初期ＩＤコードが設定されているときは“Ｈ”を次段のゲート回路２５０に送り、初期ＩＤコード以外のＩＤコードに更新されているときは“Ｌ”を次段のゲート回路２５０に送る。

第１のスレーブ装置２００Ａは、ゲート回路２５０の入力側が常時“Ｌ”であるので常時デコーダ２２０を有効にする。第２のスレーブ装置２００Ｂは、前段の第１のスレーブ装置２００ＡのＩＤレジスタ２３０に初期ＩＤコードが設定されたままのときはゲート回路２５０によってデコーダ２２０を無効にするが、初期ＩＤコードから別のＩＤコードに更新されたときはゲート回路２５０によってデコーダ２２０を有効にする。

図５に、第１のスレーブ装置２００Ａを代表してその詳しい内部構成を示す。図４では示さなかったが、受信されＵＡＲＴ２１０によってパラレル変換されたデータを一時保存するテンポラリレジスタ２６０、受信したＩＤコードの一致判定を行う第３の比較器２７０がさらに備えられている。

テンポラリレジスタ２６０は３個のレジスタ２６１，２６２，２６３からなり、そのうち、レジスタ２６１は受信したＩＤコードを一時格納し、レジスタ２６２は受信したレジスタ番号を一時格納し、レジスタ２６３は受信した制御データを一時格納する。また、汎用レジスタ２４０は３個のレジスタ２４１，２４２，２４３で構成されるが、ここでは、この汎用レジスタ２４０をＩＤレジスタ２３０とともに、１個のレジスタの同一のアドレス空間に個別のアドレスを割り当てて構成している。すなわち、ＩＤレジスタ２３０はアドレス［０ｘＦＦ］に、汎用レジスタ２４１はアドレス［０ｘ００］に、汎用レジスタ２４２はアドレス［０ｘ０１］に、汎用レジスタ２４３はアドレス［０ｘ０２］に、それぞれ割り当てられている。

さて、第１の実施例と同様に、図３（ａ）に示すデータ構造のシリアルデータ信号を入力して、図３（ｂ）に示すような動作をする場合について説明する。マスタ装置から、ＩＤコードが［０ｘ００］、レジスタ番号が［０ｘＦＦ］、データが［０ｘ０１］として、それぞれのフィールドＦ３〜Ｆ５に設定された第１フレームのシリアルデータ信号を、第１のスレーブ装置２００Ａが受信したときは、テンポラリレジスタ２６１にＩＤコード［０ｘ００］が格納され、テンポラリレジスタ１６２にレジスタ番号［０ｘＦＦ］が格納され、テンポラリレジスタ１６３にデータ［０ｘ０１］が格納される。

このとき、第１のスレーブ装置２００Ａは、ゲート回路２５０に“Ｌ”が入力しているのでデコーダ２２０は有効である。また、テンポラリレジスタ２６１に格納されたＩＤコード［０ｘ００］とＩＤレジスタ２３０（アドレス［０ｘＦＦ］）に設定されている初期ＩＤコード［０ｘ００］とが、第３の比較器２７０で比較され、この場合の比較結果は一致するので、デコーダ２２０がイネーブルとなる。このとき、テンポラリレジスタ２６２に格納されているレジスタ番号［０ｘＦＦ］が、デコーダ２２０に入力し、そのデコーダ２２０はアドレスが［０ｘＦＦ］であるＩＤレジスタ２３０を書き込み用として選択する。よって、テンポラリレジスタ２６３に格納されているデータ［０ｘ０１］がＩＤレジスタ２３０に設定される。これにより、ＩＤレジスタ２３０のＩＤコードは、［０ｘ００］から［０ｘ０１］に更新される。このため、第ＩＤレジスタ２３０から第２のスレーブ装置２００Ｂのゲート回路２５０に“Ｌ”の信号が出力し、その第２のスレーブ装置２００Ｂのデコーダ２２０が無効から有効に変わる。

次に、マスタ装置から、ＩＤコードが［０ｘ００］、レジスタ番号が［０ｘＦＦ］、データが［０ｘ０２］である第２のフレームのシリアルデータ信号を受信し、これが第１のスレーブ装置１００Ａにおけるテンポラリレジスタ１６１，１６２，１６２にそれぞれが格納されたときは、更新後のＩＤレジスタ１３０のＩＤコードは［０ｘ０１］になっているので、これとテンポラリレジスタ１６１に格納されているＩＤコード［０ｘ００］とを比較する第３の比較器２７０は不一致を示し、デコーダ１２０はディセーブルとなり動作しない。

このときは、第２のスレーブ装置２００Ｂのテンポラリレジスタ２６１，２６２，２６３にも、第２のフレームデータのＩＤコード［０ｘ００］、レジスタ番号［０ｘＦＦ］、データ［０ｘ０２］が、それぞれ格納される。

そして、第２のスレーブ装置２００Ｂのテンポラリレジスタ２６１に格納されたＩＤコード［０ｘ００］とＩＤレジスタ２３０（アドレス［０ｘＦＦ］）に格納されている初期ＩＤコード［０ｘ００］とが、第３の比較器２７０で比較され、この場合の比較結果は一致する。このとき、デコーダ２２０は有効であるので、イネーブルとなる。そして、テンポラリレジスタ２６２に格納されているレジスタ番号［０ｘＦＦ］が、デコーダ２２０に入力するので、そのデコーダ２２０はアドレスが［０ｘＦＦ］であるＩＤレジスタ２３０を書き込み用として選択する。よって、テンポラリレジスタ２６３に格納されているデータ［０ｘ０２］がＩＤレジスタ２３０に格納される。これにより、第２のスレーブ装置２００ＢのＩＤレジスタ２３０は、ＩＤコードが［０ｘ００］から［０ｘ０２］に更新される。

以下、マスタ装置から、ＩＤコードが［０ｘ０１］、レジスタ番号が［０ｘ０１］、データが［０ｘ１２］である第３のフレームが送信されたときは、第１の実施例の通信システムと同様に、第１のスレーブ装置２００Ａの汎用レジスタ２４２にデータ［０ｘ１２］が格納される。また、ＩＤコードが［０ｘ０２］、レジスタ番号が［０ｘ０１］、データが［０ｘ３４］である第４のフレームが送信されたときも、第１の実施例の通信システムと同様に、第２のスレーブ装置２００Ｂの汎用レジスタ２４２にデータ［０ｘ３４］が格納される。

本実施例によれば、マスタ装置から各スレーブ装置にパラレルにシリアルデータ信号が入力するので、第１の実施例よりもデータ遅延を少なくでき、高速化が可能となる。

なお、上記実施例では、ゲート回路２５０によってデコーダ２２０を有効／無効に制御するようにしたが、要は内部回路を有効／無効に制御できればい。例えば、テンポラリレジスタ２６０、ＩＤレジスタ２３０等を有効／無効に制御してもよい。

＜その他の実施例＞
以上の実施例は、マスタ装置に対して２個のスレーブ装置がシリーズ（第１の実施例）にあるいはパラレル（第２の実施例）に、それぞれ接続されている場合についてであるが、３個以上のスレーブ装置が同様に接続されている場合であっても、全く同様に、個々のスレーブ装置にＩＤコードを設定して、そのＩＤコードが設定されたスレーブ装置に対応する負荷を、マスタ装置によって独立して制御することができる。接続できるスレーブ装置の個数には制限がない。

また、複数のスレーブ装置は、ＩＤコード設定時は、マスタ装置に近い側から順番にＩＤコードが設定されるが、その各々のＩＤコードは、初期ＩＤコード（本実施例では［０ｘ００］）以外であれば、任意のＩＤコードでよい。

また、前述のようにしてＩＤレジスタが初期ＩＤコード以外のＩＤコードに更新された後は、その更新ＩＤコードをさらに別のＩＤコードに更新することも可能である。このＩＤコードは複数のスレーブ装置に重複させることも可能であるので、マスタ装置から１つのフレームを送信することにより、同じＩＤコードが設定された２以上のスレーブ装置にそれぞれ接続されている負荷を、同時に制御することが可能となる。

１００Ａ，１００Ｂ：スレーブ装置、１１０：ＵＡＲＴ、１２０：デコーダ、１３０：ＩＤレジスタ、１４０：汎用レジスタ、１５０：ゲート回路、１６０：テンポラリレジスタ、１７０：第１の比較器、１８０：第２の比較器
２００Ａ，２００Ｂ：スレーブ装置、２１０：ＵＡＲＴ、２２０：デコーダ、２３０：ＩＤレジスタ、２４０：汎用レジスタ、２５０：ゲート回路、２６０：テンポラリレジスタ、２７０：第３の比較器、
３００Ａ，３００Ｂ，３００Ａ’，３００Ｂ’：スレーブ装置、３１０：ＵＡＲＴ、３２０：デコーダ、３３０：ＩＤコード記憶部、３３０’：ＩＤ設定端子、３４０：汎用レジスタ
Ｌ：信号線

Claims (4)

1. シリアルデータ信号を出力するホスト装置に対して複数のスレーブ装置がシリーズに接続された通信システムであって、
   前記各スレーブ装置は、前記ホスト装置又は前段のスレーブ装置から入力するシリアルデータ信号を後段のスレーブ装置に転送するゲート回路と、当該スレーブ装置を特定するＩＤコードを格納するＩＤレジスタとを備え、
   前記ゲート回路は、前記ＩＤレジスタに設定されているＩＤコードが初期ＩＤコードと一致するとき前記シリアルデータ信号を後段のスレーブ装置に転送することを遮断し、異なるとき前記シリアルデータ信号を後段のスレーブ装置に転送し、
   前記ＩＤレジスタに前記初期ＩＤコードが設定されていて、前記シリアルデータ信号に含まれるＩＤコードが前記初期ＩＤコードと一致し、且つ前記シリアルデータ信号に含まれるレジスタ番号が前記ＩＤレジスタの番号と一致したとき、前記ＩＤレジスタが前記初期ＩＤコードから前記シリアルデータ信号に含まれる前記ＩＤコードに更新されることを特徴とする通信システム。
2. シリアルデータ信号を出力するホスト装置に対して複数のスレーブ装置がパラレルに接続された通信システムであって、
   前記各スレーブ装置は、第１の信号が入力すると内部回路を有効にし、第２の信号が入力すると内部回路を無効にするゲート回路と、当該スレーブ装置を特定するＩＤコードを格納するＩＤレジスタとを備え、
   前記ＩＤレジスタは、そこに初期ＩＤコードが設定されているときは後段のスレーブ装置の前記ゲート回路に前記第２の信号を入力し、そこに初期ＩＤコード以外のＩＤコードが設定されているときは後段のスレーブ装置の前記ゲート回路に前記第１の信号を入力し、
   前記ＩＤレジスタに前記初期ＩＤコードが設定されていて、前記シリアルデータ信号に含まれるＩＤコードが前記初期ＩＤコードと一致し、且つ前記ゲート回路に第２の信号が入力し、且つ前記シリアルデータ信号に含まれるレジスタ番号が前記ＩＤレジスタの番号と一致したとき、前記ＩＤレジスタが前記初期ＩＤコードから前記シリアルデータ信号に含まれる前記ＩＤコードに更新されることを特徴とする通信システム。
3. 請求項１又は２に記載の通信システムにおいて、
   負荷制御データを格納する汎用レジスタを備え、前記シリアルデータ信号に含まれるＩＤコードが前記ＩＤレジスタに更新されたＩＤコードと一致し、且つ前記シリアルデータ信号に含まれるレジスタ番号が前記汎用レジスタを示すとき、前記シリアルデータ信号に含まれる制御データが前記汎用レジスタに格納されることを特徴とする通信システム。
4. 請求項３に記載の通信システムにおいて、
   前記シリアルデータ信号は、同期信号再生用の同期フィールドと、前記ＩＤレジスタに書き込まれたＩＤコードと比較されるＩＤコードが設定されたＩＤフィールドと、前記ＩＤレジスタ又は前記汎用レジスタを指定するデータが設定されたレジスタ番号フィールドと、前記ＩＤレジスタを更新するＩＤコードのデータあるいは前記汎用レジスタに負荷制御用として格納される制御データが設定されたデータフィールドとを少なくとも含むデータ構造を備えていることを特徴とする通信システム。

Images