JP2000148674A - シリアルデータ伝送方法 - Google Patents

シリアルデータ伝送方法

Info

Publication number
JP2000148674A
JP2000148674A JP10317292A JP31729298A JP2000148674A JP 2000148674 A JP2000148674 A JP 2000148674A JP 10317292 A JP10317292 A JP 10317292A JP 31729298 A JP31729298 A JP 31729298A JP 2000148674 A JP2000148674 A JP 2000148674A
Authority
JP
Japan
Prior art keywords
packet
transmission
information
code
transmitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10317292A
Other languages
English (en)
Inventor
Ichiro Konno
伊知朗 紺野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10317292A priority Critical patent/JP2000148674A/ja
Publication of JP2000148674A publication Critical patent/JP2000148674A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Memory System (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】マイコンと複数の周辺LSI間のシリアルデー
タ伝送及び調停を1本の信号線で実現する。 【解決手段】マイコン及び複数の周辺LSIが1本の信
号線によるループ状の通信路で接続され、各周辺LSI
はマイコンが送出したパケット内同期信号のビット反転
間隔を個別のクロックを用いて計数し、パケット内情報
の符号判定、及び送出するパケットのビット反転間隔を
決定する。また、各周辺LSIはパケットのスタートコ
ード送信中に他の周辺LSIのスタートコードを検出し
たら、直ちにパケット送出を中断する事で通信路を調停
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリアルデータ伝
送方法に係り、特にマイクロコンピュータとその周辺L
SIとの間のシリアルデータ伝送方法に好適に利用でき
るものである。
【0002】
【従来の技術】従来、マイクロコンピュータ(以下、マ
イコンという)とASIC等の周辺LSI間のデータ伝
送方法としては、アドレスバス、データバス、チップセ
レクト信号等の制御信号を用いたパラレルバス通信と、
シリアル通信が主に用いられている。
【0003】図6に一般的なパラレルバス通信を用いた
マイコンと周辺LSIとの接続関係を示す。図6におい
て、601はマイコン、602、603、604はそれ
ぞれマイコン601に接続されたASICなどの周辺L
SIである。図6では、1つのマイコン(601)に3
つの周辺LSI(602、603、604)が接続され
ている場合を示している。
【0004】マイコン(601)からは、チップセレク
ト信号(CS1、CS2、CS3)が各周辺LSI(6
02、603、604)に別々に出力されており、アド
レスバス(ADDRESS)、リードイネーブル信号
(RD)、ライトイネーブル信号(WR)、クロック
(CLK)が、マイコン(601)から各周辺LSI
(602、603、604)に対して共通の信号として
出力されている。
【0005】また、データバス(DATA)は双方向バ
スとなっており、マイコン(601)と各周辺LSI
(602、603、604)との間で共通の信号線とし
て接続されており、各周辺LSI(602、603、6
04)から3ステート出力されているウエイト信号(W
AIT)がマイコン(601)に入力されている。ま
た、各周辺LSIから出力される割り込み要求信号(I
NT1、INT2、INT3)がマイコン(601)に
対して別々に入力されている。
【0006】マイコン(601)は、チップセレクト信
号(CS1、CS2、CS3)で周辺LSI(602、
603、604)を指定し、アドレスバス(ADDRE
SS)を用いて周辺LSI(602、603、604)
内のレジスタを指定し、リードイネーブル信号(RD)
又はライトイネーブル信号(WR)を用いてリード又は
ライトアクセスを行う。
【0007】周辺LSI(602、603、604)側
は、必要に応じてウエイト信号(WAIT)を用いてア
クセスのタイミングを調整する。また、周辺LSI(6
02、603、604)側からマイコン(601)に対
して割り込みを出したい場合は割り込み要求信号(IN
T1、INT2、INT3)を用いてマイコン(60
1)に知らせる。
【0008】次に、図7に4線シリアル通信方式を用い
たマイコンと周辺LSIなどの周辺LSIとの接続関係
を示す。図7において、701はマイコン、702、7
03、704はそれぞれマイコン701に接続されたA
SICなどの周辺LSIである。図7では、1つのマイ
コン(701)に3つの周辺LSI(702、703、
704)が接続されている場合を示している。
【0009】マイコン(701)からは、チップセレク
ト信号(CS1、CS2、CS3)が各周辺LSI(7
02、703、704)に対して別々に出力されてお
り、ストローブ信号(STROBE)とライトデータ
(WDATA)が各周辺LSI(702、703、70
4)に対して共通の信号線として出力されている。ま
た、周辺LSI(702、703、704)から3ステ
ート出力されているリードデータ(RDATA)がマイ
コン(701)に入力されている。
【0010】図8に4線シリアル通信方式の通信タイミ
ングの一例を示す。例えば、周辺LSI(702)は、
チップセレクト信号(CS1)がローレベルになること
によって自分が選択されたことを検出する。マイコン
(701)から出力されるライトデータ(WDATA)
はストローブ信号(STROBE)の立ち下がりに同期
して変化し、周辺LSI(702)側はチップセレクト
信号(CS1)がローレベルの期間のストローブ信号
(STROBE)の立ち下がりを検出して、図示しない
周辺LSI(702)内のシフトレジスタに順次取り込
む。
【0011】また、周辺LSI(702)から出力され
るリードデータ(RDATA)は、チップセレクト信号
(CS1)がローレベルの期間のストローブ信号の立ち
上がりを検出して、前記シフトレジスタから順次リード
データを出力し、マイコン(701)側はストローブ信
号(STROBE)がローレベルの期間に該リードデー
タを順次取り込む。
【0012】また、1本の同軸ケーブル等による機器間
のシリアル通信方式として、LAN(Local Ar
ea Network)が知られている。このLANに
おける機器間の接続方式にはスター方式、バス方式、ル
ープ方式の3種類があり、この中のループ方式に関する
機器間の調停方法が特開平8−149148号公報に示
されている。
【0013】
【発明が解決しようとする課題】前記、パラレルバス通
信を用いた制御方法では、一般的に8本又は16本のデ
ータバスが用いられ、データをパラレル転送できるの
で、転送レートを一般的に高くする事ができるが、信号
線の数が非常に多くなりマイコン及び周辺LSIのピン
数が多くなるという問題がある。
【0014】また、周辺LSIによってはマイコンとの
間で高速に大量のデータ通信をする必要がない場合があ
り、この様な場合には、周辺LSIをパラレルバス通信
で制御することはピン数の無駄使いとなる。
【0015】また、商品仕様等の理由によって複数種類
のマイコンとの接続に対応したい周辺LSIがあるが、
パラレルバス通信の各種制御信号の極性やタイミングは
マイコンの種類によって微妙に異なっているのが現状
で、数種類のモードを設けて接続するマイコンの極性や
タイミングに合わせる必要があるが、周辺LSIのデフ
ォルトの設定がライトアクセスできないマイコンと接続
する場合、パラレルバス通信によるモード設定が不可能
である為、シリアル通信又は専用ピンを用いてモード設
定する方法を取らなくてはならないという問題がある。
【0016】更に、近年ではプロセス技術の微細化に比
例して周辺LSIの多機能化が進み、また、複数のマイ
コンと独立にバス接続される周辺LSIも出てきてお
り、周辺LSIのピン数は増加傾向にある。
【0017】また、高速に大量のデータ通信が必要ない
場合の周辺LSIの制御方法としては、シリアル通信方
式が有効であるが、前記4線シリアル通信方式等の一般
的な方法では、接続する周辺LSIの数が増える分だけ
マイコン側のチップセレクト信号の本数が増え、また、
ストローブ信号、ライトデータ、リードデータの配線長
及びファンアウトが増加する為、マイコン側のポート
数、負荷増大によるバッファのドライブ能力や遅延等の
関係で接続する周辺LSIの数に限界がある。
【0018】また、ループ方式のLANにおける各機器
は、伝送路を遮断して自身のパケットを送出する為、パ
ケット送出中に他の機器がパケットを送出した場合、そ
のパケットを一旦バッファに蓄え、自身のパケット送出
が終了した後に責任を持って送出する事で、伝送路内の
パケットの消失を防いでいる。従って、各機器には他の
機器が送出したパケットを蓄えるバッファが必要とな
り、パケット長を大きく取ろうとすると、その分各機器
のバッファ容量を増やさなければならない欠点がある。
【0019】また、特開平8−149148に示されて
いる調停方法を用いても、調停モードの時には他の機器
が送出した送信要求パケットを蓄えるバッファが必要と
なる。
【0020】このようなLANのスター方式で用いられ
る調停方法は、元々同軸ケーブル等による機器間の通信
用に開発されたものである為、マイコンによる周辺LS
Iの制御方法に応用した場合、各周辺LSIには伝送路
調停用のメモリを含めてかなりの回路規模が必要とな
り、回路規模の増大、コストアップにつながる。本発明
は、上記課題を解決することを目的とし、上記課題の内
少なくとも1つを解決するデータ伝送方法を提供するも
のである。
【0021】
【課題を解決するための手段】本発明は、上記課題を解
決するために以下の構成を採る。即ち、請求項1の発明
は、複数の非同期の伝送装置を一本の伝送路でループ状
に接続したシリアルデータ伝送方法であって、前記複数
の伝送装置の内、少なくとも1つをマスタとし、残りは
それぞれ個別のIDを付されたスレーブとし、前記マス
タから前記スレーブに対し、少なくともスタートコー
ド、同期信号、情報コード、エンドコード情報を含み、
かつ、信号のビット反転間隔で’1’または’0’の符
号が表されているところの情報をパケットとして伝送
し、それぞれ独立のクロックで動作するスレーブは、該
パケットを受信し、該パケット内の同期信号のビット反
転間隔を該クロックを用いて計数し、該計数値を基にパ
ケット内情報の符号を判定し、また、該判定結果を基に
送出するパケットのビット反転間隔を決定することを特
徴としたシリアルデータ伝送方法であり、また、請求項
2の発明は、前記スレーブは、伝送路からの入力情報と
伝送路への出力情報をスルー状態にしつつ、入力したパ
ケット内の情報コードを監視し、自身に対するパケット
要求と判断した時に受動的にパケットを送出し、他のス
レーブに対するパケット要求以外のパケットの後ろに能
動的にパケットを送出し、該パケットの送出は、伝送路
からの入力情報と伝送路への出力情報を遮断して、スタ
ートコード、同期信号、情報コード、エンドコードの順
に送出し、また、スタートコードの送出中、伝送路から
の入力情報に他のスレーブが送出したスタートコードを
検出した場合は、伝送路からの入力情報と伝送路への出
力情報をスルー状態に戻し、自身のパケット送出を一旦
中止することを特徴とする請求項1に記載のシリアルデ
ータ伝送方法であり、また、請求項3の発明は、前記パ
ケット内情報の最小ビット反転間隔を1Tとし、該1T
を伝送路に接続されている伝送装置中の最も周波数が低
いクロック周期の2倍以上とし、前記情報コードの符
号’0’及び符号’1’をそれぞれビット反転間隔1T
または2Tとし、前記エンドコードのビット反転間隔を
4Tとし、前記スタートコードのビット反転間隔を4T
以上とし、前記マスタが送出したパケット内同期信号の
ビット反転間隔を計数することで1T、1.5T、2
T、3T、4Tに相当するクロック数を求め、1.5T
に相当するクロック数を1Tと2Tの判定に使用し、3
Tに相当するクロック数を2Tと4Tの判定に使用し、
1T、2T、4Tに相当するクロック数を、送出するパ
ケットのビット反転間隔とすることを特徴とした請求項
1、または、請求項2に記載のシリアルデータ伝送方法
であり、また、請求項4の発明は、前記マスタは全スレ
ーブに対してパケット送出の要求を行い、前記スレーブ
からの応答パケットの順番で各スレーブの伝送路内の位
置を認識し、 各スレーブは前記マスタからのパケット
要求に対して何番目にパケットを送出できたかを記憶す
ることで自身の伝送路内の位置を認識し、前記伝送路内
の位置情報を用いて重複した前記IDを持つスレーブを
特定し、前記IDの変更を行うことを特徴とした請求項
1乃至請求項3のいづれかに記載のシリアルデータ伝送
方法である。
【0022】
【発明の実施の形態】以下、本発明の実施形態を図を参
照しながら説明する。図1は、本発明の実施形態におけ
るマイコンと周辺LSI間の接続関係を示した図であ
る。マイコン(105)の出力端子に接続されている通
信路(106)は1本のみであり、これが第1の周辺L
SI(101)の入力端子に接続され、第1の周辺LS
I(101)の出力端子に接続されている通信路(10
7)が第2の周辺LSI(102)の入力端子に接続さ
れ、同様に第3の周辺LSI(103)、第4の周辺L
SI(104)を経由して通信路(110)がマイコン
(105)の入力端子に接続されている。
【0023】すなわち、本実施形態では、各デバイス
(各周辺LSI(101、102、103、104)、
及びマイコン(105)等)が1本のループ状の通信路
で接続されている。ここで、図2に上記各周辺LSI
(101、102、103、104)の内部構成を示
す。
【0024】201はデータの入力端子、202は入力
バッファ、203はセレクタ、204は出力バッファ、
205はデータの出力端子、206は制御回路、207
はライトレジスタ、208はリードレジスタである。入
力端子(201)から入力されたデータは、入力バッフ
ァ(202)を通ってセレクタ(203)と制御回路
(206)に入力され、マイコン(105)からのライ
トデータは制御回路(206)を経由してライトレジス
タ(207)に格納される。
【0025】一方、リードレジスタ(208)から出力
されるリードデータは、制御回路(206)を経由して
セレクタ(203)の他方の入力に接続されている。セ
レクタ(203)から出力されたデータは、出力バッフ
ァ(204)を通って出力端子(205)から出力され
る。通常セレクタ(203)は、入力端子(201)に
入力されたデータが素通りするように制御されており、
入力バッファ(202)、セレクタ(203)、出力バ
ッファ(204)等による遅延の後、出力端子(20
5)から出力される。
【0026】従って、図1において、マイコン(10
5)の出力端子から出力されるデータは、各周辺LSI
(101、102、103、104)の内部を通過し、
各周辺LSIを通過する分の遅延の後、マイコン(10
5)の入力端子に戻ってくる。また、セレクタ(20
3)は、周辺LSI側が信号線にデータを出力する時の
み制御回路(206)から出力されたデータを出力端子
から信号線(107、108、109、110)に送出
するように制御される。
【0027】図1において、例えば第1の周辺LSI
(101)がデータを出力した場合、そのデータは第2
の周辺LSI(102)、第3の周辺LSI(10
3)、第4の周辺LSI(104)を通過してマイコン
(105)に伝えられる。
【0028】ここで、図3を用いてデータ構造の一例に
ついて説明する。データはパケット構造となっており、
スタートコード、同期信号、情報コード、エンドコード
から成り立っている。また、同図において「1T」は、
非同期で動作している各デバイスの各々のクロックの
内、最も周波数が低いクロック周期の2倍以上に設定す
るパケット内の最短エッジ間隔を示している。
【0029】スタートコードは、4T以上のHighに
て表される。同期信号はスタートコード直後から始ま
り、1T分のLowと1T分のHighが4回繰り返さ
れたパターンとなっており、合計8T分の期間続いてい
る。情報コードは、同期信号終了後1T以上のLow期
間からHighへの遷移から始まり、LowからHig
h、または、HighからLowまでの間隔(エッジ間
隔)によって’0’または’1’の符号が表される。図
3では、エッジ間隔1Tを’0’、エッジ間隔2Tを’
1’としている。
【0030】エンドコードは、情報コードの最終ビット
直後から始まり、4T分のHighにて表される。本実
施形態での情報コードのビット数は偶数としている為、
最終ビットの始まりはHighからLowへの遷移であ
り、エンドコード開始のLowからHighへの遷移で
最終ビットの符号が決まる。
【0031】次に情報コードの内容について説明する。
図3において、チップIDは各デバイス特有に割り当て
られており、マイコン側が出力するチップIDはアクセ
ス先の周辺LSIを特定する為に用い、周辺LSI側が
出力するチップIDはパケットを出力した周辺LSIを
マイコン側が判別する為に用いる。
【0032】コマンド内の先頭ビットには、データのラ
イト要求かリード要求かを識別するフラグ(R/Wフラ
グ)が配置されており、その他、リード要求の際に何バ
イトリードしたいかを示す情報等が含まれている。コマ
ンド内のR/Wフラグがリード要求の場合、そのパケッ
トに続いてマイコンに指定された周辺LSIからパケッ
トが出力される事を意味している。この情報を用いて後
述する通信路の調停を行う。アドレス内には、マイコン
がアクセスする周辺LSI内のレジスタアドレスが書き
込まれている。
【0033】ステータス内の先頭ビットは、後述する通
信路調停の為、コマンドと同じR/Wフラグが割り当て
られており、ライト要求側に固定されている。その他、
各周辺LSIとマイコンとの間で取り決めた周辺LSI
内の状態を示すフラグ、例えば割り込み要求、ウエイト
要求、リードデータに関する情報等が含まれる。
【0034】ウエイト要求は、マイコンからのリード要
求に対して即座にリードデータを用意できない場合にリ
ードデータを含むパケットの代わりに出力する。リード
データに関する情報には、例えばリードデータが記録メ
ディア等の誤りを含む可能性のある伝送路から取り出し
た情報である場合、その情報のエラー検出情報等が上げ
られる。
【0035】情報コードは全てチップIDから始まり、
マイコンからのライト要求はチップIDに続きコマン
ド、アドレスが伝送され、アドレスに続きライトデータ
が伝送される。マイコンからのリード要求は、チップI
Dに続きコマンド、そしてアドレスのみが伝送される。
周辺LSIからのリードデータ出力は、チップIDに続
きステータス、リードデータが伝送される。マイコンに
対する割り込み要求等は、チップIDに続きステータス
のみが伝送される。
【0036】次に情報コードのビット判定方法について
説明する。上述のように本実施形態における各デバイス
は、各々独立(非同期)のクロックで動作しており、パ
ケット内の最短エッジ間隔(1T)は、デバイス中の最
も周波数が低いクロック周期の2倍以上に設定する。
【0037】各デバイスは、スタートコードに続く同期
信号中の(本実施形態では1Tが8回繰り返される)連
続した6つのエッジ間隔を、それぞれデバイス固有のク
ロックで計数し、それを累積加算した後、下位2ビット
を放棄(4でシフト除算する)した値(即ち、6T/4
=1.5T)を情報コードの1Tと2Tの判定に使用
し、下位1ビットを放棄(2でシフト除算する)した値
(即ち、6T/2=3T)を情報コード2Tとエンドコ
ードの4Tの判定に使用する。
【0038】例えば、1Tの丁度1/3のクロック周期
で計数するデバイスの場合、同期信号をサンプリングす
る際のセットアップ、ホールドタイムによる影響を無視
すると、1Tの計数値は3、累積加算値は3×6=18
となり、4でシフト除算した結果は4、2でシフト除算
した結果は9となる。
【0039】このデバイスの情報コード1Tと2T、及
び情報コード2Tとエンドコードの4Tの判別は、エッ
ジ間隔が4以下の場合1Tと判定し、4を超えて9以下
の場合2Tと判定し、9を超える場合4Tと判定する。
【0040】次に、各デバイスがデータを出力する場合
の1T、2T、4Tの決定方法について説明する。1
T、2T、4Tの決定は、マイコンが出力した同期信号
のみを使用し、同期信号中の8つのエッジ間隔を、それ
ぞれデバイス固有のクロックで計数し、それを累積加算
した後、8でシフト除算した値を1Tとし、4でシフト
除算した値を2Tとし、2でシフト除算した値を4Tと
する。
【0041】例えば1Tの丁度1/3のクロック周期で
計数するデバイスの場合、同期信号をサンプリングする
際のセットアップ、ホールドタイムによる影響を無視す
ると、1Tの計数値は3、累積加算値は24となり、8
でシフト除算した結果は3、4でシフト除算した結果は
6、2でシフト除算した結果は12となる。
【0042】次に通信路の調停方法について説明する。
本実施形態においては、1つのデバイス(マイコン)が
マスタであり、その他(周辺LSI)がスレーブとな
る。
【0043】図4に本発明のマイコンがパケットを送出
する場合のフロー、図5に本発明の周辺LSIがパケッ
トを送出する場合のフローを示す。マスタであるマイコ
ンは、通信路が空いていれば自由にパケットを送出する
事ができるが、スレーブである周辺LSIがパケットを
送出できる条件は、チップIDとコマンド内のR/Wフ
ラグで示される自身に対するリード要求のパケットのエ
ンドコードの立ち下がりから1T以上3T以下の間隔を
空けた後(第1の条件)と、任意のチップIDのコマン
ド内のR/Wフラグがライト要求であるパケットのエン
ドコードの立ち下がりから1T以上3T以下の間隔を空
けた後(第2の条件)である。
【0044】しかし、第2の条件でパケットを送出する
場合、複数の周辺LSIが同一パケットの後にパケット
を送出しようとする場合がある。例えば、図1において
第1の周辺LSI(101)と第2の周辺LSI(10
2)が同一パケットの後にパケットを送出した場合、第
1の周辺LSI(101)の送出したパケットが第2の
周辺LSI(102)内で遮断されてしまい、第1の周
辺LSI(101)の送出したパケットが消えてしま
う。
【0045】このような問題の解決方法を図2を用いて
説明する。各デバイスがパケットを送出する場合、セレ
クタ(203)を制御回路(206)の出力が通過する
ように制御し、スタートコードを通信路に送出する。同
時にデバイスは入力端子(201)から入力された信号
がHighレベルに遷移していないかを監視する。
【0046】信号がHighレベルに遷移した場合、前
段又はそれ以前のデバイスが送出したパケットのスター
トコードである事がわかる。この場合、直ちにセレクタ
(203)を入力バッファ(202)からの出力が通過
するように制御し、前段又はそれ以前のデバイスが送出
したパケットを通過させ、自身のパケット送出を一旦中
止する。
【0047】そして、通過させたパケットのエンドコー
ドを検出後、再びセレクタ(203)を制御回路(20
6)の出力が通過するように制御し、スタートコードを
通信路に送出すると同時に、前回と同様入力端子(20
1)から入力された信号がHighレベルに遷移してい
ないかを監視する。スタートコード送出中に入力端子
(201)からの入力がHighレベルに遷移しなかっ
た場合、スタートコードに続く自身のパケットを通信路
に送出する。
【0048】このような調停方法によると、例えば図1
に示すような構成で、マイコン(105)が送出したパ
ケットの後に全周辺LSIがパケットを送出しようとし
た場合、マイコン(105)の入力端子には、マイコン
自身が送出したパケットに続き、第1の周辺LSI(1
01)、第2の周辺LSI(102)、第3の周辺LS
I(103)、第4の周辺LSI(104)の順にそれ
ぞれが送出したパケットが連なって入力される。
【0049】ここで、マイコン(105)に入力され
る、例えば第1の周辺LSI(101)が送出したパケ
ットのスタートコードの前には、第2の周辺LSI(1
02)、第3の周辺LSI(103)、第4の周辺LS
I(104)が送出しようとして中止したパケットのス
タートコードの一部が付加されて、スタートコードのエ
ッジ間隔が4Tを超える可能性があるが、エンドコード
に続く信号の立ち上がりをスタートコードの始まりと判
断することができるので、スタートコードのエッジ間隔
4Tは厳密に規定する必要はない。
【0050】またスレーブから送出されるパケットのス
タートコードは、直前のパケットのエンドコードの立ち
下がりから1T以上3T以下の間隔の後に出力される
為、マイコンは入力されるパケットのエンドコード以
降、4T以上の間スタートコードが入力されない場合、
スレーブが送出したパケットが無いと判断でき、新たな
パケットを送出する事ができる。
【0051】更に、マイコン(105)は、ダミーのパ
ケット(例えばどの周辺LSIにも該当しないチップI
Dに対するライト要求のパケット)を定期的に送出する
事により、周辺LSIの割り込み要求等を定期的にモニ
タする事も可能である。
【0052】次に、この調停方法を利用した周辺LSI
のチップID変更方法について説明する。周辺LSIは
デフォルトで決まったチップIDを持っているが、同じ
チップIDを持った周辺LSIを通信路に接続させたい
場合、アクセス先の周辺LSIを特定できなくなる。こ
のような場合、マイコンは全周辺LSIに対してアクセ
スできるチップID(例えばFFh)のパケットに、全
周辺LSIに対してパケットを要求するコマンドを内挿
して送出する。
【0053】このようなパケットを送出する事により、
各デバイスから送出されたパケットが順番に入力され
る。マイコンは、入力されるパケットのチップIDと、
そのパケットの順番を監視する事により、各デバイスが
通信路のどの位置に接続されているか判断できる。一
方、周辺LSI側は、前記マイコンからのコマンドに対
して、前段又はそれ以前のデバイスが送出したパケット
によるパケットの送出中止を何回行ったかで、通信路の
どの位置に接続されているかを判断し、一時的にその位
置情報を自身のチップIDとする。
【0054】図1において、例えば第1の周辺LSI
(101)の一時的なチップIDは01h、第2の周辺
LSI(102)の一時的なチップIDは02h、第3
の周辺LSI(103)の一時的なチップIDは03
h、第4の周辺LSI(104)の一時的なチップID
は04hとなる。マイコンは、同じチップIDのどちら
かの周辺LSIに対して一時的なチップIDを用いてア
クセスし、チップID変更のコマンドを出す。その後、
再び全周辺LSIに対してアクセスできるチップIDの
パケットで、一時的なチップID使用解除のコマンドを
発行する。このようにして、通信路に同一のチップID
を持ったデバイスがある場合でも、どちらかのチップI
Dを変更してデバイスを特定する事ができる。
【0055】
【発明の効果】請求項1に記載の発明によれば、専用の
クロックを使用せずに、しかも1本の信号線でデータ伝
送が可能な為、パラレルバス通信や従来のシリアル通信
と比較してマイコン及び周辺LSIのピン数を大幅に減
少させる事ができる。これにより、デバイス間の配線数
を減少させることができ、配線の手間の減少及びそれに
伴う製造コストの削減、基板の小型化及びそれに伴う装
置の小型化、また、装置のコストダウン等の効果があ
る。
【0056】また、請求項2に記載の発明によれば、他
のスレーブが送出したパケットを消失させる事なくデー
タ伝送が可能であり、各スレーブからの割り込み要求等
についてもこの調停方法を用いて確実にマイコンに伝え
る事ができ、専用の割り込み要求信号を不要とする事が
できる。
【0057】また、請求項3に記載の発明によれば、各
スレーブは簡単な構成で受信したデータのビット反転間
隔のしきい値、及び出力するデータのビット反転間隔を
決定する事ができる。
【0058】また、請求項4に記載の発明によれば、伝
送路内に同一のチップIDを持ったスレーブが複数あっ
た場合でも、どちらかのチップIDを変更する事ができ
る。
【図面の簡単な説明】
【図1】本発明のマイコンと周辺LSI間の接続関係を
示した図である。
【図2】本発明の周辺LSI内部のデータの経路を示し
た図である。
【図3】本発明のデータ構造の一例をした図である。
【図4】本発明のマイコンがパケットを送出する場合の
フローを示した図である。
【図5】本発明の周辺LSIがパケットを送出する場合
のフローを示した図である。
【図6】従来のパラレルバス通信を用いた一般的なマイ
コンと周辺LSI間の接続関係を示した図である。
【図7】従来の4線シリアル通信方式を用いたマイコン
と周辺LSI間の接続関係を示した図である。
【図8】4線シリアル通信方式の通信タイミングの一例
を示した図である。
【符号の説明】
101、102、103、104 周辺LSI 105 マイコン 106、107、108、109、110 通信路 201 入力端子 202 入力バッファ 203 セレクタ 204 出力バッファ 205 出力端子 206 制御回路 207 ライトレジスタ 208 リードレジスタ 601 マイコン 602、603、604 周辺LSI 701 マイコン 702、703、704 周辺LSI
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B077 AA02 AA17 AA23 BA04 BA09 FF11 GG16 GG25 HH03 MM02 NN02 NN03 5K034 AA12 CC01 CC06 DD02 EE11 FF01 GG05 HH01 HH02 HH03 HH07 KK05 MM08 PP03 5K047 AA15 BB13 BB15 JJ03 JJ04 LL09 LL10

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数の非同期の伝送装置を一本の伝送路
    でループ状に接続したシリアルデータ伝送方法であっ
    て、 前記複数の伝送装置の内、少なくとも1つをマスタと
    し、残りはそれぞれ個別のIDを付されたスレーブと
    し、 前記マスタから前記スレーブに対し、少なくともスター
    トコード、同期信号、情報コード、エンドコード情報を
    含み、かつ、信号のビット反転間隔で’1’または’
    0’の符号が表されているところの情報をパケットとし
    て伝送し、 それぞれ独立のクロックで動作するスレーブは、該パケ
    ットを受信し、該パケット内の同期信号のビット反転間
    隔を該クロックを用いて計数し、該計数値を基にパケッ
    ト内情報の符号を判定し、また、該判定結果を基に送出
    するパケットのビット反転間隔を決定することを特徴と
    したシリアルデータ伝送方法。
  2. 【請求項2】 前記スレーブは、伝送路からの入力情報
    と伝送路への出力情報をスルー状態にしつつ、入力した
    パケット内の情報コードを監視し、自身に対するパケッ
    ト要求と判断した時に受動的にパケットを送出し、他の
    スレーブに対するパケット要求以外のパケットの後ろに
    能動的にパケットを送出し、 該パケットの送出は、伝送路からの入力情報と伝送路へ
    の出力情報を遮断して、スタートコード、同期信号、情
    報コード、エンドコードの順に送出し、 また、スタートコードの送出中、伝送路からの入力情報
    に他のスレーブが送出したスタートコードを検出した場
    合は、伝送路からの入力情報と伝送路への出力情報をス
    ルー状態に戻し、自身のパケット送出を一旦中止するこ
    とを特徴とする請求項1に記載のシリアルデータ伝送方
    法。
  3. 【請求項3】 前記パケット内情報の最小ビット反転間
    隔を1Tとし、該1Tを伝送路に接続されている伝送装
    置中の最も周波数が低いクロック周期の2倍以上とし、 前記情報コードの符号’0’及び符号’1’をそれぞれ
    ビット反転間隔1Tまたは2Tとし、 前記エンドコードのビット反転間隔を4Tとし、 前記スタートコードのビット反転間隔を4T以上とし、 前記マスタが送出したパケット内同期信号のビット反転
    間隔を計数することで1T、1.5T、2T、3T、4
    Tに相当するクロック数を求め、1.5Tに相当するク
    ロック数を1Tと2Tの判定に使用し、3Tに相当する
    クロック数を2Tと4Tの判定に使用し、 1T、2T、4Tに相当するクロック数を、送出するパ
    ケットのビット反転間隔とすることを特徴とした請求項
    1、または、請求項2に記載のシリアルデータ伝送方
    法。
  4. 【請求項4】 前記マスタは全スレーブに対してパケッ
    ト送出の要求を行い、前記スレーブからの応答パケット
    の順番で各スレーブの伝送路内の位置を認識し、 各ス
    レーブは前記マスタからのパケット要求に対して何番目
    にパケットを送出できたかを記憶することで自身の伝送
    路内の位置を認識し、前記伝送路内の位置情報を用いて
    重複した前記IDを持つスレーブを特定し、前記IDの
    変更を行うことを特徴とした請求項1乃至請求項3のい
    づれかに記載のシリアルデータ伝送方法。
JP10317292A 1998-11-09 1998-11-09 シリアルデータ伝送方法 Pending JP2000148674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10317292A JP2000148674A (ja) 1998-11-09 1998-11-09 シリアルデータ伝送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10317292A JP2000148674A (ja) 1998-11-09 1998-11-09 シリアルデータ伝送方法

Publications (1)

Publication Number Publication Date
JP2000148674A true JP2000148674A (ja) 2000-05-30

Family

ID=18086611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10317292A Pending JP2000148674A (ja) 1998-11-09 1998-11-09 シリアルデータ伝送方法

Country Status (1)

Country Link
JP (1) JP2000148674A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385231B1 (ko) * 2001-04-17 2003-05-27 삼성전자주식회사 버스 시스템
JP2008092630A (ja) * 2006-09-29 2008-04-17 Aisin Seiki Co Ltd 車両駆動用モータの制御装置
JP2010518543A (ja) * 2007-02-16 2010-05-27 モサイド・テクノロジーズ・インコーポレーテッド 半導体デバイスおよび複数の相互接続デバイスを有するシステムの電力消費を低減するための方法
US20100138579A1 (en) * 2008-12-02 2010-06-03 International Business Machines Corporation Network adaptor optimization and interrupt reduction
JP2012504263A (ja) * 2008-09-30 2012-02-16 モサイド・テクノロジーズ・インコーポレーテッド 出力遅延調整によるシリアル接続のメモリシステム
JP2014119766A (ja) * 2012-12-13 2014-06-30 New Japan Radio Co Ltd 通信システム
JP2015064769A (ja) * 2013-09-25 2015-04-09 富士通株式会社 トランスポート装置及び監視制御信号伝送方法
JP2021128414A (ja) * 2020-02-12 2021-09-02 三菱電機株式会社 マスター装置、スレーブ装置、及びシリアル伝送システム

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385231B1 (ko) * 2001-04-17 2003-05-27 삼성전자주식회사 버스 시스템
JP2008092630A (ja) * 2006-09-29 2008-04-17 Aisin Seiki Co Ltd 車両駆動用モータの制御装置
JP4730272B2 (ja) * 2006-09-29 2011-07-20 アイシン精機株式会社 車両駆動用モータの制御装置
KR101494023B1 (ko) 2007-02-16 2015-02-16 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드 반도체 장치 및 상호접속된 장치들을 갖는 시스템에서의 전력 소비를 감소시키는 방법
JP2010518543A (ja) * 2007-02-16 2010-05-27 モサイド・テクノロジーズ・インコーポレーテッド 半導体デバイスおよび複数の相互接続デバイスを有するシステムの電力消費を低減するための方法
KR101494065B1 (ko) 2007-02-16 2015-02-23 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드 반도체 장치 및 상호접속된 장치들을 갖는 시스템에서의 전력 소비를 감소시키는 방법
JP2012504263A (ja) * 2008-09-30 2012-02-16 モサイド・テクノロジーズ・インコーポレーテッド 出力遅延調整によるシリアル接続のメモリシステム
JP2013008386A (ja) * 2008-09-30 2013-01-10 Mosaid Technologies Inc 出力遅延調整によるシリアル接続のメモリシステム
US20100138579A1 (en) * 2008-12-02 2010-06-03 International Business Machines Corporation Network adaptor optimization and interrupt reduction
US8719479B2 (en) 2008-12-02 2014-05-06 International Business Machines Corporation Network adaptor optimization and interrupt reduction
US8402190B2 (en) * 2008-12-02 2013-03-19 International Business Machines Corporation Network adaptor optimization and interrupt reduction
JP2014119766A (ja) * 2012-12-13 2014-06-30 New Japan Radio Co Ltd 通信システム
JP2015064769A (ja) * 2013-09-25 2015-04-09 富士通株式会社 トランスポート装置及び監視制御信号伝送方法
JP2021128414A (ja) * 2020-02-12 2021-09-02 三菱電機株式会社 マスター装置、スレーブ装置、及びシリアル伝送システム
JP7149974B2 (ja) 2020-02-12 2022-10-07 三菱電機株式会社 マスター装置、スレーブ装置、及びシリアル伝送システム

Similar Documents

Publication Publication Date Title
JP2558393B2 (ja) 多重クラスタ信号プロセッサ
US5634138A (en) Burst broadcasting on a peripheral component interconnect bus
US6161160A (en) Network interface device architecture for storing transmit and receive data in a random access buffer memory across independent clock domains
US20080046619A1 (en) Simultaneous Transmissions Between Multiple Master Buses and Multiple Slave Buses
US5515523A (en) Method and apparatus for arbitrating conflicts by monitoring number of access requests per unit of time in multiport memory systems
KR20050043426A (ko) 파이프라인 버스 시스템에서 커맨드 전송 방법 및 장치
US7395364B2 (en) Data transfer control apparatus
US6763413B2 (en) Method for the serial transfer of data between two electronic bus stations and bus station for use in said method
EP0293860B1 (en) Peripheral controller and adapter interface
KR100706801B1 (ko) 멀티 프로세서 시스템 및 그것의 데이터 전송 방법
JP2000148674A (ja) シリアルデータ伝送方法
US5787263A (en) Method of an apparatus for controlling data transfer
US4989203A (en) Apparatus for providing multiple controller interfaces to a standard digital modem and including separate contention resolution
US4389721A (en) Time-division multiplex serial loop
US20060206657A1 (en) Single port/multiple ring implementation of a hybrid crossbar partially non-blocking data switch
US6701407B1 (en) Multiprocessor system with system modules each having processors, and a data transfer method therefor
CN1326058C (zh) 数据传输控制装置
US5539666A (en) Data communications method and system coupling device
KR100813878B1 (ko) 무중재 amba 버스 제어 장치 및 제어 방법과 이를이용한 amba 버스 인터페이스 시스템
US5664213A (en) Input/output (I/O) holdoff mechanism for use in a system where I/O device inputs are fed through a latency introducing bus
JPH09319699A (ja) バスシステム
JP2003006139A (ja) Dma転送装置
JP2001236303A (ja) ユニバーサル・シリアル・バス制御回路
KR20000033265A (ko) 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법
JPS6336353A (ja) Vmeデ−タ伝送装置