JP7149974B2

JP7149974B2 - マスター装置、スレーブ装置、及びシリアル伝送システム

Info

Publication number: JP7149974B2
Application number: JP2020021452A
Authority: JP
Inventors: 翔太永井; 剛毅佐藤; 稔小林
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2020-02-12
Filing date: 2020-02-12
Publication date: 2022-10-07
Anticipated expiration: 2040-02-12
Also published as: JP2021128414A

Description

本開示は、シリアル伝送を行うマスター装置又はスレーブ装置に関する。

従来、マスター装置とスレーブ装置との間でシリアル伝送を行う技術が知られている。例えば、特許文献１に記載のスレーブ装置は、マスター装置が送信したシリアルクロック及びシリアルデータに基づいて、データ伝送を開始するタイミングを示すスタートイベントと、データ伝送を終了するタイミングを示すストップイベントとをそれぞれ検出する検出回路を備えている。

特開２０１８－５１４８７３号公報

特許文献１に記載された検出回路では、シリアルクロックをクロック源とするフリップフロップと、シリアルデータをクロック源とするフリップフロップとが存在し、各フリップフロップ間のデータ転送は、非同期転送を含む。そのため、フリップフロップ間でシリアルクロック又はシリアルデータ等のデータ転送を行うタイミングの制約（以下、タイミング制約と呼称する）を厳密に定義しなければ安定した動作が得られないという問題点があった。
本開示は、上記のような問題点を解決するためになされたものであり、タイミング制約を緩和する技術を提供することを目的とする。

本開示に係るマスター装置は、周期的なシリアルクロックを生成するシリアルクロック生成回路と、シリアルデータを生成するシリアルデータ生成回路と、シリアルデータ生成回路が生成したシリアルデータを、シリアルクロック生成回路が生成したシリアルクロックに基づいたタイミングでスレーブ装置に送信するシリアルデータ送信回路と、を備えている。

本開示によれば、タイミング制約を緩和することができる。

実施の形態１に係るシリアル伝送システムの構成を示すブロック図である。実施の形態１に係るシリアル伝送システムの詳細な構成を示すブロック図である。図３Ａは、実施の形態１の第１の具体例に係るシリアルデータ受信回路及び内部回路の構成を示すブロック図であり、図３Ｂは、実施の形態１の第２の具体例に係るシリアルデータ受信回路及び内部回路の構成を示すブロック図である。図４Ａ、図４Ｂ、図４Ｃ及び図４Ｄは、それぞれ、実施の形態１の第１の具体例に係るシリアルデータ受信回路又は実施の形態１の第２の具体例に係るシリアルデータ受信回路の真理値表を示す。実施の形態１に係るマスター装置とスレーブ装置との間の伝送信号のタイミングチャートである。実施の形態２に係るシリアル伝送システムの構成を示すブロック図である。実施の形態２に係るマスター装置とスレーブ装置との間の伝送信号のタイミングチャートである。

以下、本開示をより詳細に説明するため、本開示を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、実施の形態１に係るシリアル伝送システム１０００の構成を示すブロック図である。シリアル伝送システム１０００は、マスタースレーブ型の２線シリアルバスを用いる。図１が示すように、シリアル伝送システム１０００は、マスター装置１００、スレーブ装置２００、スレーブ装置２０１、及びスレーブ装置２０２を含む。

マスター装置１００は、シリアルクロック伝送路３００を介して、スレーブ装置２００、スレーブ装置２０１、及びスレーブ装置２０２とそれぞれ接続されている。また、マスター装置１００は、シリアルデータ伝送路４００を介して、スレーブ装置２００、スレーブ装置２０１、及びスレーブ装置２０２とそれぞれ接続されている。なお、図１では、１つのマスター装置に３つのスレーブ装置が接続されている構成を示すが、シリアル伝送システム１０００が含むマスター装置の数及びスレーブ装置の数は、それぞれ、特に限定されない。

図２は、実施の形態１に係るシリアル伝送システム１０００の詳細な構成を示すブロック図である。なお、スレーブ装置２００、スレーブ装置２０１、及びスレーブ装置２０２は、それぞれ、後述する内部回路２５０以外は同様の構成を有するため、以下では、主に、マスター装置１００及びスレーブ装置２００について説明し、スレーブ装置２０１及びスレーブ装置２０２の説明は省略する。

マスター装置１００は、シリアルクロック生成回路１１０、ストローブ信号生成回路１２０、シリアルデータ送信回路１３０、シリアルデータ受信回路１４０、及び内部回路１５０を備えている。なお、内部回路１５０は、請求項におけるシリアルデータ生成回路に相当する。

スレーブ装置２００は、ストローブ信号同期化回路２１０、ストローブ信号生成回路２２０、シリアルデータ受信回路２３０、シリアルデータ送信回路２４０、及び内部回路２５０を備えている。なお、内部回路２５０は、請求項におけるシリアルデータ生成回路に相当する。

まず、マスター装置１００の構成について詳細に説明する。シリアルクロック生成回路１１０は、周期的なシリアルクロック１０を生成する。シリアルクロック生成回路１１０は、生成したシリアルクロック１０を、マスター装置１００のストローブ信号生成回路１２０、シリアルデータ送信回路１３０、シリアルデータ受信回路１４０及び内部回路１５０、並びにスレーブ装置２００のストローブ信号同期化回路２１０、ストローブ信号生成回路２２０、シリアルデータ受信回路２３０、シリアルデータ送信回路２４０及び内部回路２５０にそれぞれ出力する。実施の形態１では、シリアルクロック生成回路１１０が生成するシリアルクロック１０は、上記の各回路に対する動作クロックとして機能する。例えば、上記の各回路におけるフリップフロップは、動作クロックであるシリアルクロック１０の変化点（ＨｉｇｈからＬｏｗ、又はＬｏｗからＨｉｇｈ）を基準として動作する。

ストローブ信号生成回路１２０は、シリアルクロック生成回路１１０が生成したシリアルクロック１０の周波数に基づいた周波数のストローブ信号を生成する。より詳細には、実施の形態１では、ストローブ信号生成回路１２０は、シリアルクロック１０に同期して動作し、シリアルクロック生成回路１１０が生成したシリアルクロック１０の周波数に基づいた周波数のストローブ信号を生成する。実施の形態１では、ストローブ信号生成回路１２０が生成するストローブ信号の周波数は、シリアルクロック生成回路１１０が生成したシリアルクロック１０の周波数の２分周の周波数である。ストローブ信号生成回路１２０は、生成したストローブ信号を、シリアルデータ送信回路１３０及びシリアルデータ受信回路１４０にそれぞれ出力する。

シリアルデータ送信回路１３０は、後述する内部回路１５０が生成したシリアルデータ２０を、シリアルクロック生成回路１１０が生成したシリアルクロック１０に基づいたタイミングでスレーブ装置２００のシリアルデータ受信回路２３０に送信する。より詳細には、実施の形態１では、シリアルデータ送信回路１３０は、後述する内部回路１５０が生成したシリアルデータ２０を、シリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点でスレーブ装置２００のシリアルデータ受信回路２３０に送信する。さらに詳細には、実施の形態１では、シリアルデータ送信回路１３０は、後述する内部回路１５０が生成したシリアルデータ２０を、ストローブ信号生成回路１２０が生成したストローブ信号の状態に基づいて、シリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点でスレーブ装置２００のシリアルデータ受信回路２３０に送信する。換言すれば、シリアルデータ送信回路１３０は、後述する内部回路１５０が生成したシリアルデータ２０を、ストローブ信号生成回路１２０が生成したストローブ信号を基準にしてスレーブ装置２００のシリアルデータ受信回路２３０に送信する。なお、本明細書において、「信号の状態」とは、Ｈｉｇｈの状態、又はＬｏｗの状態を意味する。また、本明細書において、「シリアルクロック１０の変化点」とは、シリアルクロック１０がＨｉｇｈからＬｏｗに変化した時点、又はシリアルクロック１０がＬｏｗからＨｉｇｈに変化した時点を意味するものとする。

シリアルデータ受信回路１４０は、後述するスレーブ装置２００のシリアルデータ送信回路２４０が送信したシリアルデータ２１を、シリアルクロック生成回路１１０が生成したシリアルクロック１０に基づいたタイミングで受信する。より詳細には、実施の形態１では、シリアルデータ受信回路１４０は、後述するスレーブ装置２００のシリアルデータ送信回路２４０が送信したシリアルデータ２１を、シリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点で受信する。さらに詳細には、実施の形態１では、シリアルデータ受信回路１４０は、スレーブ装置２００のシリアルデータ送信回路２４０が送信したシリアルデータ２１を、ストローブ信号生成回路１２０が生成したストローブ信号の状態に基づいて、シリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点で受信する。シリアルデータ受信回路１４０は、受信したシリアルデータ２１を内部回路１５０に出力する。なお、ここにおける、シリアルデータ２１を、ストローブ信号の状態に基づいてシリアルクロック１０の変化点で受信するという用語は、例えば、シリアルデータ受信回路１４０においてシリアルデータ２１及びストローブ信号のＨｉｇｈ又はＬｏｗの各信号が最初に入力されたフリップフロップが、シリアルクロック１０の変化点でシリアルデータ２１及びストローブ信号のＨｉｇｈ又はＬｏｗの各信号に基づいた信号を次の回路に出力することを意味する。

内部回路１５０は、シリアルデータ２０を生成する。より詳細には、実施の形態１では、内部回路１５０が生成するシリアルデータ２０は、ストローブ信号生成回路１２０が生成したストローブ信号と、後述するスレーブ装置２００のストローブ信号生成回路２２０がシリアルクロック１０に基づいて生成したストローブ信号との同期化をスレーブ装置２００に指示するパターンを表すシンクロコンディションを含む。また、内部回路１５０が生成するシリアルデータ２０は、データ伝送を開始するタイミングをスレーブ装置２００に示すパターンを表すスタートコンディションをさらに含む。また、内部回路１５０が生成するシリアルデータ２０は、データ伝送を終了するタイミングをスレーブ装置２００に示すパターンを表すストップコンディションをさらに含む。シンクロコンディション、スタートコンディション及びストップコンディションの詳細については後述する。内部回路１５０は、生成したシリアルデータ２０をシリアルデータ送信回路１３０に出力する。また、内部回路１５０は、シリアルデータ受信回路１４０から取得したシリアルデータ２１を読み込む。

次に、スレーブ装置２００の構成について詳細に説明する。ストローブ信号同期化回路２１０は、マスター装置１００のシリアルデータ送信回路１３０が送信したシリアルデータ２０を参照して、マスター装置１００のストローブ信号生成回路１２０がシリアルクロック１０に基づいて生成したストローブ信号と後述するストローブ信号生成回路２２０が生成したストローブ信号との同期化を指示するパターンを示すシンクロコンディションを検出した場合、同期化パルスをストローブ信号生成回路２２０に出力する。より詳細には、実施の形態１では、ストローブ信号同期化回路２１０は、シリアルクロック１０に同期して動作し、シリアルデータ２０を参照して、シンクロコンディションを検出した場合、同期化パルスをストローブ信号生成回路２２０に出力する。なお、シンクロコンディションの詳細については後述する。

ストローブ信号生成回路２２０は、マスター装置１００のシリアルクロック生成回路１１０が生成したシリアルクロック１０の周波数に基づいた周波数のストローブ信号を生成する。より詳細には、実施の形態１では、ストローブ信号生成回路２２０は、シリアルクロック１０に同期して動作し、マスター装置１００のシリアルクロック生成回路１１０が生成したシリアルクロック１０の周波数に基づいた周波数のストローブ信号を生成する。実施の形態１では、ストローブ信号生成回路２２０が生成するストローブ信号の周波数は、マスター装置１００のシリアルクロック生成回路１１０が生成したシリアルクロック１０の周波数の２分周の周波数である。ストローブ信号生成回路２２０は、生成したストローブ信号をシリアルデータ受信回路２３０及びシリアルデータ送信回路２４０にそれぞれ出力する。

なお、マスター装置１００及びスレーブ装置２００の起動タイミング等に起因してストローブ信号生成回路１２０が生成したストローブ信号の位相と、ストローブ信号生成回路２２０が生成したストローブ信号の位相とが異なる場合がある。そこで、ストローブ信号生成回路２２０は、ストローブ信号同期化回路２１０から同期化パルスを受信した場合、生成するストローブ信号の位相を、マスター装置１００のストローブ信号生成回路１２０がシリアルクロック１０に基づいて生成したストローブ信号の位相と一致するように調整する。

シリアルデータ受信回路２３０は、マスター装置１００のシリアルデータ送信回路１３０が送信したシリアルデータ２０を、マスター装置１００のシリアルクロック生成回路１１０が生成したシリアルクロック１０に基づいたタイミングで受信する。より詳細には、実施の形態１では、シリアルデータ受信回路２３０は、マスター装置１００のシリアルデータ送信回路１３０が送信したシリアルデータ２０を、マスター装置１００のシリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点で受信する。さらに詳細には、実施の形態１では、シリアルデータ受信回路２３０は、マスター装置１００のシリアルデータ送信回路１３０が送信したシリアルデータ２０を、ストローブ信号生成回路２２０が生成したストローブ信号の状態に基づいて、マスター装置１００のシリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点で受信する。シリアルデータ受信回路２３０は、受信したシリアルデータ２０を内部回路２５０に出力する。なお、ここにおける、シリアルデータ２０を、ストローブ信号の状態に基づいてシリアルクロック１０の変化点で受信するという用語は、例えば、シリアルデータ受信回路１４０においてシリアルデータ２０及びストローブ信号のＨｉｇｈ又はＬｏｗの各信号が最初に入力されたフリップフロップが、シリアルクロック１０の変化点でシリアルデータ２０及びストローブ信号のＨｉｇｈ又はＬｏｗの各信号に基づいた信号を次の回路に出力することを意味する。

シリアルデータ送信回路２４０は、後述する内部回路２５０が生成したシリアルデータ２１を、マスター装置１００のシリアルクロック生成回路１１０が生成したシリアルクロック１０に基づいたタイミングでマスター装置１００のシリアルデータ受信回路１４０に送信する。より詳細には、実施の形態１では、シリアルデータ送信回路２４０は、後述する内部回路２５０が生成したシリアルデータ２１を、マスター装置１００のシリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点でマスター装置１００のシリアルデータ受信回路１４０に送信する。さらに詳細には、実施の形態１では、シリアルデータ送信回路２４０は、後述する内部回路２５０が生成したシリアルデータ２１を、ストローブ信号生成回路２２０が生成したストローブ信号の状態に基づいて、マスター装置１００のシリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点でマスター装置１００のシリアルデータ受信回路１４０に送信する。換言すれば、シリアルデータ送信回路２４０は、後述する内部回路２５０が生成したシリアルデータ２１を、ストローブ信号生成回路２２０が生成したストローブ信号を基準にしてマスター装置１００のシリアルデータ受信回路１４０に送信する。

内部回路２５０は、シリアルデータ２１を生成する。より詳細には、実施の形態１では、内部回路２５０が生成するシリアルデータ２１は、データ伝送を終了するタイミングをマスター装置１００に示すパターンを表すストップコンディションを含む。内部回路２５０は、生成したシリアルデータ２１をシリアルデータ送信回路２４０に出力する。また、内部回路２５０は、シリアルデータ受信回路２３０から取得したシリアルデータ２０を読み込む。

次に、実施の形態１に係るマスター装置１００のシリアルデータ受信回路１４０の具体的な構成について図面を参照して説明する。なお、以下で説明するシリアルデータ受信回路１４０の具体的な構成と同様の構成が、スレーブ装置２００のシリアルデータ受信回路２３０の構成にも適用され得る。

図３Ａは、第１の具体例に係るシリアルデータ受信回路１４０及び内部回路１５０の構成を示すブロック図であり、図３Ｂは、第２の具体例に係るシリアルデータ受信回路１４０及び内部回路１５０の構成を示すブロック図である。

上述のように、シリアルデータ受信回路１４０は、スレーブ装置２００のシリアルデータ送信回路２４０が送信したシリアルデータ２１を、ストローブ信号生成回路１２０が生成したストローブ信号の状態に基づいて、シリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点で受信する。

第１の具体例では、例えば、図３Ａが示すように、シリアルデータ受信回路１４０は、マルチプレクサ１４０ａ及びフリップフロップ１４０ｂを備えている。内部回路１５０は、フリップフロップ１５０ａを備えている。

マルチプレクサ１４０ａは、スレーブ装置２００のシリアルデータ送信回路２４０が送信したシリアルデータ２１と、ストローブ信号生成回路１２０が生成したストローブ信号とを多重化し、多重化した多重化信号をフリップフロップ１４０ｂに出力する。より詳細には、例えば、マルチプレクサ１４０ａは、ストローブ信号がＬｏｗである場合、シリアルデータ２１のＨｉｇｈ又はＬｏｗの信号をフリップフロップ１４０ｂに出力し、ストローブ信号がＨｉｇｈである場合、シリアルデータ２１のＨｉｇｈ又はＬｏｗの信号をフリップフロップ１４０ｂに出力せずに、前回の値が保持される。

フリップフロップ１４０ｂは、マルチプレクサ１４０ａが多重化した多重化信号を、シリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点で内部回路１５０に出力する。より詳細には、例えば、フリップフロップ１４０ｂは、ストローブ信号がＬｏｗである場合にマルチプレクサ１４０ａから出力されたシリアルデータ２１のＨｉｇｈ又はＬｏｗの信号を、シリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点で内部回路１５０に出力する。フリップフロップ１４０ｂが内部回路１５０に出力したシリアルデータ２１のＨｉｇｈ又はＬｏｗの信号は、マルチプレクサ１４０ａにも入力され、保持される。

内部回路１５０のフリップフロップ１５０ａは、フリップフロップ１４０ｂが出力した多重化信号を、シリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点で図示しない次の回路に出力する。

第２の具体例では、例えば、図３Ｂが示すように、シリアルデータ受信回路１４０は、フリップフロップ１４０ｃを備えている。
フリップフロップ１４０ｃは、スレーブ装置２００のシリアルデータ送信回路２４０が送信したシリアルデータ２１を、ストローブ信号生成回路１２０が生成したストローブ信号の状態に基づいて、シリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点で内部回路１５０に出力する。例えば、フリップフロップ１４０ｃは、ストローブ信号がＬｏｗである場合、シリアルデータ２１のＨｉｇｈ又はＬｏｗの信号を、シリアルクロック１０の変化点で内部回路１５０に出力し、ストローブ信号がＨｉｇｈである場合、シリアルデータ２１のＨｉｇｈ又はＬｏｗの信号を出力せずに、前回の値が保持される。

内部回路１５０のフリップフロップ１５０ａは、フリップフロップ１４０ｃが出力したシリアルデータ２１を、シリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点で、図示しない次の回路に出力する。

図４Ａ、図４Ｂ、図４Ｃ及び図４Ｄは、それぞれ、上記の第１の具体例に係るシリアルデータ受信回路１４０又は上記の第２の具体例に係るシリアルデータ受信回路１４０の真理値表を示す。なお、以下では、第２の具体例に基づいて説明する。

まず、図４Ａを参照して説明する。図４Ａの真理値表が示すように、フリップフロップ１４０ｃは、ストローブ信号がＬｏｗである場合、シリアルデータ２１のＨｉｇｈ又はＬｏｗの信号を、シリアルクロック１０がＬｏｗからＨｉｇｈに変化した変化点（立上り）で内部回路１５０に出力する。または、フリップフロップ１４０ｃは、ストローブ信号がＨｉｇｈである場合、シリアルデータ２１のＨｉｇｈ又はＬｏｗの信号を内部回路１５０に出力せずに、前回の値が保持される。

次に、図４Ｂを参照して説明する。図４Ｂの真理値表が示すように、フリップフロップ１４０ｃは、ストローブ信号がＨｉｇｈである場合、シリアルデータ２１のＨｉｇｈ又はＬｏｗの信号を、シリアルクロック１０がＬｏｗからＨｉｇｈに変化した変化点（立上り）で内部回路１５０に出力する。または、フリップフロップ１４０ｃは、ストローブ信号がＬｏｗである場合、シリアルデータ２１のＨｉｇｈ又はＬｏｗの信号を内部回路１５０に出力せずに、前回の値が保持される。

次に、図４Ｃを参照して説明する。図４Ｃの真理値表が示すように、フリップフロップ１４０ｃは、ストローブ信号がＬｏｗである場合、シリアルデータ２１のＨｉｇｈ又はＬｏｗの信号を、シリアルクロック１０がＨｉｇｈからＬｏｗに変化した変化点（立下り）で内部回路１５０に出力する。または、フリップフロップ１４０ｃは、ストローブ信号がＨｉｇｈである場合、シリアルデータ２１のＨｉｇｈ又はＬｏｗの信号を内部回路１５０に出力せずに、前回の値が保持される。

次に、図４Ｄを参照して説明する。図４Ｄの真理値表が示すように、フリップフロップ１４０ｃは、ストローブ信号がＨｉｇｈである場合、シリアルデータ２１のＨｉｇｈ又はＬｏｗの信号を、シリアルクロック１０がＨｉｇｈからＬｏｗに変化した変化点（立下り）で内部回路１５０に出力する。または、フリップフロップ１４０ｃは、ストローブ信号がＬｏｗである場合、シリアルデータ２１のＨｉｇｈ又はＬｏｗの信号を内部回路１５０に出力せずに、前回の値が保持される。

なお、上記では、シリアルデータ受信回路１４０がシリアルデータ２１を受信する方法の具体例を説明したが、シリアルデータ送信回路１３０がシリアルデータ２０を送信する方法の具体例、又はシリアルデータ送信回路２４０がシリアルデータ２１を送信する方法の具体例についても同様の説明が可能である。例えば、シリアルデータ送信回路１３０が備えている図示しないフリップフロップは、ストローブ信号がＬｏｗである場合、シリアルデータ２０のＨｉｇｈ又はＬｏｗの信号を、シリアルクロック１０の変化点でスレーブ装置２００に送信し、ストローブ信号がＨｉｇｈである場合、シリアルデータ２０のＨｉｇｈ又はＬｏｗの信号を出力せずに、前回の値が保持される。例えば、シリアルデータ送信回路２４０が備えている図示しないフリップフロップは、ストローブ信号がＬｏｗである場合、シリアルデータ２１のＨｉｇｈ又はＬｏｗの信号を、シリアルクロック１０の変化点でマスター装置１００に送信し、ストローブ信号がＨｉｇｈである場合、シリアルデータ２１のＨｉｇｈ又はＬｏｗの信号を出力せずに、前回の値が保持される。

次に、実施の形態１に係るシリアル伝送システム１０００の動作について図面を参照して説明する。図５は、マスター装置１００とスレーブ装置２００又はスレーブ装置２０１との間の伝送信号のタイミングチャートである。なお、図５では、スレーブ装置２０２のタイミングチャートについては省略されている。

まず、図５に示された各信号の詳細について説明する。Master: SCL１０は、マスター装置１００のシリアルクロック生成回路１１０が生成するシリアルクロック１０を示す。Master: SCL１０は、マスター装置１００のデータ伝送回路の動作クロックである。そのため、図５が示すように、Master: SCL１０は、一定の周期でＨｉｇｈとＬｏｗとを交互に繰り返すクロック信号である。マスター装置１００のシリアルクロック生成回路１１０は、シリアルクロック伝送路３００を介してスレーブ装置２００及びスレーブ装置２０１にそれぞれ出力する。スレーブ装置２００に入力されたMaster: SCL１０は、スレーブ装置２００のデータ伝送回路の動作クロックに用いられる。スレーブ装置２０１に入力されたMaster: SCL１０は、スレーブ装置２０１のデータ伝送回路の動作クロックに用いられる。

Master: m_strb３０は、マスター装置１００のストローブ信号生成回路１２０が生成するストローブ信号を示す。ストローブ信号生成回路１２０は、シリアルクロック生成回路１１０が生成したMaster: SCL１０の周波数を２分周することによりMaster: m_strb３０を生成する。従って、図５が示すように、Master: m_strb３０の周波数は、Master: SCL１０の２分の１の周波数である。よって、例えば、Master: SCL１０における隣り合ったＨｉｇｈ及びＬｏｗの区間は、Master: m_strb３０における単一のＨｉｇｈの区間又は単一のＬｏｗの区間に対応する。

Master: SDA２０は、マスター装置１００の内部回路１５０が生成するシリアルデータ２０を示す。マスター装置１００がスレーブ装置２００又はスレーブ装置２０１を制御しない場合、Master: SDA２０は、Ｈｉｇｈに保持される。マスター装置１００がスレーブ装置２００又はスレーブ装置２０１を制御する場合、マスター装置１００のシリアルデータ送信回路１３０は、内部回路１５０が生成したMaster: SDA２０を、ストローブ信号生成回路１２０がMaster: SCL１０に基づいて生成したMaster: m_strb３０の状態に基づいて、シリアルクロック生成回路１１０が生成したMaster: SCL１０の変化点でスレーブ装置２００又はスレーブ装置２０１に送信する。従って、後述するシンクロコンディション１の区間では、Master: SDA２０とMaster: m_strb３０とは、周期が等しい同一の波形を示している。また、マスター装置１００のシリアルデータ送信回路１３０は、スレーブ装置２００又はスレーブ装置２０１がシリアルデータとしてAckまたは読み込み用データを出力する直前のタイミングで、Master: SDA２０の出力を停止する。

Slave A: s_strb３１は、スレーブ装置２００のストローブ信号生成回路２２０が生成するストローブ信号を示す。ストローブ信号生成回路２２０は、シリアルクロック生成回路１１０が生成したMaster: SCL１０を２分周することによりSlave A: s_strb３１を生成する。従って、図５が示すように、Slave A: s_strb３１の周波数は、Master: SCL１０の２分の１の周波数である。例えば、Master: SCL１０における隣り合ったＨｉｇｈ及びＬｏｗの区間は、Slave A: s_strb３１における単一のＨｉｇｈの区間又は単一のＬｏｗの区間に対応する。しかし、後述するシンクロコンディション１の区間では、Slave A: s_strb３１の波形は、Master: m_strb３０の波形を反転した波形であり、Slave A: s_strb３１の位相と、Master: m_strb３０の位相とはずれているものとする。

Slave A: SDA２１は、スレーブ装置２００の内部回路２５０が生成するシリアルデータを示す。マスター装置１００がスレーブ装置２００を制御しない場合、スレーブ装置２００のシリアルデータ送信回路２４０は、Slave A: SDA２１の送信を停止する。マスター装置１００がスレーブ装置２００を制御する場合、スレーブ装置２００のシリアルデータ送信回路２４０は、内部回路２５０が生成したSlave A: SDA２１を、ストローブ信号生成回路２２０がMaster: SCL１０に基づいて生成したSlave A: s_strb３１の状態に基づいて、マスター装置１００のシリアルクロック生成回路１１０が生成したMaster: SCL１０の変化点でマスター装置１００に送信する。従って、後述するストップコンディション３の区間では、Slave A: SDA２１とSlave A: s_strb３１とは、周期が等しい同一の波形を示している。

Slave A: syc_pls４１は、スレーブ装置２００のストローブ信号同期化回路２１０が生成する同期化パルスを示す。ストローブ信号同期化回路２１０は、マスター装置１００のシリアルデータ送信回路１３０が送信したMaster: SDA２０を参照して、マスター装置１００のストローブ信号生成回路１２０がMaster: SCL１０に基づいて生成したMaster: m_strb３０とストローブ信号生成回路２２０がMaster: SCL１０に基づいて生成したSlave A: s_strb３１との同期化を指示するパターンを示すシンクロコンディション１を検出した場合、Slave A: syc_pls４１としてＨｉｇｈのパルス信号をストローブ信号生成回路２２０に出力する。図５が示すように、スレーブ装置２００のストローブ信号生成回路２２０は、ストローブ信号同期化回路２１０からSlave A: syc_pls４１としてＨｉｇｈのパルス信号を受信した場合、生成するSlave A: s_strb３１の位相を、マスター装置１００のストローブ信号生成回路１２０が生成したMaster: m_strb３０の位相と一致するように調整する。

Slave A: syc_flg５１は、スレーブ装置２００のストローブ信号同期化回路２１０が生成する同期化フラグを示す。ストローブ信号同期化回路２１０は、マスター装置１００のシリアルデータ送信回路１３０が送信したMaster: SDA２０を参照して、マスター装置１００のストローブ信号生成回路１２０がMaster: SCL１０に基づいて生成したMaster: m_strb３０とストローブ信号生成回路２２０がMaster: SCL１０に基づいて生成したSlave A: s_strb３１との同期化を指示するパターンを示すシンクロコンディション１を検出した場合、Slave A: syc_flg５１をＨｉｇｈにする。

Slave B: s_strb３２は、スレーブ装置２０１の図示しないストローブ信号生成回路が生成するストローブ信号を示す。Slave B: s_strb３２は、Slave A: s_strb３１と同様の信号であるため、詳細な説明は省略する。Slave B: SDA２２は、スレーブ装置２０１の図示しない内部回路が生成するシリアルデータを示す。Slave B: SDA２２は、Slave A: SDA２１と同様の信号であるため、詳細な説明は省略する。Slave B: syc_pls４２は、スレーブ装置２０１の図示しないストローブ信号同期化回路が生成する同期化パルスを示す。Slave B: syc_pls４２は、Slave A: syc_pls４１と同様の信号であるため、詳細な説明は省略する。Slave B: syc_flg５２は、スレーブ装置２０１の図示しないストローブ信号同期化回路が生成する同期化フラグを示す。Slave B: syc_flg５２は、Slave A: syc_flg５１と同様の信号であるため、詳細な説明は省略する。

シンクロコンディション１は、マスター装置１００のストローブ信号生成回路１２０が生成したストローブ信号と、スレーブ装置２００のストローブ信号生成回路２２０が生成したストローブ信号との同期化を指示するパターンを表す。より具体的には、実施の形態１では、シンクロコンディション１は、Master: SDA２０のうち、アドレス等の送信データの周波数と比較して２倍の周波数でＬｏｗ→Ｈｉｇｈ→Ｌｏｗ→Ｈｉｇｈ→Ｌｏｗ→Ｈｉｇｈの順に変化する信号である。換言すれば、シンクロコンディション１は、Master: SDA２０のうち、アドレス等の送信データの周期と比較して２分の１の周期でＬｏｗ→Ｈｉｇｈ→Ｌｏｗ→Ｈｉｇｈ→Ｌｏｗ→Ｈｉｇｈの順に変化する信号である。なお、マスター装置１００とスレーブ装置２００又はスレーブ装置２０１との間でデータ伝送が行われる前には、スレーブ装置２００及びスレーブ装置２０１は、それぞれ、初めにシンクロコンディション１を受信する必要がある。スレーブ装置２００及びスレーブ装置２０１は、それぞれ、シンクロコンディション１を受信することにより、後述するスタートコンディション２及びストップコンディション３をそれぞれ認識できるようになる。

スタートコンディション２は、データ伝送を開始するタイミングをスレーブ装置２００又はスレーブ装置２０１に示すパターンを表す。より具体的には、実施の形態１では、スタートコンディション２は、Master: SDA２０のうち、アドレス等の送信データの周波数と比較して２倍の周波数でＨｉｇｈ→Ｌｏｗに変化する信号である。換言すれば、スタートコンディション２は、Master: SDA２０のうち、アドレス等の送信データの周期と比較して２分の１の周期でＨｉｇｈ→Ｌｏｗに変化する信号である。なお、スレーブ装置２００及びスレーブ装置２０１は、それぞれ、シンクロコンディション１を検出した後にのみ、スタートコンディション２を検出することができる。マスター装置１００は、スタートコンディション２に続いて、アドレス等の送信データをスレーブ装置２００又はスレーブ装置２０１に出力する。

ストップコンディション３は、データ伝送を終了するタイミングをマスター装置１００、スレーブ装置２００又はスレーブ装置２０１に示すパターンを表す。より具体的には、実施の形態１では、ストップコンディション３は、Master: SDA２０、Slave A: SDA２１又はSlave B: SDA２２のうち、アドレス等の送信データの周波数と比較して２倍の周波数でＬｏｗ→Ｈｉｇｈ→Ｌｏｗ→Ｈｉｇｈの順に変化する信号である。換言すれば、ストップコンディション３は、Master: SDA２０、Slave A: SDA２１又はSlave B: SDA２２のうち、アドレス等の送信データの周期と比較して２分の１の周期でＬｏｗ→Ｈｉｇｈ→Ｌｏｗ→Ｈｉｇｈの順に変化する信号である。なお、スレーブ装置２００及びスレーブ装置２０１は、それぞれ、シンクロコンディション１を検出した後にのみ、ストップコンディション３を検出することができる。マスター装置１００がスレーブ装置２００又はスレーブ装置２０１にデータを書き込む場合、マスター装置１００は、書き込み用データ等の送信データの終了タイミングでストップコンディション３をスレーブ装置２００又はスレーブ装置２０１に出力してデータ伝送を終了し、Master: SDA２０をＨｉｇｈに保持する。一方、マスター装置１００がスレーブ装置２００又はスレーブ装置２０１からのデータを読み込む場合、スレーブ装置２００又はスレーブ装置２０１は、読み込み用データ等の送信データの終了タイミングでストップコンディション３をマスター装置１００に出力する。

次に、図５に示されたタイミングチャートの左側から順を追って説明する。まず、マスター装置１００のシリアルデータ送信回路１３０は、内部回路１５０が生成したMaster: SDA２０のシンクロコンディション１を、ストローブ信号生成回路１２０が生成したMaster: m_strb３０の状態に基づいて、シリアルクロック生成回路１１０が生成したMaster: SCL１０の変化点でスレーブ装置２００に送信する。
次に、スレーブ装置２００のストローブ信号同期化回路２１０は、Slave A: syc_pls４１としてＨｉｇｈのパルス信号をストローブ信号生成回路２２０に出力する。次に、ストローブ信号生成回路２２０は、生成するSlave A: s_strb３１の位相を、マスター装置１００のストローブ信号生成回路１２０が生成したMaster: m_strb３０の位相と一致するように調整する。

次に、マスター装置１００のシリアルデータ送信回路１３０は、内部回路１５０が生成したMaster: SDA２０のスタートコンディション２を、ストローブ信号生成回路１２０が生成したMaster: m_strb３０の状態に基づいて、シリアルクロック生成回路１１０が生成したMaster: SCL１０の変化点でスレーブ装置２００のシリアルデータ受信回路２３０に送信する。続いて、マスター装置１００のシリアルデータ送信回路１３０は、ストローブ信号生成回路１２０が生成したMaster: m_strb３０の状態に基づいて、シリアルクロック生成回路１１０が生成したMaster: SCL１０の変化点でスレーブ装置２００のアドレスをスレーブ装置２００のシリアルデータ受信回路２３０に送信する。スレーブ装置２００のシリアルデータ受信回路２３０は、シリアルデータ送信回路１３０が送信したMaster: SDA２０のスタートコンディション２及びスレーブ装置２００のアドレスを、それぞれストローブ信号生成回路２２０が位相を調整したSlave A: s_strb３１の状態に基づいて、マスター装置１００のシリアルクロック生成回路１１０が生成したMaster: SCL１０の変化点で受信する。

次に、スレーブ装置２００のシリアルデータ送信回路２４０は、内部回路２５０が生成したSlave A: SDA２１のＡｃｋ及び読み込み用データを、ストローブ信号生成回路２２０が位相を調整したSlave A: s_strb３１の状態に基づいて、マスター装置１００のシリアルクロック生成回路１１０が生成したMaster: SCL１０の変化点でマスター装置１００のシリアルデータ受信回路１４０に送信する。続いて、スレーブ装置２００のシリアルデータ送信回路２４０は、Slave A: s_strb３１の状態に基づいて、マスター装置１００のシリアルクロック生成回路１１０が生成したMaster: SCL１０の変化点でストップコンディション３をマスター装置１００のシリアルデータ受信回路１４０に送信する。マスター装置１００のシリアルデータ受信回路１４０は、シリアルデータ送信回路２４０が送信したSlave A: SDA２１のＡｃｋ、読み込み用データ及びストップコンディション３を、それぞれストローブ信号生成回路１２０が生成したMaster: m_strb３０の状態に基づいて、シリアルクロック生成回路１１０が生成したMaster: SCL１０の変化点で受信する。内部回路１５０は、シリアルデータ受信回路１４０がストップコンディション３を受信する前に受信した読み込み用データを読み込む。

次に、マスター装置１００のシリアルデータ送信回路１３０は、内部回路１５０が生成したMaster: SDA２０のスタートコンディション２を、ストローブ信号生成回路１２０が生成したMaster: m_strb３０の状態に基づいて、シリアルクロック生成回路１１０が生成したMaster: SCL１０の変化点でスレーブ装置２００のシリアルデータ受信回路２３０に送信する。続いて、シリアルデータ送信回路１３０は、Master: m_strb３０の状態に基づいて、シリアルクロック生成回路１１０が生成したMaster: SCL１０の変化点でスレーブ装置２００のアドレス、及び書き込み用データをそれぞれスレーブ装置２００のシリアルデータ受信回路２３０に送信する。スレーブ装置２００のシリアルデータ受信回路２３０は、シリアルデータ送信回路１３０が送信したMaster: SDA２０のスタートコンディション２及びスレーブ装置２００のアドレス、及び書き込み用データを、それぞれ、ストローブ信号生成回路２２０が位相を調整したSlave A: s_strb３１の状態に基づいて、マスター装置１００のシリアルクロック生成回路１１０が生成したMaster: SCL１０の変化点で受信する。

次に、マスター装置１００のシリアルデータ送信回路１３０は、内部回路１５０が生成したMaster: SDA２０のストップコンディション３を、ストローブ信号生成回路１２０が生成したMaster: m_strb３０の状態に基づいて、シリアルクロック生成回路１１０が生成したMaster: SCL１０の変化点でスレーブ装置２００に送信する。スレーブ装置２００のシリアルデータ受信回路２３０は、シリアルデータ送信回路１３０が送信したMaster: SDA２０のストップコンディション３を、ストローブ信号生成回路２２０が位相を調整したSlave A: s_strb３１の状態に基づいて、マスター装置１００のシリアルクロック生成回路１１０が生成したMaster: SCL１０の変化点で受信する。内部回路２５０には、シリアルデータ受信回路２３０がストップコンディション３を受信する前に受信した上述の書き込み用データが書き込まれる。

従来、例えば、Ｉ２Ｃに代表される、２線シリアルバスを用いたデータ伝送方式において、シリアルクロックのＨｉｇｈ区間でシリアルデータが変化することでスタートコンディション及びストップコンディションを検出する技術が知られている（例えば、特許文献１を参照）。従来のＩ２Ｃにおけるマスター装置がスレーブ装置のデータを読み込む制御において、スレーブ装置の出力データ長を規定長とすることでマスター装置はデータの終端を判断する。しかし、例えば、スレーブ装置が応答（Ａｃｋ）を出力した後に伝送路が切断した場合、マスター装置は、マスター装置に入力されるデータが誤っていることを認識することができない。通常の場合、伝送データの誤りの有無は、伝送データ内にＣＲＣ符号を埋め込むことによって確認される。しかし、ＣＲＣ演算回路を搭載することによる回路規模の増加が問題になる。

そこで、上記のように図５を参照して説明したシリアル伝送システム１０００の動作では、スレーブ装置２００がストップコンディション３をマスター装置１００に送信する。このように、スレーブ装置２００が転送データの終了タイミングを制御することにより、データの終端を正確にマスター装置１００に通知することができ、正確なデータの転送を実現することができる。

以上のように、実施の形態１に係るマスター装置１００は、周期的なシリアルクロック１０を生成するシリアルクロック生成回路１１０と、シリアルデータ２０を生成するシリアルデータ生成回路である内部回路１５０と、内部回路１５０が生成したシリアルデータ２０を、シリアルクロック生成回路１１０が生成したシリアルクロック１０に基づいたタイミングでスレーブ装置２００に送信するシリアルデータ送信回路１３０と、を備えている。

上記の構成によれば、マスター装置１００がシリアルデータ２０をシリアルクロック１０に基づいたタイミングで送信することにより、スレーブ装置２００において、シリアルデータ２０を処理するフリップフロップを、シリアルクロック１０に基づいた同期回路とすることが可能となる。より具体的には、スレーブ装置２００において、シリアルデータ２０を、シリアルクロック１０に基づいたタイミングで受信することが可能となる。よって、スレーブ装置２００におけるタイミング制約を緩和することができる。従って、安全性の高い回路を設計可能となる。

また、実施の形態１に係るマスター装置１００は、シリアルクロック生成回路１１０が生成したシリアルクロック１０の周波数に基づいた周波数のストローブ信号を生成するストローブ信号生成回路１２０をさらに備え、シリアルデータ送信回路１３０は、内部回路１５０が生成したシリアルデータ２０を、ストローブ信号生成回路１２０がシリアルクロック１０に基づいて生成したストローブ信号の状態に基づいて、シリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点でスレーブ装置２００に送信し、シリアルクロック生成回路１１０が生成するシリアルクロック１０は、動作クロックとして機能する。

上記の構成によれば、マスター装置１００がシリアルデータ２０をストローブ信号の状態に基づいて、シリアルクロック１０の変化点で送信する。ストローブ信号は、シリアルクロック１０の周波数に基づいた周波数を有するため、シリアルデータ２０を受信したスレーブ装置２００において、シリアルデータ２０を処理するフリップフロップを、シリアルクロック１０に基づいた同期回路とすることが可能となる。より具体的には、スレーブ装置２００において、シリアルデータ２０を、ストローブ信号を基準にシリアルクロック１０に基づいた安定したタイミングで受信することが可能となる。よって、スレーブ装置２００におけるタイミング制約を緩和することができる。また、シリアルクロック１０が動作クロックとして機能することにより、マスター装置１００における回路を、シリアルクロック１０に基づいた同期回路とすることが可能となる。

また、実施の形態１に係るマスター装置１００におけるストローブ信号生成回路１２０が生成するストローブ信号の周波数は、シリアルクロック生成回路１１０が生成したシリアルクロック１０の周波数の２分周の周波数である。

上記の構成によれば、マスター装置１００が、シリアルデータ２０を、シリアルクロック１０の周波数の２分周の周波数を有するストローブ信号に基づいたタイミングで送信する。ストローブ信号は、シリアルクロック１０の周波数の２分周の周波数を有するため、シリアルデータ２０を受信したスレーブ装置２００において、シリアルデータ２０を処理するフリップフロップを、シリアルクロック１０に基づいた同期回路とすることが可能となる。より具体的には、スレーブ装置２００において、シリアルデータ２０を、シリアルクロック１０の周波数の２分周の周波数を有するストローブ信号に基づいたタイミングで受信することが可能となる。よって、スレーブ装置２００におけるタイミング制約を緩和することができる。

また、実施の形態１に係るマスター装置１００は、スレーブ装置２００が送信したシリアルデータ２１を、ストローブ信号生成回路１２０が生成したストローブ信号の状態に基づいて、シリアルクロック生成回路１１０が生成したシリアルクロック１０の変化点で受信するシリアルデータ受信回路１４０をさらに備えている。

上記の構成によれば、スレーブ装置２００がシリアルデータ２１をストローブ信号の状態に基づいて、シリアルクロック１０の変化点で送信することにより、マスター装置１００において、シリアルデータ２１を、ストローブ信号を基準にシリアルクロック１０に基づいた安定したタイミングで受信することが可能となる。よって、マスター装置１００におけるタイミング制約を緩和することができる。

また、実施の形態１に係るマスター装置１００におけるシリアルデータ生成回路である内部回路１５０は、ストローブ信号生成回路１２０が生成したストローブ信号と、スレーブ装置２００がシリアルクロック１０に基づいて生成したストローブ信号との同期化を指示するパターンを表すシンクロコンディション１を含むシリアルデータ２０を生成する。

例えば、スレーブ装置２００において、シリアルクロック１０を２分周することによりストローブ信号を生成した場合、当該ストローブ信号の位相が、リセット解除タイミングによってマスター装置１００のストローブ信号生成回路１２０が生成したストローブ信号の位相と異なることがある。しかし、上記の構成によれば、マスター装置１００が送信したシリアルデータ２０を受信したスレーブ装置２００において、シリアルデータ２０に含まれるシンクロコンディション１を用いることにより同期化パルスを生成し、ストローブ信号の位相を調整することが可能となる。

また、実施の形態１に係るマスター装置１００におけるシリアルデータ生成回路である内部回路１５０は、データ伝送を開始するタイミングをスレーブ装置２００に示すパターンを表すスタートコンディション２を含むシリアルデータ２０を生成する。

上記の構成によれば、マスター装置１００が送信したシリアルデータ２０を受信したスレーブ装置２００において、シリアルデータ２０に含まれるスタートコンディション２が示すデータ転送の開始タイミングに基づいて、アドレス又は書き込み用データ等の送信データを受信することが可能になる。また、シリアルデータ２０のみでデータ転送の開始タイミングをスレーブ装置２００に示すことができるため、スレーブ装置２００におけるタイミング制約を緩和することができる。

また、実施の形態１に係るマスター装置１００におけるシリアルデータ生成回路である内部回路１５０は、データ伝送を終了するタイミングをスレーブ装置２００に示すパターンを表すストップコンディション３を含むシリアルデータ２０を生成する。

上記の構成によれば、マスター装置１００が送信したシリアルデータ２０を受信したスレーブ装置２００において、シリアルデータ２０に含まれるストップコンディション３が示すデータ転送の終了タイミングに基づいて、アドレス又は書き込み用データ等の送信データの受信を終了することが可能になる。また、シリアルデータ２０のみでデータ転送の終了タイミングをスレーブ装置２００に示すことができるため、スレーブ装置２００におけるタイミング制約を緩和することができる。

また、実施の形態１に係るスレーブ装置２００は、シリアルデータ２１を生成するシリアルデータ生成回路である内部回路２５０と、内部回路２５０が生成したシリアルデータ２１を、マスター装置１００が生成したシリアルクロック１０に基づいたタイミングで当該マスター装置１００に送信するシリアルデータ送信回路２４０と、を備えている。

上記の構成によれば、スレーブ装置２００がシリアルデータ２１をシリアルクロック１０に基づいたタイミングで送信することにより、マスター装置１００において、シリアルデータ２１を処理するフリップフロップを、シリアルクロック１０に基づいた同期回路とすることが可能となる。より具体的には、マスター装置１００において、シリアルデータ２１を、シリアルクロック１０に基づいたタイミングで受信することが可能となる。よって、マスター装置１００におけるタイミング制約を緩和することができる。従って、安全性の高い回路を設計可能となる。

また、実施の形態１に係るスレーブ装置２００は、マスター装置１００が生成したシリアルクロック１０の周波数に基づいた周波数のストローブ信号を生成するストローブ信号生成回路２２０をさらに備え、シリアルデータ送信回路２４０は、シリアルデータ生成回路である内部回路２５０が生成したシリアルデータ２１を、ストローブ信号生成回路２２０が生成したストローブ信号の状態に基づいて、マスター装置１００が生成したシリアルクロック１０の変化点でマスター装置１００に送信し、マスター装置１００が生成したシリアルクロック１０は、動作クロックとして機能する。

上記の構成によれば、スレーブ装置２００がシリアルデータ２１をストローブ信号の状態に基づいて、シリアルクロック１０の変化点で送信する。ストローブ信号は、シリアルクロック１０の周波数に基づいた周波数を有するため、シリアルデータ２１を受信したマスター装置１００において、シリアルデータ２１を処理するフリップフロップを、シリアルクロック１０に基づいた同期回路とすることが可能となる。より具体的には、マスター装置１００において、シリアルデータ２１を、ストローブ信号を基準にシリアルクロック１０に基づいた安定したタイミングで受信することが可能となる。よって、マスター装置１００におけるタイミング制約を緩和することができる。また、シリアルクロック１０が動作クロックとして機能することにより、スレーブ装置２００における回路を、シリアルクロック１０に基づいた同期回路とすることが可能となる。

また、実施の形態１に係るスレーブ装置２００におけるストローブ信号生成回路２２０が生成するストローブ信号の周波数は、マスター装置１００が生成したシリアルクロック１０の周波数の２分周の周波数である。

上記の構成によれば、スレーブ装置２００が、シリアルデータ２１を、シリアルクロック１０の周波数の２分周の周波数を有するストローブ信号に基づいたタイミングで送信する。ストローブ信号は、シリアルクロック１０の周波数の２分周の周波数を有するため、シリアルデータ２１を受信したマスター装置１００において、シリアルデータ２１を処理するフリップフロップを、シリアルクロック１０に基づいた同期回路とすることが可能となる。より具体的には、マスター装置１００において、シリアルデータ２１を、シリアルクロック１０の周波数の２分周の周波数を有するストローブ信号に基づいたタイミングで受信することが可能となる。よって、スレーブ装置２００におけるタイミング制約を緩和することができる。

また、実施の形態１に係るスレーブ装置２００は、マスター装置１００が送信したシリアルデータ２０を、ストローブ信号生成回路２２０が生成したストローブ信号の状態に基づいて、マスター装置１００が生成したシリアルクロック１０の変化点で受信するシリアルデータ受信回路２３０をさらに備えている。

上記の構成によれば、マスター装置１００がシリアルデータ２０をストローブ信号の状態に基づいて、シリアルクロック１０の変化点で送信することにより、スレーブ装置２００において、シリアルデータ２０を、ストローブ信号を基準にシリアルクロック１０に基づいた安定したタイミングで受信することが可能となる。よって、スレーブ装置２００におけるタイミング制約を緩和することができる。

また、実施の形態１に係るスレーブ装置２００は、マスター装置１００が送信したシリアルデータ２０を参照して、マスター装置１００がシリアルクロック１０に基づいて生成したストローブ信号とストローブ信号生成回路２２０が生成したストローブ信号との同期化を指示するパターンを示すシンクロコンディション１を検出した場合、同期化パルスをストローブ信号生成回路２２０に出力するストローブ信号同期化回路２１０をさらに備え、ストローブ信号生成回路２２０は、ストローブ信号同期化回路２１０から同期化パルスを受信した場合、生成するストローブ信号の位相を、マスター装置１００がシリアルクロック１０に基づいて生成したストローブ信号の位相と一致するように調整する。

例えば、ストローブ信号生成回路２２０が生成したストローブ信号の位相がリセット解除タイミングによってマスター装置１００のストローブ信号生成回路１２０が生成したストローブ信号の位相と異なることがある。しかし、上記の構成によれば、スレーブ装置２００において、シリアルデータ２０に含まれるシンクロコンディション１を検出した場合、同期化パルスを生成することにより、マスター装置１００が生成したストローブ信号の位相と、スレーブ装置２００のストローブ信号生成回路２２０が生成したストローブ信号の位相とを一致させることができる。

また、実施の形態１に係るスレーブ装置２００におけるシリアルデータ生成回路である内部回路２５０は、データ伝送を終了するタイミングをマスター装置１００に示すパターンを表すストップコンディション３を含むシリアルデータ２１を生成する。
上記の構成によれば、上記の構成によれば、スレーブ装置２００が送信したシリアルデータ２１を受信したマスター装置１００において、シリアルデータ２１に含まれるストップコンディション３が示すデータ転送の終了タイミングに基づいて、アドレス又は読み込み用データ等の送信データの受信を終了することが可能になる。また、シリアルデータ２１のみでデータ転送の終了タイミングをマスター装置１００に示すことができるため、マスター装置１００におけるタイミング制約を緩和することができる。また、スレーブ装置２００がデータ送信の終了タイミングを通知することにより終端までの送信データをスレーブ装置２００が出力していることをマスター装置１００が認識することが可能となる。また、マスター装置１００が伝送路断とデータの終端とを区別して認識することが可能となる。

また、実施の形態１に係るシリアル伝送システム１０００は、マスター装置１００及びスレーブ装置２００を含むシリアル伝送システム１０００であって、マスター装置１００は、周期的なシリアルクロック１０を生成するシリアルクロック生成回路１１０と、マスター装置シリアルデータ２０を生成するマスター装置シリアルデータ生成回路である内部回路１５０と、マスター装置シリアルデータ生成回路である内部回路１５０が生成したマスター装置シリアルデータ２０を、シリアルクロック生成回路１１０が生成したシリアルクロック１０に基づいたタイミングでスレーブ装置２００に送信するマスター装置シリアルデータ送信回路であるシリアルデータ送信回路１３０と、スレーブ装置２００が送信したスレーブ装置シリアルデータ２１を、シリアルクロック生成回路１１０が生成したシリアルクロック１０に基づいたタイミングで受信するスレーブ装置シリアルデータ受信回路であるシリアルデータ受信回路１４０と、を備え、スレーブ装置２００は、スレーブ装置シリアルデータ２１を生成するスレーブ装置シリアルデータ生成回路である内部回路２５０と、スレーブ装置シリアルデータ生成回路である内部回路２５０が生成したスレーブ装置シリアルデータ２１を、マスター装置１００のシリアルクロック生成回路１１０が生成したシリアルクロック１０に基づいたタイミングでマスター装置１００に送信するスレーブ装置シリアルデータ送信回路であるシリアルデータ送信回路２４０と、マスター装置シリアルデータ生成回路である内部回路１５０が生成したマスター装置シリアルデータ２０を、マスター装置１００のシリアルクロック生成回路１１０が生成したシリアルクロック１０に基づいたタイミングで受信するマスター装置シリアルデータ受信回路であるシリアルデータ受信回路２３０と、を備えている。
上記の構成によれば、上述のマスター装置１００及びスレーブ装置２００が奏する各効果を、シリアル伝送システム１０００において実現することができる。

実施の形態２．
実施の形態１では、シリアルデータ２０又はシリアルデータ２１をストローブ信号の状態に基づいて、シリアルクロック１０の変化点で送受信し、シリアルクロック１０が動作クロックとして機能する構成について説明した。実施の形態２では、シリアルデータ２０又はシリアルデータ２１を、シリアルクロック１０の状態に基づいて、別のクロック信号の変化点で送受信し、当該別のクロック信号が動作クロックとして機能する構成について説明する。
以下で、実施の形態２について図面を参照して説明する。なお、実施の形態１で説明した構成と同様の機能を有する構成については同一の符号を付し、その説明を省略する。

図６は、実施の形態２に係るシリアル伝送システム１００１の構成を示すブロック図である。図６が示すように、シリアル伝送システム１００１は、マスター装置５００、スレーブ装置６００、スレーブ装置６０１及びスレーブ装置６０２を含む。なお、スレーブ装置６００、スレーブ装置６０１、及びスレーブ装置６０２は、それぞれ、内部回路２５０以外は同様の構成を有するため、以下では、主に、マスター装置５００及びスレーブ装置６００について説明し、スレーブ装置６０１及びスレーブ装置６０２の説明は省略する。

マスター装置５００は、実施の形態１に係るマスター装置１００と比較して、ストローブ信号生成回路１２０の代わりに、位相同期回路１６０を備えている。なお、位相同期回路１６０は、ＰＬＬ（phase locked loop）である。

スレーブ装置６００は、実施の形態１に係るスレーブ装置２００と比較して、ストローブ信号同期化回路２１０及びストローブ信号生成回路２２０の代わりに、位相同期回路２６０を備えている。なお、位相同期回路１６０は、ＰＬＬ（phase locked loop）である。

マスター装置５００の位相同期回路１６０は、シリアルクロック生成回路１１０が生成したシリアルクロック１０の周波数に基づいた周波数のクロック信号を生成する。より詳細には、実施の形態２では、位相同期回路１６０が生成するクロック信号の周波数は、シリアルクロック生成回路１１０が生成したシリアルクロック１０の周波数の２逓倍の周波数である。位相同期回路１６０は、生成したクロック信号を、マスター装置５００のシリアルデータ送信回路１３０、シリアルデータ受信回路１４０及び内部回路１５０にそれぞれ出力する。実施の形態２では、位相同期回路１６０が生成するクロック信号は、上記の各回路に対する動作クロックとして機能する。

実施の形態２に係るシリアルデータ送信回路１３０は、実施の形態１で説明したストローブ信号を用いずに、内部回路１５０が生成したシリアルデータ２０を、シリアルクロック生成回路１１０が生成したシリアルクロック１０の状態に基づいて、位相同期回路１６０が生成したクロック信号の変化点でスレーブ装置２００のシリアルデータ受信回路２３０に送信する。

実施の形態２に係るシリアルデータ受信回路１４０は、実施の形態１で説明したストローブ信号を用いずに、後述するスレーブ装置６００のシリアルデータ送信回路２４０が送信したシリアルデータ２１を、シリアルクロック生成回路１１０が生成したシリアルクロック１０の状態に基づいて、位相同期回路１６０が生成したクロック信号の変化点で受信する。

スレーブ装置６００の位相同期回路２６０は、マスター装置５００のシリアルクロック生成回路１１０が生成したシリアルクロック１０の周波数に基づいた周波数のクロック信号を生成する。より詳細には、実施の形態２では、位相同期回路２６０が生成するクロック信号の周波数は、シリアルクロック生成回路１１０が生成したシリアルクロック１０の周波数の２逓倍の周波数である。位相同期回路２６０は、生成したクロック信号を、スレーブ装置６００のシリアルデータ受信回路２３０、シリアルデータ送信回路２４０及び内部回路２５０にそれぞれ出力する。実施の形態２では、位相同期回路２６０が生成するクロック信号は、上記の各回路に対する動作クロックとして機能する。

実施の形態２に係るシリアルデータ受信回路２３０は、実施の形態１で説明したストローブ信号を用いずに、マスター装置５００のシリアルデータ送信回路１３０が送信したシリアルデータ２０を、シリアルクロック生成回路１１０が生成したシリアルクロック１０の状態に基づいて、位相同期回路２６０が生成したクロック信号の変化点で受信する。

実施の形態２に係るシリアルデータ送信回路２４０は、実施の形態１で説明したストローブ信号を用いずに、内部回路２５０が生成したシリアルデータ２１を、シリアルクロック生成回路１１０が生成したシリアルクロック１０の状態に基づいて、位相同期回路２６０が生成したクロック信号の変化点でマスター装置５００のシリアルデータ受信回路１４０に送信する。

次に、実施の形態２に係るシリアル伝送システム１００１の動作について図面を参照して説明する。図７は、マスター装置５００とスレーブ装置６００又はスレーブ装置６０１との間の伝送信号のタイミングチャートである。なお、図７では、スレーブ装置６０２のタイミングチャートについては省略されている。

まず、図７に示された各信号の詳細について説明する。Master: SCL１０は、マスター装置５００のシリアルクロック生成回路１１０が生成するシリアルクロック１０を示す。図７が示すように、Master: SCL１０は、一定の周期でＨｉｇｈとＬｏｗとを交互に繰り返す。マスター装置１００のシリアルクロック生成回路１１０は、シリアルクロック伝送路３００を介してスレーブ装置２００及びスレーブ装置２０１にそれぞれ出力する。

Master & Slave :pll_clk６０は、マスター装置５００の位相同期回路１６０が生成したクロック信号と、スレーブ装置６００の位相同期回路２６０が生成したクロック信号とを示す。つまり、マスター装置５００の位相同期回路１６０が生成したクロック信号と、スレーブ装置６００の位相同期回路２６０が生成したクロック信号とは同期している。Master & Slave :pll_clk６０は、マスター装置５００のデータ伝送回路の動作クロックであり、スレーブ装置６００のデータ伝送回路の動作クロックである。位相同期回路１６０及び位相同期回路２６０は、それぞれ、シリアルクロック生成回路１１０が生成したMaster: SCL１０の周波数を２逓倍することによりMaster & Slave :pll_clk６０を生成する。従って、図７が示すように、Master & Slave :pll_clk６０の周波数は、Master: SCL１０の２倍の周波数である。よって、例えば、Master: SCL１０における単一のＨｉｇｈの区間又は単一のＬｏｗの区間は、Master & Slave :pll_clk６０における隣り合ったＨｉｇｈ及びＬｏｗの区間に対応する。

実施の形態２に係るMaster: SDA２０は、マスター装置５００の内部回路１５０が生成するシリアルデータ２０を示す。マスター装置５００がスレーブ装置６００又はスレーブ装置６０１を制御しない場合、Master: SDA２０は、Ｈｉｇｈに保持される。マスター装置５００がスレーブ装置６００又はスレーブ装置６０１を制御する場合、マスター装置５００のシリアルデータ送信回路１３０は、内部回路１５０が生成したMaster: SDA２０を、シリアルクロック生成回路１１０が生成したMaster: SCL１０の状態に基づいて、位相同期回路１６０が生成したMaster & Slave :pll_clk６０の変化点でスレーブ装置６００又はスレーブ装置６０１に送信する。また、マスター装置５００のシリアルデータ送信回路１３０は、スレーブ装置６００又はスレーブ装置６０１がシリアルデータとしてAckまたは読み込み用データを出力する直前のタイミングで、Master: SDA２０の出力を停止する。

実施の形態２に係るSlave A: SDA２１は、スレーブ装置６００の内部回路２５０が生成するシリアルデータを示す。マスター装置５００がスレーブ装置６００を制御しない場合、スレーブ装置６００のシリアルデータ送信回路２４０は、Slave A: SDA２１の送信を停止する。マスター装置５００がスレーブ装置６００を制御する場合、スレーブ装置２００のシリアルデータ送信回路２４０は、内部回路２５０が生成したSlave A: SDA２１を、シリアルクロック生成回路１１０が生成したMaster: SCL１０の状態に基づいて、位相同期回路２６０が生成したMaster & Slave :pll_clk６０の変化点でマスター装置５００に送信する。

実施の形態２に係るSlave B: SDA２２は、スレーブ装置６０１の図示しない内部回路が生成するシリアルデータを示す。Slave B: SDA２２は、Slave A: SDA２１と同様の信号であるため、詳細な説明は省略する。

実施の形態２に係るスタートコンディション２は、データ伝送を開始するタイミングをスレーブ装置６００又はスレーブ装置６０１に示すパターンを表す。より具体的には、スタートコンディション２は、Master: SDA２０のうち、アドレス等の送信データの周波数と比較して２倍の周波数でＨｉｇｈ→Ｌｏｗに変化する信号である。マスター装置５００は、スタートコンディション２に続いて、アドレス等の送信データをスレーブ装置６００又はスレーブ装置６０１に出力する。

実施の形態２に係るストップコンディション３は、データ伝送を終了するタイミングをマスター装置５００、スレーブ装置６００又はスレーブ装置６０１に示すパターンを表す。より具体的には、ストップコンディション３は、Master: SDA２０、Slave A: SDA２１又はSlave B: SDA２２のうち、アドレス等の送信データの周波数と比較して２倍の周波数でＬｏｗ→Ｈｉｇｈ→Ｌｏｗ→Ｈｉｇｈの順に変化する信号である。なお、スレーブ装置６００及びスレーブ装置６０１は、それぞれ、スタートコンディション２を検出した後にのみ、ストップコンディション３を検出することができる。マスター装置５００がスレーブ装置６００又はスレーブ装置６０１にデータを書き込む場合、マスター装置５００は、書き込み用データ等の送信データの終了タイミングでストップコンディション３をスレーブ装置６００又はスレーブ装置６０１に出力してデータ伝送を終了し、Master: SDA２０をＨｉｇｈに保持する。一方、マスター装置５００がスレーブ装置６００又はスレーブ装置６０１からのデータを読み込む場合、スレーブ装置６００又はスレーブ装置６０１は、読み込み用データ等の送信データの終了タイミングでストップコンディション３をマスター装置５００に出力する。

次に、図７に示されたタイミングチャートの左側から順を追って説明する。まず、マスター装置５００のシリアルデータ送信回路１３０は、内部回路１５０が生成したMaster: SDA２０のスタートコンディション２を、シリアルクロック生成回路１１０が生成したMaster: SCL１０の状態に基づいて、位相同期回路１６０が生成したMaster & Slave :pll_clk６０の変化点でスレーブ装置６００のシリアルデータ受信回路２３０に送信する。続いて、マスター装置５００のシリアルデータ送信回路１３０は、Master: SCL１０の状態に基づいて、Master & Slave :pll_clk６０の変化点でスレーブ装置６００のアドレスをスレーブ装置６００のシリアルデータ受信回路２３０に送信する。スレーブ装置６００のシリアルデータ受信回路２３０は、シリアルデータ送信回路１３０が送信したMaster: SDA２０のスタートコンディション２及びスレーブ装置６００のアドレスを、Master: SCL１０の状態に基づいて、位相同期回路２６０が生成したMaster & Slave :pll_clk６０の変化点で受信する。

次に、スレーブ装置６００のシリアルデータ送信回路２４０は、内部回路２５０が生成したSlave A: SDA２１のＡｃｋ及び読み込み用データを、シリアルクロック生成回路１１０が生成したMaster: SCL１０の状態に基づいて、位相同期回路２６０が生成したMaster & Slave :pll_clk６０の変化点でマスター装置５００のシリアルデータ受信回路１４０に送信する。続いて、スレーブ装置６００のシリアルデータ送信回路２４０は、Master: SCL１０の状態に基づいて、位相同期回路２６０が生成したMaster & Slave :pll_clk６０の変化点で、ストップコンディション３をマスター装置５００のシリアルデータ受信回路１４０に送信する。マスター装置５００のシリアルデータ受信回路１４０は、シリアルデータ送信回路２４０が送信したSlave A: SDA２１のＡｃｋ、読み込み用データ及びストップコンディション３を、シリアルクロック生成回路１１０が生成したMaster: SCL１０の状態に基づいて、位相同期回路１６０が生成したMaster & Slave :pll_clk６０の変化点で受信する。内部回路１５０は、シリアルデータ受信回路１４０がストップコンディション３を受信する前に受信した読み込み用データを読み込む。

次に、マスター装置５００のシリアルデータ送信回路１３０は、内部回路１５０が生成したMaster: SDA２０のスタートコンディション２を、シリアルクロック生成回路１１０が生成したMaster: SCL１０の状態に基づいて、位相同期回路１６０が生成したMaster & Slave :pll_clk６０の変化点でスレーブ装置６００のシリアルデータ受信回路２３０に送信する。続いて、シリアルデータ送信回路１３０は、Master: SCL１０にの状態に基づいて、位相同期回路１６０が生成したMaster & Slave :pll_clk６０の変化点で、スレーブ装置６００のアドレス、及び書き込み用データをスレーブ装置６００のシリアルデータ受信回路２３０に送信する。スレーブ装置６００のシリアルデータ受信回路２３０は、シリアルデータ送信回路１３０が送信したMaster: SDA２０のスタートコンディション２及びスレーブ装置２００のアドレス、及び書き込み用データを、シリアルクロック生成回路１１０が生成したMaster: SCL１０の状態に基づいて、位相同期回路２６０が生成したMaster & Slave :pll_clk６０の変化点で受信する。

次に、マスター装置５００のシリアルデータ送信回路１３０は、内部回路１５０が生成したMaster: SDA２０のストップコンディション３を、シリアルクロック生成回路１１０が生成したMaster: SCL１０の状態に基づいて、位相同期回路１６０が生成したMaster & Slave :pll_clk６０の変化点でスレーブ装置６００に送信する。スレーブ装置６００のシリアルデータ受信回路２３０は、シリアルデータ送信回路１３０が送信したMaster: SDA２０のストップコンディション３を、シリアルクロック生成回路１１０が生成したMaster: SCL１０の状態に基づいて、位相同期回路２６０が生成したMaster & Slave :pll_clk６０の変化点で受信する。内部回路２５０には、シリアルデータ受信回路２３０がストップコンディション３を受信する前に受信した上述の書き込み用データが書き込まれる。

上記のように、図７が示すシリアル伝送システム１０００の動作では、実施の形態１で説明したシンクロコンディション１は用いられない。従って、実施の形態１に係るシリアルデータ送信回路１３０、シリアルデータ送信回路２４０、シリアルデータ受信回路１４０及びシリアルデータ受信回路２３０がそれぞれ有する、シンクロコンディション１を検出する回路が削減される。

以上のように、実施の形態２に係るマスター装置５００は、シリアルクロック生成回路１１０が生成したシリアルクロック１０の周波数に基づいた周波数のクロック信号を生成する位相同期回路１６０をさらに備え、シリアルデータ送信回路１３０は、シリアルデータ生成回路である内部回路１５０が生成したシリアルデータ２０を、シリアルクロック生成回路１１０が生成したシリアルクロック１０の状態に基づいて、位相同期回路１６０が生成したクロック信号の変化点でスレーブ装置６００に送信し、位相同期回路１６０が生成したクロック信号は、動作クロックとして機能する。

上記の構成によれば、シリアルクロック１０の周波数に基づいた周波数のクロック信号が動作クロックとして機能することにより、マスター装置５００における回路を、クロック信号に基づいた同期回路とすることが可能となる。そして、シリアルデータ２０を受信したスレーブ装置６００において、シリアルデータ２０を処理するフリップフロップを、クロック信号に基づいた同期回路とすることが可能となる。より具体的には、スレーブ装置６００において、シリアルデータ２０を、シリアルクロック１０を基準にクロック信号に基づいた安定したタイミングで受信することが可能となる。よって、スレーブ装置６００におけるタイミング制約を緩和することができる。また、ＰＬＬである位相同期回路１６０を用いるように構成したので、位相調整の回路が不要となり回路規模を削減することができる。

また、実施の形態２に係るマスター装置５００における位相同期回路１６０が生成するクロック信号の周波数は、シリアルクロック生成回路１１０が生成したシリアルクロック１０の周波数の２逓倍の周波数である。

上記の構成によれば、シリアルクロック１０の周波数の２逓倍の周波数を有するクロック信号が動作クロックとして機能することにより、マスター装置５００における回路を、クロック信号に基づいた同期回路とすることが可能となる。

また、実施の形態２に係るスレーブ装置６００は、マスター装置５００が生成したシリアルクロック１０の周波数に基づいた周波数のクロック信号を生成する位相同期回路２６０をさらに備え、シリアルデータ送信回路２４０は、シリアルデータ生成回路である内部回路２５０が生成したシリアルデータを、マスター装置５００が生成したシリアルクロック１０の状態に基づいて、位相同期回路２６０が生成したクロック信号の変化点でマスター装置５００に送信し、位相同期回路２６０が生成したクロック信号は、動作クロックとして機能する。

上記の構成によれば、シリアルクロック１０の周波数に基づいた周波数のクロック信号が動作クロックとして機能することにより、スレーブ装置６００における回路を、シリアルクロック１０に基づいた同期回路とすることが可能となる。また、ＰＬＬである位相同期回路２６０を用いるように構成したので、位相調整の回路が不要となり回路規模を削減することができる。

また、実施の形態２に係るスレーブ装置６００における位相同期回路２６０が生成するクロック信号の周波数は、マスター装置５００が生成したシリアルクロック１０の周波数の２逓倍の周波数である。

上記の構成によれば、シリアルクロック１０の周波数の２逓倍の周波数を有するクロック信号が動作クロックとして機能することにより、スレーブ装置６００における回路を、シリアルクロック１０に基づいた同期回路とすることが可能となる。
なお、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

本開示に係るマスター装置は、タイミング制約を緩和することができるため、シリアル伝送システムに利用可能である。

１シンクロコンディション、２スタートコンディション、３ストップコンディション、１０シリアルクロック、２０シリアルデータ、２１シリアルデータ、１００マスター装置、１１０シリアルクロック生成回路、１２０ストローブ信号生成回路、１３０シリアルデータ送信回路、１４０シリアルデータ受信回路、１４０ａマルチプレクサ、１４０ｂフリップフロップ、１４０ｃフリップフロップ、１５０内部回路、１５０ａフリップフロップ、１６０位相同期回路、２００スレーブ装置、２０１スレーブ装置、２０２スレーブ装置、２１０ストローブ信号同期化回路、２２０ストローブ信号生成回路、２３０シリアルデータ受信回路、２４０シリアルデータ送信回路、２５０内部回路、２６０位相同期回路、３００シリアルクロック伝送路、４００シリアルデータ伝送路、５００マスター装置、６００スレーブ装置、６０１スレーブ装置、６０２スレーブ装置、１０００シリアル伝送システム、１００１シリアル伝送システム。

Claims

周期的なシリアルクロックを生成し、生成したシリアルクロックをスレーブ装置に送信するシリアルクロック生成回路と、
シリアルデータを生成するシリアルデータ生成回路と、
前記シリアルデータ生成回路が生成したシリアルデータを、前記シリアルクロック生成回路が生成したシリアルクロックに基づいたタイミングで前記スレーブ装置に送信するシリアルデータ送信回路と、
前記シリアルクロック生成回路が生成したシリアルクロックの周波数に基づいた周波数のストローブ信号を生成するストローブ信号生成回路と、を備え、
前記シリアルデータ送信回路は、前記シリアルデータ生成回路が生成したシリアルデータを、前記ストローブ信号生成回路が生成したストローブ信号の状態に基づいて、前記シリアルクロック生成回路が生成したシリアルクロックの変化点で前記スレーブ装置に送信し、
前記シリアルクロック生成回路が生成するシリアルクロックは、動作クロックとして機能することを特徴とする、マスター装置。
周期的なシリアルクロックを生成するシリアルクロック生成回路と、
シリアルデータを生成するシリアルデータ生成回路と、
前記シリアルデータ生成回路が生成したシリアルデータを、前記シリアルクロック生成回路が生成したシリアルクロックに基づいたタイミングでスレーブ装置に送信するシリアルデータ送信回路と、
前記シリアルクロック生成回路が生成したシリアルクロックの周波数に基づいた周波数のストローブ信号を生成するストローブ信号生成回路と、を備え、
前記シリアルデータ送信回路は、前記シリアルデータ生成回路が生成したシリアルデータを、前記ストローブ信号生成回路が生成したストローブ信号の状態に基づいて、前記シリアルクロック生成回路が生成したシリアルクロックの変化点で前記スレーブ装置に送信し、
前記シリアルクロック生成回路が生成するシリアルクロックは、動作クロックとして機能し、
前記シリアルデータ生成回路は、前記ストローブ信号生成回路が生成したストローブ信号と、前記スレーブ装置が前記シリアルクロックに基づいて生成したストローブ信号との同期化を指示するパターンを表すシンクロコンディションを含むシリアルデータを生成することを特徴とする、マスター装置。
前記ストローブ信号生成回路が生成するストローブ信号の周波数は、前記シリアルクロック生成回路が生成したシリアルクロックの周波数の２分周の周波数であることを特徴とする、請求項１又は２に記載のマスター装置。
前記スレーブ装置が送信したシリアルデータを、前記ストローブ信号生成回路が生成したストローブ信号の状態に基づいて、前記シリアルクロック生成回路が生成したシリアルクロックの変化点で受信するシリアルデータ受信回路をさらに備えていることを特徴とする、請求項１から請求項３の何れか１項に記載のマスター装置。
前記シリアルデータ生成回路は、前記ストローブ信号生成回路が生成したストローブ信号と、前記スレーブ装置が前記シリアルクロックに基づいて生成したストローブ信号との同期化を指示するパターンを表すシンクロコンディションを含むシリアルデータを生成することを特徴とする、請求項１、請求項３又は請求項４の何れか１項に記載のマスター装置。
前記シリアルデータ生成回路は、データ伝送を開始するタイミングを前記スレーブ装置に示すパターンを表すスタートコンディションを含むシリアルデータを生成することを特徴とする、請求項１から請求項５の何れか１項に記載のマスター装置。
前記シリアルデータ生成回路は、データ伝送を終了するタイミングを前記スレーブ装置に示すパターンを表すストップコンディションを含むシリアルデータを生成することを特徴とする、請求項１から請求項６の何れか１項に記載のマスター装置。
周期的なシリアルクロックを生成するシリアルクロック生成回路と、
シリアルデータを生成するシリアルデータ生成回路と、
前記シリアルデータ生成回路が生成したシリアルデータを、前記シリアルクロック生成回路が生成したシリアルクロックに基づいたタイミングでスレーブ装置に送信するシリアルデータ送信回路と、
前記シリアルクロック生成回路が生成したシリアルクロックの周波数に基づいた周波数のクロック信号を生成する位相同期回路と、を備え、
前記シリアルデータ送信回路は、前記シリアルデータ生成回路が生成したシリアルデータを、前記シリアルクロック生成回路が生成したシリアルクロックの状態に基づいて、前記位相同期回路が生成したクロック信号の変化点で前記スレーブ装置に送信し、
前記位相同期回路が生成したクロック信号は、動作クロックとして機能することを特徴とする、マスター装置。
前記位相同期回路が生成するクロック信号の周波数は、前記シリアルクロック生成回路が生成したシリアルクロックの周波数の２逓倍の周波数であることを特徴とする、請求項８に記載のマスター装置。
シリアルデータを生成するシリアルデータ生成回路と、
前記シリアルデータ生成回路が生成したシリアルデータを、マスター装置が生成したシリアルクロックに基づいたタイミングで当該マスター装置に送信するシリアルデータ送信回路と、
前記マスター装置が生成したシリアルクロックの周波数に基づいた周波数のストローブ信号を生成するストローブ信号生成回路と、を備え、
前記シリアルデータ送信回路は、前記シリアルデータ生成回路が生成したシリアルデータを、前記ストローブ信号生成回路が生成したストローブ信号の状態に基づいて、前記マスター装置が生成したシリアルクロックの変化点で前記マスター装置に送信し、
前記マスター装置が生成したシリアルクロックは、動作クロックとして機能することを特徴とする、スレーブ装置。
前記ストローブ信号生成回路が生成するストローブ信号の周波数は、前記マスター装置が生成したシリアルクロックの周波数の２分周の周波数であることを特徴とする、請求項１０に記載のスレーブ装置。
前記マスター装置が送信したシリアルデータを、前記ストローブ信号生成回路が生成したストローブ信号の状態に基づいて、前記マスター装置が生成したシリアルクロックの変化点で受信するシリアルデータ受信回路をさらに備えていることを特徴とする、請求項１０又は請求項１１に記載のスレーブ装置。
前記マスター装置が送信したシリアルデータを参照して、前記マスター装置が前記シリアルクロックに基づいて生成したストローブ信号と前記ストローブ信号生成回路が生成したストローブ信号との同期化を指示するパターンを示すシンクロコンディションを検出した場合、同期化パルスを前記ストローブ信号生成回路に出力するストローブ信号同期化回路をさらに備え、
前記ストローブ信号生成回路は、前記ストローブ信号同期化回路から前記同期化パルスを受信した場合、生成するストローブ信号の位相を、前記マスター装置が前記シリアルクロックに基づいて生成したストローブ信号の位相と一致するように調整することを特徴とする、請求項１０から請求項１２の何れか１項に記載のスレーブ装置。
前記シリアルデータ生成回路は、データ伝送を終了するタイミングを前記マスター装置に示すパターンを表すストップコンディションを含むシリアルデータを生成することを特徴とする、請求項１０から請求項１３の何れか１項に記載のスレーブ装置。
シリアルデータを生成するシリアルデータ生成回路と、
前記シリアルデータ生成回路が生成したシリアルデータを、マスター装置が生成したシリアルクロックに基づいたタイミングで当該マスター装置に送信するシリアルデータ送信回路と、
前記マスター装置が生成したシリアルクロックの周波数に基づいた周波数のクロック信号を生成する位相同期回路と、を備え、
前記シリアルデータ送信回路は、前記シリアルデータ生成回路が生成したシリアルデータを、前記マスター装置が生成したシリアルクロックの状態に基づいて、前記位相同期回路が生成したクロック信号の変化点で前記マスター装置に送信し、
前記位相同期回路が生成したクロック信号は、動作クロックとして機能することを特徴とする、スレーブ装置。
前記位相同期回路が生成するクロック信号の周波数は、前記マスター装置が生成したシリアルクロックの周波数の２逓倍の周波数であることを特徴とする、請求項１５に記載のスレーブ装置。
マスター装置及びスレーブ装置を含むシリアル伝送システムであって、
前記マスター装置は、
周期的なシリアルクロックを生成し、生成したシリアルクロックを前記スレーブ装置に送信するシリアルクロック生成回路と、
マスター装置シリアルデータを生成するマスター装置シリアルデータ生成回路と、
前記マスター装置シリアルデータ生成回路が生成したマスター装置シリアルデータを、前記シリアルクロック生成回路が生成したシリアルクロックに基づいたタイミングで前記スレーブ装置に送信するマスター装置シリアルデータ送信回路と、
前記シリアルクロック生成回路が生成したシリアルクロックの周波数に基づいた周波数のストローブ信号を生成する第１のストローブ信号生成回路と、
前記スレーブ装置が送信したスレーブ装置シリアルデータを、前記シリアルクロック生成回路が生成したシリアルクロックに基づいたタイミングで受信するスレーブ装置シリアルデータ受信回路と、を備え、
前記スレーブ装置は、
前記スレーブ装置シリアルデータを生成するスレーブ装置シリアルデータ生成回路と、
前記スレーブ装置シリアルデータ生成回路が生成した前記スレーブ装置シリアルデータを、前記マスター装置の前記シリアルクロック生成回路が生成したシリアルクロックに基づいたタイミングで前記マスター装置に送信するスレーブ装置シリアルデータ送信回路と、
前記マスター装置が生成したシリアルクロックの周波数に基づいた周波数のストローブ信号を生成する第２のストローブ信号生成回路と、
前記マスター装置シリアルデータ生成回路が生成したマスター装置シリアルデータを、前記マスター装置の前記シリアルクロック生成回路が生成したシリアルクロックに基づいたタイミングで受信するマスター装置シリアルデータ受信回路と、を備えていることを特徴とする、シリアル伝送システム。