TWI415055B - 畫素陣列與其驅動方法以及平面顯示器 - Google Patents

畫素陣列與其驅動方法以及平面顯示器 Download PDF

Info

Publication number
TWI415055B
TWI415055B TW098130910A TW98130910A TWI415055B TW I415055 B TWI415055 B TW I415055B TW 098130910 A TW098130910 A TW 098130910A TW 98130910 A TW98130910 A TW 98130910A TW I415055 B TWI415055 B TW I415055B
Authority
TW
Taiwan
Prior art keywords
scan line
line
scan
pixel
scanning
Prior art date
Application number
TW098130910A
Other languages
English (en)
Other versions
TW201110084A (en
Inventor
Chao Ching Hsu
Wei Cheng Lin
Yu Chun Tsai
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW098130910A priority Critical patent/TWI415055B/zh
Priority to US12/603,579 priority patent/US20110063281A1/en
Publication of TW201110084A publication Critical patent/TW201110084A/zh
Application granted granted Critical
Publication of TWI415055B publication Critical patent/TWI415055B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

畫素陣列與其驅動方法以及平面顯示器
本發明是有關於一種平面顯示器，且特別是有關於一種半源極驅動面板(half source driving,HSD)畫素陣列與其驅動方法。
隨著大尺寸顯示面板的發展，現今液晶顯示面板的畫素陣列(pixel array)結構當中，有一種被稱為半源極驅動(half source driving，以下簡稱為HSD)架構。HSD架構可以使得資料線的數目減半，所以源極驅動器(source driver)的價格也會相對地降低。更詳細來說，HSD架構的畫素陣列中，兩相鄰的子畫素(sub-pixel)是共用一條資料線，因而得以使資料線數目減半。
然而，在HSD的畫素陣列中，為了維持一樣的幀(frame)頻率，源極驅動器減半會造成每個子畫素充電的時間(約8~9 us)變成不到傳統架構(18~19 us)一半。因此，充電率變成重要的課題。隨著畫素陣列的解析度提升，高解析度HSD畫素陣列的充電時間更短。以1600x900解析度而言，其每個子畫素的充電時間僅有約6~7 us。
畫素陣列的尺寸越大，則其資料線(data line，又稱為source line)與掃描線(scan line，又稱為gate line)的長度越長，使得信號延遲效應越明顯。由於HSD畫素陣列的充電時間比傳統架構還要短，因此資料線與掃描線的信號延遲 效應往往會影響部分子畫素的灰階。例如，在資料線尾端，資料線延遲會造成單數子畫素與雙數子畫素充電率不同，因而產生亮暗線的顯示缺陷。另外，在掃描線尾端，掃描線延遲會造成在極性轉換時尚未關閉閘極，使得雙數子畫素因充電錯誤而產生的亮暗線缺陷。
本發明提供一種畫素陣列與其驅動方法，以及使用該驅動方法的平面顯示器，以改善亮暗線的顯示缺陷。
本發明實施例提出一種畫素陣列，包括第一畫素列、第二畫素列、複數條資料線、以及閘極驅動電路。第一畫素列包含第一條掃描線、第二條掃描線、複數個第一畫素、以及複數個第二畫素。這些第一畫素與這些第二畫素係間隔設置於該第一條掃描線與該第二條掃描線之間。第二畫素列包含第三條掃描線、第四條掃描線、複數個第三畫素、以及複數個第四畫素。這些第三畫素與這些第四畫素係間隔設置於該第三條掃描線與該第四條掃描線之間。複數條資料線對應耦接該些第一畫素、該些第二畫素、該些第三畫素以及該些第四畫素。閘極驅動電路電性耦接該第一條掃描線、該第二條掃描線、該第三條掃描線以及該第四條掃描線。其中，於第一幀期間，閘極驅動電路係依序提供驅動訊號給第一條、第二條、第四條以及第三條掃描線；於第二幀期間，閘極驅動電路係依序提供該驅動訊號給第二條、第一條、第三條以及第四條掃描線。
本發明實施例提出前述畫素陣列的一種驅動方法。該驅動方法包括下述步驟。於第一幀期間，依序提供驅動訊號給第一條、第二條、第四條以及第三條掃描線。第二幀期間，依序提供該驅動訊號給第二條、第一條、第三條以及第四條掃描線。
本發明實施例提出一種平面顯示器，包括半源極驅動(half source driving,HSD)面板、閘極驅動電路、以及源極驅動電路。HSD面板包含複數條資料線、第a條畫素列與第b條畫素列。所述第a、b條畫素列各自包含複數個第一畫素、複數個第二畫素、第一掃描線以及第二掃描線，其中該些第一畫素與該些第二畫素係間隔設置於該第一條掃描線與該第二條掃描線之間。該些資料線對應耦接該些第一畫素、該些第二畫素、該些第三畫素以及該些第四畫素，所述第一畫素的閘控端耦接至該第一掃描線，所述第二畫素的閘控端耦接至該第二掃描線。閘極驅動電路電性耦接第a條畫素列以及第b條畫素列。於第一幀期間，閘極驅動電路以「第一掃描線、第二掃描線」的順序驅動該第a條畫素列，而以「第二掃描線、第一掃描線」的順序驅動該第b條畫素列。於第二幀期間，閘極驅動電路以「第二掃描線、第一掃描線」的順序驅動第a條畫素列，而以「第一掃描線、第二掃描線」的順序驅動第b條畫素列。源極驅動電路耦接至該些資料線，其中源極驅動電路配合閘極驅動電路之時序而驅動該些資料線。
基於上述，本發明實施例所揭露的一種畫素陣列與其驅動方法，以及使用該驅動方法的平面顯示器，其在同一個幀期間，於空間上將亮暗不均的畫素交錯排列，改善了垂直亮暗線的顯示缺陷；對於同一個畫素而言，於時間上將亮暗不均的畫素輪流出現，避免畫面出現固定亮暗點。因此，本發明實施例可以改善傳統技術驅動HSD畫素陣列所發生的亮暗線顯示缺陷。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1繪示為本發明一實施例之平面顯示器100的系統方塊示意圖。請參照圖1，平面顯示器100包括時序控制器110、源極驅動電路120、閘極驅動電路130以及半源極驅動(half source driving,HSD)面板140。HSD面板140在本實施例中是液晶顯示面板。依照設計需求與製程，源極驅動電路120與\或閘極驅動電路130可能配置在印刷電路板、軟性電路板、HSD面板140的玻璃基板上。例如，本實施例之閘極驅動電路130係配置在HSD面板140的玻璃基板上，而構成一個畫素陣列模組。
HSD面板140內具有多條畫素列(圖1中係繪示出4條畫素列，但並不以此為限制)、以及多條資料線(圖1中係繪示出2條資料線S1~S2，但並不以此為限制)。資料線S1、S2耦接至源極驅動電路120。依據時序控制器 110的控制，源極驅動電路120配合閘極驅動電路130之時序而對應地驅動資料線S1、S2。
每一條畫素列各自包含兩條掃描線、複數個第一畫素Pix1以及複數個第二畫素Pix2。第一畫素Pix1與第二畫素Pix2係間隔設置於所屬畫素列的第一條掃描線與第二條掃描線之間。資料線S1、S2耦接對應的第一畫素Pix1、第二畫素Pix2。所述第一畫素Pix1與第二畫素Pix2的閘控端各自耦接至所屬畫素列的第一掃描線與第二掃描線。以第一條畫素列為例，間隔設置於第一條掃描線G1與第二條掃描線G2之間的第一畫素Pix1與第二畫素Pix2，其輸入端耦接至對應的資料線S1、S2。屬於第一條畫素列的第一畫素Pix1耦接至第一掃描線G1，第二畫素Pix2的閘控端則耦接至第二掃描線G2。其它畫素列的架構大致上與第一條畫素列相同。這些畫素Pix1與Pix2以矩陣方式排列於HSD面板140。
閘極驅動電路130電性耦接HSD面板140的每一條畫素列。於第一幀期間，依據時序控制器110所輸出的控制信號YSW，閘極驅動電路130以「第一掃描線、第二掃描線」的順序驅動這些畫素列的其中一條或多條畫素列(以下稱為第a條畫素列)，而以「第二掃描線、第一掃描線」的順序驅動這些畫素列中另一條或多條畫素列(以下稱為第b條畫素列)。以第3條畫素列與第4條畫素列為例，閘極驅動電路130以「掃描線G5、掃描線G6」的順序驅動第3 條畫素列，而以「掃描線G8、掃描線G7」的順序驅動第4條畫素列。
於第二幀期間，閘極驅動電路130依據控制信號YSW而以「第二掃描線、第一掃描線」的順序驅動第a條畫素列，而以「第一掃描線、第二掃描線」的順序驅動第b條畫素列。再以第3條畫素列與第4條畫素列為例，於第二幀期間，閘極驅動電路130以「掃描線G6、掃描線G5」的順序驅動第3條畫素列，而以「掃描線G7、掃描線G8」的順序驅動第4條畫素列。
對於某一條畫素列(例如圖1的第3條畫素列)而言，先驅動第一掃描線(例如掃描線G5)然後驅動第二掃描線(例如掃描線G6)，使得先驅動的掃描線G5上的畫素可能有充電不足的狀況，而後驅動的掃描線G6上的畫素相對充電較足，因此雙數的畫素(例如畫素Pix2)偏暗，單數的畫素(例如畫素Pix1)較亮。相反地，其相鄰的畫素列(例如圖1的第4條畫素列)先驅動第二掃描線(例如掃描線G8)然後驅動第一掃描線(例如掃描線G7)，則掃描線G8上的畫素可能有充電不足的狀況，因此單數的畫素(例如畫素Pix1)偏暗，雙數的畫素(例如畫素Pix2)較亮。所以，本實施例可以於空間上將亮暗不均的畫素交錯排列，避免偏亮的畫素全部是在單數(或雙數)位置，改善了垂直亮暗線的顯示缺陷。
對於某一條畫素列(例如圖1的第1條畫素列)而言，於第一幀期間先驅動第一掃描線(例如掃描線G1)然後驅 動第二掃描線(例如掃描線G2)，使得掃描線G1上的畫素可能有充電不足的狀況，而掃描線G2上的畫素相對充電較足，因此雙數的畫素(例如畫素Pix2)偏暗，單數的畫素(例如畫素Pix1)較亮。然後，於第二幀期間改先驅動掃描線G2然後驅動掃描線G1，使得掃描線G2上的畫素可能有充電不足的狀況，而掃描線G1上的畫素相對充電較足，因此單數的畫素Pix1偏暗，雙數的畫素Pix2較亮。所以，對於同一個畫素而言，於時間上將亮暗不均的畫素輪流出現，避免畫面出現固定亮暗點。因此，本發明實施例可以改善傳統技術驅動HSD畫素陣列所發生亮暗線的顯示缺陷。
圖2是依據本發明實施例說明圖1中閘極驅動電路130的系統方塊示意圖。請參照圖1，閘極驅動電路130包括多個移位暫存器131、多個及閘(AND gate)132、多個緩衝器(buffer)133、多個切換器(圖1中係繪示出5個相同的切換器，其中4個標示為SW1~SW4，但並不以此為限制)。切換器SW1~SW4各自具有4個連接端，依據控制信號YSW之控制而選擇將第一、第二連接端分別接至第三、第四連接端，或選擇將第一、第二連接端分別接至第四、第三連接端。時序控制器110提供閘時脈YCLK與閘起始脈衝YDIO給移位暫存器131。移位暫存器131依據閘時脈YCLK之觸發時序，由多個輸出端依序輸出閘脈衝。這些閘脈衝會各自經過及閘132、緩衝器133、切換器(例如切換器SW1~SW4)而被傳送給HSD面板140的對 應掃描線(例如掃描線G1~G8)。依據時序控制器110所提供輸出致能信號YOE的控制，及閘132可以修整前述閘脈衝的寬度。
也就是說，依據控制信號YSW之控制，切換器選擇性地將移位暫存器131的第(a+1)個輸出端與第(a+2)個輸出端分別電性連接至HSD面板140第a條畫素列的第一與第二掃描線，或者前述第(a+1)個與第(a+2)個輸出端分別電性連接至該第a條畫素列的第二與第一掃描線。以HSD面板140的第1條畫素列為例，第一切換器SW1依據控制信號YSW而將移位暫存器131的第1個與第2個輸出端分別電性連接至掃描線G1與G2，或者將移位暫存器131的第1個與第2個輸出端分別電性連接至掃描線G2與G1。再以HSD面板140的第2條畫素列為例，第二切換器SW2依據控制信號YSW而將移位暫存器131的第3個與第4個輸出端分別電性連接至掃描線G3與G4，或者將移位暫存器131的第3個與第4個輸出端分別電性連接至掃描線G4與G3。切換器SW3與SW4可以參照切換器SW1與SW2之說明而類推之。
上述實施例所稱第a條畫素列與第b條畫素列，可以分別是HSD面板140的單數條畫素列與偶數條畫素列。依據設計需求，HSD面板140的任一條畫素列均可能被視為上述實施例所稱第a條畫素列(或第b條畫素列)。另外，上述實施例所稱第一幀期間與第二幀期間，可以分別是單數幀與偶數幀。依據設計需求，一個或多個幀可能被視為 上述實施例所稱第一幀期間(或第二幀期間)。以下將以數的實施範例說明之。
第一實施例
本實施例將以第(2n+1)個幀視為上述所稱第一幀期間，而以第(2n+2)個幀視為上述第二幀期間，其中n為整數。另外，本實施例將HSD面板140的第(2m+1)條畫素列視為上述第a條畫素列，而以第(2m+2)條畫素列視為上述第b條畫素列，其中m為整數。
圖3為依照本實施例說明圖1中信號波型的時序圖。請參照圖1與圖3，於第(2n+1)個幀(例如圖3中的幀Frame1或幀Frame3)中，閘極驅動電路130係依照「第一條掃描線G1、第二條掃描線G2、第四條掃描線G4、第三條掃描線G3、...」的順序，依序提供閘極驅動訊號給HSD面板140。也就是說，閘極驅動電路130係依照「G(4m+1)、G(4m+2)、G(4m+4)、G(4m+3)」的順序，依序提供閘極驅動訊號給HSD面板140的各個掃描線。於第(2n+2)個幀(例如圖3中的幀Frame2或幀Frame4)，閘極驅動電路130則依照「G(4m+2)、G(4m+1)、G(4m+3)、G(4m+4)」的順序，依序提供閘驅動訊號給HSD面板140的各個掃描線。
第二實施例
與第一實施例相似，本實施例將以第(2n+1)個幀視為上述所稱第一幀期間，而以第(2n+2)個幀視為上述第二幀 期間。本實施例不同於第一實施例之處，在於本實施例將HSD面板140的第(4m+1)條畫素列視為上述第a條畫素列，而以第(4m+3)條畫素列視為上述第b條畫素列。於第(2n+1)個幀期間以「第一掃描線、第二掃描線」的順序驅動HSD面板140的第(4m+1)條畫素列與第(4m+2)條畫素列，而以「第二掃描線、第一掃描線」的順序驅動HSD面板140的第(4m+3)條畫素列與第(4m+4)條畫素列。於第(2n+2)個幀期間，閘極驅動電路130以「第二掃描線、第一掃描線」的順序驅動第(4m+1)條畫素列與第(4m+2)條畫素列，而以「第一掃描線、第二掃描線」的順序驅動第(4m+3)條畫素列與第(4m+4)條畫素列。也就是說，本實施例以8條掃描線為循環週期。
圖4為依照本實施例說明圖1中信號波型的時序圖。請參照圖1與圖4，於第(2n+1)個幀(例如圖4中的幀Frame1或幀Frame3)中，閘極驅動電路130係依照「G1、G2、G3、G4、G6、G5、G8、G7、...」的順序，依序提供閘極驅動訊號給HSD面板140的各個掃描線。也就是說，閘極驅動電路130係依照「G(8m+1)、G(8m+2)、G(8m+3)、G(8m+4)、G(8m+6)、G(8m+5)、G(8m+8)、G(8m+7)」的順序，依序提供閘極驅動訊號給HSD面板140的各個掃描線。於第(2n+2)個幀(例如圖4中的幀Frame2或幀Frame4)，閘極驅動電路130則依照「G(8m+2)、G(8m+1)、G(8m+4)、G(8m+3)、G(8m+5)、G(8m+6)、G(8m+7)、G(8m+8)」的順序，依序提供閘驅動訊號給HSD面板140的各個掃描線。
第三實施例
與第一實施例相似，本實施例將以第(2n+1)個幀視為上述所稱第一幀期間，而以第(2n+2)個幀視為上述第二幀期間。本實施例不同於第一實施例之處，在於本實施例以6條畫素列(也就是12條掃描線)為循環週期。於該第一幀期間，閘極驅動電路130以「第一掃描線、第二掃描線」的順序驅動HSD面板140的第(6m+1)條畫素列、第(6m+2)條畫素列與第(6m+5)條畫素列，而以「第二掃描線、第一掃描線」的順序驅動HSD面板140的第(6m+3)條畫素列、第(6m+4)條畫素列與第(6m+6)條畫素列。於該第二幀期間，閘極驅動電路130以「第二掃描線、第一掃描線」的順序驅動第(6m+1)條畫素列、第(6m+2)條畫素列與第(6m+5)條畫素列，而以「第一掃描線、第二掃描線」的順序驅動第(6m+3)條畫素列、第(6m+4)條畫素列與第(6m+6)條畫素列。
也就是說，於第(2n+1)個幀中，閘極驅動電路130係依照「G1、G2、G3、G4、G6、G5、G8、G7、G9、G10、G12、G11、...」的順序，依序提供閘極驅動訊號給HSD面板140的各個掃描線。也就是說，閘極驅動電路130係依照「G(12m+1)、G(12m+2)、G(12m+3)、G(12m+4)、G(12m+6)、G(12m+5)、G(12m+8)、G(12m+7)、G(12m+9)、G(12m+10)、G(12m+12)、G(12m+11)」的順序，依序提供閘極驅動訊號給HSD面板140的各個掃描線。於第(2n+2) 個幀，閘極驅動電路130則依照「G(12m+2)、G(12m+1)、G(12m+3)、G(12m+4)、G(12m+5)、G(12m+6)、G(12m+7)、G(12m+8)、G(12m+10)、G(12m+9)、G(12m+11)、G(12m+12)」的順序，依序提供閘驅動訊號給HSD面板140的各個掃描線。
第四實施例
與第一實施例相似，本實施例將HSD面板140的第(2m+1)條畫素列視為上述第a條畫素列，而以第(2m+2)條畫素列視為上述第b條畫素列。本實施例不同於第一實施例之處，在於本實施例將以第(4n+1)個幀與第(4n+2)個幀視為上述所稱第一幀期間，而以第(4n+3)個幀與第(4n+4)個幀視為上述第二幀期間。也就是說，本實施例以4個幀為一個循環週期。
圖5為依照本實施例說明圖1中信號波型的時序圖。請參照圖1與圖5，於第(4n+1)個幀與第(4n+2)個幀(例如圖5中的幀Frame1與幀Frame2)中，閘極驅動電路130係依照「G1、G2、G4、G3、G5、G6、G8、G7、...」的順序，依序提供閘極驅動訊號給HSD面板140的各個掃描線。也就是說，閘極驅動電路130係依照「G(4m+1)、G(4m+2)、G(4m+4)、G(4m+3)」的順序，依序提供閘極驅動訊號給HSD面板140的各個掃描線。於第(4n+3)個幀與第(4n+4)個幀(例如圖5中的幀Frame3與幀Frame4)，閘極驅動電路130則依照「G(4m+2)、G(4m+1)、G(4m+3)、 G(4m+4)」的順序，依序提供閘驅動訊號給HSD面板140的各個掃描線。
本發明的實現方式並不限於上述諸實施例。所屬領域具有通常知識者可以依據上述教示而類推之。上述諸實施例可以於空間上將亮暗不均的畫素交錯排列，避免偏亮的畫素全部是在單數(或雙數)位置，改善了垂直亮暗線的顯示缺陷。對於同一個畫素而言，上述諸實施例可以於時間上將亮暗不均的畫素輪流出現，避免畫面出現固定亮暗點。因此，上述諸實施例可以改善傳統技術驅動HSD畫素陣列所發生亮暗線的顯示缺陷。利用上述諸實施例所揭露的驅動方式，高解析度的HSD面板可適當的增加閘驅動訊號的寬度(也就是閘脈衝寬度)，無需預留太多的「資料線延遲」或「掃描線延遲」的餘裕(margin)。相形之下，傳統技術為了要預留足夠的「資料線延遲」或「掃描線延遲」餘裕，而必需將閘脈衝寬度過度縮減，反而造成畫素充電不足，進而造成影像對比不足。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧平面顯示器
110‧‧‧時序控制器
120‧‧‧源極驅動電路
130‧‧‧閘極驅動電路
131‧‧‧移位暫存器
132‧‧‧及閘
133‧‧‧緩衝器
140‧‧‧半源極驅動面板
Frame1~Frame4‧‧‧幀
G1~G8‧‧‧掃描線
Pix1、Pix2‧‧‧畫素
S1~S2‧‧‧資料線
SW1~SW4‧‧‧切換器
YCLK‧‧‧閘時脈
YDIO‧‧‧閘起始脈衝
YOE‧‧‧輸出致能信號
YSW‧‧‧控制信號
圖1繪示為本發明一實施例之平面顯示器的系統方塊示意圖。
圖2是依據本發明實施例說明圖1中閘極驅動電路的系統方塊示意圖。
圖3為依照第一實施例說明圖1中信號波型的時序圖。
圖4為依照第二實施例說明圖1中信號波型的時序圖。
圖5為依照第四實施例說明圖1中信號波型的時序圖。
Frame1~Frame4‧‧‧幀
G1~G4、G(4m+1)~G(4m+4)‧‧‧掃描線
YCLK‧‧‧閘時脈
YDIO‧‧‧閘起始脈衝
YSW‧‧‧控制信號

Claims (19)

  1. 一種顯示器的畫素陣列，包括：一第一畫素列，包含一第一條掃描線、一第二條掃描線、複數個第一畫素以及複數個第二畫素，該些第一畫素與該些第二畫素係間隔設置於該第一條掃描線與該第二條掃描線之間；一第二畫素列，包含一第三條掃描線、一第四條掃描線、複數個第三畫素以及複數個第四畫素，該些第三畫素與該些第四畫素係間隔設置於該第三條掃描線與該第四條掃描線之間；複數條資料線，對應耦接該些第一畫素、該些第二畫素、該些第三畫素以及該些第四畫素；以及一閘極驅動電路，電性耦接該第一條掃描線、該第二條掃描線、該第三條掃描線以及該第四條掃描線，其中該閘極驅動電路包括：一移位暫存器，包含第一輸出端、第二輸出端、第三輸出端與第四輸出端；一第一切換器，耦接至該移位暫存器的第一與第二輸出端、該第一條掃描線與該第二條掃描線，其中該第一切換器依據一控制信號而將該移位暫存器的第一與第二輸出端分別電性連接至該第一條掃描線與該第二條掃描線，或者將該移位暫存器的第一與第二輸出端分別電性連接至該第二條掃描線與該第一條掃描線；以及 一第二切換器，耦接至該移位暫存器的第三與第四輸出端、該第三條掃描線與該第四條掃描線，其中該第二切換器依據該控制信號而將該移位暫存器的第三與第四輸出端分別電性連接至該第三條掃描線與該第四條掃描線，或者將該移位暫存器的第三與第四輸出端分別電性連接至該第四條掃描線與該第三條掃描線；其中，於一第一幀期間，該閘極驅動電路係依序提供該第一條掃描線、該第二條掃描線、該第四條掃描線以及該第三條掃描線一驅動訊號，且於一第二幀期間，該閘極驅動電路係依序提供該第二條掃描線、該第一條掃描線、該第三條掃描線以及該第四條掃描線該驅動訊號。
  2. 如申請專利範圍第1項所述之顯示器的畫素陣列，其中該第一條掃描線為該畫素陣列的第(8m+1)條掃描線，該第二條掃描線為該畫素陣列的第(8m+2)條掃描線，該第三條掃描線為該畫素陣列的第(8m+5)條掃描線，該第四條掃描線為該畫素陣列的第(8m+6)條掃描線，該閘極驅動電路於該第一幀期間係依序提供第(8m+1)條掃描線、第(8m+2)條掃描線、第(8m+3)條掃描線、第(8m+4)條掃描線、第(8m+6)條掃描線、第(8m+5)條掃描線、第(8m+8)條掃描線以及第(8m+7)條掃描線該驅動訊號，且該閘極驅動電路於該第二幀期間係依序提供第(8m+2)條掃描線、第(8m+1)條掃描線、第(8m+4)條掃描線、第(8m+3)條掃描線、第(8m+5)條掃描線、第(8m+6)條掃描線、第(8m+7)條掃描線以及第(8m+8)條掃描線該驅動訊號。
  3. 如申請專利範圍第1項所述之顯示器的畫素陣列，其中該第一條掃描線為該畫素陣列的第(12m+1)條掃描線，該第二條掃描線為該畫素陣列的第(12m+2)條掃描線，該第三條掃描線為該畫素陣列的第(12m+5)條掃描線，以及該第四條掃描線為該畫素陣列的第(12m+6)條掃描線，該閘極驅動電路於該第一幀期間係依序提供第(12m+1)條掃描線、第(12m+2)條掃描線、第(12m+3)條掃描線、第(12m+4)條掃描線、第(12m+6)條掃描線、第(12m+5)條掃描線、第(12m+8)條掃描線、第(12m+7)條掃描線、第(12m+9)條掃描線、第(12m+10)條掃描線、第(12m+12)條掃描線以及第(12m+11)條掃描線該驅動訊號，以及該閘極驅動電路於該第二幀期間係依序提供第(12m+2)條掃描線、第(12m+1)條掃描線、第(12m+4)條掃描線、第(12m+3)條掃描線、第(12m+5)條掃描線、第(12m+6)條掃描線、第(12m+7)條掃描線、第(12m+8)條掃描線、第(12m+10)條掃描線、第(12m+9)條掃描線、第(12m+11)條掃描線以及第(12m+12)條掃描線該驅動訊號。
  4. 如申請專利範圍第1項所述之顯示器的畫素陣列，其中該第一幀期間為第(4n+1)個幀與第(4n+2)個幀，而該第二幀期間為第(4n+3)個幀與第(4n+4)個幀，n為整數。
  5. 如申請專利範圍第4項所述之顯示器的畫素陣列，其中該第一條掃描線為該畫素陣列的第(4m+1)條掃描線，該第二條掃描線為該畫素陣列的第(4m+2)條掃描線，該第三條掃描線為該畫素陣列的第(4m+3)條掃描線，以及 該第四條掃描線為該畫素陣列的第(4m+4)條掃描線，m為整數。
  6. 一種平面顯示器，包括：一半源極驅動面板，包含複數條資料線、一第a條畫素列與一第b條畫素列，所述第a、b條畫素列各自包含複數個第一畫素、複數個第二畫素、一第一掃描線以及一第二掃描線，其中該些第一畫素與該些第二畫素係間隔設置於該第一條掃描線與該第二條掃描線之間，該些資料線對應耦接該些第一畫素、該些第二畫素、該些第三畫素以及該些第四畫素，所述第一畫素的閘控端耦接至該第一掃描線，所述第二畫素的閘控端耦接至該第二掃描線；一閘極驅動電路，電性耦接該第a條畫素列以及該第b條畫素列，其中於一第一幀期間，該閘極驅動電路以「第一掃描線、第二掃描線」的順序驅動該第a條畫素列，而以「第二掃描線、第一掃描線」的順序驅動該第b條畫素列；以及於一第二幀期間，該閘極驅動電路以「第二掃描線、第一掃描線」的順序驅動該第a條畫素列，而以「第一掃描線、第二掃描線」的順序驅動該第b條畫素列，其中該閘極驅動電路包括：一移位暫存器，具有第(a+1)個輸出端、第(a+2)個輸出端、第(b+1)個輸出端與第(b+2)個輸出端；一第一切換器，耦接至該移位暫存器的第(a+1)個與第(a+2)個輸出端、該第a條畫素列的第一與第二掃描線，其中該第一切換器依據一控制信號而將該移位暫存器 的第(a+1)個與第(a+2)個輸出端分別電性連接至該第a條畫素列的第一與第二掃描線，或者將該移位暫存器的第(a+1)個與第(a+2)個輸出端分別電性連接至該第a條畫素列的第二與第一掃描線；以及一第二切換器，耦接至該移位暫存器的第(b+1)個與第(b+2)個輸出端、該第b條畫素列的第一與第二掃描線，其中該第二切換器依據該控制信號而將該移位暫存器的第(b+1)個與第(b+2)個輸出端分別電性連接至該第b條畫素列的第一與第二掃描線，或者將該移位暫存器的第(b+1)個與第(b+2)個輸出端分別電性連接至該第b條畫素列的第二與第一掃描線；以及一源極驅動電路，耦接至該些資料線，其中該源極驅動電路配合該閘極驅動電路之時序而驅動該些資料線。
  7. 如申請專利範圍第6項所述之平面顯示器，其中該第一幀期間為第(2n+1)個幀，而該第二幀期間為第(2n+2)個幀，n為整數。
  8. 如申請專利範圍第7項所述之平面顯示器，其中該第a條畫素列為第(2m+1)條畫素列，而該第b條畫素列為第(2m+2)條畫素列，m為整數。
  9. 如申請專利範圍第7項所述之平面顯示器，其中該第a條畫素列為第(4m+1)條畫素列，而該第b條畫素列為第(4m+3)條畫素列；該閘極驅動電路更於該第一幀期間以「第一掃描線、第二掃描線」的順序驅動該半源極驅動面板的第(4m+2)條畫素列，而以「第二掃描線、第一掃描線」 的順序驅動該半源極驅動面板的第(4m+4)條畫素列；以及該閘極驅動電路於該第二幀期間以「第二掃描線、第一掃描線」的順序驅動該第(4m+2)條畫素列，而以「第一掃描線、第二掃描線」的順序驅動該第(4m+4)條畫素列。
  10. 如申請專利範圍第7項所述之平面顯示器，其中該第a條畫素列為第(6m+1)條畫素列，而該第b條畫素列為第(6m+3)條畫素列；該閘極驅動電路更於該第一幀期間以「第一掃描線、第二掃描線」的順序驅動該半源極驅動面板的第(6m+2)條畫素列與第(6m+5)條畫素列，而以「第二掃描線、第一掃描線」的順序驅動該半源極驅動面板的第(6m+4)條畫素列與第(6m+6)條畫素列；以及該閘極驅動電路於該第二幀期間以「第二掃描線、第一掃描線」的順序驅動該第(6m+2)條畫素列與該第(6m+5)條畫素列，而以「第一掃描線、第二掃描線」的順序驅動該第(6m+4)條畫素列與該第(6m+6)條畫素列。
  11. 如申請專利範圍第6項所述之平面顯示器，其中該第一幀期間為第(4n+1)個幀與第(4n+2)個幀，而該第二幀期間為第(4n+3)個幀與第(4n+4)個幀，n為整數。
  12. 如申請專利範圍第11項所述之平面顯示器，其中該第a條畫素列為第(2m+1)條畫素列，而該第b條畫素列為第(2m+2)條畫素列，m為整數。
  13. 一種畫素陣列的驅動方法，其中該畫素陣列包含如申請專利範圍第1項所述之畫素陣列，該驅動方法包括： 於一第一幀期間，依序提供該第一條掃描線、該第二條掃描線、該第四條掃描線以及該第三條掃描線一驅動訊號；於一第二幀期間，依序提供該第二條掃描線、該第一條掃描線、該第三條掃描線以及該第四條掃描線該驅動訊號；透過一移位暫存器依序提供該驅動訊號；透過一第一切換器且依據一控制信號決定該驅動信號為依序提供至該第一條掃描線、該第二條掃描線、或者該驅動信號為依序提供至該第二條掃描線、該第一條掃描線；以及透過一第二切換器且依據該控制信號決定該驅動信號為依序提供至該第四條掃描線、該第三條掃描線、或者該驅動信號為依序提供至該第三條掃描線、該第四條掃描線。
  14. 如申請專利範圍第13項所述畫素陣列的驅動方法，其中該第一幀期間為第(2n+1)個幀，而該第二幀期間為第(2n+2)個幀，n為整數。
  15. 如申請專利範圍第14項所述畫素陣列的驅動方法，其中該第一條掃描線為該畫素陣列的第(4m+1)條掃描線，該第二條掃描線為該畫素陣列的第(4m+2)條掃描線，該第三條掃描線為該畫素陣列的第(4m+3)條掃描線，以及該第四條掃描線為該畫素陣列的第(4m+4)條掃描線，m為整數。
  16. 如申請專利範圍第14項所述畫素陣列的驅動方法，其中該第一條掃描線為該畫素陣列的第(8m+1)條掃描線，該第二條掃描線為該畫素陣列的第(8m+2)條掃描線，該第三條掃描線為該畫素陣列的第(8m+5)條掃描線，該第四條掃描線為該畫素陣列的第(8m+6)條掃描線，該驅動方法包括：於該第一幀期間，依序提供第(8m+1)條掃描線、第(8m+2)條掃描線、第(8m+3)條掃描線、第(8m+4)條掃描線、第(8m+6)條掃描線、第(8m+5)條掃描線、第(8m+8)條掃描線以及第(8m+7)條掃描線該驅動訊號；以及於該第二幀期間，依序提供第(8m+2)條掃描線、第(8m+1)條掃描線、第(8m+4)條掃描線、第(8m+3)條掃描線、第(8m+5)條掃描線、第(8m+6)條掃描線、第(8m+7)條掃描線以及第(8m+8)條掃描線該驅動訊號。
  17. 如申請專利範圍第14項所述畫素陣列的驅動方法，其中該第一條掃描線為該畫素陣列的第(12m+1)條掃描線，該第二條掃描線為該畫素陣列的第(12m+2)條掃描線，該第三條掃描線為該畫素陣列的第(12m+5)條掃描線，以及該第四條掃描線為該畫素陣列的第(12m+6)條掃描線，該驅動方法包括：於該第一幀期間，依序提供第(12m+1)條掃描線、第(12m+2)條掃描線、第(12m+3)條掃描線、第(12m+4)條掃描線、第(12m+6)條掃描線、第(12m+5)條掃描線、第(12m+8)條掃描線、第(12m+7)條掃描線、第(12m+9)條掃描線、第 (12m+10)條掃描線、第(12m+12)條掃描線以及第(12m+11)條掃描線該驅動訊號；以及於該第二幀期間，依序提供第(12m+2)條掃描線、第(12m+1)條掃描線、第(12m+4)條掃描線、第(12m+3)條掃描線、第(12m+5)條掃描線、第(12m+6)條掃描線、第(12m+7)條掃描線、第(12m+8)條掃描線、第(12m+10)條掃描線、第(12m+9)條掃描線、第(12m+11)條掃描線以及第(12m+12)條掃描線該驅動訊號。
  18. 如申請專利範圍第13項所述畫素陣列的驅動方法，其中該第一幀期間為第(4n+1)個幀與第(4n+2)個幀，而該第二幀期間為第(4n+3)個幀與第(4n+4)個幀，n為整數。
  19. 如申請專利範圍第18項所述畫素陣列的驅動方法，其中該第一條掃描線為該畫素陣列的第(4m+1)條掃描線，該第二條掃描線為該畫素陣列的第(4m+2)條掃描線，該第三條掃描線為該畫素陣列的第(4m+3)條掃描線，以及該第四條掃描線為該畫素陣列的第(4m+4)條掃描線，m為整數。
TW098130910A 2009-09-14 2009-09-14 畫素陣列與其驅動方法以及平面顯示器 TWI415055B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098130910A TWI415055B (zh) 2009-09-14 2009-09-14 畫素陣列與其驅動方法以及平面顯示器
US12/603,579 US20110063281A1 (en) 2009-09-14 2009-10-21 Pixel array and driving method thereof and flat panel display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098130910A TWI415055B (zh) 2009-09-14 2009-09-14 畫素陣列與其驅動方法以及平面顯示器

Publications (2)

Publication Number Publication Date
TW201110084A TW201110084A (en) 2011-03-16
TWI415055B true TWI415055B (zh) 2013-11-11

Family

ID=43730061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098130910A TWI415055B (zh) 2009-09-14 2009-09-14 畫素陣列與其驅動方法以及平面顯示器

Country Status (2)

Country Link
US (1) US20110063281A1 (zh)
TW (1) TWI415055B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6149339B2 (ja) 2010-06-16 2017-06-21 株式会社ニコン 表示装置
CN102332245A (zh) * 2011-10-14 2012-01-25 深圳市华星光电技术有限公司 液晶显示装置及其驱动方法
TWI435302B (zh) * 2011-11-18 2014-04-21 Au Optronics Corp 應用於顯示面板的驅動方法
CN102881268A (zh) * 2012-09-07 2013-01-16 北京京东方光电科技有限公司 一种液晶显示器驱动方法及液晶显示器
TWI497470B (zh) * 2013-11-12 2015-08-21 Au Optronics Corp 顯示面板之驅動方法及顯示面板
CN103761944B (zh) * 2013-12-25 2017-01-25 合肥京东方光电科技有限公司 一种栅极驱动电路、显示装置及驱动方法
US10068528B2 (en) * 2016-09-08 2018-09-04 Novatek Microelectronics Corp. Apparatus and method for sensing display panel
US10453368B2 (en) * 2016-09-08 2019-10-22 Novatek Microelectronics Corp. Apparatus and method for sensing display panel
US10210783B2 (en) * 2016-09-08 2019-02-19 Novatek Microelectronics Corp. Apparatus and method for sensing display panel
CN108847196A (zh) * 2018-07-02 2018-11-20 惠科股份有限公司 显示面板及液晶显示面板的制造方法
CN109545161B (zh) * 2018-12-19 2021-02-26 惠科股份有限公司 改善显示面板垂直亮暗线的方法及装置
CN109523972A (zh) * 2018-12-24 2019-03-26 惠科股份有限公司 阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050119867A1 (en) * 2003-11-27 2005-06-02 Dong-Yong Shin Demultiplexer and display device using the same
CN101221337A (zh) * 2008-01-28 2008-07-16 京东方科技集团股份有限公司 液晶显示装置阵列基板及驱动方法
TW200837706A (en) * 2007-03-12 2008-09-16 Orise Technology Co Ltd Method for driving a display panel
TW200841312A (en) * 2007-04-12 2008-10-16 Au Optronics Corp Driving method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW277129B (zh) * 1993-12-24 1996-06-01 Sharp Kk
US6747627B1 (en) * 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
KR20090105630A (ko) * 2008-04-03 2009-10-07 삼성전자주식회사 전기 영동 표시 장치 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050119867A1 (en) * 2003-11-27 2005-06-02 Dong-Yong Shin Demultiplexer and display device using the same
TW200837706A (en) * 2007-03-12 2008-09-16 Orise Technology Co Ltd Method for driving a display panel
TW200841312A (en) * 2007-04-12 2008-10-16 Au Optronics Corp Driving method
CN101221337A (zh) * 2008-01-28 2008-07-16 京东方科技集团股份有限公司 液晶显示装置阵列基板及驱动方法

Also Published As

Publication number Publication date
US20110063281A1 (en) 2011-03-17
TW201110084A (en) 2011-03-16

Similar Documents

Publication Publication Date Title
TWI415055B (zh) 畫素陣列與其驅動方法以及平面顯示器
KR101112554B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
CN103137089B (zh) 液晶显示装置及其驱动方法
JP2937130B2 (ja) アクティブマトリクス型液晶表示装置
US20100315403A1 (en) Display device, method for driving the display device, and scan signal line driving circuit
US7777737B2 (en) Active matrix type liquid crystal display device
US20060028463A1 (en) Gate line driving circuit
JP2005018066A (ja) 液晶表示装置及びその駆動方法
US20100253668A1 (en) Liquid crystal display, liquid crystal display driving method, and television receiver
US20150138176A1 (en) Scanning signal line drive circuit and display device provided with same
JP2006267999A (ja) 駆動回路チップ及び表示装置
US9552786B2 (en) Electronic apparatus and display driver
CN101667388B (zh) 像素阵列及其驱动方法以及平面显示器
TWI453724B (zh) 可補償閘極電壓的液晶顯示器及其方法
TW200915284A (en) A liquid crystal display and the driving method thereof
JP2009251608A (ja) 液晶ディスプレイモジュール及び液晶ディスプレイ駆動方法
KR20150005259A (ko) 표시 패널 및 이를 포함하는 표시 장치
JP2759108B2 (ja) 液晶表示装置
KR20080044397A (ko) 액정표시장치
US7893910B2 (en) Method for driving liquid crystal display via circularly reversing polarities of pixels thereof
JP2009020197A (ja) 表示装置ならびにその駆動回路および駆動方法
WO2001097205A1 (fr) Dispositif d'affichage et procede de commande de ce dispositif et dispositif d'affichage a projection
JP4071189B2 (ja) 信号回路およびこれを用いた表示装置、並びにデータラインの駆動方法
JP2008151986A (ja) 電気光学装置、走査線駆動回路および電子機器
US11335235B2 (en) Display driving method and display driving device