TWI453724B - 可補償閘極電壓的液晶顯示器及其方法 - Google Patents

可補償閘極電壓的液晶顯示器及其方法 Download PDF

Info

Publication number
TWI453724B
TWI453724B TW100130025A TW100130025A TWI453724B TW I453724 B TWI453724 B TW I453724B TW 100130025 A TW100130025 A TW 100130025A TW 100130025 A TW100130025 A TW 100130025A TW I453724 B TWI453724 B TW I453724B
Authority
TW
Taiwan
Prior art keywords
clock
gate
high voltage
low voltage
voltage
Prior art date
Application number
TW100130025A
Other languages
English (en)
Other versions
TW201310429A (zh
Inventor
Ming Han Tsai
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW100130025A priority Critical patent/TWI453724B/zh
Priority to US13/279,339 priority patent/US20130050171A1/en
Publication of TW201310429A publication Critical patent/TW201310429A/zh
Application granted granted Critical
Publication of TWI453724B publication Critical patent/TWI453724B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels

Description

可補償閘極電壓的液晶顯示器及其方法
本發明係有關於一種液晶顯示器及其方法，尤指一種可補償閘極電壓的液晶顯示器及其方法。
請參照第1圖、第2A圖和第2B圖，第1圖係為說明液晶顯示器的雙閘極(dual gate)像素的示意圖，第2A圖係為先前技術說明具有二組反相且頻率相同的時脈的閘極驅動電路的示意圖，和第2B圖係為說明第2A圖的閘極驅動電路之操作時序的示意圖。如第1圖所示，因為液晶面板中的一列像素係對應二條閘極線(gate line)，所以雙閘極像素的閘極線數目係為單閘極像素的閘極線數目的兩倍，且雙閘極像素係藉由二組反相且頻率相同的時脈驅動相對應的閘極線。如第2A圖所示，閘極驅動電路內的閘極驅動單元G1、G3、G5...係對應於一組反相且頻率相同的時脈CK1、CKB1，以及閘極驅動電路內的閘極驅動單元G2、G4...係對應於另一組反相且頻率相同的時脈CK2、CKB2。另外，閘極驅動單元G1、G2、G3、G4、G5...係藉由閘極線GL1、GL2、GL3、GL4、GL5...驅動液晶面板的複數個像素，其中STV1係為閘極驅動單元G1、G3、G5...對應的掃描起始訊號，STV2係為閘極驅動單元G2、G4...對應的掃描起始訊號。如第2B圖所示，一條閘極線的開啟時間與前一條閘極線的開啟時間係部分重疊。因此，當一薄膜電晶體根據相對應的閘極線的電壓開啟時，在薄膜電晶體開啟的前半段(第2B圖的斜線區)，對應於薄膜電晶體的像素係寫入前一像素的資料，以及在薄膜電晶體開啟的後半段，對應於薄膜電晶體的像素係寫入對應於像素的資料，其中D1、D2、D3、D4、D5係為源極驅動電路輸出的資料電壓。
請參照第3A圖和第3B圖，第3A圖係為說明在薄膜電晶體開啟的前半段寫入與對應於像素的資料的極性相反的資料時，像素的充電狀況的示意圖，和第3B圖係為說明在薄膜電晶體開啟的前半段寫入與對應於像素的資料的極性相同的資料時，像素的充電狀況的示意圖。如第3A圖和第3B圖所示，第3A圖中的像素電位係低於第3B圖中的像素電位，亦即第3A圖中的像素的亮度係低於第3B圖中的像素的亮度。請參照第4A圖和第4B圖，第4A圖係為說明在2線反轉(2-line inversion)的雙閘極薄膜液晶顯示器中，以Z字型順序驅動像素的示意圖，和第4B圖係為說明在2線反轉的雙閘極薄膜液晶顯示器中，以弓字型順序驅動像素的示意圖，其中其中(+)、(-)係代表像素的極性。如第4A圖所示，奇數行的像素的亮度係低於偶數行的像素的亮度，所以雙閘極薄膜液晶顯示面板會出現條紋現象。如第4B圖所示，弓字型的順序驅動方式雖可降低雙閘極薄膜液晶顯示器的條紋感，但並未解決像素充電狀況不同的問題。所以當像素處於較嚴苛的充電狀況時(如低溫或高頻下)，在雙閘極薄膜液晶顯示器上將會顯示棋盤格的亮暗交錯顯示不良畫面，導致畫面的品質不佳。
本發明的一實施例提供一種可補償閘極電壓的液晶顯示器。該液晶顯示器包含一直流電壓產生電路、一時序控制器、一時脈產生電路及一液晶面板。該直流電壓產生電路係用以產生一第一閘極高電壓、一第二閘極高電壓及一第一閘極低電壓，其中該第一閘極高電壓係高於該第二閘極高電壓；該時序控制器係用以產生一第一掃描起始訊號及一參考時脈；該時脈產生電路，耦接於該直流電壓產生電路與該時序控制器之間，用以根據該第一閘極高電壓、該第二閘極高電壓、該第一閘極低電壓、該第一掃描起始訊號及該參考時脈，產生並輸出一第二掃描起始訊號、一第一時脈、一第二時脈、一第三時脈、一第四時脈及該第一閘極低電壓；該液晶面板包含複數個像素及一閘極驅動電路。該閘極驅動電路係耦接於該時脈產生電路，該閘極驅動電路包含複數個閘極驅動單元，其中該複數個閘極驅動單元係用以根據該第二掃描起始訊號、該第一時脈、該第二時脈、該第三時脈、該第四時脈及該第一閘極低電壓，驅動該複數個像素，以改善該液晶面板顯示畫面的品質，其中該第一時脈的相位與該第三時脈的相位相反，且該第二時脈的相位與該第四時脈的相位相反；其中該複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第一時脈、該複數個閘極驅動單元中的第4n+2閘極驅動單元係接收該第二時脈、該複數個閘極驅動單元中的第4n+3閘極驅動單元係接收該第三時脈及該複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第四時脈，其中n≧0且n係為整數。
本發明的另一實施例提供一種補償液晶顯示器的閘極電壓的方法。該方法包含產生一第一閘極高電壓、一第二閘極高電壓及一第一閘極低電壓，其中該第一閘極高電壓係高於該第二閘極高電壓；產生一第一掃描起始訊號及一參考時脈；根據該第一閘極高電壓、該第二閘極高電壓、該第一閘極低電壓、該第一掃描起始訊號及該參考時脈，產生並輸出一第二掃描起始訊號、一第一時脈、一第二時脈、一第三時脈、一第四時脈及該第一閘極低電壓；根據該第二掃描起始訊號、該第一時脈、該第二時脈、該第三時脈、該第四時脈及該第一閘極低電壓，驅動一液晶面板的複數個像素，以改善該液晶面板顯示畫面的品質，其中該第一時脈的相位與該第三時脈的相位相反，且該第二時脈的相位與該第四時脈的相位相反；其中該液晶面板的複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第一時脈、該複數個閘極驅動單元中的第4n+2閘極驅動單元係接收該第二時脈、該複數個閘極驅動單元中的第4n+3閘極驅動單元係接收該第三時脈及該複數個閘極驅動單元中的第4n+4閘極驅動單元係接收該第四時脈，其中n≧0且n係為整數。
本發明提供一種可補償閘極電壓的液晶顯示器及其方法。該液晶顯示器及其方法係利用不同的閘極高電壓，以克服一液晶面板的複數個畫素之間的充電狀況不均勻的問題。因為該液晶面板的複數個畫素之間的充電狀況的差異比先前技術來的小，所以相較於先前技術，本發明可改善該液晶面板顯示畫面的品質。
請參照第5圖，第5圖係為本發明的一實施例說明一種可補償閘極電壓的液晶顯示器500的示意圖，其中液晶顯示器500係為2線反轉的液晶顯示器。液晶顯示器500包含一直流電壓產生電路502、一時序控制器504、一時脈產生電路506及一液晶面板508，其中直流電壓產生電路502、時序控制器504及時脈產生電路506係位於一印刷電路板510之上。直流電壓產生電路502係用以產生一第一閘極高電壓VGH1、一第二閘極高電壓VGH2及一第一閘極低電壓VGL1，其中第一閘極高電壓VGH1係高於第二閘極高電壓VGH2；時序控制器504係用以產生一第一掃描起始訊號STPV及一參考時脈CLKV；時脈產生電路506係耦接於直流電壓產生電路502與時序控制器504之間，用以根據第一閘極高電壓VGH1、第二閘極高電壓VGH2、第一閘極低電壓VGL1、第一掃描起始訊號STPV及參考時脈CLKV，產生並輸出一第二掃描起始訊號STP、一第一時脈CLK1、一第二時脈CLK2、一第三時脈CLK3、一第四時脈CLK4及第一閘極低電壓VGL1，其中第一時脈CLK1的相位與第三時脈CLK3的相位相反，且第二時脈CLK2的相位與第四時脈CLK4的相位相反。液晶面板508包含複數個像素及一閘極驅動電路5082。閘極驅動電路5082係耦接於時脈產生電路506，閘極驅動電路5082包含複數個閘極驅動單元G1-Gm，其中複數個閘極驅動單元G1-Gm係用以根據第二掃描起始訊號STP、第一時脈CLK1、第二時脈CLK2、第三時脈CLK3、第四時脈CLK4及第一 閘極低電壓VGL1，透過閘極線GL1-GLm驅動液晶面板508的複數個像素，以改善液晶面板508顯示畫面的品質，且m係為大於1的整數。另外，複數個閘極驅動單元G1-Gm中的第4n+1閘極驅動單元係接收第一時脈CLK1、複數個閘極驅動單元G1-Gm中的第4n+2閘極驅動單元係接收第二時脈CLK2、複數個閘極驅動單元G1-Gm中的第4n+3閘極驅動單元係接收第三時脈CLK3及複數個閘極驅動單元G1-Gm中的第4n+4閘極驅動單元係接收第四時脈CLk4，其中n≧0，n係為整數，m>n，且m≧4n+4。另外，液晶顯示器500另包含一源極驅動電路512，用以當耦接於一像素的薄膜電晶體開啟時，透過相對應的源極線對像素充電。
請參照第6A圖和第6B圖，第6A圖係為說明第一時脈CLK1、第二時脈CLK2、第三時脈CLK3及第四時脈CLK4的示意圖，和第6B圖係為說明複數個閘極驅動單元G1-Gm中的第4n+1閘極驅動單元係接收第一時脈CLK1、第4n+2閘極驅動單元係接收第二時脈CLK2、第4n+3閘極驅動單元係接收第三時脈CLK3及第4n+4閘極驅動單元係接收第四時脈CLk4的示意圖，其中(+)、(-)係代表像素的極性，閘極驅動電路5082係以Z字型順序驅動複數個像素，以及S1、S2、S3係為源極線(source line)。如第6A圖所示，第一時脈CLK1的相位與第三時脈CLK3的相位相反，且第二時脈CLK2的相位與第四時脈CLK4的相位相反。另外，第二時脈CLK2與第四時脈CLK4的高電壓準位係為第二閘極高電壓VGH2，第一時脈CLK1與第三時脈CLK3的高電壓準位係為第一閘極高電壓 VGH1，以及第一時脈CLK1、第二時脈CLK2、第三時脈CLK3、第四時脈CLK4的低電壓準位係為第一閘極低電壓VGL1。如第6B圖所示，與前一像素的資料的極性相反的像素係對應於閘極驅動單元G1、G3、G5...，而與前一像素的資料的極性相同的像素係對應於閘極驅動單元G2、G4、G6...。因此，閘極驅動單元G1、G5、G9...係對應於第一時脈CLK1，閘極驅動單元G3、G7、G11...係對應於第三時脈CLK3，閘極驅動單元G2、G6、G10...係對應於第二時脈CLK2，以及閘極驅動單元G4、G8、G12...係對應於第四時脈CLK4。
請參照第7A圖和第7B圖，第7A圖係為說明與前一像素的資料的極性相同的像素的充電示意圖，和第7B圖係為說明與前一像素的資料的極性相反的像素的充電示意圖。如第7A圖和第7B圖所示，因為第一閘極高電壓VGH1係高於第二閘極高電壓VGH2，所以第7A圖的像素的充電情況與第7B圖的像素的充電情況之間的差異會比第3A圖的像素的充電情況與第3B圖的像素的充電情況之間的差異小。
請參照第8A圖和第8B圖，第8A圖係為本發明的另一實施例說明一種可補償閘極電壓的液晶顯示器800的示意圖，和第8B圖係為說明液晶顯示器800的第一時脈CLK1、第二時脈CLK2、第三時脈CLK3及第四時脈CLK4的示意圖，其中液晶顯示器800係為2線反轉的液晶顯示器。液晶顯示器800和液晶顯示器500的差別 在於一直流電壓產生電路802另產生一第二閘極低電壓VGL2至時脈產生電路806，時脈產生電路806根據第一閘極高電壓VGH1、第二閘極高電壓VGH2、第一閘極低電壓VGL1、第二閘極低電壓VGL2、第一掃描起始訊號STPV及參考時脈CLKV，產生並輸出第二掃描起始訊號STP、第一時脈CLK1、第二時脈CLK2、第三時脈CLK3、第四時脈CLK4、第一閘極低電壓VGL1及第二閘極低電壓VGL2，以及閘極驅動電路5082根據第二掃描起始訊號STP、第一時脈CLK1、第二時脈CLK2、第三時脈CLK3、第四時脈CLK4、第一閘極低電壓VGL1及第二閘極低電壓VGL2，驅動液晶面板508的複數個像素，其中第一閘極低電壓VGL1係高於第二閘極低電壓VGL2。因此，如第8B圖所示，第二時脈CLK2與第四時脈CLK4的高電壓準位係為第二閘極高電壓VGH2，第一時脈CLK1與第三時脈CLK3的高電壓準位係為第一閘極高電壓VGH1，第二時脈CLK2與第四時脈CLK4的低電壓準位係為第二閘極低電壓VGL2，以及第一時脈CLK1與第三時脈CLK3的低電壓準位係為第一閘極低電壓VGL1。如此，第一時脈CLK1、第二時脈CLK2、第三時脈CLK3、第四時脈CLK4的高電壓準位與低電壓準位的差係為相同。在液晶顯示器800中，因為第一時脈CLK1、第二時脈CLK2、第三時脈CLK3、第四時脈CLK4的高電壓準位與低電壓準位的差係為相同，所以液晶面板508的複數個畫素之間的充電狀況的差異亦比先前技術來的小。另外，液晶顯示器800的其餘操作原理皆和液晶顯示器500相同，在此不再贅述。
請參照第9A圖和第9B圖，第9A圖係為本發明的另一實施例說明1+2線反轉(1+2-line inversion)的液晶顯示器的第一時脈CLK1、第二時脈CLK2、第三時脈CLK3及第四時脈CLK4的示意圖，和第9B圖係為說明1+2線反轉的液晶顯示器的像素排列方式的示意圖。如第9A圖所示，第二時脈CLK2與第四時脈CLK4的高電壓準位係為第一閘極高電壓VGH1，第一時脈CLK1與第三時脈CLK3的高電壓準位係為第二閘極高電壓VGH2，第二時脈CLK2與第四時脈CLK4的低電壓準位係為第一閘極低電壓VGL1，第一時脈CLK1與第三時脈CLK3的低電壓準位係為第二閘極低電壓VGL2。如第9B圖所示，與前一像素的資料的極性相反的像素係對應於閘極驅動單元G2、G4、G6...，而與前一像素的資料的極性相同的像素係對應於閘極驅動單元G1、G3、G5...。因此，閘極驅動單元G1、G5、G9...係對應於第一時脈CLK1，閘極驅動單元G3、G7、G11...係對應於第三時脈CLK3，閘極驅動單元G2、G6、G10...係對應於第二時脈CLK2，以及閘極驅動單元G4、G8、G12...係對應於第四時脈CLK4。另外，第9A圖和第9B圖實施例的其餘操作原理皆和液晶顯示器800相同，在此不再贅述。
請參照第10A圖和第10B圖，第10A圖係為本發明的另一實施例說明4線反轉(4-line inversion)的液晶顯示器的第一時脈CLK1、第二時脈CLK2、第三時脈CLK3及第四時脈CLK4的示意圖，和第10B圖係為說明4線反轉的液晶顯示器的像素排列方式的示意圖。如第10A圖所示，第一時脈CLK1的高電壓準位係為第一閘極 高電壓VGH1，第二時脈CLK2、第三時脈CLK3與第四時脈CLK4的高電壓準位係為第二閘極高電壓VGH2，第一時脈CLK1的低電壓準位係為第一閘極低電壓VGL1，第二時脈CLK2、第三時脈CLK3與第四時脈CLK4的低電壓準位係為第二閘極低電壓VGL2。如第10B圖所示，與前一像素的資料的極性相反的像素係對應於閘極驅動單元G1、G5、G9...，而與前一像素的資料的極性相同的像素係對應於閘極驅動單元G2、G3、G4、G6、G7、G8...。因此，閘極驅動單元G1、G5、G9...係對應於第一時脈CLK1，閘極驅動單元G2、G6、G10...係對應於第二時脈CLK2，閘極驅動單元G3、G7、G11...係對應於第三時脈CLK3，以及閘極驅動單元G4、G8、G12...係對應於第四時脈CLK4。另外，第10A圖和第10B圖實施例的其餘操作原理皆和液晶顯示器800相同，在此不再贅述。
請參照第11圖，第11圖係為本發明的另一實施例說明一種補償液晶顯示器的閘極電壓的方法的流程圖。第11圖之方法係利用第5圖的液晶顯示器500說明，詳細步驟如下：步驟1100：開始；步驟1102：直流電壓產生電路502產生第一閘極高電壓VGH1、第二閘極高電壓VGH2及第一閘極低電壓VGL1；步驟1104：時序控制器504產生第一掃描起始訊號STPV及參考時脈CLKV；步驟1106：時脈產生電路506根據第一閘極高電壓VGH1、第二 閘極高電壓VGH2、第一閘極低電壓VGL1、第一掃描起始訊號STPV及參考時脈CLKV，產生並輸出第二掃描起始訊號STP、第一時脈CLK1、第二時脈CLK2、第三時脈CLK3、第四時脈CLK4及第一閘極低電壓VGL1；步驟1108：閘極驅動電路5082根據第二掃描起始訊號STP、第一時脈CLK1、第二時脈CLK2、第三時脈CLK3、第四時脈CLK4及第一閘極低電壓VGL1，驅動液晶面板508的複數個像素，以改善液晶面板508顯示畫面的品質；步驟1110：結束。
在步驟1102中，直流電壓產生電路502產生第一閘極高電壓VGH1、第二閘極高電壓VGH2及第一閘極低電壓VGL1至時脈產生電路506，其中第一閘極高電壓VHG1係高於第二閘極高電壓VGH2。在步驟1104中，時序控制器504產生第一掃描起始訊號STPV及參考時脈CLKV至時脈產生電路506。在步驟1106中，第一時脈CLK1的相位與第三時脈CLK3的相位相反，且第二時脈CLK2的相位與第四時脈CLK4的相位相反。在步驟1108中，閘極驅動電路5082係以Z字型順序驅動複數個像素，且複數個閘極驅動單元G1-Gm中的第4n+1閘極驅動單元係接收第一時脈CLK1、第4n+2閘極驅動單元係接收第二時脈CLK2、第4n+3閘極驅動單元係接收第三時脈CLK3及第4n+4閘極驅動單元係接收第四時脈 CLk4。另外，如第6B圖所示，與前一像素的資料的極性相反的像素係對應於閘極驅動單元G1、G3、G5...，而與前一像素的資料的極性相同的像素係對應於閘極驅動單元G2、G4、G6...，且閘極驅動單元G1、G5、G9...係對應於第4n+1閘極驅動單元，閘極驅動單元G3、G7、G11...係對應於第4n+3閘極驅動單元，閘極驅動單元G2、G6、G10...係對應於第4n+2閘極驅動單元，以及閘極驅動單元G4、G8、G12...係對應於第4n+4閘極驅動單元，其中第二時脈CLK2與第四時脈CLK4的高電壓準位係為第二閘極高電壓VGH2，第一時脈CLK1與第三時脈CLK3的高電壓準位係為第一閘極高電壓VGH1，以及第一時脈CLK1、第二時脈CLK2、第三時脈CLK3、第四時脈CLK4的低電壓準位係為第一閘極低電壓VGL1。另外，因為第一閘極高電壓VGH1係高於第二閘極高電壓VGH2，所以液晶面板508的複數個畫素之間的充電狀況的差異比先前技術來的小，導致液晶面板508顯示畫面的品質變佳。
請參照第12圖，第12圖係為本發明的另一實施例說明一種補償液晶顯示器的閘極電壓的方法的流程圖。第12圖之方法係利用第8A圖的液晶顯示器800說明，詳細步驟如下：步驟1200：開始；步驟1202：直流電壓產生電路802產生第一閘極高電壓VGH1、第二閘極高電壓VGH2、第一閘極低電壓VGL1及第二閘極低電壓VGL2； 步驟1204：時序控制器504產生第一掃描起始訊號STPV及參考時脈CLKV；步驟1206：時脈產生電路806根據第一閘極高電壓VGH1、第二閘極高電壓VGH2、第一閘極低電壓VGL1、第二閘極低電壓VGL2、第一掃描起始訊號STPV及參考時脈CLKV，產生並輸出第二掃描起始訊號STP、第一時脈CLK1、第二時脈CLK2、第三時脈CLK3、第四時脈CLK4、第一閘極低電壓VGL1及第二閘極低電壓VGL2；步驟1208：閘極驅動電路5082根據第二掃描起始訊號STP、第一時脈CLK1、第二時脈CLK2、第三時脈CLK3、第四時脈CLK4、第一閘極低電壓VGL1及第二閘極低電壓VGL2，驅動液晶面板508的複數個像素，以改善液晶面板508顯示畫面的品質；步驟1210：結束。
第12圖的實施例和第11圖的實施例的差別在於在步驟1202中，直流電壓產生電路802另產生一第二閘極低電壓VGL2至時脈產生電路806，在步驟1206中，時脈產生電路806根據第一閘極高電壓VGH1、第二閘極高電壓VGH2、第一閘極低電壓VGL1、第二閘極低電壓VGL2、第一掃描起始訊號STPV及參考時脈CLKV，產生並輸出第二掃描起始訊號STP、第一時脈CLK1、第二時脈CLK2、第三時脈CLK3、第四時脈CLK4、第一閘極低電壓VGL1 及第二閘極低電壓VGL2，以及在步驟1208中，閘極驅動電路5082根據第二掃描起始訊號STP、第一時脈CLK1、第二時脈CLK2、第三時脈CLK3、第四時脈CLK4、第一閘極低電壓VGL1及第二閘極低電壓VGL2，驅動液晶面板508的複數個像素，其中第一閘極低電壓VGL1係高於第二閘極低電壓VGL2。另外，在步驟1206中，第二時脈CLK2與第四時脈CLK4的高電壓準位係為第二閘極高電壓VGH2，第一時脈CLK1與第三時脈CLK3的高電壓準位係為第一閘極高電壓VGH1，第二時脈CLK2與第四時脈CLK4的低電壓準位係為第二閘極低電壓VGL2，以及第一時脈CLK1與第三時脈CLK3的低電壓準位係為第一閘極低電壓VGL1。在步驟1208中，因為第一時脈CLK1、第二時脈CLK2、第三時脈CLK3、第四時脈CLK4的高電壓準位與低電壓準位的差係為相同，所以液晶面板508的複數個畫素之間的充電狀況的差異比先前技術來的小，導致液晶面板508顯示畫面的品質變佳。另外，第12圖的實施例其餘操作原理皆和第11圖的實施例相同，在此不再贅述。
另外，請參照第9A圖和第9B圖。在第12圖的另一實施例中，如第9A圖所示，第二時脈CLK2與第四時脈CLK4的高電壓準位係為第一閘極高電壓VGH1，第一時脈CLK1與第三時脈CLK3的高電壓準位係為第二閘極高電壓VGH2，第二時脈CLK2與第四時脈CLK4的低電壓準位係為第一閘極低電壓VGL1，第一時脈CLK1與第三時脈CLK3的低電壓準位係為第二閘極低電壓VGL2。如第9B圖所示，與前一像素的資料的極性相反的像素係對應於閘極驅動 單元G2、G4、G6...，而與前一像素的資料的極性相同的像素係對應於閘極驅動單元G1、G3、G5...。因此，閘極驅動單元G1、G5、G9...係對應於第一時脈CLK1，閘極驅動單元G3、G7、G11...係對應於第三時脈CLK3，閘極驅動單元G2、G6、G10...係對應於第二時脈CLK2，以及閘極驅動單元G4、G8、G12...係對應於第四時脈CLK4。
另外，請參照第10A圖和第10B圖。在第12圖的另一實施例中，如第10A圖所示，第一時脈CLK1的高電壓準位係為第一閘極高電壓VGH1，第二時脈CLK2、第三時脈CLK3與第四時脈CLK4的高電壓準位係為第二閘極高電壓VGH2，第一時脈CLK1的低電壓準位係為第一閘極低電壓VGL1，第二時脈CLK2、第三時脈CLK3與第四時脈CLK4的低電壓準位係為第二閘極低電壓VGL2。如第10B圖所示，與前一像素的資料的極性相反的像素係對應於閘極驅動單元G1、G5、G9...，而與前一像素的資料的極性相同的像素係對應於閘極驅動單元G2、G3、G4、G6、G7、G8...。因此，閘極驅動單元G1、G5、G9...係對應於第一時脈CLK1，閘極驅動單元G2、G6、G10...係對應於第二時脈CLK2，閘極驅動單元G3、G7、G11...係對應於第三時脈CLK3，以及閘極驅動單元G4、G8、G12...係對應於第四時脈CLK4。
綜上所述，本發明所提供的可補償閘極電壓的液晶顯示器及其方法係利用不同的閘極高電壓，以克服液晶面板的複數個畫素之間 的充電狀況不均勻的問題。因為液晶面板的複數個畫素之間的充電狀況的差異比先前技術來的小，所以相較於先前技術，本發明可改善液晶面板顯示畫面的品質。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
500‧‧‧液晶顯示器
502、802‧‧‧直流電壓產生電路
504‧‧‧時序控制器
506、806‧‧‧時脈產生電路
508‧‧‧液晶面板
510‧‧‧印刷電路板
512‧‧‧源極驅動電路
5082‧‧‧閘極驅動電路
CK1、CKB1、CK2、CKB2‧‧‧時脈
CLK1‧‧‧第一時脈
CLK2‧‧‧第二時脈
CLK3‧‧‧第三時脈
CLK4‧‧‧第四時脈
CLKV‧‧‧參考時脈
D1、D2、D3、D4、D5‧‧‧資料電壓
G1、G2、G3、G4、G5、Gm-1、Gm‧‧‧閘極驅動單元
GL1、GL2、GL3、GL4、GL5、GLm-1、GLm‧‧‧閘極線
VGH1‧‧‧第一閘極高電壓
VGH2‧‧‧第二閘極高電壓
VGL1‧‧‧第一閘極低電壓
VGL2‧‧‧第二閘極低電壓
STPV‧‧‧第一掃描起始訊號
STP‧‧‧第二掃描起始訊號
STV1、STV2‧‧‧掃描起始訊號
1100至1110、1200至1210‧‧‧步驟
第1圖係為說明液晶顯示器的雙閘極像素的示意圖。
第2A圖係為先前技術說明具有二組反相且頻率相同的時脈的閘極驅動電路的示意圖。
第2B圖係為說明第2A圖的閘極驅動電路之操作時序的示意圖。
第3A圖係為說明在開啟時間的前半段寫入與對應於像素的資料的極性相反的資料時，像素的充電狀況的示意圖。
第3B圖係為說明在開啟時間的前半段寫入與對應於像素的資料的極性相同的資料時，像素的充電狀況的示意圖。
第4A圖係為說明在2線反轉的雙閘極薄膜液晶顯示器中，以Z字型順序驅動像素的示意圖。
第4B圖係為說明在2線反轉(2-line inversion)的雙閘極薄膜液晶顯示器中，以弓字型順序驅動像素的示意圖。
第5圖係為本發明的一實施例說明一種可補償閘極電壓的液晶顯示器的示意圖。
第6A圖係為說明第一時脈、第二時脈、第三時脈及第四時脈的示 意圖。
第6B圖係為說明複數個閘極驅動單元中的第4n+1閘極驅動單元係接收第一時脈、第4n+2閘極驅動單元係接收第二時脈、第4n+3閘極驅動單元係接收第三時脈及第4n+4閘極驅動單元係接收第四時脈的示意圖。
第7A圖係為說明與前一像素的資料的極性相同的像素的充電示意圖。
第7B圖係為說明與前一像素的資料的極性相反的像素的充電示意圖。
第8A圖係為本發明的另一實施例說明一種可補償閘極電壓的液晶顯示器的示意圖。
第8B圖係為說明液晶顯示器的第一時脈、第二時脈、第三時脈及第四時脈的示意圖。
第9A圖係為本發明的另一實施例說明1+2線反轉的液晶顯示器的第一時脈、第二時脈、第三時脈及第四時脈的示意圖。
第9B圖係為說明1+2線反轉的液晶顯示器的像素排列方式的示意圖。
第10A圖係為本發明的另一實施例說明4線反轉的液晶顯示器的第一時脈、第二時脈、第三時脈及第四時脈的示意圖。
第10B圖係為說明4線反轉的液晶顯示器的像素排列方式的示意圖。
第11圖係為本發明的另一實施例說明一種補償液晶顯示器的閘極電壓的方法的流程圖。
第12圖係為本發明的另一實施例說明一種補償液晶顯示器的閘極電壓的方法的流程圖。
500．．．液晶顯示器
502．．．直流電壓產生電路
504．．．時序控制器
506．．．時脈產生電路
508．．．液晶面板
510．．．印刷電路板
512．．．源極驅動電路
5082．．．閘極驅動電路
CLK1．．．第一時脈
CLK2．．．第二時脈
CLK3．．．第三時脈
CLK4．．．第四時脈
CLKV．．．參考時脈
G1、G2、Gm-1、Gm．．．閘極驅動單元
GL1、GL2、GLm-1、GLm．．．閘極線
VGH1．．．第一閘極高電壓
VGH2．．．第二閘極高電壓
VGL1．．．第一閘極低電壓
STPV．．．第一掃描起始訊號
STP．．．第二掃描起始訊號

Claims (10)

  1. 一種可補償閘極電壓的液晶顯示器，包含：一直流電壓產生電路，用以產生一第一閘極高電壓、一第二閘極高電壓及一第一閘極低電壓，其中該第一閘極高電壓係高於該第二閘極高電壓；一時序控制器，用以產生一第一掃描起始訊號及一參考時脈；一時脈產生電路，耦接於該直流電壓產生電路與該時序控制器之間，用以根據該第一閘極高電壓、該第二閘極高電壓、該第一閘極低電壓、該第一掃描起始訊號及該參考時脈，產生並輸出一第二掃描起始訊號、一第一時脈、一第二時脈、一第三時脈、一第四時脈及該第一閘極低電壓，其中該第二時脈與該第四時脈的高電壓準位係為該第二閘極高電壓，該第一時脈與該第三時脈的高電壓準位係為該第一閘極高電壓，以及該第一時脈、該第二時脈、該第三時脈、該第四時脈的低電壓準位係為該第一閘極低電壓；及一液晶面板，包含：複數個像素；及一閘極驅動電路，耦接於該時脈產生電路，該閘極驅動電路包含複數個閘極驅動單元，其中該複數個閘極驅動單元係用以根據該第二掃描起始訊號、該第一時脈、該第二時脈、該第三時脈、該第四時脈及該第一閘極低電壓，驅動該複數個像素，以改善該液晶面板顯示 畫面的品質，其中該第一時脈的相位與該第三時脈的相位相反，且該第二時脈的相位與該第四時脈的相位相反；其中該複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第一時脈、該複數個閘極驅動單元中的第4n+2閘極驅動單元係接收該第二時脈、該複數個閘極驅動單元中的第4n+3閘極驅動單元係接收該第三時脈及該複數個閘極驅動單元中的第4n+4閘極驅動單元係接收該第四時脈，其中n≧0且n係為整數。
  2. 如請求項1所述之液晶顯示器，其中該直流電壓產生電路、該時序控制器及該時脈產生電路係位於一印刷電路板之上。
  3. 一種可補償閘極電壓的液晶顯示器，包含：一直流電壓產生電路，用以產生一第一閘極高電壓、一第二閘極高電壓、一第一閘極低電壓及一第二閘極低電壓，其中該第一閘極高電壓係高於該第二閘極高電壓，且該第一閘極低電壓係高於該第二閘極低電壓；一時序控制器，用以產生一第一掃描起始訊號及一參考時脈；一時脈產生電路，耦接於該直流電壓產生電路與該時序控制器之間，用以根據該第一閘極高電壓、該第二閘極高電壓、該第一閘極低電壓、該第一掃描起始訊號及該參考時脈，產生並輸出一第二掃描起始訊號、一第一時脈、一第二時脈、一 第三時脈、一第四時脈及該第一閘極低電壓，其中該第二時脈與該第四時脈的高電壓準位係為該第二閘極高電壓，該第一時脈與該第三時脈的高電壓準位係為該第一閘極高電壓，該第二時脈與該第四時脈的低電壓準位係為該第二閘極低電壓，該第一時脈與該第三時脈的低電壓準位係為該第一閘極低電壓；及一液晶面板，包含：複數個像素；及一閘極驅動電路，耦接於該時脈產生電路，該閘極驅動電路包含複數個閘極驅動單元，其中該複數個閘極驅動單元係用以根據該第二掃描起始訊號、該第一時脈、該第二時脈、該第三時脈、該第四時脈及該第一閘極低電壓，驅動該複數個像素，以改善該液晶面板顯示畫面的品質，其中該第一時脈的相位與該第三時脈的相位相反，且該第二時脈的相位與該第四時脈的相位相反；其中該複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第一時脈、該複數個閘極驅動單元中的第4n+2閘極驅動單元係接收該第二時脈、該複數個閘極驅動單元中的第4n+3閘極驅動單元係接收該第三時脈及該複數個閘極驅動單元中的第4n+4閘極驅動單元係接收該第四時脈，其中n≧0且n係為整數。
  4. 一種可補償閘極電壓的液晶顯示器，包含： 一直流電壓產生電路，用以產生一第一閘極高電壓、一第二閘極高電壓、一第一閘極低電壓及一第二閘極低電壓，其中該第一閘極高電壓係高於該第二閘極高電壓，且該第一閘極低電壓係高於該第二閘極低電壓；一時序控制器，用以產生一第一掃描起始訊號及一參考時脈；一時脈產生電路，耦接於該直流電壓產生電路與該時序控制器之間，用以根據該第一閘極高電壓、該第二閘極高電壓、該第一閘極低電壓、該第一掃描起始訊號及該參考時脈，產生並輸出一第二掃描起始訊號、一第一時脈、一第二時脈、一第三時脈、一第四時脈及該第一閘極低電壓，其中該第二時脈與該第四時脈的高電壓準位係為該第一閘極高電壓，該第一時脈與該第三時脈的高電壓準位係為該第二閘極高電壓，該第二時脈與該第四時脈的低電壓準位係為該第一閘極低電壓，該第一時脈與該第三時脈的低電壓準位係為該第二閘極低電壓；及一液晶面板，包含：複數個像素；及一閘極驅動電路，耦接於該時脈產生電路，該閘極驅動電路包含複數個閘極驅動單元，其中該複數個閘極驅動單元係用以根據該第二掃描起始訊號、該第一時脈、該第二時脈、該第三時脈、該第四時脈及該第一閘極低電壓，驅動該複數個像素，以改善該液晶面板顯示畫面的品質，其中該第一時脈的相位與該第三時脈的相位相反， 且該第二時脈的相位與該第四時脈的相位相反；其中該複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第一時脈、該複數個閘極驅動單元中的第4n+2閘極驅動單元係接收該第二時脈、該複數個閘極驅動單元中的第4n+3閘極驅動單元係接收該第三時脈及該複數個閘極驅動單元中的第4n+4閘極驅動單元係接收該第四時脈，其中n≧0且n係為整數。
  5. 一種可補償閘極電壓的液晶顯示器，包含：一直流電壓產生電路，用以產生一第一閘極高電壓、一第二閘極高電壓、一第一閘極低電壓及一第二閘極低電壓，其中該第一閘極高電壓係高於該第二閘極高電壓，且該第一閘極低電壓係高於該第二閘極低電壓；一時序控制器，用以產生一第一掃描起始訊號及一參考時脈；一時脈產生電路，耦接於該直流電壓產生電路與該時序控制器之間，用以根據該第一閘極高電壓、該第二閘極高電壓、該第一閘極低電壓、該第一掃描起始訊號及該參考時脈，產生並輸出一第二掃描起始訊號、一第一時脈、一第二時脈、一第三時脈、一第四時脈及該第一閘極低電壓，其中該第二時脈、該第三時脈與該第四時脈的高電壓準位係為該第二閘極高電壓，該第一時脈的高電壓準位係為該第一閘極高電壓，該第二時脈、該第三時脈與該第四時脈的低電壓準位係為該第二閘極低電壓，該第一時脈的低電壓準位係為該第一閘極 低電壓；及一液晶面板，包含：複數個像素；及一閘極驅動電路，耦接於該時脈產生電路，該閘極驅動電路包含複數個閘極驅動單元，其中該複數個閘極驅動單元係用以根據該第二掃描起始訊號、該第一時脈、該第二時脈、該第三時脈、該第四時脈及該第一閘極低電壓，驅動該複數個像素，以改善該液晶面板顯示畫面的品質，其中該第一時脈的相位與該第三時脈的相位相反，且該第二時脈的相位與該第四時脈的相位相反；其中該複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第一時脈、該複數個閘極驅動單元中的第4n+2閘極驅動單元係接收該第二時脈、該複數個閘極驅動單元中的第4n+3閘極驅動單元係接收該第三時脈及該複數個閘極驅動單元中的第4n+4閘極驅動單元係接收該第四時脈，其中n≧0且n係為整數。
  6. 3、4或5所述之液晶顯示器，另包含：一源極驅動電路，用以於耦接於一像素的薄膜電晶體開啟時，對該像素充電。
  7. 一種補償液晶顯示器的閘極電壓的方法，包含：一直流電壓產生電路產生一第一閘極高電壓、一第二閘極高電 壓及一第一閘極低電壓，其中該第一閘極高電壓係高於該第二閘極高電壓；一時序控制器產生一第一掃描起始訊號及一參考時脈；一時脈產生電路根據該第一閘極高電壓、該第二閘極高電壓、該第一閘極低電壓、該第一掃描起始訊號及該參考時脈，產生並輸出一第二掃描起始訊號、一第一時脈、一第二時脈、一第三時脈、一第四時脈及該第一閘極低電壓，其中該第二時脈與該第四時脈的高電壓準位係為該第二閘極高電壓，該第一時脈與該第三時脈的高電壓準位係為該第一閘極高電壓，以及該第一時脈、該第二時脈、該第三時脈、該第四時脈的低電壓準位係為該第一閘極低電壓；及根據該第二掃描起始訊號、該第一時脈、該第二時脈、該第三時脈、該第四時脈及該第一閘極低電壓，驅動一液晶面板的複數個像素，以改善該液晶面板顯示畫面的品質，其中該第一時脈的相位與該第三時脈的相位相反，且該第二時脈的相位與該第四時脈的相位相反；其中該液晶面板的複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第一時脈、該複數個閘極驅動單元中的第4n+2閘極驅動單元係接收該第二時脈、該複數個閘極驅動單元中的第4n+3閘極驅動單元係接收該第三時脈及該複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第四時脈，其中n≧0且n係為整數。
  8. 一種補償液晶顯示器的閘極電壓的方法，包含：一直流電壓產生電路產生一第一閘極高電壓、一第二閘極高電壓、一第一閘極低電壓及一第二閘極低電壓，其中該第一閘極高電壓係高於該第二閘極高電壓，且該第一閘極低電壓係高於該第二閘極低電壓；一時序控制器產生一第一掃描起始訊號及一參考時脈；一時脈產生電路根據該第一閘極高電壓、該第二閘極高電壓、該第一閘極低電壓、該第一掃描起始訊號及該參考時脈，產生並輸出一第二掃描起始訊號、一第一時脈、一第二時脈、一第三時脈、一第四時脈及該第一閘極低電壓，其中該第二時脈與該第四時脈的高電壓準位係為該第二閘極高電壓，該第一時脈與該第三時脈的高電壓準位係為該第一閘極高電壓，該第二時脈與該第四時脈的低電壓準位係為該第二閘極低電壓，該第一時脈與該第三時脈的低電壓準位係為該第一閘極低電壓；及根據該第二掃描起始訊號、該第一時脈、該第二時脈、該第三時脈、該第四時脈及該第一閘極低電壓，驅動一液晶面板的複數個像素，以改善該液晶面板顯示畫面的品質，其中該第一時脈的相位與該第三時脈的相位相反，且該第二時脈的相位與該第四時脈的相位相反；其中該液晶面板的複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第一時脈、該複數個閘極驅動單元中的第4n+2閘極驅動單元係接收該第二時脈、該複數個閘極驅動單元中 的第4n+3閘極驅動單元係接收該第三時脈及該複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第四時脈，其中n≧0且n係為整數。
  9. 一種補償液晶顯示器的閘極電壓的方法，包含：一直流電壓產生電路產生一第一閘極高電壓、一第二閘極高電壓、一第一閘極低電壓及一第二閘極低電壓，其中該第一閘極高電壓係高於該第二閘極高電壓，且該第一閘極低電壓係高於該第二閘極低電壓；一時序控制器產生一第一掃描起始訊號及一參考時脈；一時脈產生電路根據該第一閘極高電壓、該第二閘極高電壓、該第一閘極低電壓、該第一掃描起始訊號及該參考時脈，產生並輸出一第二掃描起始訊號、一第一時脈、一第二時脈、一第三時脈、一第四時脈及該第一閘極低電壓，其中該第二時脈與該第四時脈的高電壓準位係為該第一閘極高電壓，該第一時脈與該第三時脈的高電壓準位係為該第二閘極高電壓，該第二時脈與該第四時脈的低電壓準位係為該第一閘極低電壓，該第一時脈與該第三時脈的低電壓準位係為該第二閘極低電壓；及根據該第二掃描起始訊號、該第一時脈、該第二時脈、該第三時脈、該第四時脈及該第一閘極低電壓，驅動一液晶面板的複數個像素，以改善該液晶面板顯示畫面的品質，其中該第一時脈的相位與該第三時脈的相位相反，且該第二時脈的相 位與該第四時脈的相位相反；其中該液晶面板的複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第一時脈、該複數個閘極驅動單元中的第4n+2閘極驅動單元係接收該第二時脈、該複數個閘極驅動單元中的第4n+3閘極驅動單元係接收該第三時脈及該複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第四時脈，其中n≧0且n係為整數。
  10. 一種補償液晶顯示器的閘極電壓的方法，包含：一直流電壓產生電路產生一第一閘極高電壓、一第二閘極高電壓、一第一閘極低電壓及一第二閘極低電壓，其中該第一閘極高電壓係高於該第二閘極高電壓，且該第一閘極低電壓係高於該第二閘極低電壓；一時序控制器產生一第一掃描起始訊號及一參考時脈；一時脈產生電路根據該第一閘極高電壓、該第二閘極高電壓、該第一閘極低電壓、該第一掃描起始訊號及該參考時脈，產生並輸出一第二掃描起始訊號、一第一時脈、一第二時脈、一第三時脈、一第四時脈及該第一閘極低電壓，其中該第二時脈、該第三時脈與該第四時脈的高電壓準位係為該第二閘極高電壓，該第一時脈的高電壓準位係為該第一閘極高電壓，該第二時脈、該第三時脈與該第四時脈的低電壓準位係為該第二閘極低電壓，該第一時脈的低電壓準位係為該第一閘極低電壓；及 根據該第二掃描起始訊號、該第一時脈、該第二時脈、該第三時脈、該第四時脈及該第一閘極低電壓，驅動一液晶面板的複數個像素，以改善該液晶面板顯示畫面的品質，其中該第一時脈的相位與該第三時脈的相位相反，且該第二時脈的相位與該第四時脈的相位相反；其中該液晶面板的複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第一時脈、該複數個閘極驅動單元中的第4n+2閘極驅動單元係接收該第二時脈、該複數個閘極驅動單元中的第4n+3閘極驅動單元係接收該第三時脈及該複數個閘極驅動單元中的第4n+1閘極驅動單元係接收該第四時脈，其中n≧0且n係為整數。
TW100130025A 2011-08-22 2011-08-22 可補償閘極電壓的液晶顯示器及其方法 TWI453724B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100130025A TWI453724B (zh) 2011-08-22 2011-08-22 可補償閘極電壓的液晶顯示器及其方法
US13/279,339 US20130050171A1 (en) 2011-08-22 2011-10-24 Liquid crystal display which can compensate gate voltages and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100130025A TWI453724B (zh) 2011-08-22 2011-08-22 可補償閘極電壓的液晶顯示器及其方法

Publications (2)

Publication Number Publication Date
TW201310429A TW201310429A (zh) 2013-03-01
TWI453724B true TWI453724B (zh) 2014-09-21

Family

ID=47742969

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100130025A TWI453724B (zh) 2011-08-22 2011-08-22 可補償閘極電壓的液晶顯示器及其方法

Country Status (2)

Country Link
US (1) US20130050171A1 (zh)
TW (1) TWI453724B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9488673B1 (en) 2013-09-16 2016-11-08 Advanced Testing Technologies, Inc. Multi-standard instrumentation chassis
JP2015075612A (ja) * 2013-10-09 2015-04-20 シナプティクス・ディスプレイ・デバイス株式会社 表示ドライバ
KR101563265B1 (ko) * 2014-05-08 2015-10-27 엘지디스플레이 주식회사 표시장치 및 그 구동 방법
US9723727B2 (en) * 2015-02-05 2017-08-01 Keysight Technologies, Inc. Modular electronic instrumentation chassis with integrated high performance reference clock and associated methods
US10121443B2 (en) * 2017-02-13 2018-11-06 Innolux Corporation Display panel and display device
US20200152150A1 (en) * 2018-11-09 2020-05-14 Chongqing Advance Display Technology Research Drive circuit of display panel and methods thereof and display device
CN109410867B (zh) * 2018-12-05 2020-10-16 惠科股份有限公司 一种显示面板及驱动方法和显示装置
CN114187859B (zh) * 2020-09-14 2024-03-15 京东方科技集团股份有限公司 显示驱动方法和显示装置
CN112509528B (zh) * 2020-11-03 2022-06-07 重庆惠科金渝光电科技有限公司 显示面板的栅极驱动电路、显示装置及栅极驱动方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200806007A (en) * 2006-07-14 2008-01-16 Wolfson Microelectronics Plc Driver apparatus and method
US7382342B2 (en) * 2003-06-03 2008-06-03 Sony Corporation Pixel circuit and display device
TW200905649A (en) * 2007-07-20 2009-02-01 Chi Mei Optoelectronics Corp Liquid display apparatus and method of driving the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI356369B (en) * 2006-10-26 2012-01-11 Himax Semiconductor Inc Driving method for a display panel and the related
WO2010067643A1 (ja) * 2008-12-12 2010-06-17 シャープ株式会社 シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
CN101770104A (zh) * 2009-01-06 2010-07-07 群康科技(深圳)有限公司 液晶显示装置
KR101289642B1 (ko) * 2009-05-11 2013-07-30 엘지디스플레이 주식회사 액정표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382342B2 (en) * 2003-06-03 2008-06-03 Sony Corporation Pixel circuit and display device
TW200806007A (en) * 2006-07-14 2008-01-16 Wolfson Microelectronics Plc Driver apparatus and method
TW200905649A (en) * 2007-07-20 2009-02-01 Chi Mei Optoelectronics Corp Liquid display apparatus and method of driving the same

Also Published As

Publication number Publication date
US20130050171A1 (en) 2013-02-28
TW201310429A (zh) 2013-03-01

Similar Documents

Publication Publication Date Title
TWI453724B (zh) 可補償閘極電壓的液晶顯示器及其方法
JP4668892B2 (ja) 液晶表示装置及びその駆動方法
TWI399730B (zh) 閘極驅動波形控制
US7710377B2 (en) LCD panel including gate drivers
JP5229788B2 (ja) 表示装置の駆動装置及びこれを含む表示装置
TWI379272B (en) Liquid crystal display panel and display apparatus having the same
US7777737B2 (en) Active matrix type liquid crystal display device
KR101799981B1 (ko) 표시 장치 및 그것의 구동 방법
JP2005018066A (ja) 液晶表示装置及びその駆動方法
KR101349781B1 (ko) 게이트 구동부 및 이를 포함하는 액정표시장치
JP5283933B2 (ja) 液晶表示装置
JP2006039542A (ja) アレイ基板とこれを有する表示装置、その駆動装置、及び駆動方法
JP2004252092A (ja) 表示装置およびその駆動方法
JP2006267999A (ja) 駆動回路チップ及び表示装置
WO2015027630A1 (zh) 极性反转驱动方法和极性反转驱动电路
JP2009251608A (ja) 液晶ディスプレイモジュール及び液晶ディスプレイ駆動方法
KR20150005259A (ko) 표시 패널 및 이를 포함하는 표시 장치
JP2008298913A (ja) 表示装置の駆動装置および駆動方法
JP2007140192A (ja) アクティブマトリクス型液晶表示装置
WO2010146741A1 (ja) 表示駆動回路、表示装置及び表示駆動方法
JP2012242761A (ja) 液晶表示装置の駆動装置
TWI410948B (zh) 液晶顯示裝置及相關驅動方法
JP2008216893A (ja) 平面表示装置及びその表示方法
CN102354486B (zh) 可补偿闸极电压的液晶显示器及其方法
KR102080483B1 (ko) 인셀 터치 액정표시장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees