KR102080483B1 - 인셀 터치 액정표시장치 - Google Patents

인셀 터치 액정표시장치 Download PDF

Info

Publication number
KR102080483B1
KR102080483B1 KR1020130106706A KR20130106706A KR102080483B1 KR 102080483 B1 KR102080483 B1 KR 102080483B1 KR 1020130106706 A KR1020130106706 A KR 1020130106706A KR 20130106706 A KR20130106706 A KR 20130106706A KR 102080483 B1 KR102080483 B1 KR 102080483B1
Authority
KR
South Korea
Prior art keywords
signal
liquid crystal
display
touch
period
Prior art date
Application number
KR1020130106706A
Other languages
English (en)
Other versions
KR20150028402A (ko
Inventor
김상수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130106706A priority Critical patent/KR102080483B1/ko
Publication of KR20150028402A publication Critical patent/KR20150028402A/ko
Application granted granted Critical
Publication of KR102080483B1 publication Critical patent/KR102080483B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 제1 표시구간 동안 화상이 표시되는 제1 표시영역과, 상기 제1 터치 구간 이후의 제2 표시구간 동안 화상이 표시되는 제2 표시영역을 포함하는 액정패널과; 상기 액정패널에 게이트 신호 및 데이터 신호를 각각 공급하는 게이트 구동부 및 데이터 구동부와; 상기 제1 및 제2표시구간 사이의 제1터치구간 동안 상기 게이트 구동부에 보상신호를 인가하는 보상신호 생성부와; 외부로부터 영상신호와 제어신호를 입력 받아 상기 보상신호 생성부와, 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 타이밍 컨트롤러를 포함하는 인셀 터치 액정표시장치를 제공한다.

Description

인셀 터치 액정표시장치{In-cell touch liquid crystal display module}
본 발명은 인셀 터치 액정표시장치에 관한 것으로, 특히 가로딤(dim)이 개선된 액정표시장치에 관한 것이다.
액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on), 오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목 받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이들 두 기판 사이에 액정을 개재하는 셀 공정을 거쳐 완성된다.
하지만 전술한 구성을 갖는 액정표시장치는 시야각 특성이 우수하지 못하므로 근래 들어서는 동일한 어레이 기판에 공통전극과 화소전극이 배치되어 수평전계에 의해 액정분자를 구동하는 횡전계형 또는 프린지 전계에 의해 구동되는 프린지 필드 스위칭 모드 액정표시장치가 제안되었다.
그리고, 이러한 횡전계형 및 프린지 필드 스위칭 모드 액정표시장치는 TV, 프로젝터, 휴대폰, PDA 등 다양한 응용제품에 이용되고 있으며, 이러한 응용제품들은 최근에 화면을 터치하여 동작할 수 있도록 터치 기능이 기본적으로 장착되고 있는 실정이다. 이렇게 터치 기능이 구비된 액정표시장치를 통상 터치센서 인셀 터치 액정표시장치라 칭하고 있다.
터치센서 인셀 터치 액정표시장치용 어레이 기판에는 터치 센싱 기능 수행을 위해 전술 바와 같은 액정표시장치의 일반적인 구성 요소 일례로 게이트 및 데이터 배선 이외에 추가적으로 사용자의 터치 시 이를 감지하는 다수의 터치 블록과 이와 연결된 센싱 배선이 추가되어 구성된다.
이하 도면을 참조하여 인셀 터치 액정표시장치를 설명한다.
도 1은 종래의 인셀 터치 액정표시장치를 개략적으로 도시한 평면도이다.
도시한 바와 같이 종래의 인셀 터치 액정표시장치는, 액정표시장치의 액정패널(10)은 내부에 화상이 표시되는 표시영역(AA)과 표시영역(AA)을 둘러싸는 비표시영역(NAA)으로 구성된다.
도시하지 않았지만 표시영역(AA)에는 액정층이 위치하고, 액정층을 사이에 두고 화소전극과, 공통전극이 형성된다.
표시영역(AA)에는 서로 교차하며 화소영역을 정의하는 게이트 배선 및 데이터 배선과, 터치센싱을 위한 센싱배선이 구성되고, 각각의 화소에는 박막트랜지스터가 형성되어 화소전극과 전기적으로 연결된다.
그리고, 게이트 배선으로 박막트랜지스터의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역의 화소전극에 데이터배선의 화상신호가 전달되면 공통전극과 화소전극 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
이때, 표시영역(AA)은 제1 표시영역(AA1)과 제2 표시영역(AA2)로 나뉘는데, 제1 표시구간 동안 게이트 배선과 데이터 배선에 박막트랜지스터의 온/오프(on/off)신호 및 화상신호가 제1 표시영역(AA1)에 순차적으로 인가되고, 이후 제1 터치 구간 동안 센싱배선으로 터치 센싱을 하고, 이후 제2 표시구간 동안 게이트 배선과 데이터 배선에 박막트랜지스터(Tr)의 온/오프(on/off)신호 및 화상신호가 제2 표시영역(AA2)에 인가되고, 이후 제2 터치 구간 동안 센싱배선으로 터치 센싱을 하여 화상이 표시됨과 동시에 터치센서를 구동한다.
이하, 구동 타이밍을 도면을 참조하여 설명한다.
도 2는 종래의 인셀 터치 액정표시장치의 1 프레임 동안의 화상표시 타이밍과, 터치 센싱 타이밍을 도시한 도면이다.
도시한 바와 같이, 종래의 인셀 터치 액정표시장치의 1 프레임은, 제1 표시영역(도 1의 AA1)에 스캔신호와 영상신호가 순차적으로 인가되어 제1 표시영역(도 1의 AA1)에 화상이 표시되는 제1 표시구간과, 터치 배선에 터치 센싱 신호가 인가되어 터치 센싱을 하는 제1 터치 구간과, 제2 표시영역(도 1의 AA2)에 스캔신호와 영상신호가 순차적으로 인가되어 제2 표시영역(도 1의 AA1)에 화상이 표시되는 제2 표시구간과, 터치 배선에 터치 센싱 신호가 인가되어 터치 센싱을 하는 제2 터치 구간으로 구성된다.
즉, 1프레임 중 제1 표시구간 동안에는 제1 표시영역(도 1의 AA1)에 화상이 표시되고, 제1 터치 구간 동안에는 터치 센싱을 하고, 제2 표시구간 동안에는 제2 표시영역(도 1의 AA2)에 화상이 표시되고, 제2 터치 구간 동안에는 터치 센싱을 한다.
이에 따라 1 프레임 동안 터치 센싱이 2번 일어나게 되고, 터치 센싱 품질이 향상된다.
하지만, 제2 표시구간 동안 화상이 표시되는 제2 표시영역(AA2)의 처음 몇 개의 수평 라인이 어둡게 표시되는 가로딤 현상이 발생한다.
이하 도 3, 도 4 및 도 5를 참조하여 가로딤 현상이 발생하는 것을 설명한다.
도 3은 종래의 인셀 터치 액정표시장치의 게이트 구동부 및 게이트 신호의 타이밍을 도시한 도면이고, 도 4는 종래의 인셀 터치 액정표시장치의 게이트 구동부의 스테이지 출력부의 회로도를 개략적으로 도시한 도면이고, 도 5는 종래의 인셀 터치 액정표시장치의 스테이지 출력부의 트랜지스터 노드의 전압을 도시한 도면이다.
도시한 바와 같이, 종래의 인셀 터치 액정표시장치의 게이트 구동부는, 시작신호(Vst)와 다수의 클락신호(CLK1 내지 CLK4)가 인가되는 다수의 스테이지(GD1 내지 GD2n) 및 더미스테이지(GDd)을 포함한다.
이때, 제1 스테이지(GD1)에는 시작신호(Vst)와 제1 클락신호(CLK1)가 인가되고 제1 스테이지(GD1)의 제1 출력전압(Vout1)과 제3 클락신호(CLK3)가 제5 스테이지(미도시)에 인가된다.
그리고, 제3 스테이지(GD3)에는 제2 클락신호(CLK2)가 인가되고, 제3 스테이지(GD3)의 제3 출력전압(Vout3)과 제4 클락신호(CLK4)는 제7 스테이지(미도시)로 인가된다. 도시하지 않았지만, 짝수번째의 스테이지들도 전술한 방법과 동일하게 연결된다.
한편, 제n-3 스테이지(GDn-3)의 제n-3 출력전압(Vout n-3)과 제1 클락신호(CLK1)는 제n+1 스테이지(GDn+1)로 인가된다.
그리고, 제n-1 스테이지(GDn-1)의 출력전압 제n-1 출력전압(Vout n-1)과 제2 클락신호(CLK2)는 제n+3 스테이지(GDn+3)로 인가된다.
이때, 제1 내지 제n 스테이지(GD1 내지 GDn)는 제1 표시영역(도 1의 AA1)에 대응되고, 제n+1 내지 제2n 스테이지(GDn+1 내지 GD2n)는 제2 표시영역(도 1의 AA2)에 대응된다.
그리고, 제n 스테이지(미도시)는 제1 표시영역(도 1의 AA1)의 마지막 스테이지이고, 제n+1 스테이지(GDn+1)는 제2 표시영역(도 1의 AA2)의 첫번째 스테이지이다.
그리고, 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3) 각각의 출력전압(Vout n+1, Vout n+3)은 각각 제n+5 스테이지(미도시) 및 제n+7 스테이지(미도시)에 인가된다.
전술한 과정을 거친 출력전압은 제2n-3 스테이지(GD2n-3)와 제2n-1 스테이지(GD2n-1)에 인가되는데, 제2n-3 출력전압(Vout 2n-3)과 제2 클락신호(CLK2)는 더미 스테이지(GDd)에 인가된다.
따라서, 제1 내지 제n 스테이지(GD1 내지 GDn)는 제1 표시구간 동안 제1 표시영역(도 1의 AA1)의 게이트 배선에 순차적으로 하이(high) 신호를 인가하고, 제n+1 스테이지 내지 제2n 스테이지(GDn+1 내지 GD2n)는 제2 표시구간 동안 제2 표시영역(도 1의 AA2)의 게이트 배선에 순차적으로 하이(high) 신호를 인가한다.
이때, 제1 및 제2 표시구간 사이의 제1 터치구간 동안에는 터치 센싱 신호인가를 위하여 제1 내지 제2n 스테이지(GD1 내지 GD2n)는 제1 및 제2 표시영역의 게이트 배선에 로우(low)신호를 인가한다.
제1 터치구간에서는 제1 내지 제2n 스테이지(GD1 내지 GD2n)로 부터는 루우신호가 출력되고 이전 스테이지 출력신호를 입력받은 다음 스테이지로 로우신호가 입력된다.
도 4 및 도 5를 참조하면, 제1 내지 제2n 스테이지(GD1 내지 GD2n)는 내부에 스테이지 내부의 신호전압과 클락신호가 입력되는 1개의 트랜지스터로 구성되는 풀업(pall-up) 트랜지스터(T1)와, 공통전압(Vss)이 인가되는 2개의 트랜지스터로 구성되는 풀다운(pull-down) 트랜지스터(T2)와, 그 사이에서 출력전압(Vout)이 출력되는 출력단을 포함한다.
이때, 풀업 트랜지스터(T1)의 신호전압이 인가되는 게이트를 Q 노드라 한다. 그리고, 제n+1 스테이지(GDn+1)의 Q 노드를 Q(GDn+1)이라 하고 제n-3 스테이지(GDn-3+1)의 Q 노드를 Q(GD-3)이라 한다.
한편, 제1 터치 구간 동안 제n-1 스테이지(GDn-1) 및 제n-3 스테이지(GDn-3)의 출력(Vout n-1, Vout n-3)이 로우 신호로 출력된다.
이때, 제n-1 스테이지(GDn-1) 및 제n-3 스테이지(GDn-3)의 출력은 각각 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3)의 Q 노드로 인가되어 선충전(pre-charging) 역할을 한다.
하지만, 제n-1 스테이지(GDn-1) 및 제n-3 스테이지(GDn-3)에서 로우 신호로 출력되므로 선충전이 안되고 방전되어 제n-1 스테이지(GDn-1) 및 제n-3 스테이지(GDn-3)의 출력은 정상보다 작은 값을 갖는다.
그리고, 제1 터치 구간 동안 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3) 각각의 출력단의 풀업 트랜지스터(T1)에는 로우신호가 인가되어 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3)는 공통전압(Vss)를 출력한다.
이때, 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3) 각각의 출력단의 Q 노드에 충전된 신호전압이 방전된다.
따라서, 각각의 Q 노드에서 방전된 만큼 신호전압에 손실이 발생하여 제2 표시영역(AA2)에 화상이 표시될 때 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3)에서 화소 박막트랜지스터(미도시)에 인가되는 게이트 신호(VG)가 낮아지고, 그에 따라 화소 박막트랜지스터(미도시)에 인가되는 구동 전류가 작아서 화소가 충분히 충전되지 않는다.
즉, 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3)의 각각의 출력단에 연결된 화소가 다른 화소에 비해 휘도가 낮게 표시되거나 검게 표시되는 가로딤현상이 발생한다.
본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, 가로딤현상이 없는 인셀 터치 액정표시장치를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위하여, 본 발명은, 제1 표시구간 동안 화상이 표시되는 제1 표시영역과, 상기 제1 터치 구간 이후의 제2 표시구간 동안 화상이 표시되는 제2 표시영역을 포함하는 액정패널과; 상기 액정패널에 게이트 신호 및 데이터 신호를 각각 공급하는 게이트 구동부 및 데이터 구동부와; 상기 제1 및 제2표시구간 사이의 제1터치구간 동안 상기 게이트 구동부에 보상신호를 인가하는 보상신호 생성부와; 외부로부터 영상신호와 제어신호를 입력 받아 상기 보상신호 생성부와, 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 타이밍 컨트롤러를 포함하는 인셀 터치 액정표시장치를 제공한다.
이때, 상기 보상신호는 1개 이상의 신호이다.
그리고, 상기 게이트 구동부는 제1 내지 제(2n)스테이지를 포함하고, 상기 보상신호는 상기 제(n+1) 및 제(n+3)스테이지에 각각 인가되는 제1 및 제2보상신호를 포함한다.
이때, 상기 제1 내지 제(2n)스테이지에는 미리 정해진 주기의 제1 내지 제4 클락신호가 인가되고, 상기 제1보상신호는 상기 제1터치구간의 종료시점으로부터 상기 주기의 1/2 전에 하이레벨이 시작되고 상기 주기의 1/2의 폭을 갖는 펄스형태의 신호이고, 상기 제2보상신호는 상기 제1터치구간의 종료시점으로부터 상기 주기의 1/4 전에 하이레벨이 시작되고 상기 주기의 1/2의 폭을 갖는 펄스형태의 신호이다.
그리고, 상기 제1 및 제2보상신호는 동일한 신호인 것을 특징으로 한다.
그리고, 상기 제(n+1) 및 제(n+3)스테이지는 각각 출력단에 위치하는 풀업 트랜지스터를 포함하고, 상기 보상신호는 상기 풀업 트랜지스터의 게이트 전극에 인가된다.
그리고, 상기 액정패널은, 상기 제2표시구간 이후의 제3 내지 제m표시구간 동안 각각 화상이 표시되는 제3 내지 제m표시영역을 더 포함하고, 상기 보상신호는, 상기 제2 내지 제m표시영역의 상단에 대응되는 2(m-1)개의 신호이다.
본 발명에서는, 보상 신호를 스테이지에 인가함에 따라 터치 센싱 프레임에서 방전되는 전압을 보상함으로써 가로딤현상을 방지할 수 있는 효과가 있다.
도 1은 종래의 인셀 터치 액정표시장치를 개략적으로 도시한 평면도이다.
도 2는 종래의 인셀 터치 액정표시장치의 1 프레임 동안의 화상표시 타이밍과, 터치 센싱 타이밍을 도시한 도면이다.
도 3은 종래의 인셀 터치 액정표시장치의 게이트 구동부 및 게이트 신호의 타이밍을 도시한 도면이다.
도 4는 종래의 인셀 터치 액정표시장치의 게이트 구동부의 스테이지 출력부의 회로도를 개략적으로 도시한 도면이다.
도 5는 종래의 인셀 터치 액정표시장치의 스테이지 출력부의 트랜지스터 노드의 전압을 도시한 도면이다.
도 6은 본 발명의 제1 실시예에 따른 인셀 터치 액정표시장치를 개략적으로 도시한 도면이다.
도 7은 본 발명의 제1 실시예에 따른 인셀 터치 액정표시장치의 게이트 구동부의 타이밍을 도시한 도면이다.
도 8은 본 발명의 제1 실시예에 따른 인셀 터치 액정표시장치의 스테이지의 충전상태를 나타낸 도면이다.
도 9는 본 발명의 제2 실시예에 따른 인셀 터치 액정표시장치의 게이트 구동부의 타이밍을 도시한 도면이다.
도 10은 본 발명의 제3 실시예에 따른 인셀 터치 액정표시장치의 표시영역을 4개로 분할한 것을 도시한 도면이다.
도 11은 본 발명의 제4 실시예에 따른 인셀 터치 액정표시장치의 표시영역을 8개로 분할한 것을 도시한 도면이다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 6은 본 발명의 제1 실시예에 따른 인셀 터치 액정표시장치를 개략적으로 도시한 도면이다.
도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 영상을 표시하는 액정패널(210)과 액정패널(210)의 소자들을 동작시키기 위한 신호를 생성, 공급하는 구동부(200)를 포함한다.
이때, 액정패널(210)은 내부에 서로 교차하여 화소 영역을 정의하는 다수의 게이트 배선(GL)과 데이터 배선(DL)과, 터치센싱을 위한 센싱배선(미도시)을 포함한다.
도시하지 않았지만, 각 화소 영역에는 게이트 배선(GL) 및 데이터 배선(DL)과 연결된 박막트랜지스터, 그리고 박막트랜지스터와 연결된 액정 커패시터 및 스토리지 커패시터가 위치한다.
그리고, 구동부(200)는, 타이밍 컨트롤러(timing controller : 220)와 보상 신호 생성부(230), 게이트 구동부(gate driver : 240) 및 데이터 구동부(data driver : 260)를 포함한다.
타이밍 컨트롤러(220)는 외부 시스템(도시하지 않음)으로부터 영상신호(RGB data)와 제어신호를 입력 받아, 영상신호(RGB data)를 재배치한다. 또한, 타이밍 컨트롤러(220)는 게이트 구동부(240)와 데이터 구동부(260)의 구동에 필요한 게이트 제어신호 및 데이터 제어신호를 생성하여, 게이트 구동부(240)에 게이트 제어신호를 공급하고, 데이터 구동부(260)에 데이터 제어신호 및 재배치된 영상신호(RGB data)를 공급한다.
게이트 구동부(240)는 타이밍 컨트롤러(220)로부터 박막트랜지스터의 온/오프를 결정하는 게이트 제어신호에 따라, 액정패널(210)의 게이트 배선(GL)에 게이트 신호(VG)를 공급하며, 데이터 구동부(260)는 타이밍 컨트롤러(220)로부터의 데이터 제어신호와 화상신호(RGB data)에 따라, 액정패널(100)의 데이터 배선(14)에 데이터 신호(RGB data)를 공급한다.
따라서, 게이트 신호(VG)와 데이터 신호(RGB data)에 의해, 액정패널(210)은 화상을 표시하게 된다.
이때, 액정패널(210)은 내부에 화상이 표시되는 표시영역(AA)을 포함한다. 그리고, 표시영역(AA)은 제1 표시영역(AA1)과 제2 표시영역(AA2)으로 나뉜다.
그리고, 화상이 표시되는 1 프레임 중 제1 표시구간 동안에는 제1 표시영역(AA1)에 화상이 표시되고, 제1 터치 구간 동안에는 터치 센싱을 하고, 제2 표시구간 동안에는 제2 표시영역(AA2)에 화상이 표시되고, 제2 터치 구간 동안에는 터치 센싱을 한다.
이때, 제1 터치구간 종료 후 제2 표시구간이 시작될 때 보상 신호 생성부(230)는 게이트 구동부(240)에 보상 신호를 공급하여 게이트 구동부(240) 내부의 스테이지(미도시)에서 방전에 의한 전압강하를 보상한다.
이에 따라 1 프레임 동안 터치 센싱이 2번 일어나게 되고, 터치 센싱 품질이 향상되며, 가로딤 현상을 방지할 수 있다.
이하 도면을 참조하여 본 발명의 실시예에 따른 인셀 터치 액정표시장치의 게이트 구동부(240)가 동작하는 것을 설명한다.
도 7은 본 발명의 제1 실시예에 따른 인셀 터치 액정표시장치의 게이트 구동부의 타이밍을 도시한 도면이다.
도시한 바와 같이, 본 발명의 제1 실시예에 따른 인셀 터치 액정표시장치의 게이트 구동부는, 쉬프트 레지스터를 포함할 수 있고, 쉬프트 레지스터는 외부에서 인가되는 시작신호(Vst) 및 다수의 클락신호(CLK1 내지 CLK4)와, 시작신호(Vst)와 다수의 클락신호(CLK1 내지 CLK4)가 인가되는 다수의 스테이지(GD1 내지 GD2n) 및 더미 스테이지(GDd)을 포함한다.
이때, 제1 스테이지(GD1)에는 시작신호(Vst)와 제1 클락신호(CLK1)가 인가되고 제1 스테이지(GD1)의 제1 출력전압(Vout1)과 제3 클락신호(CLK3)가 제5 스테이지(미도시)에 인가된다.
그리고, 제3 스테이지(GD3)에는 제2 클락신호(CLK2)가 인가되고, 제3 스테이지(GD3)의 제3 출력전압(Vout3)과 제4 클락신호(CLK4)는 제7 스테이지(미도시)로 인가된다. 도시하지 않았지만, 짝수번째의 스테이지들도 전술한 방법과 동일하게 연결된다.
한편, 제n-3 스테이지(GDn-3)의 제n-3 출력전압(Vout n-3)과 제1 클락신호(CLK1)는 제n+1 스테이지(GDn+1)로 인가된다.
그리고, 제n-1 스테이지(GDn-1)의 출력전압 제n-1 출력전압(Vout n-1)과 제2 클락신호(CLK2)는 제n+3 스테이지(GDn+3)로 인가된다.
이때, 제1 내지 제n 스테이지(GD1 내지 GDn)는 제1 표시영역(도 1의 AA1)에 대응되고, 제n+1 내지 제2n 스테이지(GDn+1 내지 GD2n)는 제2 표시영역(도 1의 AA2)에 대응된다.
그리고, 제n 스테이지(미도시)는 제1 표시영역(도 1의 AA1)의 마지막 스테이지이고, 제n+1 스테이지(GDn+1)는 제2 표시영역(도 1의 AA2)의 첫번째 스테이지이다.
그리고, 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3) 각각의 출력전압(Vout n+1, Vout n+3)은 각각 제n+5 스테이지(미도시) 및 제n+7 스테이지(미도시)에 인가된다.
전술한 과정을 거친 출력전압은 제2n-3 스테이지(GD2n-3)와 제2n-1 스테이지(GDn2n-1)에 인가되는데, 제2n-3 출력전압(Vout 2n-3)과 제2 클락신호(CLK2)는 더미 스테이지(GDd)에 인가된다.
따라서, 제1 스테이지 내지 제n 스테이지(GD1 내지 GDn)는 제1 표시구간 동안 제1 표시영역(도 1의 AA1)의 게이트 배선에 순차적으로 하이(high) 신호를 인가하고, 제n+1 스테이지 내지 제2n 스테이지(GDn+1 내지 GD2n)는 제2 표시구간 동안 제2 표시영역(도 1의 AA2)의 게이트 배선에 순차적으로 하이(high) 신호를 인가한다.
이때, 제1 및 제2 표시구간 사이의 제1 터치구간 동안에는 터치 센싱 신호인가를 위하여 제1 내지 제2n 스테이지(GD1 내지 GD2n)는 제1 및 제2 표시영역의 게이트 배선에 로우(low)신호를 인가한다.
그리고, 터치 센싱 신호가 인가되는 동안 보상 신호 생성부(도 6의 230)가 공급하는 제1 및 제2 보상 신호(PS1 및 PS2)는 각각 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3)에 인가된다.
좀 더 상세하게 설명하면, 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3) 각각은 내부에 스테이지 내부의 신호전압과 클락신호가 입력되는 1개의 트랜지스터로 구성되는 풀업(pall-up) 트랜지스터와, 공통전압이 인가되는 2개의 트랜지스터로 구성되는 풀다운(pull-down) 트랜지스터와, 그 사이에서 출력전압이 출력되는 출력단을 포함하는데, 풀업 트랜지스터의 게이트 전극(이하 Q 노드라 함)에 인가된다.
따라서, 터치 센싱 신호가 인가되는 동안 제2 표시영역(도 6의 AA2)이 화상을 표시하는 제2 표시구간이 시작되는 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3)의 방전을 보상할 수 있다.
이하 도면을 참조하여 제1 및 제2 보상신호(PS1 및 PS2)가 인가되는 타이밍을 설명한다.
도 8은 본 발명의 제1 실시예에 따른 인셀 터치 액정표시장치의 스테이지의 충전상태를 나타낸 도면이다.
도시한 바와 같이, 터치 센싱 신호가 인가되는 동안 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3)는 각각 제1 및 제2 보상 신호(PS1 및 PS2)로 인해 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3) 각각의 출력단의 Q 노드에서 방전이 보상되어 터치센싱 신호가 인가되기 전 신호 전압을 유지한다.
이때, 제1 및 제2 보상 신호(PS1 및 PS2)는 제1 터치 구간에서 인가된다.
한편, 클락신호(CKL)의 1 주기를 8등분한 값이 1H라 하면, 예를 들어 터치 센싱을 하는 제1 터치 구간이 종료되기 4H전 제1 보상신호(PS1)를 제n+1 스테이지(GDn+1)에 인가하고, 제1 터치 구간이 종료되기 2H전 제2 보상신호(PS2)를 제n+3 스테이지(GDn+3)에 인가하여, 제1 터치 구간 동안 방전된 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3)의 Q 노드를 충전할 수 있다. 이때, 제1 보상 신호(PS12)는 제1 터치 구간이 종료되는 시점과 동일한 시간까지 인가되며, 제2 보상신호는 제1 터치구간 종료 2H후까지 인가될 수 있다.
이와 같이, 제1 및 제2 보상신호(PS1 및 PS2)는 제1 터치 구간에서 인가되고, 해당 게이트 신호가 출력될 때까지 4H 동안 유지하는 것이 바람직하다.
도시하지 않았지만, 본 발명의 다른 실시예에서는 제1 터치 구간이 시작되는 시점과 동일한 시간에 제1 및 제2 보상신호(PS1 및 PS2)를 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3)에 인가하여 각각의 Q 노드의 방전을 보상할 수 있으며, 예를 들어 제1 보상신호(PS1)는 제1 터치 구간이 시작되는 시점부터 제1 터치 구간 종료 4H전에 인가될 수 있으며, 적어도 4H 동안 유지될 수 있다. 그리고, 제2 보상신호(PS2)는 제1 터치 구간이 시작되는 시점부터 제1 터치 구간 종료 2H전에 인가될 수 있으며, 적어도 4H 동안 유지될 수 있다.한편, 제1 실시예에서는 제1 및 제2 보상신호(PS1 및 PS2)를 이용하는 것을 예로 들어서 설명하였으나, 다른 실시예에서는 표시영역을 분할하는 개수에 따라 다수의 보상신호를 인가할 수 있다.
이하 도면을 참조하여 다른 실시예를 설명한다.
도 9는 본 발명의 제2 실시예에 따른 인셀 터치 액정표시장치의 게이트 구동부의 타이밍을 도시한 도면이다.
이때, 제1 실시예와 동일한 구성에 대하여 설명을 생략할 수 있다.
도시한 바와 같이, 본 발명의 제2 실시예에 따른 인셀 터치 액정표시장치의 게이트 구동부는, 쉬프트 레지스터를 포함할 수 있고, 쉬프트 레지스터는 외부에서 인가되는 시작신호(Vst) 및 다수의 클락신호(CLK1 내지 CLK4)와, 시작신호(Vst)와 다수의 클락신호(CLK1 내지 CLK4)가 인가되는 다수의 스테이지(GD1 내지 GD2n) 및 더미 스테이지(GDd)을 포함한다.
이때, 제1 내지 제n 스테이지(GD1 내지 GDn)는 제1 표시영역(도 1의 AA1)에 대응되고, 제n+1 내지 제2n 스테이지(GDn+1 내지 GD2n)는 제2 표시영역(도 1의 AA2)에 대응된다.
이때, 제1 및 제2 표시구간 사이의 제1 터치구간 동안에는 터치 센싱 신호인가를 위하여 제1 내지 제2n 스테이지(GD1 내지 GD2n)는 제1 및 제2 표시영역의 게이트 배선에 로우(low)신호를 인가한다.
그리고, 터치 센싱 신호가 인가되는 동안 보상 신호 생성부(도 6의 230)가 공급하는 보상 신호(PS)는 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3)에 인가된다.
이때, 보상 신호(PS)는 제1 터치 구간이 종료되는 시점과 동일한 시간까지 인가된다.
좀 더 상세하게 설명하면, 클락신호(CKL)의 1 주기를 8등분한 값이 1H라 정의하면, 예를 들어 터치 센싱을 하는 제1 터치 구간이 종료되기 4H전 보상신호(PS1를 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3)에 인가하여, 제1 터치 구간 동안 방전된 제n+1 스테이지(GDn+1) 및 제n+3 스테이지(GDn+3)의 Q 노드를 충전할 수 있다. 이때, 제1 보상 신호(PS12)는 제1 터치 구간이 종료되는 시점과 동일한 시간까지 인가될 수 있다.
한편, 터치품질 향상을 위해 1 프레임동안 다수개로 분할된 표시영역 각각에 화상을 순차적으로 표시하고 영상표시 사이에 터치 센싱을 할 경우, 분할 개수에 대응되는 다수의 보상신호를 이용하여 딤과 같은 불량을 방지할 수 있다.
이하 도면을 참조하여 표시영역(도 6의 AA)을 다수개로 분할하여 터치센싱 하는 것을 설명한다.
도 10은 본 발명의 제3 실시예에 따른 인셀 터치 액정표시장치의 표시영역을 4개로 분할한 것을 도시한 도면이고, 도 11은 본 발명의 제4 실시예에 따른 인셀 터치 액정표시장치의 표시영역을 8개로 분할한 것을 도시한 도면이다.
도 10에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 인셀 터치 액정표시장치의 액정패널(310) 내부의 표시영역을 4개로 분할하면, 화상이 표시되는 1 프레임 중 제1 표시구간 동안에는 제1 표시영역(AA1)에 화상이 표시되고, 제1 터치 구간 동안에는 터치 센싱을 하고, 제2 표시구간 동안에는 제2 표시영역(AA2)에 화상이 표시되고, 제2 터치 구간 동안에는 터치 센싱을 하고, 제3 표시구간 동안에는 제3 표시영역(AA3)에 화상이 표시되고, 제3 터치 구간 동안에는 터치 센싱을 하고, 제4 표시구간 동안에는 제4 표시영역(AA4)에 화상이 표시되고, 제4 터치 구간 동안에는 터치 센싱을 한다.
이때, 제1 터치 구간, 제2 터치 구간, 제3 터치 구간 각각이 종료 될 때까지 보상 신호 생성부(330)에서 게이트 구동부(340)에 보상 신호를 인가하여 게이트 구동부(340) 내부의 스테이지(미도시) 출력부에서 Q 노드의 방전을 보상한다.
즉, 제1 표시영역(AA1)과 제2 표시영역(AA2)의 경계와, 제2 표시영역(AA2)과 제3 표시영역(AA3)의 경계와, 제3 표시영역(AA3)과 제4 표시영역(AA4)의 경계 각각에서 2개의 보상신호를 이용하면, 4분할된 표시영역(AA1 내지 AA4)의 Q 노드 방전을 보상하기 위해 6개의 보상신호가 필요하다.
이와 같은 구성에 따라 1 프레임 동안 터치 센싱이 4번 일어나게 되고, 터치 센싱 품질이 향상되며, 가로딤 현상을 방지할 수 있다.
그리고, 도 11에 도시한 바와 같이 본 발명의 제4 실시예에 따른 인셀 터치 액정표시장치의 액정패널(410) 내부의 표시영역을 8개로 분할하면, 화상이 표시되는 1 프레임 중 제1 표시구간 동안에는 제1 표시영역(AA1)에 화상이 표시되고, 제1 터치 구간 동안에는 터치 센싱을 하고, 제2 표시구간 동안에는 제2 표시영역(AA2)에 화상이 표시되고, 제2 터치 구간 동안에는 터치 센싱을 하고, 제3 표시구간 동안에는 제3 표시영역(AA3)에 화상이 표시되고, 제3 터치 구간 동안에는 터치 센싱을 하고, 제4 표시구간 동안에는 제4 표시영역(AA4)에 화상이 표시되고, 제4 터치 구간 동안에는 터치 센싱을 하고, 제5 표시구간 동안에는 제5 표시영역(AA5)에 화상이 표시되고, 제5 터치 구간 동안에는 터치 센싱을 하고, 제6 표시구간 동안에는 제6 표시영역(AA6)에 화상이 표시되고, 제6 터치 구간 동안에는 터치 센싱을 하고, 제7 표시구간 동안에는 제7 표시영역(AA7)에 화상이 표시되고, 제7 터치 구간 동안에는 터치 센싱을 하고, 제8 표시구간 동안에는 제8 표시영역(AA8)에 화상이 표시되고, 제8 터치구간 동안에는 터치 센싱을 한다.
이때, 제1 터치 구간, 제2 터치 구간, 제3 터치 구간, 제4 터치 구간, 제5 터치 구간, 제6 터치 구간, 제7 터치 구간 각각이 종료 될 때까지 보상 신호 생성부(430)에서 게이트 구동부(440)에 보상 신호를 인가하여 게이트 구동부(440) 내부의 스테이지(미도시) 출력부에서 Q 노드의 방전을 보상한다.
즉, 제1 표시영역(AA1)과 제2 표시영역(AA2)의 경계와, 제2 표시영역(AA2)과 제3 표시영역(AA3)의 경계와, 제3 표시영역(AA3)과 제4 표시영역(AA4)의 경계와, 제4 표시영역(AA3)과 제5 표시영역(AA5)의 경계와, 제5 표시영역(AA5)과 제6 표시영역(AA6)의 경계와, 제6 표시영역(AA6)과 제7 표시영역(AA7)의 경계와, 제7 표시영역(AA7)과 제8 표시영역(AA8)의 경계 각각에서 2개의 보상신호를 이용하면, 8분할된 표시영역(AA1 내지 AA8)의 Q 노드 방전을 보상하기 위해 14개의 보상신호가 필요하다.
이에 따라 1 프레임 동안 터치 센싱이 8번 일어나게 되고, 터치 센싱 품질이 향상되며, 가로딤 현상을 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 액정패널 200 : 구동부
220 : 타이밍 컨트롤러 230 : 보상 신호 생성부
240 : 게이트 구동부 260 : 데이터 구동부
AA1 : 제1 표시영역 AA2 : 제2 표시영역

Claims (8)

  1. 제1표시구간 동안 화상이 표시되는 제1표시영역과, 상기 제1표시구간 이후의 제2표시구간 동안 화상이 표시되는 제2표시영역을 포함하는 액정패널과;
    상기 액정패널에 게이트 신호 및 데이터 신호를 각각 공급하는 게이트 구동부 및 데이터 구동부와;
    상기 제1 및 제2표시구간 사이의 제1터치구간 동안 상기 게이트 구동부에 보상신호를 인가하는 보상신호 생성부와;
    외부로부터 영상신호와 제어신호를 입력 받아 상기 보상신호 생성부와, 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 타이밍 컨트롤러
    를 포함하고,
    상기 게이트 구동부는 다수의 스테이지로 구성되는 쉬프트레지스터를 포함하고,
    상기 보상신호는, 상기 제2표시영역의 상단에 대응되는 상기 다수의 스테이지 중 적어도 하나에 인가되고, 펄스형태를 갖는 인셀 터치 액정표시장치.
  2. 제 1 항에 있어서,
    상기 보상신호는 1개 이상의 신호인 인셀 터치 액정표시장치.
  3. 제 1 항에 있어서,
    상기 다수의 스테이지는 제1 내지 제(2n)스테이지를 포함하고,
    상기 보상신호는, 상기 제(n+1) 및 제(n+3)스테이지에 각각 인가되는 제1 및 제2보상신호를 포함하는 인셀 터치 액정표시장치.
  4. 제1표시구간 동안 화상이 표시되는 제1표시영역과, 상기 제1표시구간 이후의 제2표시구간 동안 화상이 표시되는 제2표시영역을 포함하는 액정패널과;
    상기 액정패널에 게이트 신호 및 데이터 신호를 각각 공급하는 게이트 구동부 및 데이터 구동부와;
    상기 제1 및 제2표시구간 사이의 제1터치구간 동안 상기 게이트 구동부에 보상신호를 인가하는 보상신호 생성부와;
    외부로부터 영상신호와 제어신호를 입력 받아 상기 보상신호 생성부와, 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 타이밍 컨트롤러
    를 포함하고,
    상기 게이트 구동부는 제1 내지 제(2n)스테이지를 포함하는 쉬프트레지스터이고,
    상기 보상신호는 상기 제(n+1) 및 제(n+3)스테이지에 각각 인가되는 제1 및 제2보상신호를 포함하고,
    상기 제1 내지 제(2n)스테이지에는 미리 정해진 주기의 제1 내지 제4클락신호가 인가되고,
    상기 제1보상신호는 상기 제1터치구간의 종료시점으로부터 상기 주기의 1/2 전에 하이레벨이 시작되고 상기 주기의 1/2의 폭을 갖는 펄스형태의 신호이고,
    상기 제2보상신호는 상기 제1터치구간의 종료시점으로부터 상기 주기의 1/4 전에 하이레벨이 시작되고 상기 주기의 1/2의 폭을 갖는 펄스형태의 신호인 인셀 터치 액정표시장치.
  5. 제 3 항에 있어서,
    상기 제1 및 제2보상신호는 하이레벨의 시작시점이 서로 동일하고 하이레벨의 종료시점이 서로 동일한 신호인 것을 특징으로 하는 인셀 터치 액정표시장치.
  6. 제 3 항에 있어서,
    상기 제(n+1) 및 제(n+3)스테이지는 각각 출력단에 위치하는 풀업 트랜지스터를 포함하고,
    상기 제1 및 제2보상신호는 각각 상기 제(n+1) 및 제(n+3)스테이지의 상기 풀업 트랜지스터의 게이트 전극에 인가되는 인셀 터치 액정표시장치.
  7. 제 1 항에 있어서,
    상기 액정패널은, 상기 제2표시구간 이후의 제3 내지 제m표시구간 동안 각각 화상이 표시되는 제3 내지 제m표시영역을 더 포함하고,
    상기 보상신호는, 상기 제2 내지 제m표시영역 각각의 상단에 대응되는 상기 다수의 스테이지 중 2(m-1)개에 인가되는 펄스형태의 2(m-1)개의 신호인 인셀 터치 액정표시장치.
  8. 제 3 항에 있어서,
    상기 제1 내지 제(2n)스테이지에는 미리 정해진 주기의 제1 내지 제4클락신호가 인가되고,
    상기 제1보상신호는 상기 제1터치구간의 시작시점에 하이레벨이 시작되고 상기 제1터치구간과 동일한 폭을 갖는 펄스형태의 신호이고,
    상기 제2보상신호는 상기 제1터치구간의 시작시점에 하이레벨이 시작되고 상기 제1터치구간과 상기 주기의 1/4의 합과 동일한 폭을 갖는 펄스형태의 신호인 인셀 터치 액정표시장치.
KR1020130106706A 2013-09-05 2013-09-05 인셀 터치 액정표시장치 KR102080483B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130106706A KR102080483B1 (ko) 2013-09-05 2013-09-05 인셀 터치 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130106706A KR102080483B1 (ko) 2013-09-05 2013-09-05 인셀 터치 액정표시장치

Publications (2)

Publication Number Publication Date
KR20150028402A KR20150028402A (ko) 2015-03-16
KR102080483B1 true KR102080483B1 (ko) 2020-02-25

Family

ID=53023269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130106706A KR102080483B1 (ko) 2013-09-05 2013-09-05 인셀 터치 액정표시장치

Country Status (1)

Country Link
KR (1) KR102080483B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102420490B1 (ko) * 2015-10-30 2022-07-14 엘지디스플레이 주식회사 표시 장치와 그 구동방법
KR102419441B1 (ko) * 2015-12-30 2022-07-08 엘지디스플레이 주식회사 터치전극들이 내장된 표시패널 및 이를 이용한 표시장치
KR20220088018A (ko) 2020-12-18 2022-06-27 주식회사 엘엑스세미콘 터치 디스플레이 장치 및 그 구동 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101326075B1 (ko) * 2007-01-12 2013-11-07 삼성디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
JP5722573B2 (ja) * 2010-08-24 2015-05-20 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置
KR101755601B1 (ko) * 2010-11-04 2017-07-10 삼성디스플레이 주식회사 터치 스크린 패널 일체형 액정표시장치

Also Published As

Publication number Publication date
KR20150028402A (ko) 2015-03-16

Similar Documents

Publication Publication Date Title
JP4942405B2 (ja) 表示装置用シフトレジスタ及びこれを含む表示装置
JP4168339B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
CN103474044B (zh) 一种栅极驱动电路、阵列基板、显示装置以及驱动方法
US7508479B2 (en) Liquid crystal display
JP4154611B2 (ja) シフトレジスタ及び液晶表示装置
JP5483517B2 (ja) 液晶表示装置
JP5306762B2 (ja) 電気光学装置及び電子機器
US20060061535A1 (en) Liquid crystal display device and method of driving the same
KR101349781B1 (ko) 게이트 구동부 및 이를 포함하는 액정표시장치
KR101799981B1 (ko) 표시 장치 및 그것의 구동 방법
US10199004B2 (en) Display device
US11087706B2 (en) Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device
US20120127142A1 (en) Liquid crystal display and inversion driving method
JP2014186158A (ja) 表示装置
JP4597939B2 (ja) 液晶表示装置とその駆動方法
KR102080483B1 (ko) 인셀 터치 액정표시장치
US20110063260A1 (en) Driving circuit for liquid crystal display
JP6314432B2 (ja) 電気光学装置、電気光学装置の駆動方法、及び電子機器
JP2008216893A (ja) 平面表示装置及びその表示方法
JP5035165B2 (ja) 表示駆動装置及び表示装置
KR102290615B1 (ko) 액정표시장치
JP3968925B2 (ja) 表示駆動装置
TWI404030B (zh) 電子裝置、顯示裝置及其驅動電路
KR102168822B1 (ko) 표시장치
KR102156068B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant