CN104599657B - 双栅像素结构的驱动电路、方法、显示面板和显示装置 - Google Patents
双栅像素结构的驱动电路、方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN104599657B CN104599657B CN201510096536.2A CN201510096536A CN104599657B CN 104599657 B CN104599657 B CN 104599657B CN 201510096536 A CN201510096536 A CN 201510096536A CN 104599657 B CN104599657 B CN 104599657B
- Authority
- CN
- China
- Prior art keywords
- array unit
- gate driver
- clock signal
- level
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供了一种双栅像素结构的驱动电路、方法、显示面板和显示装置。所述双栅像素结构的驱动电路多级阵列基板行驱动单元；两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元。本发明通过采用两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元，以使得当阵列设计为Z‑反转并且采用双栅模式时，用于修补的覆盖物在1&2行预充电模式下也不会在奇偶行产生不同的寄生电容，从而避免奇偶行像素电压出现差异，以消除色偏问题，同时降低产品功耗，同时具有像素坏点修补功能。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种双栅像素结构的驱动电路、方法、显示面板和显示装置。
背景技术
TN(Twisted Nematic，扭曲向列相)型LCD(Liquid Crystal Display，液晶显示)像素的修补点设计是保留像素电极与栅线之间的overlay(覆盖物)，修补时通过焊接的方式将像素电极与栅线短接在一起。但如果将阵列设计为Z-反转并且采用双栅模式时，用于修补的覆盖物在1&2行预充电模式下会在奇偶行产生不同的寄生电容，导致奇偶行像素电压出现差异，造成色偏等现象，影响显示效果。正常双栅模式的1&2预充电因为其特定RGB(红绿蓝)像素周期排列可以抵消色偏的现象，但是搭配Z-反转后可以明显降低产品功耗，提升产品性能，因此需要一种新型显示结构使显示面板在低功耗时可以正常显示，并且具备像素坏点修补功能。
发明内容
本发明的主要目的在于提供一种双栅像素结构的驱动电路、方法、显示面板和显示装置，以使得显示面板板在低功耗时可以消除色偏问题从而正常显示，并且具备像素坏点修补功能。
为了达到上述目的，本发明提供了一种双栅像素结构的驱动电路，所述双栅像素结构包括多行像素单元，所述驱动电路包括多级阵列基板行驱动单元；
两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元。
实施时，驱动同一行像素单元的一所述阵列基板行驱动单元的栅极驱动信号输入端与驱动该行像素单元的另一所述阵列基板行驱动单元的输入端连接，驱动同一行像素单元的两阵列基板行驱动单元的时钟信号输入端接入的时钟信号相互反相，以使得驱动同一行像素单元的阵列基板行驱动单元输出的栅极驱动信号不同时有效。
实施时，第4n-3级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第4n-2级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，所述第4n-3级阵列基板行驱动单元输出的栅极驱动信号和所述第4n-2级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n-1行像素；
第4n-1级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，第4n级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号，所述第4n-1级阵列基板行驱动单元输出的栅极驱动信号和所述第4n级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n行像素；n为正整数，并且4n小于或等于所述双栅像素结构包括的像素单元的总行数；
第一行阵列基板行驱动单元的输入端和第三行阵列基板行驱动单元的输入端都接入起始信号；
第4n-3级阵列基板行驱动单元的栅极信号输出端与第4n-2级阵列基板行驱动单元的输入端连接；
第4n-2级阵列基板行驱动单元的栅极信号输出端与第4n+1级阵列基板行驱动单元的输入端连接；
第4n-1级阵列基板行驱动单元的栅极信号输出端与第4n级阵列基板行驱动单元的输入端连接；
第4n级阵列基板行驱动单元的栅极信号输出端与第4n+3级阵列基板行驱动单元的输入端连接；
所述第一时钟信号和第三时钟信号反相；第二时钟信号和第四时钟信号反相。
实施时，第4n-3级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第4n-2级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，所述第4n-3级阵列基板行驱动单元输出的栅极驱动信号和所述第4n-2级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n-1行像素；
第4n-1级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号，第4n级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，所述第4n-1级阵列基板行驱动单元输出的栅极驱动信号和所述第4n级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n行像素；n为正整数，并且4n小于或等于所述双栅像素结构包括的像素单元的总行数；
第一行阵列基板行驱动单元的输入端和第四行阵列基板行驱动单元的输入端都接入起始信号；
第4n-3级阵列基板行驱动单元的栅极信号输出端与第4n-2级阵列基板行驱动单元的输入端连接；
第4n-2级阵列基板行驱动单元的栅极信号输出端与第4n+1级阵列基板行驱动单元的输入端连接；
第4n级阵列基板行驱动单元的栅极信号输出端与第4n-1级阵列基板行驱动单元的输入端连接；
第4n-1级阵列基板行驱动单元的栅极信号输出端与第4n+4级阵列基板行驱动单元的输入端连接；
所述第一时钟信号和第三时钟信号反相；第二时钟信号和第四时钟信号反相。
实施时，第6n-5级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第6n-4级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号；
第6n-3级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，第6n-2级阵列基板行驱动单元的时钟信号输入端接入第五时钟信号；
第6n-1级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，第6n级阵列基板行驱动单元的时钟信号输入端接入第六时钟信号；
所述第一时钟信号和所述第四时钟信号反相，所述第二时钟信号和所述第五时钟信号反相，所述第三时钟信号和所述第六时钟信号反相；
第一级阵列基板行驱动单元的输入端、第三级阵列基板行驱动单元的输入端和第五级阵列基板行驱动单元的输入端都接入起始信号；
第6n-5级阵列基板行驱动单元的栅极驱动信号输出端与第6n-4级阵列基板行驱动单元的输入端连接；
第6n-3级阵列基板行驱动单元的栅极驱动信号输出端与第6n-2级阵列基板行驱动单元的输入端连接；
第6n-1级阵列基板行驱动单元的栅极驱动信号输出端与第6n级阵列基板行驱动单元的输入端连接；
第6n-4级阵列基板行驱动单元的栅极信号输出端与第6n+1级阵列基板行驱动单元的输入端连接；
第6n-2级阵列基板行驱动单元的栅极信号输出端与第6n+3级阵列基板行驱动单元的输入端连接；
第6n级阵列基板行驱动单元的栅极信号输出端与第6n+5级阵列基板行驱动单元的输入端连接；
第6n-5级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n-4级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n-2行像素单元；
第6n-3级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n-2级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n-1行像素单元；
第6n-1级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n行像素单元；
n为正整数，并且6n小于或等于所述双栅像素结构包括的像素单元的总行数。
本发明还提供了一种双栅像素结构的驱动方法，应用上述的驱动电路来驱动双栅像素结构，所述驱动方法包括：
两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元。
本发明还提供了一种双栅像素结构，其特征在于，包括上述的驱动电路。
本发明还提供了一种显示面板，其特征在于，包括上述的双栅像素结构。
本发明还提供了一种显示装置，其特征在于，包括上述的显示面板。
本发明所述的双栅像素结构的驱动电路、方法、显示面板和显示装置，通过采用两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元，以使得当阵列设计为Z-反转并且采用双栅模式时，用于修补的覆盖物在1&2行预充电模式下也不会在奇偶行产生不同的寄生电容，从而避免奇偶行像素电压出现差异，以消除色偏问题，同时降低产品功耗，同时具有像素坏点修补功能。
附图说明
图1是本发明第一具体实施例所述的驱动电路的结构图；
图2是本发明第一具体实施例所述的驱动电路输出的栅极驱动信号的时序图；
图3是本发明第二具体实施例所述的驱动电路的结构图；
图4是本发明第二具体实施例所述的驱动电路输出的栅极驱动信号的时序图；
图5是本发明第三具体实施例所述的驱动电路的结构图；
图6是本发明第三具体实施例所述的驱动电路输出的栅极驱动信号的时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例所述的双栅像素结构的驱动电路，用于驱动双栅像素结构，所述双栅像素结构包括多行像素单元，所述双栅像素结构的驱动电路包括多级阵列基板行驱动单元；
两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元。
本发明实施例所述的双栅像素结构的驱动电路，通过采用两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元，以使得当阵列设计为Z-反转并且采用双栅模式时，用于修补的覆盖物在1&2行预充电模式下也不会在奇偶行产生不同的寄生电容，从而避免奇偶行像素电压出现差异，以消除色偏问题，同时降低产品功耗，同时具有像素坏点修补功能。
根据一种具体的实施方式，驱动同一行像素单元的一所述阵列基板行驱动单元的栅极驱动信号输入端与驱动该行像素单元的另一所述阵列基板行驱动单元的输入端连接，驱动同一行像素单元的两阵列基板行驱动单元的时钟信号输入端接入的时钟信号相互反相，以使得驱动同一行像素单元的阵列基板行驱动单元输出的栅极驱动信号不同时有效，从而确保当阵列设计为Z-反转并且采用双栅模式时，用于修补的覆盖物在1&2行预充电模式下也不会在奇偶行产生不同的寄生电容。
根据一种具体实施例方式，第4n-3级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第4n-2级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，所述第4n-3级阵列基板行驱动单元输出的栅极驱动信号和所述第4n-2级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n-1行像素；
第4n-1级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，第4n级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号，所述第4n-1级阵列基板行驱动单元输出的栅极驱动信号和所述第4n级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n行像素；n为正整数，并且4n小于或等于所述双栅像素结构包括的像素单元的总行数；
第一行阵列基板行驱动单元的输入端和第三行阵列基板行驱动单元的输入端都接入起始信号；
第4n-3级阵列基板行驱动单元的栅极信号输出端与第4n-2级阵列基板行驱动单元的输入端连接；
第4n-2级阵列基板行驱动单元的栅极信号输出端与第4n+1级阵列基板行驱动单元的输入端连接；
第4n-1级阵列基板行驱动单元的栅极信号输出端与第4n级阵列基板行驱动单元的输入端连接；
第4n级阵列基板行驱动单元的栅极信号输出端与第4n+3级阵列基板行驱动单元的输入端连接；
所述第一时钟信号和第三时钟信号反相；第二时钟信号和第四时钟信号反相。
根据一种具体实施例方式，第4n-3级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第4n-2级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，所述第4n-3级阵列基板行驱动单元输出的栅极驱动信号和所述第4n-2级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n-1行像素；
第4n-1级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号，第4n级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，所述第4n-1级阵列基板行驱动单元输出的栅极驱动信号和所述第4n级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n行像素；n为正整数，并且4n小于或等于所述双栅像素结构包括的像素单元的总行数；
第一行阵列基板行驱动单元的输入端和第四行阵列基板行驱动单元的输入端都接入起始信号；
第4n-3级阵列基板行驱动单元的栅极信号输出端与第4n-2级阵列基板行驱动单元的输入端连接；
第4n-2级阵列基板行驱动单元的栅极信号输出端与第4n+1级阵列基板行驱动单元的输入端连接；
第4n级阵列基板行驱动单元的栅极信号输出端与第4n-1级阵列基板行驱动单元的输入端连接；
第4n-1级阵列基板行驱动单元的栅极信号输出端与第4n+4级阵列基板行驱动单元的输入端连接；
所述第一时钟信号和第三时钟信号反相；第二时钟信号和第四时钟信号反相。
根据一种具体实施例方式，第6n-5级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第6n-4级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号；
第6n-3级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，第6n-2级阵列基板行驱动单元的时钟信号输入端接入第五时钟信号；
第6n-1级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，第6n级阵列基板行驱动单元的时钟信号输入端接入第六时钟信号；
所述第一时钟信号和所述第四时钟信号反相，所述第二时钟信号和所述第五时钟信号反相，所述第三时钟信号和所述第六时钟信号反相；
第一级阵列基板行驱动单元的输入端、第三级阵列基板行驱动单元的输入端和第五级阵列基板行驱动单元的输入端都接入起始信号；
第6n-5级阵列基板行驱动单元的栅极驱动信号输出端与第6n-4级阵列基板行驱动单元的输入端连接；
第6n-3级阵列基板行驱动单元的栅极驱动信号输出端与第6n-2级阵列基板行驱动单元的输入端连接；
第6n-1级阵列基板行驱动单元的栅极驱动信号输出端与第6n级阵列基板行驱动单元的输入端连接；
第6n-4级阵列基板行驱动单元的栅极信号输出端与第6n+1级阵列基板行驱动单元的输入端连接；
第6n-2级阵列基板行驱动单元的栅极信号输出端与第6n+3级阵列基板行驱动单元的输入端连接；
第6n级阵列基板行驱动单元的栅极信号输出端与第6n+5级阵列基板行驱动单元的输入端连接；
第6n-5级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n-4级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n-2行像素单元；
第6n-3级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n-2级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n-1行像素单元；
第6n-1级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n行像素单元；
n为正整数，并且6n小于或等于所述双栅像素结构包括的像素单元的总行数。
下面通过三个具体实施例来说明本发明所述的双栅像素结构的驱动电路：
如图1所示，本发明第一具体实施例所述的双栅像素结构的驱动电路包括第一级阵列基板行驱动单元GOA1、第二级阵列基板行驱动单元GOA2、第三级阵列基板行驱动单元GOA3、第四级阵列基板行驱动单元GOA4、第五级阵列基板行驱动单元GOA5、第六级阵列基板行驱动单元GOA6、第七级阵列基板行驱动单元GOA7和第八级阵列基板行驱动单元GOA8，其中，
GOA1的输入端和GOA3的输入端接入起始信号STV；
GOA1的时钟信号输入端和GOA5的时钟信号输入端都接入第一时钟信号CLK1，GOA4的时钟信号输入端和GOA8的时钟信号输入端都接入第四时钟信号CLK4，GOA2的时钟信号输入端和GOA6的时钟信号输入端都接入第三时钟信号CLK3，GOA3的时钟信号输入端和GOA7的时钟信号输入端都接入第二时钟信号CLK2，第一时钟信号CLK1和第三时钟信号CLK3反相，第二时钟信号CLK2和第四时钟信号CLK4反相；
GOA1的栅极信号输出端与GOA2的输入端连接，GOA3的栅极信号输出端与GOA4的输入端连接；
GOA2的栅极信号输出端与GOA5的输入端连接，GOA7的栅极信号输出端与GOA8的输入端连接；
GOA5的栅极信号输出端与GOA6的输入端连接，GOA4的栅极信号输出端与GOA7的输入端连接；
GOA1输出的栅极驱动信号驱动第一条栅线Gate1，GOA2输出的栅极驱动信号驱动第二条栅线Gate2，GOA3输出的栅极驱动信号驱动第三条栅线Gate3，GOA4输出的栅极驱动信号驱动第四条栅线Gate4，GOA5输出的栅极驱动信号驱动第五条栅线Gate5，GOA6输出的栅极驱动信号驱动第六条栅线Gate6，GOA7输出的栅极驱动信号驱动第七条栅线Gate7，GOA8输出的栅极驱动信号驱动第八条栅线Gate8，依次类推，GOAN输出的栅极驱动信号驱动第N条栅线GateN，N为正整数；
GOA1输出的栅极驱动信号和GOA2输出的栅极驱动信号共同控制第一行像素单元；
GOA3输出的栅极驱动信号和GOA4输出的栅极驱动信号共同控制第二行像素单元；
GOA5输出的栅极驱动信号和GOA6输出的栅极驱动信号共同控制第三行像素单元；
GOA7输出的栅极驱动信号和GOA8输出的栅极驱动信号共同控制第四行像素单元；
CLK1和CLK3控制奇数行像素的两条栅极所对应的阵列基板行驱动单元的栅极驱动信号输出，CLK2和CLK4控制偶数行的两条栅极所对应的阵列基板行驱动单元的栅极驱动信号输出；
图2是在第一具体实施例中Gate1至Gate8上的栅极驱动信号的时序图，如图1、图2所示，GOA1的栅极信号输出端作为GOA2的输入端，Gate1上的栅极驱动信号和Gate2上的栅极驱动信号不存在同时为高电位的情况，GOA5的栅极信号输出端作为GOA6的输入端，Gate5上的栅极驱动信号和Gate6上的栅极驱动信号不存在同时为高电位的情况，如上设计可以保证控制奇数行像素的两条栅线之间不存在预充电，保证控制偶数行像素的两条栅线之间不存在预充电；Gate3上的栅极驱动信号和Gate4上的栅极驱动信号不存在同时为高电位的情况，GOA3的栅极信号输出端作为GOA4的输入端，Gate7上的栅极驱动信号和Gate8上的栅极驱动信号不存在同时为高电位的情况，GOA7的栅极信号输出端作为GOA8的输入端，这样设计保证控制偶数行像素的两条栅线之间不存在预充电。
如图3所示，本发明第二具体实施例所述的双栅像素结构的驱动电路包括第一级阵列基板行驱动单元GOA1、第二级阵列基板行驱动单元GOA2、第三级阵列基板行驱动单元GOA3、第四级阵列基板行驱动单元GOA4、第五级阵列基板行驱动单元GOA5、第六级阵列基板行驱动单元GOA6、第七级阵列基板行驱动单元GOA7和第八级阵列基板行驱动单元GOA8，其中，
GOA1的输入端和GOA4的输入端接入起始信号STV；
GOA1的时钟信号输入端和GOA5的时钟信号输入端都接入第一时钟信号CLK1，GOA3的时钟信号输入端和GOA7的时钟信号输入端都接入第四时钟信号CLK4，GOA2的时钟信号输入端和GOA6的时钟信号输入端都接入第三时钟信号CLK3，GOA4的时钟信号输入端和GOA8的时钟信号输入端都接入第二时钟信号CLK2，第一时钟信号CLK1和第三时钟信号CLK3反相，第二时钟信号CLK2和第四时钟信号CLK4反相；
GOA1的栅极信号输出端与GOA2的输入端连接，GOA4的栅极信号输出端与GOA3的输入端连接；
GOA5的栅极信号输出端与GOA6的输入端连接，GOA8的栅极信号输出端与GOA7的输入端连接；
GOA3的栅极信号输出端与GOA8的输入端连接，GOA2的栅极信号输出端与GOA5的输入端连接；
GOA1输出的栅极驱动信号驱动第一条栅线Gate1，GOA2输出的栅极驱动信号驱动第二条栅线Gate2，GOA3输出的栅极驱动信号驱动第三条栅线Gate3，GOA4输出的栅极驱动信号驱动第四条栅线Gate4，GOA5输出的栅极驱动信号驱动第五条栅线Gate5，GOA6输出的栅极驱动信号驱动第六条栅线Gate6，GOA7输出的栅极驱动信号驱动第七条栅线Gate7，GOA8输出的栅极驱动信号驱动第八条栅线Gate8，依次类推，GOAN输出的栅极驱动信号驱动第N条栅线GateN，N为正整数；
GOA1输出的栅极驱动信号和GOA2输出的栅极驱动信号共同控制第一行像素单元；
GOA3输出的栅极驱动信号和GOA4输出的栅极驱动信号共同控制第二行像素单元；
GOA5输出的栅极驱动信号和GOA6输出的栅极驱动信号共同控制第三行像素单元；
GOA7输出的栅极驱动信号和GOA8输出的栅极驱动信号共同控制第四行像素单元；
CLK1和CLK3控制奇数行像素的两条栅极所对应的阵列基板行驱动单元的栅极驱动信号输出，CLK2和CLK4控制偶数行的两条栅极所对应的阵列基板行驱动单元的栅极驱动信号输出；
图4在第二具体实施例中Gate1至Gate8上的栅极驱动信号的时序图，如图3、图4所示，GOA1的栅极信号输出端作为GOA2的输入端，Gate1上的栅极驱动信号和Gate2上的栅极驱动信号不存在同时为高电位的情况，Gate5上的栅极驱动信号和Gate6上的栅极驱动信号不存在同时为高电位的情况，GOA5栅极信号输出端作为GOA6的输入端，如上设计可以保证控制奇数行像素的两条栅线之间不存在预充电，保证控制偶数行像素的两条栅线之间不存在预充电；GOA4的栅极信号输出端作为GOA3的输入端，Gate3上的栅极驱动信号和Gate4上的栅极驱动信号不存在同时为高电位的情况，GOA8的栅极信号输出端作为GOA7的输入端，Gate7上的栅极驱动信号和Gate8上的栅极驱动信号不存在同时为高电位的情况，这样设计保证控制偶数行像素的两条栅线之间不存在预充电。
如图5所示，本发明第三具体实施例所述的双栅像素结构的驱动电路包括第一级阵列基板行驱动单元GOA1、第二级阵列基板行驱动单元GOA2、第三级阵列基板行驱动单元GOA3、第四级阵列基板行驱动单元GOA4、第五级阵列基板行驱动单元GOA5、第六级阵列基板行驱动单元GOA6、第七级阵列基板行驱动单元GOA7、第八级阵列基板行驱动单元GOA8、第九级阵列基板行驱动单元GOA9、第十级阵列基板行驱动单元GOA10、第十一级阵列基板行驱动单元GOA11、第十二级阵列基板行驱动单元GOA12，其中，
GOA1的输入端、GOA3的输入端和GOA5的输入端接入起始信号STV；
GOA1的时钟信号输入端和GOA7的时钟信号输入端都接入第一时钟信号CLK1，GOA3的时钟信号输入端和GOA9的时钟信号输入端都接入第二时钟信号CLK2，GOA5的时钟信号输入端和GOA11的时钟信号输入端都接入第三时钟信号CLK3，GOA2的时钟信号输入端和GOA8的时钟信号输入端都接入第四时钟信号CLK4，GOA4的时钟信号输入端和GOA10的时钟信号输入端都接入第五时钟信号CLK5，GOA6的时钟信号输入端和GOA12的时钟信号输入端都接入第六时钟信号CLK6；
所述第一时钟信号CLK1和所述第四时钟信号CLK4反相，所述第二时钟信号CLK2和所述第五时钟信号CLK5反相，所述第三时钟信号CLK3和所述第六时钟信号CLK6反相；
GOA1的栅极信号输出端与GOA2的输入端连接，GOA7的栅极信号输出端与GOA8的输入端连接；
GOA3的栅极信号输出端与GOA4的输入端连接，GOA9的栅极信号输出端与GOA10的输入端连接；
GOA5的栅极信号输出端与GOA6的输入端连接，GOA11的栅极信号输出端与GOA12的输入端连接；
GOA2的栅极信号输出端与GOA7的输入端连接，GOA4的栅极信号输出端与GOA9的输入端连接，GOA6的栅极信号输出端与GOA11的输入端连接；
第一级阵列基板行驱动单元GOA1输出的栅极驱动信号输出端与第二级阵列基板行驱动单元GOA2输出的栅极驱动信号输出端共同控制第一行像素单元；
第三级阵列基板行驱动单元GOA3输出的栅极驱动信号输出端与第四级阵列基板行驱动单元GOA4输出的栅极驱动信号输出端共同控制第二行像素单元；
第五级阵列基板行驱动单元GOA5输出的栅极驱动信号输出端与第六级阵列基板行驱动单元GOA6输出的栅极驱动信号输出端共同控制第三行像素单元；
第七级阵列基板行驱动单元GOA7输出的栅极驱动信号输出端与第八级阵列基板行驱动单元GOA8输出的栅极驱动信号输出端共同控制第四行像素单元；
第九级阵列基板行驱动单元GOA9输出的栅极驱动信号输出端与第十级阵列基板行驱动单元GOA10输出的栅极驱动信号输出端共同控制第五行像素单元；
第十一级阵列基板行驱动单元GOA11输出的栅极驱动信号输出端与第十二级阵列基板行驱动单元GOA12输出的栅极驱动信号输出端共同控制第六行像素单元；
GOA1输出的栅极驱动信号驱动第一条栅线Gate1，GOA2输出的栅极驱动信号驱动第二条栅线Gate2，GOA3输出的栅极驱动信号驱动第三条栅线Gate3，GOA4输出的栅极驱动信号驱动第四条栅线Gate4，GOA5输出的栅极驱动信号驱动第五条栅线Gate5，GOA6输出的栅极驱动信号驱动第六条栅线Gate6，GOA7输出的栅极驱动信号驱动第七条栅线Gate7，GOA8输出的栅极驱动信号驱动第八条栅线Gate8，GOA9输出的栅极驱动信号驱动第九条栅线Gate9，GOA10输出的栅极驱动信号驱动第十条栅线Gate10，GOA11输出的栅极驱动信号驱动第十一条栅线Gate11，GOA12输出的栅极驱动信号驱动第十二条栅线Gate12，依次类推，GOAN输出的栅极驱动信号驱动第N条栅线GateN，N为正整数；
图6是在第三具体实施例中Gate1至Gate12上的栅极驱动信号的时序图，如图5、图6所示，GOA1的栅极信号输出端作为GOA2的输入端，Gate1上的栅极驱动信号和Gate2上的栅极驱动信号不存在同时为高电位的情况，GOA5的栅极信号输出端作为GOA6的输入端，Gate5上的栅极驱动信号和Gate6上的栅极驱动信号不存在同时为高电位的情况，GOA9的栅极信号输出端作为GOA10的输入端，Gate9上的栅极驱动信号和Gate10上的栅极驱动信号不存在同时为高电位的情况，如上设计可以保证控制奇数行像素的两条栅线之间不存在预充电，保证控制偶数行像素的两条栅线之间不存在预充电；Gate3上的栅极驱动信号和Gate4上的栅极驱动信号不存在同时为高电位的情况，GOA3的栅极信号输出端作为GOA4的输入端，GOA7的栅极信号输出端作为GOA8的输入端，Gate7上的栅极驱动信号和Gate8上的栅极驱动信号不存在同时为高电位的情况，GOA11的栅极信号输出端作为GOA12的输入端，Gate11上的栅极驱动信号和Gate12上的栅极驱动信号不存在同时为高电位的情况，这样设计保证控制偶数行像素的两条栅线之间不存在预充电。
本发明实施例所述的双栅像素结构的驱动方法，应用上述的驱动电路来驱动双栅像素结构，所述驱动方法包括：
两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元。
本发明实施例所述的双栅像素结构，包括上述的驱动电路。
本发明实施例所述的显示面板，包括上述的双栅像素结构。
本发明实施例所述的显示装置，包括上述的显示面板。
该显示装置可以为液晶显示器、液晶电视、OLED(Organic Light-EmittingDiode，有机电致发光二极管)显示面板、OLED显示器、OLED电视或电子纸等显示装置。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种双栅像素结构的驱动电路，所述双栅像素结构包括多行像素单元，其特征在于，所述驱动电路包括多级阵列基板行驱动单元；
两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元；
驱动同一行像素单元的一所述阵列基板行驱动单元的栅极驱动信号输入端与驱动该行像素单元的另一所述阵列基板行驱动单元的输入端连接，驱动同一行像素单元的两阵列基板行驱动单元的时钟信号输入端接入的时钟信号相互反相，以使得驱动同一行像素单元的阵列基板行驱动单元输出的栅极驱动信号不同时有效；
第4n-3级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第4n-2级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，所述第4n-3级阵列基板行驱动单元输出的栅极驱动信号和所述第4n-2级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n-1行像素；
第4n-1级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，第4n级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号，所述第4n-1级阵列基板行驱动单元输出的栅极驱动信号和所述第4n级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n行像素；n为正整数，并且4n小于或等于所述双栅像素结构包括的像素单元的总行数；
第一行阵列基板行驱动单元的输入端和第三行阵列基板行驱动单元的输入端都接入起始信号；
第4n-3级阵列基板行驱动单元的栅极信号输出端与第4n-2级阵列基板行驱动单元的输入端连接；
第4n-2级阵列基板行驱动单元的栅极信号输出端与第4n+1级阵列基板行驱动单元的输入端连接；
第4n-1级阵列基板行驱动单元的栅极信号输出端与第4n级阵列基板行驱动单元的输入端连接；
第4n级阵列基板行驱动单元的栅极信号输出端与第4n+3级阵列基板行驱动单元的输入端连接；
所述第一时钟信号和第三时钟信号反相；第二时钟信号和第四时钟信号反相。
2.一种双栅像素结构的驱动电路，所述双栅像素结构包括多行像素单元，其特征在于，所述驱动电路包括多级阵列基板行驱动单元；
两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元；
驱动同一行像素单元的一所述阵列基板行驱动单元的栅极驱动信号输入端与驱动该行像素单元的另一所述阵列基板行驱动单元的输入端连接，驱动同一行像素单元的两阵列基板行驱动单元的时钟信号输入端接入的时钟信号相互反相，以使得驱动同一行像素单元的阵列基板行驱动单元输出的栅极驱动信号不同时有效；
第4n-3级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第4n-2级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，所述第4n-3级阵列基板行驱动单元输出的栅极驱动信号和所述第4n-2级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n-1行像素；
第4n-1级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号，第4n级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，所述第4n-1级阵列基板行驱动单元输出的栅极驱动信号和所述第4n级阵列基板行驱动单元输出的栅极驱动信号共同控制第2n行像素；n为正整数，并且4n小于或等于所述双栅像素结构包括的像素单元的总行数；
第一行阵列基板行驱动单元的输入端和第四行阵列基板行驱动单元的输入端都接入起始信号；
第4n-3级阵列基板行驱动单元的栅极信号输出端与第4n-2级阵列基板行驱动单元的输入端连接；
第4n-2级阵列基板行驱动单元的栅极信号输出端与第4n+1级阵列基板行驱动单元的输入端连接；
第4n级阵列基板行驱动单元的栅极信号输出端与第4n-1级阵列基板行驱动单元的输入端连接；
第4n-1级阵列基板行驱动单元的栅极信号输出端与第4n+4级阵列基板行驱动单元的输入端连接；
所述第一时钟信号和第三时钟信号反相；第二时钟信号和第四时钟信号反相。
3.一种双栅像素结构的驱动电路，所述双栅像素结构包括多行像素单元，其特征在于，所述驱动电路包括多级阵列基板行驱动单元；
两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元；
驱动同一行像素单元的一所述阵列基板行驱动单元的栅极驱动信号输入端与驱动该行像素单元的另一所述阵列基板行驱动单元的输入端连接，驱动同一行像素单元的两阵列基板行驱动单元的时钟信号输入端接入的时钟信号相互反相，以使得驱动同一行像素单元的阵列基板行驱动单元输出的栅极驱动信号不同时有效；
第6n-5级阵列基板行驱动单元的时钟信号输入端接入第一时钟信号，第6n-4级阵列基板行驱动单元的时钟信号输入端接入第四时钟信号；
第6n-3级阵列基板行驱动单元的时钟信号输入端接入第二时钟信号，第6n-2级阵列基板行驱动单元的时钟信号输入端接入第五时钟信号；
第6n-1级阵列基板行驱动单元的时钟信号输入端接入第三时钟信号，第6n级阵列基板行驱动单元的时钟信号输入端接入第六时钟信号；
所述第一时钟信号和所述第四时钟信号反相，所述第二时钟信号和所述第五时钟信号反相，所述第三时钟信号和所述第六时钟信号反相；
第一级阵列基板行驱动单元的输入端、第三级阵列基板行驱动单元的输入端和第五级阵列基板行驱动单元的输入端都接入起始信号；
第6n-5级阵列基板行驱动单元的栅极驱动信号输出端与第6n-4级阵列基板行驱动单元的输入端连接；
第6n-3级阵列基板行驱动单元的栅极驱动信号输出端与第6n-2级阵列基板行驱动单元的输入端连接；
第6n-1级阵列基板行驱动单元的栅极驱动信号输出端与第6n级阵列基板行驱动单元的输入端连接；
第6n-4级阵列基板行驱动单元的栅极信号输出端与第6n+1级阵列基板行驱动单元的输入端连接；
第6n-2级阵列基板行驱动单元的栅极信号输出端与第6n+3级阵列基板行驱动单元的输入端连接；
第6n级阵列基板行驱动单元的栅极信号输出端与第6n+5级阵列基板行驱动单元的输入端连接；
第6n-5级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n-4级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n-2行像素单元；
第6n-3级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n-2级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n-1行像素单元；
第6n-1级阵列基板行驱动单元输出的栅极驱动信号输出端与第6n级阵列基板行驱动单元输出的栅极驱动信号输出端共同控制第3n行像素单元；
n为正整数，并且6n小于或等于所述双栅像素结构包括的像素单元的总行数。
4.一种双栅像素结构的驱动方法，应用如权利要求1至3中任一权利要求所述的驱动电路来驱动双栅像素结构，其特征在于，所述驱动方法包括：
两级所述阵列基板行驱动单元输出的栅极驱动信号分时驱动同一行像素单元。
5.一种双栅像素结构，其特征在于，包括如权利要求1至3中任一权利要求所述的驱动电路。
6.一种显示面板，其特征在于，包括如权利要求5所述的双栅像素结构。
7.一种显示装置，其特征在于，包括如权利要求6所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510096536.2A CN104599657B (zh) | 2015-03-04 | 2015-03-04 | 双栅像素结构的驱动电路、方法、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510096536.2A CN104599657B (zh) | 2015-03-04 | 2015-03-04 | 双栅像素结构的驱动电路、方法、显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104599657A CN104599657A (zh) | 2015-05-06 |
| CN104599657B true CN104599657B (zh) | 2018-03-20 |
Family
ID=53125394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510096536.2A Active CN104599657B (zh) | 2015-03-04 | 2015-03-04 | 双栅像素结构的驱动电路、方法、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104599657B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105261320B (zh) * | 2015-07-22 | 2018-11-30 | 京东方科技集团股份有限公司 | Goa单元驱动电路及其驱动方法、显示面板及显示装置 |
| CN106098698B (zh) * | 2016-06-21 | 2019-06-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN106157873B (zh) * | 2016-08-31 | 2019-02-26 | 昆山工研院新型平板显示技术中心有限公司 | 一种栅极驱动装置、驱动方法及显示面板 |
| CN106504718A (zh) * | 2016-12-29 | 2017-03-15 | 深圳市华星光电技术有限公司 | 一种驱动电路 |
| CN106875918B (zh) * | 2017-04-28 | 2019-11-26 | 厦门天马微电子有限公司 | 脉冲生成单元、阵列基板、显示装置、驱动电路和方法 |
| CN107481659B (zh) * | 2017-10-16 | 2020-02-11 | 京东方科技集团股份有限公司 | 栅极驱动电路、移位寄存器及其驱动控制方法 |
| CN109671411B (zh) | 2019-01-30 | 2020-10-27 | 惠科股份有限公司 | 显示面板的驱动装置、驱动方法及显示设备 |
| CN111028814A (zh) * | 2020-01-02 | 2020-04-17 | 京东方科技集团股份有限公司 | 栅极驱动模组、栅极驱动方法和显示装置 |
| CN112331120A (zh) * | 2020-11-05 | 2021-02-05 | 北海惠科光电技术有限公司 | 阵列基板行驱动复位电路、方法及显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102737591A (zh) * | 2011-04-12 | 2012-10-17 | 联咏科技股份有限公司 | 双闸极显示器的闸极驱动器以及其图框控制方法 |
| CN102222484B (zh) * | 2011-05-25 | 2012-11-28 | 深超光电（深圳）有限公司 | 双闸极液晶显示面板驱动方法 |
| CN102338958A (zh) * | 2011-09-15 | 2012-02-01 | 深超光电（深圳）有限公司 | 双闸极液晶显示面板驱动结构及驱动方法 |
| KR20160007970A (ko) * | 2014-07-10 | 2016-01-21 | 삼성디스플레이 주식회사 | 표시 장치 및 그것의 구동 방법 |
-
2015
- 2015-03-04 CN CN201510096536.2A patent/CN104599657B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104599657A (zh) | 2015-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104599657B (zh) | 双栅像素结构的驱动电路、方法、显示面板和显示装置 | |
| US9715861B2 (en) | Display device having unit pixel defined by even number of adjacent sub-pixels | |
| CN102799036B (zh) | 一种显示器及显示面板 | |
| CN105185318B (zh) | 栅线驱动电路、输出发射控制信号的电路及触控显示装置 | |
| CN103730093B (zh) | 一种阵列基板驱动电路、阵列基板及相应的液晶显示器 | |
| CN107767832B (zh) | 一种液晶显示面板和栅极驱动电路 | |
| CN202749073U (zh) | 显示装置 | |
| US8164562B2 (en) | Display device and driving method thereof | |
| CN103262148A (zh) | 扫描信号线驱动电路及具备其的显示装置 | |
| CN202473180U (zh) | 一种驱动电路和显示装置 | |
| CN101320539A (zh) | 显示器以及驱动显示器的方法 | |
| CN105118464B (zh) | 一种goa电路及其驱动方法、液晶显示器 | |
| CN102737596A (zh) | 液晶显示器 | |
| CN103680434A (zh) | 包括检查电路的液晶显示装置及其检查方法 | |
| CN104375346B (zh) | 液晶显示面板与液晶显示面板的驱动方法 | |
| CN105374331A (zh) | 栅极驱动电路和使用栅极驱动电路的显示器 | |
| CN103293810B (zh) | 一种液晶显示器的像素配置方法 | |
| CN105575329B (zh) | 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置 | |
| KR102091434B1 (ko) | 표시 장치 | |
| CN106782374A (zh) | Goa电路 | |
| CN104252848A (zh) | 电子纸显示装置、显示装置及其驱动方法 | |
| US20100123702A1 (en) | Liquid crystal display and method of driving the same | |
| US20140333595A1 (en) | Method of driving display panel and display apparatus for performing the same | |
| CN103971657B (zh) | 液晶显示面板驱动方法 | |
| WO2020155216A1 (zh) | 显示面板、显示面板的驱动方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |