CN104916248A - 数据信号转换电路、显示面板的驱动电路和显示装置 - Google Patents

Abstract

本发明公开了数据信号转换电路、显示面板的驱动电路和显示装置，该数据信号转换电路包括：第一多路转换电路和第二多路转换电路；第一多路转换电路用于对接收的输入数据信号进行多路转换，并输出符合预定颜色排列顺序的至少两组第一数据信号；第二多路转换电路接收至少两组第一数据信号，将至少两组第一数据信号转换为至少两组第二数据信号，且至少一组第二数据信号的颜色排列顺序与第一数据信号的颜色排列顺序不同。本发明提供的数据信号转换电路，兼容现有技术，并在现有技术的基础上，可获取所需颜色排列顺序的数据信号以驱动像素。

Description

数据信号转换电路、显示面板的驱动电路和显示装置

技术领域

本发明涉及显示技术，尤其涉及一种数据信号转换电路、显示面板的驱动电路和显示装置。

背景技术

显示面板中，驱动电路用于驱动显示面板中的所有子像素，具体地，驱动电路通过多条显示数据线输出显示数据信号以驱动全部子像素，在此需要通过多路选择(demux)电路对显示数据线进行多路选择以通过与子像素连接的数据线将显示数据信号传送到对应的子像素。

如图1a所示，为现有技术提供的多路选择电路的示意图。如图所示，该demux电路包括至少两条显示数据线S_n和S_n+1，还包括至少六条数据线D_n～D_n+5，还包括至少三条时序控制线CKH1～CKH3，还包括与数据线一一对应设置的六个N型晶体管T_n～T_n+5，其中，数据线与子像素行一一对应设置，六条数据线分别对应六行子像素红(R)、绿(G)、蓝(B)、红(R)、绿(G)、蓝(B)。三条时序控制线控制六个N型晶体管的导通或截止，晶体管的输入端与显示数据线连接且用于接收显示数据信号，晶体管的输出端与数据线连接且用于在导通时将显示数据信号传输至对应的数据线，数据线将给子像素行传输显示数据信号。

如图1b所示，为现有技术提供的多路选择电路的时序示意图。如图所示，CKH1、CKH2、CKH3依次导通T_n～T_n+5，那么T_n～T_n+5依次将S_n、S_n+1传输的显示数据信号传输至对应的数据线，数据线D_n～D_n+5依次将显示数据信号传输至子像素R、G、B、R、G、B。

综上所述，现有技术的demux电路是按照RGB、RGB、RGB的方式固定输出显示数据信号，只能按照固定子像素颜色排列顺序给子像素充电。

发明内容

本发明提供一种数据信号转换电路、显示面板的驱动电路和显示装置，以解决现有技术的问题。

第一方面，本发明提供了一种数据信号转换电路，包括：第一多路转换电路和第二多路转换电路；

所述第一多路转换电路用于对接收的输入数据信号进行多路转换，并输出符合预定颜色排列顺序的至少两组第一数据信号；

所述第二多路转换电路接收至少两组所述第一数据信号，将至少两组所述第一数据信号转换为至少两组第二数据信号，且至少一组所述第二数据信号的颜色排列顺序与所述第一数据信号的颜色排列顺序不同。

第二方面，本发明还提供了一种显示面板的驱动电路，包括驱动芯片，以及如第一方面所述的数据信号转换电路。

第三方面，本发明还提供了一种显示装置，包括如第二方面所述的驱动电路。

本发明提供的数据信号转换电路，其中的第一多路转换电路与现有技术的多路选择电路结构相同，因此数据信号转换电路是在现有的多路选择电路的基础上增加了第二多路转换电路，第二多路转换电路将第一多路转换电路输出的预定颜色排列顺序的至少两组第一数据信号转换为至少两组第二数据信号输出，至少一组第二数据信号与第一数据信号的颜色排列顺序不同，因此本发明兼容现有技术，并在现有技术的基础上，可获取所需颜色排列顺序的数据信号以驱动像素。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a为现有技术提供的多路选择电路的示意图；

图1b为现有技术提供的多路选择电路的时序示意图；

图2是现有技术提供的一种像素电路的示意图；

图3是本发明一个实施例提供的一种数据信号转换电路的示意图；

图4a是本发明又一个实施例提供的数据信号转换电路的示意图；

图4b是本发明又一个实施例提供的数据信号转换电路的时序示意图；

图5a是本发明再一个实施例提供的数据信号转换电路的示意图；

图5b是本发明再一个实施例提供的数据信号转换电路的时序示意图；

图6是本发明另一个实施例提供的一种显示面板的驱动电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图2所示，为现有技术提供的一种像素电路的示意图，该像素电路采用品字形像素，双数据线设计，即一条扫描线控制品字形的RGB子像素的开关打开，一行子像素中任意相邻两个子像素分别由两条数据线传输数据信号，扫描线G对应的RGB数据时序与现有产品不相同。如图示，第一行子像素分别由D_dummy、D₁传输数据信号，第二行子像素分别由D₂、D₃传输数据信号，以此类推，任意一行子像素分别由两条数据线传输数据信号；扫描线G1控制品字形像素G_G1D1B_G1D2R_G1D3、G_G1D4B_G1D5R_G1D6等的开关打开，扫描线G2控制品字形像素B_G2D1R_G2D2G_G2D3、B_G2D4R_G2D5G_G2D6等的开关打开，扫描线G3控制品字形像素R_G3D1G_G3D2B_G3D3、R_G3D4G_G3D5B_G3D6等的开关打开，扫描线G4控制品字形像素G_G4D1B_G4D2R_G4D3、G_G4D4B_G4D5R_G4D6等的开关打开，以此类推，该像素电路的像素数据时序以GBR、BRG、RGB、GBR每三行为1个变化周期。

若将如图1a所示的demux电路设计应用于上述像素电路时，该demux电路输出的像素数据时序以固定的RGB为排列顺序，上述像素电路为品字形周期变化的像素排列顺序，显然通过上述像素电路显示的图像为错误的图像。若需要显示正确的图像，则送入像素电路前需要先将固定的RGB子像素排列顺序的像素数据时序进行转换，转换为品字形像素的排列顺序的像素数据时序，即是将固定的RGB、RGB、RGB、RGB排列顺序转换为所需的像素排列顺序，在此以GBR、BRG、RGB、GBR为例，由此才能显示出正确的图像。在此本发明在现有demux电路的基础上进行改进，提供一种数据信号转换电路，使数据信号转换电路在显示面板上完成子像素排列顺序的转换。不仅兼容了现有的客户端，而且还能够根据像素电路的像素排列顺序的不同进行相应调整。

如图2所示，该像素电路的像素走线要求的像素数据时序是G1为GBR，G2为BRG，G3为RGB，G4为GBR，以此类推，每三行为1个变化周期。需要说明的是，在本发明实施例中仅以该像素数据时序为例进行描述，但并不对像素数据时序做限定，具体的，本发明提供的数据信号转换电路还可以进行其他像素排列顺序的转换，在此不再赘述。

如图3所示，为本发明一个实施例提供的一种数据信号转换电路的示意图。如图所示，该数据信号转换电路100包括：第一多路转换电路110和第二多路转换电路120。

第一多路转换电路110用于对从输入数据信号线Sn接收的输入数据信号进行多路转换，并输出符合预定颜色排列顺序的至少两组第一数据信号IN。第二多路转换电路120接收至少两组第一数据信号IN，将至少两组第一数据信号IN转换为至少两组第二数据信号D1、D2，且至少一组第二数据信号D1或D2的颜色排列顺序与第一数据信号IN的颜色排列顺序不同。

如上所述，输入数据信号线Sn用于传输输入数据信号，输入数据信号线Sn与驱动芯片200连接，驱动芯片200通过输入数据信号线Sn向第一多路转换电路110传输输入数据信号，因此驱动芯片200用于通过数据信号转换电路100驱动子像素。第一多路转换电路110将输入数据信号线Sn传输的输入数据信号转换为至少两组第一数据信号IN。

已知至少两组第一数据信号IN具有预定颜色排列顺序，因此至少两组第一数据信号IN为具有相同的颜色排列顺序的数据信号，第一多路转换电路110将输入数据信号转换为多组相同的第一数据信号IN。至少两组第一数据信号IN被第二多路转换电路120转换为至少两组第二数据信号D1、D2，至少两组第二数据信号D1、D2中的至少一组第二数据信号D1或D2的颜色排列顺序与第一数据线信号IN的颜色排列顺序不同。第二多路转换电路120将转换后的至少两组第二数据信号D1、D2分时输出。

需要说明的是，在本发明中，第一多路转换电路110与现有技术提供的多路选择电路功能相同，均用于将输入数据信号线Sn传输的输入数据信号转换为预定颜色排列顺序的数据信号，在此第一多路转换电路110输出的数据信号为至少两组第一数据信号IN。第二多路转换电路120接收第一多路转换电路110输出的至少两组第一数据信号IN，并对该预定颜色排列顺序的第一数据信号IN进行转换并输出，由于在现有技术中输入数据信号用于通过多路选择电路转换为固定颜色排列顺序的一组数据信号并驱动子像素，因此第二多路转换电路120接收至少两组第一数据信号IN并进行转换后，会分时输出至少两组第二数据信号D1、D2以驱动子像素。

如上所述，数据信号转换电路100用于对接收的输入数据信号进行多路转换以转换为至少两组第二数据信号D1、D2，在此数据信号转换电路100将至少两组第二数据信号D1、D2分时输出，至少两组第二数据信号D1、D2的颜色排列顺序不同，因此数据信号转换电路100输出不同颜色排列顺序的数据信号，与现有技术中多路选择电路输出固定颜色排列顺序的数据信号的技术方案完全不同。本发明中数据信号转换电路100可以根据所需的颜色排列顺序的变化，输出不同颜色排列顺序的数据信号。

第一多路转换电路110将输入数据信号转换为至少两组第一数据信号IN后，则第二多路转换电路120对至少两组第一数据信号IN进行转换，以分时输出至少两组第二数据信号D1、D2。本技术方案用于将固定颜色排列顺序的像素转换为所需颜色排列顺序的像素，因此对固定颜色排列顺序的第一数据信号IN进行转换后输出的至少两组第二数据信号D1、D2中，至少一组第二数据信号D1或D2的颜色排列顺序与第一数据信号IN不同。在此至少一组第一数据信号IN对应转换为至少一组第二数据信号，以及至少两组第二数据信号D1、D2可用于为至少两组R、G、B子像素传输数据信号，可选的该两组R、G、B子像素的像素排列顺序不同。

已知像素通常由子像素R、G、B组成，那么像素颜色排列顺序可分为RGB、RBG、GBR、GRB、BGR和BRG。在此设置像素预定颜色排列顺序为常规的RGB像素排列顺序，那么可选的第一数据信号IN为固定排列的R、G、B子像素传输数据信号，至少两组第一数据信号IN分别为至少两组R、G、B子像素传输数据信号。

在上述技术方案的基础上，优选设置第一多路转换电路110将接收的输入数据信号多路转换为符合预定颜色排列顺序的三组第一数据信号IN，即第一多路转换电路110向第二多路转换电路120输出三组第一数据信号IN，任意一组第一数据信号的颜色排列顺序为红、绿、蓝。

如上所述，至少一组第一数据信号IN转换为至少两组第二数据信号，因此相应的第二多路转换电路120接收三组第一数据信号IN，并将三组第一数据信号IN转换为三组第二数据信号D1、D2、D3(未示出)，三组第二数据信号D1、D2、D3的颜色排列顺序分别为红、绿、蓝，绿、蓝、红，蓝、红、绿。第二多路转换电路120依次输出三组第二数据信号D1、D2、D3，三组第二数据信号D1、D2、D3分时输出，因此按照红、绿、蓝，绿、蓝、红，蓝、红、绿的顺序依次驱动子像素。

综上所述，本发明实施例提供的数据信号转换电路100，通过第一多路转换电路110将输入数据信号转换为预定颜色排列顺序的至少两组第一数据信号IN，通过第二多路转换电路120将至少两组第一数据信号IN转换为至少两组第二数据信号D1、D2并分时输出，至少一组第二数据信号D1、D2的像素排列顺序与第一数据信号IN的颜色排列顺序不同。本发明的第一多路转换电路110与现有的多路选择电路相同，因此本发明兼容现有驱动方式，在现有驱动方式的基础上增加第二多路转换电路120，以输出不同颜色排列顺序的至少两组第二数据信号D1、D2。本发明还可根据所需颜色排列顺序的变化，输出相应的第二数据信号D1、D2。

参考图4a所示，为本发明又一个实施例提供的数据信号转换电路的示意图。如图所示，该数据信号转换电路100包括第一多路转换电路110，第一多路转换电路110包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第一时序控制线CKH1、第二时序控制线CKH2和第三时序控制线CKH3。

其中，第一晶体管T1、第二晶体管T2和第三晶体管T3的输入端分别连接输入数据信号线Sn，用于接收输入数据信号线Sn传输的输入数据信号；第一时序控制线CKH1与第一晶体管T1的控制端连接，第二时序控制线CHK2与第二晶体管T2的控制端连接，第三时序控制线CKH3与第三晶体管T3的控制端连接；第一晶体管T1、第二晶体管T2和第三晶体管T3的输出端分别连接第二多路转换电路120。

如上所述，第一时序控制线CKH1输出第一时序信号，第二时序控制线CKH2输出第二时序信号，第三时序控制线CKH3输出第三时序信号，第一时序信号、第二时序信号和第三时序信号分别控制第一晶体管T1、第二晶体管T2和第三晶体管T3的导通和截止。当第一时序控制线CKH1输出的第一时序信号控制第一晶体管T1导通时，第一晶体管T1将输入端接收的输入数据信号通过输出端输出；当第二时序控制线CKH2输出的第二时序信号控制第二晶体管T2导通时，第二晶体管T2将输入端接收的输入数据信号通过输出端输出；当第三时序控制线CKH3输出的第三时序信号控制第三晶体管T3导通时，第三晶体管T3将输入端接收的输入数据信号通过输出端输出。第一晶体管T1、第二晶体管T2和第三晶体管T3在导通时将输入数据信号传输至第二多路转换电路120。

具体地，第一晶体管T1的输出端连接三条信号线R1、R2、R3，向第二多路转换电路120传输红色数据信号R，相应的第二晶体管T2的输出端连接三条信号线G1、G2、G3，向第二多路转换电路120传输绿色数据信号G，第三晶体管T3的输出端连接三条信号线B1、B2、B3，向第二多路转换电路120传输蓝色数据信号B。在此，第一晶体管T1的信号线R1输出的信号、第二晶体管T2的信号线G1输出的信号、第三晶体管T3的信号线B1输出的信号组成了一组第一数据信号，相应的，信号线R2、G2、B2输出的信号组成了又一组第一数据信号，信号线R3、G3、B3输出的信号组成了另一组第一数据信号，那么第一多路转换电路110输出三组相同的第一数据信号，颜色排列顺序为R、G、B。已知至少一组第一数据信号对应转换为至少一组第二数据信号，因此若数据信号转换电路100所需的不同颜色排列顺序的第二数据信号为n组，则相应的第一晶体管T1、第二晶体管T2和第三晶体管T3的输出端分别连接n条信号线，其中，n为大于或等于2的自然数，在图4a所示的数据信号转换电路中，优选设置n为3。

需要说明的是，如图4a所示可选第一晶体管T1、第二晶体管T2和第三晶体管T3均为N型晶体管。由此可知，第一时序控制线CKH1输出的第一时序信号为高电平时，第一晶体管T1导通，第二时序控制线CKH2输出的第二时序信号为高电平时，第二晶体管T2导通，第三时序控制线CKH3输出的第三时序信号为高电平时，第三晶体管T3导通。或者，可选第一晶体管T1为N型晶体管或P型晶体管，第一时序控制线CKH1通过输出的第一时序信号的高、低电平控制第一晶体管T1导通或截止，第二晶体管T2为N型晶体管或P型晶体管，第二时序控制线CKH2通过输出的第二时序信号的高、低电平控制第二晶体管T2导通或截止，第三晶体管T3为N型晶体管或P型晶体管，第三时序控制线CKH3通过输出的第三时序信号的高、低电平控制第三晶体管T3导通或截止。

在此设置，当第一晶体管T1导通时，第一晶体管T1的输出端通过信号线R1、R2、R3输出红色数据信号，当第二晶体管T2导通时，第二晶体管T2的输出端通过信号线G1、G2、G3输出绿色数据信号，当第三晶体管T3导通时，第三晶体管T3的输出端通过信号线B1、B2、B3输出蓝色数据信号。由此可知，第一多路转换电路110输出三组第一数据信号，任意一组第一数据信号的颜色排列顺序为R、G、B。

该数据信号转换电路100包括第二多路转换电路120，第二多路转换电路120包括第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第四时序控制线CKH4、第五时序控制线CKH5和第六时序控制线CKH6。

其中，第四时序控制线CKH4分别连接第四晶体管T4、第八晶体管T8、第十二晶体管T12的控制端，第五时序控制线CKH5分别连接第五晶体管T5、第九晶体管T9、第十晶体管T10的控制端，第六时序控制线CKH6分别连接第六晶体管T6、第七晶体管T7、第十一晶体管T11的控制端。如上所述，第四时序控制线CKH4输出第四时序信号，用于控制第四晶体管T4、第八晶体管T8、第十二晶体管T12同时导通或同时截止，第五时序控制线CKH5输出第五时序信号，用于控制第五晶体管T5、第九晶体管T9、第十晶体管T10同时导通或同时截止，第六时序控制线CKH6输出第六时序信号，用于控制第六晶体管T6、第七晶体管T7、第十一晶体管T11同时导通或同时截止。

其中，第四晶体管T4、第七晶体管T7、第十晶体管T10的输入端分别连接第一晶体管T1的输出端，具体的第四晶体管T4通过信号线R1、第七晶体管T7通过信号线R3、第十晶体管T10通过信号线R2与第一晶体管T1的输出端连接。第五晶体管T5、第八晶体管T8、第十一晶体管T11的输入端分别连接第二晶体管T2的输出端，具体的第五晶体管T5通过信号线G2、第八晶体管T8通过信号线G1、第十一晶体管T11通过信号线G3与第二晶体管T2的输出端连接。第六晶体管T6、第九晶体管T9、第十二晶体管T12的输入端分别连接第三晶体管T3的输出端，具体的第六晶体管T6通过信号线B3、第九晶体管T9通过信号线B2、第十二晶体管T12通过信号线B1与第三晶体管T3的输出端连接。可知，第四晶体管T4、第八晶体管T8、第十二晶体管T12的输入端接收一组第一数据信号，第十晶体管T10、第九晶体管T9、第五晶体管T5的输入端接收又一组第一数据信号，第七晶体管T7、第十一晶体管T11、第六晶体管T6的输入端接收另一组第一数据信号，颜色排列顺序均为RGB。

其中，第四晶体管T4、第五晶体管T5、第六晶体管T6的输出端分别连接第一数据信号线D1，第七晶体管T7、第八晶体管T8、第九晶体管T9的输出端分别连接第二数据信号线D2，第十晶体管T10、第十一晶体管T11、第十二晶体管T12的输出端分别连接第三数据信号线D3。具体地，数据信号线D1、D2、D3输出的数据信号为一组第二数据信号。

如上所述，当第四时序控制线CKH4输出的第四时序信号控制第四晶体管T4、第八晶体管T8、第十二晶体管T12同时导通，第五时序控制线CKH5输出的第五时序信号控制第五晶体管T5、第九晶体管T9、第十晶体管T10同时截止，第六时序控制线CKH6输出的第六时序信号控制第六晶体管T6、第七晶体管T7、第十一晶体管T11同时截止时，数据信号线D1、D2、D3输出的一组第二数据信号的颜色排列顺序为R、G、B，设置该组第二数据信号为第一组第二数据信号。依次类推，仅当第五时序控制线CKH5输出的第五时序信号控制第五晶体管T5、第九晶体管T9、第十晶体管T10同时导通时，数据信号线D1、D2、D3输出的又一组第二数据信号的颜色排列顺序为G、B、R，设置该组第二数据信号为第二组第二数据信号。仅当第六时序控制线CKH6输出的第六时序信号控制第六晶体管T6、第七晶体管T7、第十一晶体管T11同时导通时，数据信号线D1、D2、D3输出的另一组第二数据信号的颜色排列顺序为B、R、G，设置该组第二数据信号为第三组第二数据信号。

需要说明的是，已知第四时序控制线CKH4输出的第四时序信号需控制第四晶体管T4、第八晶体管T8、第十二晶体管T12同时导通或同时截止，以输出所需的第一组第二数据信号，因此如图4a所示可选第四晶体管T4、第八晶体管T8、第十二晶体管T12组成的一组晶体管均为N型晶体管。

已知第五时序控制线CKH5输出的第五时序信号需控制第五晶体管T5、第九晶体管T9、第十晶体管T10同时导通或同时截止，以输出所需的第二组第二数据信号，因此如图4a所示可选第五晶体管T5、第九晶体管T9、第十晶体管T10组成的一组晶体管均为N型晶体管。

已知第六时序控制线CKH6输出的第六时序信号需控制第六晶体管T6、第七晶体管T7、第十一晶体管T11同时导通或同时截止，以输出所需的第三组第二数据信号，因此如图4a所示可选第六晶体管T6、第七晶体管T7、第十一晶体管T11组成的一组晶体管均为N型晶体管。

由此可知，当只有第四时序控制线CKH4输出的第四时序信号控制第四晶体管T4、第八晶体管T8、第十二晶体管T12同时导通时，第四晶体管T4、第八晶体管T8、第十二晶体管T12的输出端输出的信号为第一组第二数据信号，颜色排列顺序为RGB。

当只有第五时序控制线CKH5输出的第五时序信号控制第五晶体管T5、第九晶体管T9、第十晶体管T10同时导通时，第五晶体管T5、第九晶体管T9、第十晶体管T10的输出端输出的信号为第二组第二数据信号，颜色排列顺序为GBR。

当只有第六时序控制线CKH6输出的第六时序信号控制第六晶体管T6、第七晶体管T7、第十一晶体管T11同时导通时，第六晶体管T6、第七晶体管T7、第十一晶体管T11的输出端输出的信号为第三组第二数据信号，颜色排列顺序为BRG。如上所述，其中第二组第二数据信号、第三组第二数据信号的颜色排列顺序与第一数据信号的颜色排列顺序不同。

参考图4b所示，为本发明实施例提供的与图4a所示的数据信号转换电路相对应的时序示意图。

在t1时段，CKH1、CKH2、CKH3输出的第一时序信号、第二时序信号、第三时序信号依次为高电平时，则第一晶体管T1、第二晶体管T2和第三晶体管T3依次导通，第一多路转换电路110通过信号线R1、G1、B1，信号线R2、G2、B2，信号线R3、G3、B3分别输出三组颜色排列顺序为RGB的第一数据信号。同时在该时段，CKH4输出的第四时序信号为高电平，第四晶体管T4、第八晶体管T8、第十二晶体管T12同时导通，数据信号线D1、D2、D3输出颜色排列顺序为RGB的第一组第二数据信号。

在t2时段，CKH1、CKH2、CKH3输出的第一时序信号、第二时序信号、第三时序信号依次为高电平时，则第一晶体管T1、第二晶体管T2和第三晶体管T3依次导通，第一多路转换电路110通过信号线R1、G1、B1，信号线R2、G2、B2，信号线R3、G3、B3分别输出三组颜色排列顺序为RGB的第一数据信号。同时在该时段，CKH5输出的第五时序信号为高电平，第五晶体管T5、第九晶体管T9、第十晶体管T10同时导通，数据信号线D1、D2、D3输出颜色排列顺序为GBR的第二组第二数据信号。

在t3时段，CKH1、CKH2、CKH3输出的第一时序信号、第二时序信号、第三时序信号依次为高电平时，则第一晶体管T1、第二晶体管T2和第三晶体管T3依次导通，第一多路转换电路110通过信号线R1、G1、B1，信号线R2、G2、B2，信号线R3、G3、B3分别输出三组颜色排列顺序为RGB的第一数据信号。同时在该时段，CKH6输出的第六时序信号为高电平，第六晶体管T6、第七晶体管T7、第十一晶体管T11同时导通，数据信号线D1、D2、D3输出颜色排列顺序为BRG的第二组第二数据信号。依次类推，后续时段t4、t5、t6等形成一个变化周期循环。

需要说明的是，对于图4b所示驱动时序，均以高电平作为晶体管的开启信号，这主要是为了与图4a中的N型晶体管相对应，在此仅是以此举例作为说明。如果图4a中第四晶体管T4、第八晶体管T8、第十二晶体管T12均为N型晶体管或P型晶体管，第四时序控制线CKH4输出的第四时序信号的高低电平控制第四晶体管T4、第八晶体管T8、第十二晶体管T12同时导通或同时截止。第五晶体管T5、第九晶体管T9、第十晶体管T10均为N型晶体管或P型晶体管，第五时序控制线CKH5输出的第五时序信号的高低电平控制第五晶体管T5、第九晶体管T9、第十晶体管T10同时导通或同时截止。第六晶体管T6、第七晶体管T7、第十一晶体管T11均为N型晶体管或P型晶体管，第六时序控制线CKH6输出的第六时序信号的高低电平控制第六晶体管T6、第七晶体管T7、第十一晶体管T11同时导通或同时截止。对应的驱动时序为高电平或低电平作为不同晶体管的开启信号。

如上所述，第一多路转换电路110与现有多路选择电路相同，用于将输入数据信号转换为固定颜色排列顺序RGB的至少两组第一数据信号，第二多路转换电路120将固定颜色排列顺序的至少两组第一数据信号转换为至少两组第二数据信号，颜色排列顺序依次为R、G、B、G、B、R、B、R、G，其中至少一组第二数据信号与第一数据信号的颜色排列顺序不同，则数据信号转换电路100将输入数据信号转换为不同颜色排列顺序的数据信号，且以颜色排列顺序R、G、B，G、B、R，B、R、G为一个变化周期。

在上述技术方案的基础上，第一多路转换电路110中，第一晶体管T1、第二晶体管T2、第三晶体管T3可选为P型晶体管。和/或，可选由第四晶体管T4、第八晶体管T8、第十二晶体管T12组成的一组晶体管、由第五晶体管T5、第九晶体管T9、第十晶体管T10组成的一组晶体管、以及由第六晶体管T6、第七晶体管T7、第十一晶体管T11组成的一组晶体管均为P型晶体管。

可选，当第四晶体管T4、第八晶体管T8、第十二晶体管T12为P型晶体管时，第四时序控制线CKH4为低电平时控制第四晶体管T4、第八晶体管T8、第十二晶体管T12同时导通，数据信号线D1、D2、D3输出第一组第二数据信号，其颜色排列顺序为RGB。当第五晶体管T5、第九晶体管T9、第十晶体管T10为P型晶体管时，第五时序控制线CKH5为低电平时控制第五晶体管T5、第九晶体管T9、第十晶体管T10同时导通，数据信号线D1、D2、D3输出第二组第二数据信号，其颜色排列顺序为GBR。当第六晶体管T6、第七晶体管T7、第十一晶体管T11为P型晶体管时，第六时序控制线CKH6为低电平时控制第六晶体管T6、第七晶体管T7、第十一晶体管T11同时导通，数据信号线D1、D2、D3输出第二组第二数据信号，其颜色排列顺序为BRG。

上述实施例仅是本发明中一个实施例，数据信号转换电路100中的第二多路转换电路120在第一多路转换电路110的基础上，将第一数据信号转换为颜色排列顺序与第一数据信号不同的第二数据信号，并且当第二多路转换电路120将第一数据信号转换为其它颜色排列顺序的第二数据信号时，第二多路转换电路120的晶体管的输入端的连接顺序发生相应改变，即可输出不同颜色排列顺序的第二数据信号。在此不作赘述。

本发明实施例提供的数据信号转换电路，其中的第一多路转换电路与现有技术的多路选择电路结构相同，因此数据信号转换电路是在现有的多路选择电路的基础上增加了第二多路转换电路，第二多路转换电路将第一多路转换电路输出的预定颜色排列顺序的至少两组第一数据信号转换为至少两组第二数据信号输出，至少一组第二数据信号与第一数据信号的颜色排列顺序不同，因此本发明兼容现有技术，并在现有技术的基础上，可获取所需颜色排列顺序的数据信号以驱动像素。

参考图5a所示，为本发明再一个实施例提供的数据信号转换电路的示意图，参考图5b所示，为本发明再一个实施例提供的与图5a所示的数据信号转换电路相对应的时序示意图。如图所示，本实施例提供的一种数据信号转换电路100，包括：第一多路转换电路110和第二多路转换电路120。

第一多路转换电路110用于对接收的输入数据信号进行多路转换，并输出符合预定颜色排列顺序的至少两组第一数据信号；第二多路转换电路120接收至少两组第一数据信号，将至少两组第一数据信号转换为至少两组第二数据信号，且至少一组第二数据信号的颜色排列顺序与第一数据信号的颜色排列顺序不同。

在本实施例中，设置第一多路转换电路110输出两组第一数据信号，设置第二多路转换电路120将两组第一数据信号转换为两组第二数据信号，其中以任意一组第一数据信号的颜色排列顺序为绿、红、蓝，以及两组第二数据信号的颜色排列顺序分别为红、绿、蓝，绿、蓝、红为实施例进行描述。第一数据信号和第二数据信号的颜色排列顺序还可以设置为其它排列顺序，在此不做赘述。

具体的，第一多路转换电路110包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第一时序控制线CKH1、第二时序控制线CKH2和第三时序控制线CKH3。其中，可选第一晶体管T1、第二晶体管T2、第三晶体管T3为N型晶体管(如图5a所示)。

第一晶体管T1、第二晶体管T2、第三晶体管T3的输入端分别连接输入数据信号线Sn，用于接收输入数据信号；第一时序控制线CKH1与第一晶体管T1的控制端连接，第二时序控制线CKH2与第二晶体管T2的控制端连接，第三时序控制线CKH3与第三晶体管T3的控制端连接；第一晶体管T1的输出端分别连接信号线G1、G2，第二晶体管T2的输出端分别连接信号线R1、R2，第三晶体管T3的输出端分别连接信号线B1、B2，信号线G1、G2、R1、R2、B1、B2分别于第二多路转换电路120连接。

如上所述，当第一时序控制线CKH1、第二时序控制线CKH2和第三时序控制线CKH3依次输出的第一时序信号、第二时序信号和第三时序信号为高电平时，第一晶体管T1、第二晶体管T2、第三晶体管T3导通，信号线G1、R1、B1颜色排列顺序为G、R、B的第一数据信号，信号线G2、R2、B2输出颜色排列顺序为G、R、B的第一数据信号，并将该两组第一数据信号传输至第二多路转换电路120。

如上所述，第一多路转换电路110的结构与现有技术的多路选择电路的结构相同，因此本发明提供的数据信号转换电路100是在现有技术的基础上增加了第二多路转换电路120，因此该数据信号转换电路100可兼容当前电路。

在上述技术方案的基础上，还可选第一晶体管T1为N型晶体管或P型晶体管，第一时序控制线CKH1输出的第一时序信号的高低电平控制第一晶体管T1的导通或截止，第二晶体管T2为N型晶体管或P型晶体管，第二时序控制线CKH2输出的第二时序信号的高低电平控制第二晶体管T2的导通或截止，第三晶体管T3为N型晶体管或P型晶体管，第三时序控制线CKH3输出的第三时序信号的高低电平控制第三晶体管T3的导通或截止，具体时序变化在此不做赘述。

第二多路转换电路120包括第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第四时序控制线CKH4和第五时序控制线CKH5。

第四时序控制线CKH4分别连接第四晶体管T4、第六晶体管T6、第八晶体管T8的控制端，第五时序控制线CKH5分别连接第五晶体管T5、第七晶体管T7、第九晶体管T9的控制端。第五晶体管T5、第六晶体管T6的输入端分别连接第一晶体管T1的输出端，且第五晶体管T5的输入端通过信号线G2、第六晶体管T6的输入端通过信号线G1与第一晶体管T1的输出端连接；第四晶体管T4、第九晶体管T9的输入端分别连接第二晶体管T2的输出端，且第四晶体管T4的输入端通过信号线R1、第九晶体管T9的输入端通过信号线R2与第二晶体管T2的输出端连接；第七晶体管T7、第八晶体管T8的输入端分别连接第三晶体管T3的输出端，且第七晶体管T7的输入端通过信号线B2、第八晶体管T8的输入端通过信号线B1与第三晶体管T3的输出端连接。第四晶体管T4、第五晶体管T5的输出端分别连接第一数据信号线D1，第六晶体管T6、第七晶体管T7的输出端分别连接第二数据信号线D2，第八晶体管T8、第九晶体管T9的输出端分别连接第三数据信号线D3。

当只有第四时序控制线CKH4输出的第四时序信号控制第四晶体管T4、第六晶体管T6、第八晶体管T8同时导通时，第四晶体管T4、第六晶体管T6、第八晶体管T8的输出端输出颜色排列顺序为R、G、B的一组第二数据信号，即第二多路选择电路通过数据信号线D1、D2、D3向颜色排列顺序为R、G、B的像素传输数据信号。当只有第五时序控制线CKH5输出的第五时序信号控制第五晶体管T5、第七晶体管T7、第九晶体管T9同时导通时，第五晶体管T5、第七晶体管T7、第九晶体管T9的输出端输出颜色排列顺序为G、B、R的另一组第二数据信号，即第二多路选择电路通过数据信号线D1、D2、D3向颜色排列顺序为G、B、R的像素传输数据信号。

在上述技术方案的基础上，如图5a所示，可选由第四晶体管T4、第六晶体管T6、第八晶体管T8组成的一组晶体管、由第五晶体管T5、第七晶体管T7、第九晶体管T9组成的一组晶体管均为N型晶体管。

当第四晶体管T4、第六晶体管T6、第八晶体管T8为N型晶体管时，第四时序控制线CKH4为高电平时控制第四晶体管T4、第六晶体管T6、第八晶体管T8同时导通。当第五晶体管T5、第七晶体管T7、第九晶体管T9为N型晶体管时，第五时序控制线CKH5为高电平时控制第五晶体管T5、第七晶体管T7、第九晶体管T9同时导通。

可选的，可选由第四晶体管T4、第六晶体管T6、第八晶体管T8组成的一组晶体管、由第五晶体管T5、第七晶体管T7、第九晶体管T9组成的一组晶体管均为P型晶体管。当第四晶体管T4、第六晶体管T6、第八晶体管T8为P型晶体管时，第四时序控制线CKH4为低电平时控制第四晶体管T4、第六晶体管T6、第八晶体管T8同时导通。当第五晶体管T5、第七晶体管T7、第九晶体管T9为P型晶体管时，第五时序控制线CKH5为低电平时控制第五晶体管T5、第七晶体管T7、第九晶体管T9同时导通。

综上所述，本发明实施例的数据信号转换电路100，可根据所需颜色排列顺序的第二数据信号变换第二多路转换电路120的电路连接关系，第一多路转换电路110的电路结构不变，因此本发明兼容现有技术的多路选择电路。

参考图5b所示，为本发明实施例提供的与图5a所示的数据信号转换电路相对应的时序示意图。

在t1时段，CKH1、CKH2、CKH3输出的第一时序信号、第二时序信号、第三时序信号依次为高电平时，则第一晶体管T1、第二晶体管T2和第三晶体管T3依次导通，第一多路转换电路110通过信号线G1、R1、B1，信号线G2、R2、B2分别输出两组颜色排列顺序为GRB的第一数据信号。同时在该时段，CKH4输出的第四时序信号为高电平，第四晶体管T4、第六晶体管T6、第八晶体管T8同时导通，数据信号线D1、D2、D3输出颜色排列顺序为RGB的第一组第二数据信号。

在t2时段，CKH1、CKH2、CKH3输出的第一时序信号、第二时序信号、第三时序信号依次为高电平时，则第一晶体管T1、第二晶体管T2和第三晶体管T3依次导通，第一多路转换电路110通过信号线G1、R1、B1，信号线G2、R2、B2分别输出两组颜色排列顺序为GRB的第一数据信号。同时在该时段，CKH5输出的第五时序信号为高电平，第五晶体管T5、第七晶体管T7、第九晶体管T9同时导通，数据信号线D1、D2、D3输出颜色排列顺序为GBR的第二组第二数据信号。

依次类推，后续时段t3和t4、t5和t6等形成一个变化周期循环。

参考图6所示，为本发明另一个实施例提供的一种显示面板的驱动电路图。该显示面板的驱动电路包括驱动芯片200，以及如上述实施例所述的数据信号转换电路100。

驱动芯片200与数据信号转换电路100的输入数据信号线Sn连接，用于向输入数据信号线Sn输出输入数据信号；数据信号转换电路100接收输入数据信号，并将该输入数据信号转换为所需颜色排列顺序的数据信号输出，以驱动像素。

驱动芯片200还分别与数据信号转换电路100的第一时序控制线CKH1、第二时序控制线CKH2、第三时序控制线CKH3、第四时序控制线CKH4、第五时序控制线CKH5和第六时序控制线CKH6连接，用于分别向第一时序控制线CKH1、第二时序控制线CKH2、第三时序控制线CKH3、第四时序控制线CKH4、第五时序控制线CKH5和第六时序控制线CKH6输出时序控制信号。不同时序控制线的时序控制信号控制相对应的晶体管的导通或截止，以输出所需颜色排列顺序的数据信号。

本发明实施例还提供了一种显示装置，该显示装置包括如上述实施例所述的驱动电路。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (13)

1.一种数据信号转换电路，其特征在于，包括：第一多路转换电路和第二多路转换电路；

所述第一多路转换电路用于对接收的输入数据信号进行多路转换，并输出符合预定颜色排列顺序的至少两组第一数据信号；

所述第二多路转换电路接收至少两组所述第一数据信号，将至少两组所述第一数据信号转换为至少两组第二数据信号，且至少一组所述第二数据信号的颜色排列顺序与所述第一数据信号的颜色排列顺序不同。

2.根据权利要求1所述的数据信号转换电路，其特征在于，所述第一多路转换电路输出三组第一数据信号，任意一组所述第一数据信号的颜色排列顺序为红、绿、蓝。

3.根据权利要求2所述的数据信号转换电路，其特征在于，所述第二多路转换电路将所述三组第一数据信号转换为三组第二数据信号，所述三组第二数据信号的颜色排列顺序分别为红、绿、蓝，绿、蓝、红，蓝、红、绿。

4.根据权利要求3所述的数据信号转换电路，其特征在于，所述第一多路转换电路包括第一晶体管、第二晶体管、第三晶体管、第一时序控制线、第二时序控制线和第三时序控制线；

所述第一晶体管、第二晶体管和第三晶体管的输入端分别连接输入数据线，用于接收所述输入数据信号；所述第一时序控制线与所述第一晶体管的控制端连接，所述第二时序控制线与所述第二晶体管的控制端连接，所述第三时序控制线与所述第三晶体管的控制端连接；所述第一晶体管、第二晶体管和第三晶体管的输出端分别连接所述第二多路转换电路。

5.根据权利要求4所述的数据信号转换电路，其特征在于，所述第二多路转换电路包括第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第四时序控制线、第五时序控制线和第六时序控制线；

所述第四时序控制线分别连接所述第四晶体管、所述第八晶体管、所述第十二晶体管的控制端，所述第五时序控制线分别连接所述第五晶体管、所述第九晶体管、所述第十晶体管的控制端，所述第六时序控制线分别连接所述第六晶体管、所述第七晶体管、所述第十一晶体管的控制端；所述第四晶体管、所述第七晶体管、所述第十晶体管的输入端分别连接所述第一晶体管的输出端，所述第五晶体管、所述第八晶体管、所述第十一晶体管的输入端分别连接所述第二晶体管的输出端，所述第六晶体管、所述第九晶体管、所述第十二晶体管的输入端分别连接所述第三晶体管的输出端；所述第四晶体管、所述第五晶体管、所述第六晶体管的输出端分别连接第一数据信号线，所述第七晶体管、所述第八晶体管、所述第九晶体管的输出端分别连接第二数据信号线，所述第十晶体管、所述第十一晶体管、所述第十二晶体管的输出端分别连接第三数据信号线。

6.根据权利要求5所述的数据信号转换电路，其特征在于，所述第四晶体管、所述第八晶体管、所述第十二晶体管输出第一组第二数据信号；所述第五晶体管、所述第九晶体管、所述第十晶体管输出第二组第二数据信号；所述第六晶体管、所述第七晶体管、所述第十一晶体管输出第三组第二数据信号。

7.根据权利要求5所述的数据信号转换电路，其特征在于，所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管和所述第十二晶体管均为P型晶体管。

8.根据权利要求7所述的数据信号转换电路，其特征在于，当所述第四晶体管、所述第八晶体管、所述第十二晶体管为P型晶体管时，所述第四时序控制线为低电平时控制所述第四晶体管、所述第八晶体管、所述第十二晶体管导通；

当所述第五晶体管、所述第九晶体管、所述第十晶体管为P型晶体管时，所述第五时序控制线为低电平时控制所述第五晶体管、所述第九晶体管、所述第十晶体管导通；

当所述第六晶体管、所述第七晶体管、所述第十一晶体管为P型晶体管时，所述第六时序控制线为低电平时控制所述第六晶体管、所述第七晶体管、所述第十一晶体管导通。

9.根据权利要求5所述的数据信号转换电路，其特征在于，所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管和所述第十二晶体管均为N型晶体管。

10.根据权利要求9所述的数据信号转换电路，其特征在于，当所述第四晶体管、所述第八晶体管、所述第十二晶体管为N型晶体管时，所述第四时序控制线为高电平时控制所述第四晶体管、所述第八晶体管、所述第十二晶体管导通；

当所述第五晶体管、所述第九晶体管、所述第十晶体管为N型晶体管时，所述第五时序控制线为高电平时控制所述第五晶体管、所述第九晶体管、所述第十晶体管导通；

当所述第六晶体管、所述第七晶体管、所述第十一晶体管为N型晶体管时，所述第六时序控制线为高电平时控制所述第六晶体管、所述第七晶体管、所述第十一晶体管导通。

11.一种显示面板的驱动电路，其特征在于，包括驱动芯片，以及如权利要求1-10任一项所述的数据信号转换电路。

12.根据权利要求11所述的驱动电路，其特征在于，所述驱动芯片与所述数据信号转换电路的所述输入数据线连接，用于向所述输入数据线输出输入数据信号；

所述驱动芯片分别与所述数据信号转换电路的第一时序控制线、第二时序控制线、第三时序控制线、第四时序控制线、第五时序控制线和第六时序控制线连接，用于分别向所述第一时序控制线、第二时序控制线、第三时序控制线、第四时序控制线、第五时序控制线和第六时序控制线输出时序控制信号。

13.一种显示装置，其特征在于，包括如权利要求11或12所述的驱动电路。