CN105243995A - 移位寄存器及其驱动方法、栅极驱动电路及其相关器件 - Google Patents

Abstract

本发明提供了一种移位寄存器及其驱动方法、栅极驱动电路及相关器件，包括电位保持模块、第一输出模块、第二输出模块和第三输出模块；电位保持模块将第一信号传输至第一输出端、将第二信号传输至第二输出端，或将第二信号传输至第一输出端、将第一信号传输至第二输出端；第一输出模块将第三输入端输入的第一信号或第一时钟信号传输至第一扫描输出端；第二输出模块将第三输入端输入的第一信号或第二时钟信号传输至第二扫描输出端；第三输出模块将第三输入端输入的第一信号或第五输入端输入的第二信号传输至输出端，不仅解决了三个独立的电路不易控制的问题，而且本发明中的移位寄存器电路的结构较简单，可以使得AMOLED显示面板的边框更窄。

Description

移位寄存器及其驱动方法、栅极驱动电路及其相关器件

技术领域

本发明涉及显示技术领域，更具体地说，涉及一种移位寄存器及其驱动方法、栅极驱动电路及其相关器件。

背景技术

现有的AMOLED(Active-matrixorganiclightemittingdiode，有源矩阵有机发光器件)显示面板，包括多个矩阵排列的像素单元，其像素电路如图1所示，包括第一晶体管M10、第二晶体管M20、第三晶体管M30、第四晶体管M40、第五晶体管M50、第六晶体管M60、电容C_ST和发光二极管D，且第五晶体管M50的栅极输入第一扫描信号SCAN1、第二晶体管M20和第四晶体管M40的栅极输入第二扫描信号SCAN2、第一晶体管M10和第六晶体管M60的栅极输入开关信号EMIT。

参考图2，在第一时刻T10，第一扫描信号SCAN1为低电平信号、第二扫描信号SCAN2为高电平信号、开关信号EMIT为高电平信号来对像素进行扫描；在第二时刻T20，第一扫描信号SCAN1为高电平信号、第二扫描信号SCAN2为低电平信号、开关信号EMIT为高电平信号来对像素进行扫描；在第三时刻T30，第一扫描信号SCAN1为高电平信号、第二扫描信号SCAN2为高电平信号、开关信号EMIT为低电平信号，来驱动发光二极管D发光。其中，开关信号EMIT的作用是保证像素行扫描时，发光二极管D中没有电流通过。

但是，现有的移位寄存器中向像素电路提供扫描信号的电路，如图3所示，包括七个晶体管M11至M17、两个电容C11和C12，该电路在输入信号IN、时钟信号CK和CKB的控制下输出一个扫描信号SCAN。也就是说，上述像素电路需要三个图3所示的电路来分别提供第一扫描信号SCAN1、第二扫描信号SCAN2和驱动信号EMIT，这不仅会导致三个独立的电路不易控制，而且结构复杂，不利于AMOLED显示面板的窄边框设计。

发明内容

有鉴于此，本发明提供了一种移位寄存器及其驱动方法、栅极驱动电路及其相关器件，以解决现有技术中的移位寄存器电路结构复杂不易控制，不利于AMOLED显示面板的窄边框设计的问题。

为实现上述目的，本发明提供如下技术方案：

一种移位寄存器，包括电位保持模块、第一输出模块、第二输出模块、第三输出模块、输入置位信号的置位信号端、输入复位信号的复位信号端、输入第一时钟信号的第一时钟信号端、输入第二时钟信号的第二时钟信号端、输入第一信号的第一信号端和输入第二信号的第二信号端；

所述电位保持模块的第一输入端与所述置位信号端连接、第二输入端与所述复位信号端连接、第三输入端与所述第一信号端连接、第四输入端与所述第二信号端连接；所述电位保持模块在输入的所述置位信号和复位信号的控制下将所述第一信号传输至第一输出端、将所述第二信号传输至第二输出端，或者，将所述第二信号传输至第一输出端、将所述第一信号传输至第二输出端，所述第二信号为与所述第一信号反相的信号；

所述第一输出模块的第一输入端与所述电位保持模块的第一输出端连接、第二输入端与所述电位保持模块的第二输出端连接、第三输入端与所述第一信号端连接、第四输入端与所述第一时钟信号端连接、第五输入端与所述第二信号端连接；所述第一输出模块基于所述电位保持模块输出的第一信号和第二信号，将所述第三输入端输入的第一信号或所述第一时钟信号传输至第一扫描输出端；

所述第二输出模块的第一输入端与所述电位保持模块的第一输出端连接、第二输入端与所述电位保持模块的第二输出端连接、第三输入端与所述第一信号端连接、第四输入端与所述第二时钟信号端连接、第五输入端与所述第二信号端连接；所述第二输出模块基于所述电位保持模块输出的第一信号和第二信号，将所述第三输入端输入的第一信号或所述第二时钟信号传输至第二扫描输出端；

所述第三输出模块的第一输入端与所述电位保持模块的第一输出端连接、第二输入端与所述电位保持模块的第二输出端连接、第三输入端与所述第一信号端连接、第四输入端与所述第一时钟信号端连接、第五输入端与所述第二信号端连接；所述第三输出模块基于所述电位保持模块输出的第一信号和第二信号以及所述第四输入端输入的第一时钟信号，将所述第三输入端输入的第一信号或所述第五输入端输入的第二信号传输至输出端。

一种移位寄存器的驱动方法，应用于如上任一项所述的移位寄存器，所述驱动方法包括：

第一时刻，向置位信号端输入第一电平的置位信号、向复位信号端输入第二电平的复位信号、向第一信号端输入第二电平的第一信号、向第二信号端输入第一电平的第二信号、向第一时钟信号端输入第二电平的第一时钟信号、向第二时钟信号端输入第二电平的第二时钟信号，控制第一输出模块输出所述第二电平的第一时钟信号、第二输出模块输出所述第二电平的第二时钟信号、第三输出模块输出所述第二电平的第一信号；

第二时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第二电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第一电平的第一时钟信号、向所述第二时钟信号端输入第二电平的第二时钟信号，控制所述第一输出模块输出所述第一电平的第一时钟信号、所述第二输出模块输出所述第二电平的第二时钟信号、所述第三输出模块输出所述第二电平的第一信号；

第三时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第二电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第二电平的第一时钟信号、向所述第二时钟信号端输入第一电平的第二时钟信号，控制所述第一输出模块输出所述第二电平的第一时钟信号、所述第二输出模块输出所述第一电平的第二时钟信号、所述第三输出模块输出所述第二电平的第一信号；

第四时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第二电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第二电平的第一时钟信号、向所述第二时钟信号端输入第二电平的第二时钟信号，控制所述第一输出模块输出所述第二电平的第一时钟信号、所述第二输出模块输出所述第二电平的第二时钟信号、所述第三输出模块输出所述第二电平的第一信号；

第五时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第一电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第二电平的第一时钟信号、向所述第二时钟信号端输入第二电平的第二时钟信号，控制所述第一输出模块输出所述第二电平的第一信号、所述第二输出模块输出所述第二电平的第一信号、所述第三输出模块输出所述第一电平的第二信号。

一种栅极驱动电路，包括第一时钟信号线至第四时钟信号线、置位信号线和N个级联的移位寄存器，其中，N为大于2的正整数，所述移位寄存器为如上任一项所述的移位寄存器。

一种阵列基板，包括多条栅极线、与所述栅极线绝缘相交的多条数据线、由所述栅极线和所述数据线围合而成的像素单元和设置在所述阵列基板至少一侧的如上任一项所述的栅极驱动电路。

一种显示装置，包括如上任一项所述的阵列基板。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本发明所提供的移位寄存器及其驱动方法、栅极驱动电路及其相关器件，通过输入的置位信号、复位信号、第一时钟信号、第二时钟信号、第一信号和与第一信号反相的第二信号，来使同一电路中的第一输出模块输出第一扫描信号、第二输出模块输出第二扫描信号、第三输出模块输出开关信号，不仅解决了三个独立的电路不易控制的问题，而且本发明中的移位寄存器电路的结构较简单，可以使得AMOLED显示面板的边框更窄。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中的AMOLED的像素驱动电路；

图2为现有技术中的AMOLED的像素驱动电路的驱动信号的时序图；

图3为现有的一种为AMOLED的像素驱动电路的提供驱动信号的移位寄存器电路结构示意图；

图4为本发明的一个实施例提供的移位寄存器的电路模块结构示意图；

图5为本发明的一个实施例提供的一种移位寄存器的具体电路结构示意图；

图6为本发明的一个实施例提供的一种移位寄存器的输入信号和输出信号的时序图；

图7为本发明另一实施例提供的移位寄存器的驱动方法的流程图；

图8为本发明的又一个实施例提供级联的移位寄存器的电路结构示意图；

图9为本发明的又一个实施例提供级联的移位寄存器的输入信号的时序图；

图10为本发明的又一个实施例提供级联的移位寄存器输出的第一扫描信号和第二扫描信号的时序图；

图11为本发明的又一个实施例提供级联的移位寄存器输出的开关信号的时序图；

图12为本发明的又一个实施例提供的阵列基板的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的一个实施例提供了一种移位寄存器，该移位寄存器用于向显示面板中的像素电路提供第一扫描信号SCAN1、第二扫描信号SCAN2和开关信号EMIT，如图4所示，该移位寄存器包括电位保持模块A1、第一输出模块A2、第二输出模块A3、第三输出模块A4、输入置位信号的置位信号端G_N-1、输入复位信号的复位信号端G_N+1、输入第一时钟信号的第一时钟信号端CK1、输入第二时钟信号的第二时钟信号端CK2、输入第一信号的第一信号端VGH和输入第二信号的第二信号端VGL，其中，第二信号为与第一信号反相的信号，具体地，第一信号为高电平的电压信号，第二信号为低电平的电压信号。

本实施例中，电位保持模块A1的第一输入端与置位信号端G_N-1连接，用于输入置位信号；第二输入端与复位信号端G_N+1连接，用于输入复位信号；第三输入端与第一信号端VGH连接，用于输入第一信号；第四输入端与第二信号端VGL连接，用于输入第二信号。该电位保持模块A1在输入的置位信号和复位信号的控制下，将第一信号传输至第一输出端N1、将第二信号传输至第二输出端N2，或者，将第二信号传输至第一输出端N1、将第一信号传输至第二输出端N2。

第一输出模块A2的第一输入端与电位保持模块A1的第一输出端N1连接，用于输入第一输出端N1输出的第一信号或第二信号；第二输入端与电位保持模块A1的第二输出端N2连接，用于输入第二输出端N2输出的第二信号或第一信号；第三输入端与第一信号端VGH连接，用于输入第一信号；第四输入端与第一时钟信号端CK1连接，用于输入第一时钟信号；第五输入端与第二信号端VGL连接，用于输入第二信号。该第一输出模块A2基于电位保持模块A1输出的第一信号和第二信号，将第三输入端输入的第一信号或第四输入端输入的第一时钟信号传输至第一扫描输出端OUT1。

第二输出模块A3的第一输入端与电位保持模块A1的第一输出端N1连接，用于输入第一输出端N1输出的第一信号或第二信号；第二输入端与电位保持模块A1的第二输出端N2连接，用于输入第二输出端N2输出的第二信号或第一信号；第三输入端与第一信号端VGH连接，用于输入第一信号；第四输入端与第二时钟信号端CK2连接，用于输入第二时钟信号；第五输入端与第二信号端VGL连接，用于输入第二信号。该第二输出模块A3基于电位保持模块A1输出的第一信号和第二信号，将第三输入端输入的第一信号或第四输入端输入的第二时钟信号传输至第二扫描输出端OUT2。

第三输出模块A4的第一输入端与电位保持模块A1的第一输出端N1连接，用于输入第一输出端N1输出的第一信号或第二信号；第二输入端与电位保持模块A1的第二输出端N2连接，用于输入第二输出端N2输出的第二信号或第一信号；第三输入端与第一信号端VGH连接，用于输入第一信号；第四输入端与第一时钟信号端CK1连接，用于输入第一时钟信号；第五输入端与第二信号端VGL连接，用于输入第二信号。该第三输出模块A4基于电位保持模块A1输出的第一信号和第二信号以及第四输入端输入的第一时钟信号，将第三输入端输入的第一信号或第五输入端输入的第二信号传输至输出端OUT3。

基于此，本实施例公开的移位寄存器通过电位保持模块A1即锁存器保持电位，基于电位保持模块A1的第一输出端N1和第二输出端N2输出的信号和时钟信号，第一输出模块A2输出第一信号、同时第二输出模块A3输出第二信号、第三输出模块A4输出开关信号，这三个信号即可向图1所示的像素电路提供所需的第一扫描信号SCAN1、第二扫描信号SCAN2和开关信号EMIT。

具体地，参考图5，电位保持模块A1包括第一开关M1至第七开关M7。其中，第一开关M1的第一端与第一信号端VGH连接、控制端与电位保持模块A1的第二输出端N2连接、第二端与电位保持模块A1的第一输出端N1连接；第二开关M2的第一端与第一信号端VGH连接、第二端与第七开关M7的第二端连接、控制端与电位保持模块A1的第二输出端N2连接；第三开关M3的第一端与第一信号端VGH连接、控制端与电位保持模块A1的第一输出端N1连接、第二端与第四开关M4的第二端连接；第四开关M4的控制端与置位信号端G_N-1连接、第一端与第二信号端VGL连接、第二端与电位保持模块A1的第二输出端N2连接；第五开关M5的控制端与复位信号端G_N+1连接、第一端与第二信号端VGL连接、第二端与电位保持模块A1的第一输出端N1连接；第六开关M6的第一端与第二信号端VGL连接、第二端与电位保持模块A1的第一输出端N1连接、控制端与第七开关M7的第二端连接；第七开关M7的第一端与第二信号端VGL连接、控制端与电位保持模块A1的第一输出端N1连接。

第一输出模块A2包括第八开关M8、第九开关M9、第十开关M10和第一电容C1。其中，第八开关M8的第一端与电位保持模块A1的第二输出端N2连接、控制端与第二信号端VGL连接、第二端与第十开关M10的控制端连接；第十开关M10的第一端与第一时钟信号端CK1连接、第二端与第九开关M9的第二端连接；第九开关M9的控制端与电位保持模块A1的第一输出端N1连接、第一端与第一信号端VGH连接；第一电容C1的第一端与第十开关M10的控制端连接、第二端与第十开关M10的第二端连接。其中，第一输出模块A2的第一扫描输出端OUT1与第九开关M9的第二端和第十开关M10的第二端连接。

第二输出模块A3包括第十一开关M11、第十二开关M12、第十三开关M13和第二电容C2。其中，第十一开关M11的第一端与电位保持模块A1的第二输出端N2连接、控制端与第二信号端VGL连接、第二端与第十三开关M13的控制端连接；第十二开关M12的控制端与电位保持模块A1的第一输出端N1连接、第一端与第一信号端VGH连接、第二端与第十三开关M13的第二端连接；第十三开关M13的第一端与第二时钟信号端CK2连接；第二电容C2的第一端与第十三开关M13的控制端连接、第二端与第十三开关M13的第二端连接。其中，第二输出模块A3的第二扫描输出端OUT2与第十二开关M12的第二端和第十三开关M13的第二端连接。

第三输出模块A4包括第十四开关M14、第十五开关M15、第十六开关M16、第十七开关M17、第三电容C3和第四电容C4。第十四开关M14的控制端与第一端连接、第一端与电位保持模块A1的第一输出端N1连接、第二端与第十六开关M16的控制端连接；第四电容C4的第一端与第十四开关M14的控制端连接、第四电容C4的第二端与第一时钟信号端CK1连接；第十五开关M15的第一端与第一信号端VGH连接、控制端与电位保持模块A1的第二输出端N2连接、第二端与第十六开关M16的第二端连接；第十六开关M16的第一端与第二信号端VGL连接；第十七开关M17的控制端与电位保持模块A1的第二输出端N2连接、第一端与第一信号端VGH连接、第二端与第十六开关M16的控制端连接；第三电容C3的第一端与第十六开关M16的控制端连接、第二端与第十六开关M16的第二端连接，其中，第三输出模块A4的输出端OUT3与第十五开关M15的第二端和第十六开关M16的第二端连接。

需要说明的是，本实施例中的第一开关M1至第十七开关M17为PMOS晶体管，进一步地，第一开关M1至第十七开关M17的第一端为PMOS晶体管的源极，第二端为PMOS晶体管的漏极，控制端为PMOS晶体管的栅极。其中，向PMOS晶体管的栅极输入低电平信号时，PMOS晶体管导通，向PMOS晶体管的栅极输入高电平信号时，PMOS晶体管断开。此外，第十四开关M14的控制端和第一端连接后，第十四开关M14即成为二极管器件。当然，本发明并不仅限于此，在其他实施例中，第一开关M1至第十七开关M17还可以为NMOS晶体管。

下面结合图6所示的时序图，对本实施例中的移位寄存器的工作原理进行描述。移位寄存器的一帧时间包括第一时刻T1、第二时刻T2、第三时刻T3、第四时刻T4和第五时刻T5。

在第一时刻T1，向置位信号端G_N-1输入低电平的置位信号、向复位信号端G_N+1输入高电平的复位信号、向第一信号端VGH输入高电平的第一信号、向第二信号端VGL输入低电平的第二信号、向第一时钟信号端CK1输入高电平的第一时钟信号、向第二时钟信号端CK2输入高电平的第二时钟信号，第四开关M4、第八开关M8和第十一开关M11导通，低电平的置位信号通过第四开关M4传输至第二输出端N2，第二输出端N2的低电平信号使得第一开关M1导通，高电平的第一信号通过第一开关M1传输至第一输出端N1。此时，第二输出端N2的低电平信号通过第八开关M8传输至第十开关M10使得第十开关M10导通，高电平的第一时钟信号通过第十开关M10传输至第一扫描输出端OUT1；同时，第二输出端N2的低电平信号通过第十一开关M11传输至第十三开关M13使得第十三开关M13导通，高电平的第二时钟信号通过第十三开关M13输出至第二扫描输出端OUT2；同时，第二输出端N2的低电平信号使得第十五开关M15导通，高电平的第一信号通过第十五开关M15输出至输出端OUT3。

在第二时刻T2，向置位信号端G_N-1输入高电平的置位信号、向复位信号端G_N+1输入高电平的复位信号、向第一信号端VGH输入高电平的第一信号、向第二信号端VGL输入低电平的第二信号、向第一时钟信号端CK1输入低电平的第一时钟信号、向第二时钟信号端CK2输入高电平的第二时钟信号，第四开关M4和第五开关M5关闭，第一输出端N1保持在高电平状态，第二输出端N2保持在低电平状态，且第十开关M10通过第一电容C1提供电位保持在导通状态，第十三开关M13通过第二电容C2提供电位保持在导通状态，第十六开关M16通过第三电容C3提供电位保持在高电平状态，第十五开关M15保持在导通状态，此时，低电平的第一时钟信号通过第十开关M10输出至第一扫描输出端OUT1，高电平的第二时钟信号通过第十三开关M13输出至第二扫描输出端OUT2，高电平的第一信号通过第十五开关M15输出至输出端OUT3。

在第三时刻T3，向置位信号端G_N-1输入高电平的置位信号、向复位信号端G_N+1输入高电平的复位信号、向第一信号端VGH输入高电平的第一信号、向第二信号端VGL输入低电平的第二信号、向第一时钟信号端CK1输入高电平的第一时钟信号、向第二时钟信号端CK2输入低电平的第二时钟信号，此时移位寄存器中各开关的导通或断开状态与第二时刻T2相同，其不同之处在于，输入的第一时钟信号为高电平信号、第二时钟信号为低电平信号，基于此，高电平的第一时钟信号通过第十开关M10输出至第一扫描输出端OUT1，低电平的第二时钟信号通过第十三开关M13输出至第二扫描输出端OUT2，高电平的第一信号通过第十五开关M15输出至输出端OUT3。

在第四时刻T4，向置位信号端G_N-1输入高电平的置位信号、向复位信号端G_N+1输入高电平的复位信号、向第一信号端VGH输入高电平的第一信号、向第二信号端VGL输入低电平的第二信号、向第一时钟信号端CK1输入高电平的第一时钟信号、向第二时钟信号端CK2输入高电平的第二时钟信号，此时移位寄存器中各开关的导通或断开状态与第二时刻T2相同，其不同之处在于，输入的第一时钟信号为高电平信号、第二时钟信号为高电平信号，基于此，高电平的第一时钟信号通过第十开关M10输出至第一扫描输出端OUT1，高电平的第二时钟信号通过第十三开关M13输出至第二扫描输出端OUT2，高电平的第一信号通过第十五开关M15输出至输出端OUT3。

在第五时刻T5，向置位信号端G_N-1输入高电平的置位信号、向复位信号端G_N+1输入低电平的复位信号、向第一信号端VGH输入高电平的第一信号、向第二信号端VGL输入低电平的第二信号、向第一时钟信号端CK1输入高电平的第一时钟信号、向第二时钟信号端CK2输入高电平的第二时钟信号，第五开关M5导通，低电平的第二信号通过第五开关M5传输至第一输出端N1，第一输出端N1的低电平信号使得第三开关M3导通，高电平的第一信号通过第三开关M3传输至第二输出端N2。第二输出端N2的高电平信号通过第八开关M8传输至第十开关M10使得第十开关M10断开，同时第二输出端N2的高电平信号通过第十一开关M11传输至第十三开关M13使得第十三开关M13断开；第一输出端N1的低电平信号使得第九开关M9导通，高电平的第一信号通过第九开关M9输出至第一扫描信号输出端OUT1，同时第一输出端N1的低电平信号使得第十二开关M12导通，高电平的第一信号通过第十二开关M12输出至第二扫描信号输出端OUT2，同时第一输出端N1的低电平信号通过二极管M14传输至第十六开关M16使得第十六开关M16导通，低电平的第二信号通过第十六开关M16输出至输出端OUT3。

也就是说，在第一时刻T1，移位寄存器的第一扫描输出端OUT1输出高电平的第一时钟信号即第一扫描信号SCAN1、第二扫描输出端OUT2输出高电平的第二时钟信号即第二扫描信号SCAN2、输出端OUT3输出高电平的第一信号即开关信号EMIT。

在第二时刻T2，移位寄存器的第一扫描输出端OUT1输出低电平的第一时钟信号即第一扫描信号SCAN1、第二扫描输出端OUT2输出高电平的第二时钟信号即第二扫描信号SCAN2、输出端OUT3输出高电平的第一信号即开关信号EMIT。

在第三时刻T3，移位寄存器的第一扫描输出端OUT1输出高电平的第一时钟信号即第一扫描信号SCAN1、第二扫描输出端OUT2输出低电平的第二时钟信号即第二扫描信号SCAN2、输出端OUT3输出高电平的第一信号即开关信号EMIT。

在第四时刻T4，移位寄存器的第一扫描输出端OUT1输出高电平的第一时钟信号即第一扫描信号SCAN1、第二扫描输出端OUT2输出高电平的第二时钟信号即第二扫描信号SCAN2、输出端OUT3输出高电平的第一信号即开关信号EMIT。

在第五时刻T5，移位寄存器的第一扫描输出端OUT1输出高电平的第一信号即第一扫描信号SCAN1、第二扫描输出端OUT2输出高电平的第一信号即第二扫描信号SCAN2、输出端OUT3输出低电平的第二信号即开关信号EMIT。

基于此，本实施例中的移位寄存器采用一个电路同时提供两个扫描信号和一个开关信号，不仅解决了三个独立的电路不易控制的问题，而且本发明中的移位寄存器电路所需的器件较少，可以使得AMOLED显示面板的边框更窄。

本发明的另一个实施例提供了一种移位寄存器的驱动方法，应用于上述任一实施例提供的移位寄存器，如图7所示，该驱动方法包括：

S701：第一时刻，向置位信号端输入第一电平的置位信号、向复位信号端输入第二电平的复位信号、向第一信号端输入第二电平的第一信号、向第二信号端输入第一电平的第二信号、向第一时钟信号端输入第二电平的第一时钟信号、向第二时钟信号端输入第二电平的第二时钟信号，控制第一输出模块输出所述第二电平的第一时钟信号、第二输出模块输出所述第二电平的第二时钟信号、第三输出模块输出所述第二电平的第一信号。

下面结合图5所示的电路图和图6所示的时序图，对第一时刻T1至第五时刻T5的工作原理进行描述，其中，第一输出模块、第二输出模块和第三输出模块中的开关为PMOS管，第一电平小于所述第二电平，即第一电平为低电平，第二电平为高电平。

在第一时刻T1，向置位信号端G_N-1输入低电平的置位信号、向复位信号端G_N+1输入高电平的复位信号、向第一信号端VGH输入高电平的第一信号、向第二信号端VGL输入低电平的第二信号、向第一时钟信号端CK1输入高电平的第一时钟信号、向第二时钟信号端CK2输入高电平的第二时钟信号，第四开关M4、第八开关M8和第十一开关M11导通，低电平的置位信号通过第四开关M4传输至第二输出端N2，第二输出端N2的低电平信号使得第一开关M1导通，高电平的第一信号通过第一开关M1传输至第一输出端N1。此时，第二输出端N2的低电平信号通过第八开关M8传输至第十开关M10使得第十开关M10导通，高电平的第一时钟信号通过第十开关M10传输至第一扫描输出端OUT1；同时，第二输出端N2的低电平信号通过第十一开关M11传输至第十三开关M13使得第十三开关M13导通，高电平的第二时钟信号通过第十三开关M13输出至第二扫描输出端OUT2；同时，第二输出端N2的低电平信号使得第十五开关M15导通，高电平的第一信号通过第十五开关M15输出至输出端OUT3。

也就是说，在第一时刻T1，移位寄存器的第一扫描输出端OUT1输出高电平的第一时钟信号即第一扫描信号SCAN1、第二扫描输出端OUT2输出高电平的第二时钟信号即第二扫描信号SCAN2、输出端OUT3输出高电平的第一信号即开关信号EMIT。

S702：第二时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第二电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第一电平的第一时钟信号、向所述第二时钟信号端输入第二电平的第二时钟信号，控制所述第一输出模块输出所述第一电平的第一时钟信号、所述第二输出模块输出所述第二电平的第二时钟信号、所述第三输出模块输出所述第二电平的第一信号。

在第二时刻T2，向置位信号端G_N-1输入高电平的置位信号、向复位信号端G_N+1输入高电平的复位信号、向第一信号端VGH输入高电平的第一信号、向第二信号端VGL输入低电平的第二信号、向第一时钟信号端CK1输入低电平的第一时钟信号、向第二时钟信号端CK2输入高电平的第二时钟信号，第四开关M4和第五开关M5关闭，第一输出端N1保持在高电平状态，第二输出端N2保持在低电平状态，且第十开关M10通过第一电容C1提供电位保持在导通状态，第十三开关M13通过第二电容C2提供电位保持在导通状态，第十六开关M16通过第三电容C3提供电位保持在高电平状态，第十五开关M15保持在导通状态，此时，低电平的第一时钟信号通过第十开关M10输出至第一扫描输出端OUT1，高电平的第二时钟信号通过第十三开关M13输出至第二扫描输出端OUT2，高电平的第一信号通过第十五开关M15输出至输出端OUT3。

也就是说，在第二时刻T2，移位寄存器的第一扫描输出端OUT1输出低电平的第一时钟信号即第一扫描信号SCAN1、第二扫描输出端OUT2输出高电平的第二时钟信号即第二扫描信号SCAN2、输出端OUT3输出高电平的第一信号即开关信号EMIT。

S703：第三时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第二电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第二电平的第一时钟信号、向所述第二时钟信号端输入第一电平的第二时钟信号，控制所述第一输出模块输出所述第二电平的第一时钟信号、所述第二输出模块输出所述第一电平的第二时钟信号、所述第三输出模块输出所述第二电平的第一信号。

在第三时刻T3，向置位信号端G_N-1输入高电平的置位信号、向复位信号端G_N+1输入高电平的复位信号、向第一信号端VGH输入高电平的第一信号、向第二信号端VGL输入低电平的第二信号、向第一时钟信号端CK1输入高电平的第一时钟信号、向第二时钟信号端CK2输入低电平的第二时钟信号，此时移位寄存器中各开关的导通或断开状态与第二时刻T2相同，其不同之处在于，输入的第一时钟信号为高电平信号、第二时钟信号为低电平信号，基于此，高电平的第一时钟信号通过第十开关M10输出至第一扫描输出端OUT1，低电平的第二时钟信号通过第十三开关M13输出至第二扫描输出端OUT2，高电平的第一信号通过第十五开关M15输出至输出端OUT3。

也就是说，在第三时刻T3，移位寄存器的第一扫描输出端OUT1输出高电平的第一时钟信号即第一扫描信号SCAN1、第二扫描输出端OUT2输出低电平的第二时钟信号即第二扫描信号SCAN2、输出端OUT3输出高电平的第一信号即开关信号EMIT。

S704：第四时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第二电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第二电平的第一时钟信号、向所述第二时钟信号端输入第二电平的第二时钟信号，控制所述第一输出模块输出所述第二电平的第一时钟信号、所述第二输出模块输出所述第二电平的第二时钟信号、所述第三输出模块输出所述第二电平的第一信号。

在第四时刻T4，向置位信号端G_N-1输入高电平的置位信号、向复位信号端G_N+1输入高电平的复位信号、向第一信号端VGH输入高电平的第一信号、向第二信号端VGL输入低电平的第二信号、向第一时钟信号端CK1输入高电平的第一时钟信号、向第二时钟信号端CK2输入高电平的第二时钟信号，此时移位寄存器中各开关的导通或断开状态与第二时刻T2相同，其不同之处在于，输入的第一时钟信号为高电平信号、第二时钟信号为高电平信号，基于此，高电平的第一时钟信号通过第十开关M10输出至第一扫描输出端OUT1，高电平的第二时钟信号通过第十三开关M13输出至第二扫描输出端OUT2，高电平的第一信号通过第十五开关M15输出至输出端OUT3。

也就是说，在第四时刻T4，移位寄存器的第一扫描输出端OUT1输出高电平的第一时钟信号即第一扫描信号SCAN1、第二扫描输出端OUT2输出高电平的第二时钟信号即第二扫描信号SCAN2、输出端OUT3输出高电平的第一信号即开关信号EMIT。

S705：第五时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第一电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第二电平的第一时钟信号、向所述第二时钟信号端输入第二电平的第二时钟信号，控制所述第一输出模块输出所述第二电平的第一信号、所述第二输出模块输出所述第二电平的第一信号、所述第三输出模块输出所述第一电平的第二信号。

在第五时刻T5，向置位信号端G_N-1输入高电平的置位信号、向复位信号端G_N+1输入低电平的复位信号、向第一信号端VGH输入高电平的第一信号、向第二信号端VGL输入低电平的第二信号、向第一时钟信号端CK1输入高电平的第一时钟信号、向第二时钟信号端CK2输入高电平的第二时钟信号，第五开关M5导通，低电平的第二信号通过第五开关M5传输至第一输出端N1，第一输出端N1的低电平信号使得第三开关M3导通，高电平的第一信号通过第三开关M3传输至第二输出端N2。第二输出端N2的高电平信号通过第八开关M8传输至第十开关M10使得第十开关M10断开，同时第二输出端N2的高电平信号通过第十一开关M11传输至第十三开关M13使得第十三开关M13断开；第一输出端N1的低电平信号使得第九开关M9导通，高电平的第一信号通过第九开关M9输出至第一扫描信号输出端OUT1，同时第一输出端N1的低电平信号使得第十二开关M12导通，高电平的第一信号通过第十二开关M12输出至第二扫描信号输出端OUT2，同时第一输出端N1的低电平信号通过二极管M14传输至第十六开关M16使得第十六开关M16导通，低电平的第二信号通过第十六开关M16输出至输出端OUT3。

也就是说，在第五时刻T5，移位寄存器的第一扫描输出端OUT1输出高电平的第一信号即第一扫描信号SCAN1、第二扫描输出端OUT2输出高电平的第一信号即第二扫描信号SCAN2、输出端OUT3输出低电平的第二信号即开关信号EMIT。

本实施例提供的移位寄存器的驱动方法，通过输入的置位信号、复位信号、第一时钟信号、第二时钟信号、第一信号和第二信号，来使同一电路中的第一输出模块输出第一扫描信号、第二输出模块输出第二扫描信号、第三输出模块输出开关信号，不仅解决了三个独立的电路不易控制的问题，而且本发明中的移位寄存器电路的结构较简单，可以使得AMOLED显示面板的边框更窄。

本发明的又一实施例提供了一种栅极驱动电路，参考图8，包括第一时钟信号线CK11、第二时钟信号线CK12、第三时钟信号线XCK11、第四时钟信号线XCK12、置位信号线STV和N个级联的移位寄存器，其中，N为大于2的正整数，所述移位寄存器为如上任一实施例提供的移位寄存器。

其中，N个级联的移位寄存器包括第1级移位寄存器到第N级移位寄存器，每个移位寄存器均包括第一扫描输出端OUT1、第二扫描输出端OUT2和输出端OUT3，分别用于输出第一扫描信号SCAN1、第二扫描信号SCAN2和开关信号EMIT。

进一步地，第1级移位寄存器、第3级移位寄存器、第5级移位寄存器到第K级移位寄存器的第一时钟信号端CK1与第一时钟信号线CK11连接，用于输入第一时钟信号线CK11输出的第一时钟信号；第二时钟信号端CK2与第二时钟信号线CK12连接，用于输入第二时钟信号线CK12输出的第二时钟信号，其中，K为小于N的奇数。

第2级移位寄存器、第4级移位寄存器、第6级移位寄存器到第L级移位寄存器的第一时钟信号端CK1与第三时钟信号线XCK11连接，用于输入第三时钟信号线XCK11输出的第一时钟信号；第二时钟信号端CK2与第四时钟信号线XCK12连接，用于输入第四时钟信号线XCK12输出的第二时钟信号，其中，L为小于N的偶数；

并且，第1级移位寄存器～第K级移位寄存器的最后一级移位寄存器的复位信号端G_N+1与第三时钟信号线XCK11连接，第2级移位寄存器～第L级移位寄存器的最后一级移位寄存器的复位信号端G_N+1与第一时钟信号线CK11连接，其他任一移位寄存器的复位信号端G_N+1与下一级移位寄存器的第二输出模块的第二扫描输出端OUT2连接。

第1级移位寄存器的置位信号端G_N-1与置位信号线STV连接，其他任一移位寄存器的置位信号端G_N-1与上一级移位寄存器的第二输出模块的第二扫描输出端OUT2连接。

本实施例中，第一时钟信号线CK11、第二时钟信号线CK12、第三时钟信号线XCK11、第四时钟信号线XCK12和置位信号线STV的输入信号时序图如图9所示，输入置位信号线STV的置位信号的一个周期为一帧时间，输入第一时钟信号线CK11、第二时钟信号线CK12、第三时钟信号线XCK11和第四时钟信号线XCK12的信号的一个周期为4个时间单元，输入第一时钟信号线CK11、第二时钟信号线CK12、第三时钟信号线XCK11和第四时钟信号线XCK12的信号之间延时一个时间单元。

并且，N个级联的移位寄存器输出的第一扫描信号SCAN11和第二扫描信号SCAN12之间延时一个时间单元，下一级的移位寄存器输出的第一扫描信号SCAN21和上一级的移位寄存器输出的第二扫描信号SCAN12之间也延时一个时间单元，其时序图如图10所示。下一级的移位寄存器输出的开关信号EMIT1和上一级的移位寄存器输出的开关信号EMIT2之间延时为2个时间单元，其时序图如图11所示。

本实施例提供的栅极驱动电路，通过输入的置位信号、复位信号、第一时钟信号、第二时钟信号、第一信号和第二信号，来使同一电路中的第一输出模块输出第一扫描信号、第二输出模块输出第二扫描信号、第三输出模块输出开关信号，不仅解决了三个独立的电路不易控制的问题，而且本发明中的移位寄存器电路的结构较简单，可以使得AMOLED显示面板的边框更窄。

本发明的又一实施例提供了一种阵列基板，如图12所示，该阵列基板包括多条栅极线120、与栅极线120绝缘相交的多条数据线121、由所述栅极线120和所述数据线121围合而成的像素单元122和设置在所述阵列基板至少一侧的如上任一实施例提供的栅极驱动电路123。

具体地，本实施例中的像素单元122的像素电路如图1所示，包括第一晶体管M10、第二晶体管M20、第三晶体管M30、第四晶体管M40、第五晶体管M50、第六晶体管M60、电容C_ST和发光二极管D。

其中，第一晶体管M10的第一端与第一电压端PVDD连接、控制端与开关信号端EMIT连接、第二端与第三晶体管M30的第一端连接；第二晶体管M20的第一端与数据信号端Vdata连接、控制端与第二扫描信号端SCAN2连接、第二端与第三晶体管M30的第一端连接；第三晶体管M30的控制端与第五晶体管M50的第二端连接、第二端与第六晶体管M60的第一端连接；第四晶体管M40的第一端与第三晶体管M30的控制端连接、第二端与第三晶体管M30的第二端连接、控制端与第二晶体管M20的控制端连接；第五晶体管M50的第一端与基准信号端Vref连接、控制端与第一扫描信号端SCAN1连接；第六晶体管M60的控制端与开关信号端EMIT连接、第二端与发光二极管D的正极连接、第一端与第三晶体管M30的第二端连接，发光二极管D的负极与第二电压端PVEE连接；电容C_ST的一端与第一晶体管M10的第一端连接、另一端与第三晶体管M30的控制端连接。

并且，该像素电路的第一扫描信号端SCAN1输入对应的移位寄存器的第一输出模块的第一扫描输出端OUT1输出的信号、第二扫描信号端SCAN2输入对应的移位寄存器的第二输出模块的第二扫描输出端OUT2输出的信号、开关信号端EMIT输入对应的移位寄存器的第三输出模块的输出端OUT3输出的信号，以通过移位寄存器的第一扫描输出端OUT1输出的信号和第二扫描输出端OUT2输出的信号对像素单元进行像素扫描，通过第三输出模块的输出端OUT3输出的信号控制发光二极管D在像素扫描的过程中没有电流通过。

本发明的又一实施例提供了一种显示装置，该显示装置包括上述实施例提供的阵列基板以及与所述阵列基板相对设置的彩膜基板等。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (14)

1.一种移位寄存器，其特征在于，包括电位保持模块、第一输出模块、第二输出模块、第三输出模块、输入置位信号的置位信号端、输入复位信号的复位信号端、输入第一时钟信号的第一时钟信号端、输入第二时钟信号的第二时钟信号端、输入第一信号的第一信号端和输入第二信号的第二信号端；

所述电位保持模块的第一输入端与所述置位信号端连接、第二输入端与所述复位信号端连接、第三输入端与所述第一信号端连接、第四输入端与所述第二信号端连接；所述电位保持模块在输入的所述置位信号和复位信号的控制下将所述第一信号传输至第一输出端、将所述第二信号传输至第二输出端，或者，将所述第二信号传输至第一输出端、将所述第一信号传输至第二输出端，所述第二信号为与所述第一信号反相的信号；

所述第一输出模块的第一输入端与所述电位保持模块的第一输出端连接、第二输入端与所述电位保持模块的第二输出端连接、第三输入端与所述第一信号端连接、第四输入端与所述第一时钟信号端连接、第五输入端与所述第二信号端连接；所述第一输出模块基于所述电位保持模块输出的第一信号和第二信号，将所述第三输入端输入的第一信号或所述第一时钟信号传输至第一扫描输出端；

所述第二输出模块的第一输入端与所述电位保持模块的第一输出端连接、第二输入端与所述电位保持模块的第二输出端连接、第三输入端与所述第一信号端连接、第四输入端与所述第二时钟信号端连接、第五输入端与所述第二信号端连接；所述第二输出模块基于所述电位保持模块输出的第一信号和第二信号，将所述第三输入端输入的第一信号或所述第二时钟信号传输至第二扫描输出端；

所述第三输出模块的第一输入端与所述电位保持模块的第一输出端连接、第二输入端与所述电位保持模块的第二输出端连接、第三输入端与所述第一信号端连接、第四输入端与所述第一时钟信号端连接、第五输入端与所述第二信号端连接；所述第三输出模块基于所述电位保持模块输出的第一信号和第二信号以及所述第四输入端输入的第一时钟信号，将所述第三输入端输入的第一信号或所述第五输入端输入的第二信号传输至输出端。

2.根据权利要求1所述的移位寄存器，其特征在于，所述电位保持模块包括第一开关至第七开关；

第一开关的第一端与第一信号端连接、控制端与电位保持模块的第二输出端连接、第二端与电位保持模块的第一输出端连接；

第二开关的第一端与第一信号端连接、第二端与第七开关的第二端连接、控制端与电位保持模块的第二输出端连接；

第三开关的第一端与第一信号端连接、控制端与电位保持模块的第一输出端连接、第二端与第四开关的第二端连接；

第四开关的控制端与置位信号端连接、第一端与第二信号端连接、第二端与电位保持模块的第二输出端连接；

第五开关的控制端与复位信号端连接、第一端与第二信号端连接、第二端与电位保持模块的第一输出端连接；

第六开关的第一端与第二信号端连接、第二端与电位保持模块的第一输出端连接、控制端与第七开关的第二端连接；

第七开关的第一端与第二信号端连接、控制端与电位保持模块的第一输出端连接。

3.根据权利要求2所述的移位寄存器，其特征在于，所述第一输出模块包括第八开关、第九开关、第十开关和第一电容；

所述第八开关的第一端与所述电位保持模块的第二输出端连接、控制端与所述第二信号端连接、第二端与所述第十开关的控制端连接；

所述第十开关的第一端与所述第一时钟信号端连接、第二端与所述第九开关的第二端连接；

所述第九开关的控制端与电位保持模块的第一输出端连接、第一端与所述第一信号端连接；

所述第一电容的第一端与所述第十开关的控制端连接、第二端与所述第十开关的第二端连接；

所述第一输出模块的第一扫描输出端与所述第九开关的第二端和所述第十开关的第二端连接。

4.根据权利要求3所述的移位寄存器，其特征在于，所述第二输出模块包括第十一开关、第十二开关、第十三开关和第二电容；

所述第十一开关的第一端与所述电位保持模块的第二输出端连接、控制端与所述第二信号端连接、第二端与所述第十三开关的控制端连接；

所述第十二开关的控制端与所述电位保持模块的第一输出端连接、第一端与所述第一信号端连接、第二端与所述第十三开关的第二端连接；

所述第十三开关的第一端与所述第二时钟信号端连接；

所述第二电容的第一端与所述第十三开关的控制端连接、第二端与所述第十三开关的第二端连接；

所述第二输出模块的第二扫描输出端与所述第十二开关的第二端和所述第十三开关的第二端连接。

5.根据权利要求4所述的移位寄存器，其特征在于，所述第三输出模块包括第十四开关、第十五开关、第十六开关、第十七开关、第三电容和第四电容；

所述第十四开关的控制端与第一端连接、第一端与所述电位保持模块的第一输出端连接、第二端与所述第十六开关的控制端连接；

所述第四电容的第一端与所述第十四开关的控制端连接、所述第四电容的第二端与所述第一时钟信号端连接；

所述第十五开关的第一端与所述第一信号端连接、控制端与所述电位保持模块的第二输出端连接、第二端与所述第十六开关的第二端连接；

所述第十六开关的第一端与所述第二信号端连接；

所述第十七开关的控制端与所述电位保持模块的第二输出端连接、第一端与所述第一信号端连接、第二端与所述第十六开关的控制端连接；

所述第三电容的第一端与所述第十六开关的控制端连接、第二端与所述第十六开关的第二端连接；

所述第三输出模块的输出端与所述第十五开关的第二端和所述第十六开关的第二端连接。

6.根据权利要求5所述的移位寄存器，其特征在于，所述第一开关至第十七开关为PMOS晶体管，所述第一端为所述PMOS晶体管的源极，所述第二端为所述PMOS晶体管的漏极，所述控制端为所述PMOS晶体管的栅极。

7.一种移位寄存器的驱动方法，其特征在于，应用于权利要求1～6任一项所述的移位寄存器，所述驱动方法包括：

第一时刻，向置位信号端输入第一电平的置位信号、向复位信号端输入第二电平的复位信号、向第一信号端输入第二电平的第一信号、向第二信号端输入第一电平的第二信号、向第一时钟信号端输入第二电平的第一时钟信号、向第二时钟信号端输入第二电平的第二时钟信号，控制第一输出模块输出所述第二电平的第一时钟信号、第二输出模块输出所述第二电平的第二时钟信号、第三输出模块输出所述第二电平的第一信号；

第二时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第二电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第一电平的第一时钟信号、向所述第二时钟信号端输入第二电平的第二时钟信号，控制所述第一输出模块输出所述第一电平的第一时钟信号、所述第二输出模块输出所述第二电平的第二时钟信号、所述第三输出模块输出所述第二电平的第一信号；

第三时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第二电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第二电平的第一时钟信号、向所述第二时钟信号端输入第一电平的第二时钟信号，控制所述第一输出模块输出所述第二电平的第一时钟信号、所述第二输出模块输出所述第一电平的第二时钟信号、所述第三输出模块输出所述第二电平的第一信号；

第四时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第二电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第二电平的第一时钟信号、向所述第二时钟信号端输入第二电平的第二时钟信号，控制所述第一输出模块输出所述第二电平的第一时钟信号、所述第二输出模块输出所述第二电平的第二时钟信号、所述第三输出模块输出所述第二电平的第一信号；

第五时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第一电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第二电平的第一时钟信号、向所述第二时钟信号端输入第二电平的第二时钟信号，控制所述第一输出模块输出所述第二电平的第一信号、所述第二输出模块输出所述第二电平的第一信号、所述第三输出模块输出所述第一电平的第二信号。

8.根据权利要求7所述的方法，其特征在于，所述第一输出模块、第二输出模块和第三输出模块中的开关为PMOS管，所述第一电平小于所述第二电平。

9.一种栅极驱动电路，其特征在于，包括第一时钟信号线至第四时钟信号线、置位信号线和N个级联的移位寄存器，其中，N为大于2的正整数，所述移位寄存器为权利要求1-6任一项所述的移位寄存器。

10.根据权利要求9所述的驱动电路，其特征在于，所述N个级联的移位寄存器包括第1级移位寄存器到第N级移位寄存器；

所述第1级移位寄存器、第3级移位寄存器、第5级移位寄存器到第K级移位寄存器的第一时钟信号端与所述第一时钟信号线连接、第二时钟信号端与所述第二时钟信号线连接，其中，K为小于N的奇数；

所述第2级移位寄存器、第4级移位寄存器、第6级移位寄存器到第L级移位寄存器的第一时钟信号端与所述第三时钟信号线连接、第二时钟信号端与所述第四时钟信号线连接，其中，L为小于N的偶数；

所述第1级移位寄存器～第K级移位寄存器的最后一级移位寄存器的复位信号端与所述第三时钟信号线连接，所述第2级移位寄存器～第L级移位寄存器的最后一级移位寄存器的复位信号端与所述第一时钟信号线连接，其他任一移位寄存器的复位信号端与下一级移位寄存器的第二输出模块的输出端连接；

所述第1级移位寄存器的置位信号端与所述置位信号线连接，其他任一移位寄存器的置位信号端与上一级移位寄存器的第二输出模块的输出端连接。

11.一种阵列基板，其特征在于，包括多条栅极线、与所述栅极线绝缘相交的多条数据线、由所述栅极线和所述数据线围合而成的像素单元和设置在所述阵列基板至少一侧的如权利要求9～10任一项所述的栅极驱动电路。

12.根据权利要求11所述的阵列基板，其特征在于，所述像素单元中的像素电路的第一扫描信号端输入对应的所述移位寄存器的第一输出模块输出的信号、第二扫描信号端输入对应的所述移位寄存器的第二输出模块输出的信号、开关信号端输入对应的所述移位寄存器的第三输出模块输出的信号。

13.根据权利要求12所述的阵列基板，其特征在于，所述像素电路包括第一晶体管～第六晶体管、电容和发光二极管；

所述第一晶体管的第一端与第一电压端连接、控制端与所述开关信号端连接、第二端与所述第三晶体管的第一端连接；

所述第二晶体管的第一端与数据信号端连接、控制端与所述第二扫描信号端连接、第二端与所述第三晶体管的第一端连接；

所述第三晶体管的控制端与所述第五晶体管的第二端连接、第二端与所述第六晶体管的第一端连接；

所述第四晶体管的第一端与所述第三晶体管的控制端连接、第二端与所述第三晶体管的第二端连接、控制端与第二晶体管的控制端连接；

所述第五晶体管的第一端与基准信号端连接、控制端与所述第一扫描信号端连接；

所述第六晶体管的控制端与所述开关信号端连接、第二端与所述发光二极管的正极连接、第一端与第三晶体管的第二端连接；

所述发光二极管的负极与第二电压端连接；

所述电容的一端与所述第一晶体管的第一端连接、另一端与所述第三晶体管的控制端连接。

14.一种显示装置，其特征在于，包括权利要求11～13任一项所述的阵列基板。