CN104091573B - 一种移位寄存单元、栅极驱动装置、显示面板和显示装置 - Google Patents

一种移位寄存单元、栅极驱动装置、显示面板和显示装置 Download PDF

Info

Publication number
CN104091573B
CN104091573B CN201410273161.8A CN201410273161A CN104091573B CN 104091573 B CN104091573 B CN 104091573B CN 201410273161 A CN201410273161 A CN 201410273161A CN 104091573 B CN104091573 B CN 104091573B
Authority
CN
China
Prior art keywords
transistor
signal
deposit unit
shifting deposit
high level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410273161.8A
Other languages
English (en)
Other versions
CN104091573A (zh
Inventor
郝学光
魏向东
柳奉烈
安星俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410273161.8A priority Critical patent/CN104091573B/zh
Publication of CN104091573A publication Critical patent/CN104091573A/zh
Priority to US14/525,160 priority patent/US9190170B1/en
Application granted granted Critical
Publication of CN104091573B publication Critical patent/CN104091573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G06T5/70—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本发明实施例提供了一种移位寄存单元、栅极驱动装置、显示面板和显示装置，用以解决在非工作时间内，时钟信号为高电平时移位寄存单元输出的信号中有较大的噪声的问题。该移位寄存单元在非工作时间内，即显示一帧图像时，除扫描触发信号为高电平的时间段和该移位寄存单元的输出端为高电平的时间段以外的时间段中，第一下拉驱动模块能够在接收到的时钟信号为高电平时，或者在接收到的时钟信号为低电平、且所述移位寄存单元的输出端为低电平时，将所述移位寄存单元的输出端与低电平信号端接通，从而将高电平信号耦合到移位寄存单元的输出端的噪声释放到低电平信号端，进而降低该移位寄存单元在非工作时间中输出的信号中的噪声。

Description

一种移位寄存单元、栅极驱动装置、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存单元、栅极驱动装置、显示面板和显示装置。
背景技术
液晶显示面板由二维的液晶像素矩阵构成，液晶显示面板的驱动装置包括栅极驱动装置和数据驱动装置，数据驱动装置将输入的显示数据按顺序锁存并转换成模拟信号，依次扫描液晶显示面板的数据线；栅极驱动装置包括若干个移位寄存单元，每一级移位寄存单元的控制信号输出端的信号都会被传输至其上一级移位寄存单元的复位信号输入端以及其下一级移位寄存单元的控制信号输入端。每级移位寄存单元将输入的时钟信号转换为开启或关闭信号从它的控制信号输出端输出到与其对应的栅极线上。
现有的移位寄存单元中典型的结构如图1所示，图2为图1所示的移位寄存单元的工作时序图。它的工作原理如下：
在第1阶段，控制信号输入端INPUT为高电位，复位信号输入端RESETIN为低电位，晶体管T103导通，晶体管T101、晶体管T102、晶体管T104截至，电容C102通过晶体管T103充电，因此连接点P处为高电位；
在第2阶段，控制信号输入端INPUT为低电位，复位信号输入端RESETIN为低电位，时钟信号输入端CLKIN为高电位，晶体管T101导通，因此控制信号输出端OUTPUT输出高电平信号；由于晶体管T102、晶体管T103、晶体管T104截至，连接点P此时浮空，控制信号输出端OUTPUT为高电位，通过电容C102向连接点P耦合，所以连接点P处的电位在第一阶段的基础上继续升高；
在第3阶段，控制信号输入端INPUT为低电位，复位信号输入端RESETIN输入高电平信号，晶体管T102和T104导通，晶体管T101、晶体管T103截止，电容C102放电，连接点P为低电位，由于T102的源极连接低电压信号输入端VSSIN，因此，控制信号输出端OUTPUT为低电位；
在第4阶段，控制信号输入端INPUT为低电位，复位信号输入端RESETIN为低电位，因此，晶体管T101、晶体管T102、晶体管T103和晶体管T104均截至，控制信号输出端OUTPUT输出的信号保持低电位；
在第5阶段，控制信号输入端INPUT输入信号为低电位，复位信号输入端RESETIN为低电位，晶体管T101、晶体管T102、晶体管T103和晶体管T104保持第4阶段的状态，因此，控制信号输出端OUTPUT仍为低电位。
在这五个阶段中，第1阶段控制信号输入端INPUT输入高电平信号，第2阶段控制信号输出端OUTPUT输出高电平信号，完成一次移位，第3阶段复位信号输入端RESETIN输入高电平信号完成复位操作，因此可以将第1、2、3阶段定义为移位寄存单元的工作时间，第4、5阶段定义为移位寄存单元的非工作时间。
可以看出，在非工作时间内，控制信号输入端INPUT、复位信号输入端RESETIN和控制信号输出端OUTPUT均为低电平，当时钟信号输入端CLKIN为高电位时，会通过晶体管T101的栅极和漏极之间的寄生电容耦合到连接点P，使得晶体管T101的漏电流增大，导致控制信号输出端OUTPUT的电位升高，并且由于在非工作时间内晶体管T103、晶体管T104和晶体管T102均截至，控制信号输出端OUTPUT的电压无法降低，从而使控制信号输出端OUTPUT的输出信号产生较大的耦合噪声。
综上所述，现有的移位寄存单元在非工作时间内，在接收到的时钟信号为高电平时，该高电平信号会通过晶体管上的寄生电容耦合到该移位寄存单元的输出端，而该输出端在非工作时间内处于浮空状态，这会使得由高电平信号耦合到移位寄存单元的输出端的噪声无法消除，而该噪声会随着移位寄存单元的输出端的信号一起输出，导致该移位寄存单元输出的信号中有较大的噪声。
发明内容
本发明实施例提供了一种移位寄存单元、栅极驱动装置、显示面板和显示装置，用以解决现有的移位寄存单元在非工作时间内，时钟信号为高电平时耦合到移位寄存单元的输出端的噪声无法消除，而导致该移位寄存单元输出的信号中有较大的噪声的问题。
基于上述问题，本发明实施例提供的一种移位寄存单元，包括上拉驱动模块、第一下拉驱动模块、第二下拉驱动模块和输出模块：
所述上拉驱动模块，用于在接收到的扫描触发信号为高电平时，将接收到的高电平信号输出给所述输出模块；
所述输出模块，用于接收所述上拉驱动模块输出的信号并存储，并在存储的信号为高电平时将接收到的时钟阻碍信号通过所述移位寄存单元的输出端输出；所述扫描触发信号为高电平时，所述时钟阻碍信号为低电平；
所述第一下拉驱动模块，用于在接收到的时钟信号为高电平时，或者在接收到的时钟信号为低电平、且所述移位寄存单元的输出端为低电平时，将所述移位寄存单元的输出端与低电平信号端接通；以及在所述移位寄存单元的输出端为高电平时，将所述移位寄存单元的输出端与低电平信号端断开；所述时钟信号与所述时钟阻碍信号互补；
所述第二下拉驱动模块，用于在接收到的使能信号为高电平时，向所述输出模块输出低电平信号，以将所述输出模块存储的信号置为低电平；在显示一帧图像时，除所述扫描触发信号为高电平的时间段和所述移位寄存单元的输出端为高电平的时间段以外的时间段，所述使能信号都为高电平。
本发明实施例提供的一种栅极驱动装置，包括多级本发明实施例提供的移位寄存单元；除第一级移位寄存单元之外，每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为扫描触发信号；第一级移位寄存单元接收初始触发信号作为扫描触发信号。
本发明实施例提供的一种栅极驱动装置，包括多级本发明实施例提供的移位寄存单元；除第一级移位寄存单元和最后一级移位寄存单元之外，每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为正向扫描触发信号，并接收自身的后一级移位寄存单元输出的信号作为反向扫描触发信号；第一级移位寄存单元接收第一初始触发信号作为正向扫描触发信号，并接收第二级移位寄存单元输出的信号作为反向扫描触发信号；最后一级移位寄存单元接收第二初始触发信号作为反向扫描触发信号，最后一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为正向扫描触发信号。
本发明实施例提供的一种显示面板，包括本发明实施例提供的栅极驱动装置。
本发明实施例提供的一种显示装置，包括本发明实施例提供的栅极驱动装置。
本发明实施例的有益效果包括：
本发明实施例提供了一种移位寄存单元、栅极驱动装置、显示面板和显示装置，由于在该移位寄存单元的非工作时间内，即显示一帧图像时，除所述扫描触发信号为高电平的时间段和所述移位寄存单元的输出端为高电平的时间段以外的时间段中，第一下拉驱动模块能够在接收到的时钟信号为高电平时，或者在接收到的时钟信号为低电平、且所述移位寄存单元的输出端为低电平时，将所述移位寄存单元的输出端与低电平信号端接通，从而将高电平信号耦合到移位寄存单元的输出端的噪声释放到低电平信号端，进而降低该移位寄存单元在非工作时间中输出的信号中的噪声。
附图说明
图1为现有技术中的移位寄存单元的结构示意图；
图2为图1所示的移位寄存单元工作时的时序图；
图3为本发明实施例一提供的移位寄存单元的结构示意图；
图4为本发明实施例二提供的移位寄存单元的结构示意图；
图5为本发明实施例三提供的移位寄存单元的结构示意图；
图6为本发明实施例四提供的移位寄存单元的结构示意图；
图7为本发明实施例五提供的移位寄存单元的结构示意图；
图8为本发明实施例六提供的移位寄存单元的结构示意图；
图9为本发明实施例七提供的栅极驱动装置的结构示意图；
图10为本发明实施例八提供的栅极驱动装置的结构示意图；
图11a和图11b为本发明实施例提供的不包括双向扫描模块的移位寄存单元的工作时序图；
图12a和图12b为本发明实施例提供的包括双向扫描模块的移位寄存单元正向扫描时的工作时序图；
图13a和图13b为本发明实施例提供的包括双向扫描模块的移位寄存单元反向扫描时的工作时序图。
具体实施方式
本发明实施例提供了一种移位寄存单元、栅极驱动装置、显示面板和显示装置，由于在该移位寄存单元的非工作时间内，第一下拉驱动模块能够在接收到的时钟信号为高电平时，或者在接收到的时钟信号为低电平、且所述移位寄存单元的输出端为低电平时，将所述移位寄存单元的输出端与低电平信号端接通，从而将高电平信号耦合到移位寄存单元的输出端的噪声释放到低电平信号端，进而降低该移位寄存单元在非工作时间中输出的信号中的噪声。
下面结合说明书附图，对本发明实施例提供的一种移位寄存单元、栅极驱动装置、显示面板和显示装置的具体实施方式进行说明。
本发明实施例一提供的一种移位寄存单元，可以采用图3所示的电路结构，图3所示的结构包括上拉驱动模块31、第一下拉驱动模块32、第二下拉驱动模块33和输出模块34：
上拉驱动模块31，用于在接收到的扫描触发信号STS为高电平时，将接收到的高电平信号输出给输出模块34；
输出模块34，用于接收上拉驱动模块31输出的信号并存储，并在存储的信号为高电平时将接收到的时钟阻碍信号CLKB通过该移位寄存单元的输出端OUT输出；扫描触发信号STS为高电平时，时钟阻碍信号CLKB为低电平；
第一下拉驱动模块32，用于在接收到的时钟信号CLK为高电平时，将该移位寄存单元的输出端OUT与低电平信号端VGLIN接通；并在接收到的时钟信号CLK为低电平、且该移位寄存单元的输出端OUT为低电平时，将该移位寄存单元的输出端OUT与低电平信号端VGLIN接通；以及在该移位寄存单元的输出端OUT为高电平时，将该移位寄存单元的输出端OUT与低电平信号端VGLIN断开；时钟信号CLK与时钟阻碍信号CLKB互补，即当时钟信号CLK为高电平时，时钟阻碍信号CLKB为低电平，当时钟信号CLK为低电平时，时钟阻碍信号CLKB为高电平；
第二下拉驱动模块33，用于在接收到的使能信号EN为高电平时，向输出模块34输出低电平信号VGL，以将输出模块34存储的信号置为低电平；在显示一帧图像时，除扫描触发信号STS为高电平的时间段和该移位寄存单元的输出端OUT为高电平的时间段以外的时间段，使能信号EN都为高电平。
由于本发明实施例提供的移位寄存单元能够在扫描触发信号EN为高电平的时间段和该移位寄存单元的输出端OUT为高电平的时间段，即输出模块34存储的信号为高电平的时间段(也就是该移位寄存单元的工作时间)将接收到的时钟阻碍信号CLKB输出，并且在该移位寄存单元的输出端OUT为高电平时，第一下拉驱动模块32能够将该移位寄存单元的输出端OUT与低电平信号端VGLIN断开，并且在在该移位寄存单元的非工作时间内，即显示一帧图像时，除所述扫描触发信号为高电平的时间段和所述移位寄存单元的输出端为高电平的时间段以外的时间段中，第二下拉驱动模块33能够将该移位寄存单元的输出端OUT与低电平信号端VGLIN接通，从而将输出模块34存储的信号置为低电平，使得输出模块34不再将接收到的时钟阻碍信号CLKB输出，因此该移位寄存单元能够完成逐条扫描栅极线的功能(每个移位寄存单元的输出端OUT分别连接一条不同的栅极线)。
并且由于在该移位寄存单元的非工作时间，第一下拉驱动模块32能够在接收到的时钟信号CLK为高电平时，将该移位寄存单元的输出端OUT与低电平信号端VGLIN接通，并在接收到的时钟信号CLK为低电平、且该移位寄存单元的输出端OUT为低电平时，将该移位寄存单元的输出端OUT与低电平信号端VGLIN接通，从而将由高电平信号耦合到该移位寄存单元的输出端OUT的噪声释放到低电平信号端VGLIN，进而降低该移位寄存单元在非工作时间中输出的信号中的噪声。其中，低电平信号端VGLIN输出低电平信号VGL。
较佳地，本发明实施例二提供的移位寄存单元可以采用图4所示的电路结构。与图3所示的移位寄存单元相比，图4所示的移位寄存单元还包括双向扫描模块35；
双向扫描模块35，用于在接收到的正向扫描信号FSS为高电平、且接收到的正向扫描触发信号FSTS为高电平时，向上拉驱动模块31输出高电平的扫描触发信号STS；或者在接收到的反向扫描信号BSS为高电平、且接收到的反向扫描触发信号BSTS为高电平时，向上拉驱动模块31输出高电平的扫描触发信号STS。
本发明实施例三提供的移位寄存单元，如图5所示，其中，第二下拉驱动模块33包括第三晶体管M3；
第三晶体管M3的栅极接收使能信号EN，第三晶体管的第一极连接低电平信号端VGLIN，第三晶体管M3用于在使能信号EN的控制下通过第三晶体管M3的第二极输出低电平信号VGL，即第三晶体管M3用于在使能信号EN为高电平时导通，从而通过第三晶体管M3的第二极输出低电平信号VGL，并在使能信号EN为低电平时关断，从而不再输出低电平信号VGL。
在图5所示的移位寄存单元中，上拉驱动模块31包括第四晶体管M4；第四晶体管M4的栅极接收扫描触发信号STS，第四晶体管M4的第一极接收高电平信号VGH，第四晶体管用于在扫描触发信号STS的控制下通过第四晶体管M4的第二极输出高电平信号VGH，即第四晶体管用于在扫描触发信号STS为高电平时导通，从而通过第四晶体管M4的第二极输出高电平信号VGH，并在扫描触发信号STS为低电平时关断，从而不再输出高电平信号VGH。
在图5所示的移位寄存单元中，第一下拉驱动模块32包括第六晶体管M6、第七晶体管M7和第八晶体管M8；
第六晶体管M6的栅极接收时钟信号CLK，第六晶体管M6的第一极与第六晶体管M6的栅极相连，第六晶体管M6的第二极分别连接第七晶体管M7的第一极和第八晶体管M8的栅极，第七晶体管M7的栅极连接该移位寄存单元的输出端OUT，第七晶体管M7的第二极接收低电平信号VGL(在图5中，第七晶体管M7的第二极连接低电平信号端VGLIN)，第八晶体管M8的第一极连接该移位寄存单元的输出端OUT，第八晶体管M8的第二极接收低电平信号VGL(在图5中，第八晶体管M8的第二极连接低电平信号端VGLIN)。
其中，第六晶体管M6用于在时钟信号CLK为高电平时导通，以通过第六晶体管M6的第二极输出高电平信号，并在时钟信号CLK为低电平时关断；第七晶体管M7在该移位寄存单元的输出端为高电平时导通，从而将第八晶体管M8的栅极置为低电平，使得第八晶体管M8关断；并在该移位寄存单元的输出端为低电平时关断；第八晶体管M8用于在第六晶体管M6导通、且第七晶体管M7关断时导通，从而将该移位寄存单元的输出端OUT与低电平信号端VGLIN接通，并在第六晶体管M6关断、且第七晶体管M7导通时关断，从而将该移位寄存单元的输出端OUT与低电平信号端VGLIN断开，以及在第六晶体管M6关断、且第七晶体管M7关断时根据第八晶体管M8上的寄生电容存储的信号(存储的信号为高电平信号)导通，从而将该移位寄存单元的输出端OUT与低电平信号端VGLIN接通。
在图5所示的移位寄存单元中，输出模块34包括第十晶体管M10和第一电容C1；第十晶体管M10的栅极分别接收上拉驱动模块31输出的信号和第二下拉驱动单元33输出的信号，第十晶体管M10的第一极接收时钟阻碍信号CLKB，第十晶体管M10的第二极为该移位寄存单元的输出端OUT；第一电容C1的一端连接第十晶体管M10的栅极，第一电容C1的另一端连接该移位寄存单元的输出端OUT。
其中，第十晶体管M10用于在其栅极的信号(即第一电容C1存储的信号)为高电平时，将接收到的时钟阻碍信号CLKB通过该移位寄存单元的输出端OUT输出，并在其栅极的信号为低电平时，不再将接收到的时钟阻碍信号CLKB输出。第一电容C1用于存储第十晶体管M10的栅极上的信号。
本发明实施例四提供的移位寄存单元如图6所示。图6所示的移位寄存单元的结构与图5所示的移位寄存单元的结构相比，上拉驱动模块31中还包括第五晶体管M5；第五晶体管M5的栅极接收高电平信号VGH，第五晶体管M5的第一极连接第四晶体管M4的第二极，第五晶体管M5用于将第四晶体管M4的第二极上的信号通过第五晶体管M5的第二极输出给输出模块34。此时，图6中的第二下拉驱动模块33在接收到的使能信号EN为高电平时通过上拉驱动模块31向输出模块34输出低电平信号。
由于第五晶体管M5的栅极接收高电平信号VGH，因此，第五晶体管M5一直导通。
图6所示的移位寄存单元的结构与图5所示的移位寄存单元的结构相比，第一下拉驱动模块32还包括第九晶体管M9；第九晶体管M9的栅极接收扫描触发信号STS，第九晶体管M9的第一极连接第六晶体管M6的第二极，第九晶体管M9的第二极接收低电平信号VGL(图6中第九晶体管M9的第二极与低电平信号端VGLIN相连)；第六晶体管M6的尺寸与第九晶体管M9的尺寸之比为预设值，从而使得在第六晶体管M6与第九晶体管M9均导通时，第八晶体管M8的栅极为高电平，使得第八晶体管M8导通。
图6所示的移位寄存单元的结构与图5所示的移位寄存单元的结构相比，输出模块34中还包括第二电容C2，第二电容C2的一端连接第十晶体管M10的栅极，第二电容C2的另一端接收低电平信号VGL，在图6中，第二电容C2的另一端与低电平信号端VGLIN相连。
当然，在图5所示的移位寄存单元的结构的基础上可以增加第五晶体管M5、第九晶体管M9或者第二电容C2这三者中的任意一个或者任意两个。增加的第五晶体管M5、第九晶体管M9、第二电容C2的连接关系可以参考图6所示的移位寄存单元。
目前，由于在某些特殊情况下，需要对显示面板显示的画面进行180°翻转，此时显示面板中的移位寄存单元要能够实现双向扫描，即液晶面板中的移位寄存单元为双向扫描移位寄存单元。
因此，本发明实施例五提供的移位寄存单元如图7所示。图7所示的移位寄存单元的结构与图5所示的移位寄存单元的结构相比，还包括双向扫描模块35，双向扫描模块35包括第一晶体管M1和第二晶体管M2；第一晶体管M1的栅极接收正向扫描信号FSS，第一晶体管M1的第一极接收正向扫描触发信号FSTS，第一晶体管M1用于在正向扫描信号FSS的控制下通过第一晶体管M1的第二极输出扫描触发信号FSTS；即第一晶体管M1用于在正向扫描信号FSS为高电平时导通，从而将接收到的正向扫描触发信号FSTS通过第一晶体管M1的第二极输出，并在正向扫描信号FSS为低电平时关断；
第二晶体管M2的栅极接收反向扫描信号BSS，第二晶体管M2的第一极接收反向扫描触发信号BSTS，第二晶体管M2用于在反向扫描信号BSS的控制下通过第二晶体管M2的第二极输出扫描触发信号BSTS；即第二晶体管M2用于在反向扫描信号BSS为高电平时导通，从而将接收到的反向扫描触发信号BSTS通过第二晶体管M2的第二极输出，并在反向扫描信号BSS为低电平时关断。
本发明实施例六提供的移位寄存单元如图8所示。图8所示的移位寄存单元的结构与图6所示的移位寄存单元的结构相比，还包括双向扫描模块35，其中，图8中的双向扫描模块35的结构与图7中的双向扫描模块35的结构相同，在此不再赘述。
当然，在图7所示的移位寄存单元的结构的基础上可以增加第五晶体管M5、第九晶体管M9或者第二电容C2这三者中的任意一个或者任意两个。增加的第五晶体管M5、第九晶体管M9、第二电容C2的连接关系可以参考图8所示的移位寄存单元。
对于液晶显示领域或者有机发光二极管(Organic Light-Emitting Diode,OLED)领域的晶体管来说，漏极和源极没有明确的区别，因此本发明实施例中所提到的晶体管的第一极可以为晶体管的源极(或漏极)，晶体管的第二极可以为晶体管的漏极(或源极)。如果晶体管的源极为第一极，那么该晶体管的漏极为第二极；如果晶体管的漏极为第一极，那么晶体管的源极为第二极。
本发明实施例七提供的栅极驱动装置如图9所示，其中的每一级移位寄存单元为本发明实施例一、实施例三或者实施例四提供的移位寄存单元，即移位寄存单元中不包括双向扫描模块。该栅极驱动装置包括多级移位寄存单元SR；除第一级移位寄存单元SR1之外，每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为扫描触发信号STS，即第n级移位寄存单元SRn接收第n-1级移位寄存单元SRn-1输出的信号OUTn作为扫描触发信号STS；第一级移位寄存单元SR1接收初始触发信号STV作为扫描触发信号STS。
本发明实施例八提供的栅极驱动装置如图10所示，其中的每一级移位寄存单元为本发明实施例二、实施例五或者实施例六提供的移位寄存单元，即移位寄存单元中包括双向扫描模块。该栅极驱动装置包括多级移位寄存单元；除第一级移位寄存单元SR1和最后一级移位寄存单元SRN之外，每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为正向扫描触发信号FSTS，并接收自身的后一级移位寄存单元输出的信号作为反向扫描触发信号BSTS，即第n级移位寄存单元SRn接收第n-1级移位寄存单元SRn-1输出的信号OUTn-1作为正向扫描触发信号FSTS，并接收第n+1级移位寄存单元SRn+1输出的信号OUTn+1作为反向扫描触发信号BSTS；第一级移位寄存单元SR1接收第一初始触发信号STV1作为正向扫描触发信号FSTS，并接收第二级移位寄存单元SR2输出的信号OUT2作为反向扫描触发信号BSTS；最后一级移位寄存单元SRN接收第二初始触发信号STV2作为反向扫描触发信号BSTS，最后一级移位寄存单元SRN接收自身的前一级移位寄存单元SRN-1输出的信号OUTN-1作为正向扫描触发信号FSTS。
此时，当正向扫描信号FSS为高电平、反向扫描信号BSS为低电平时，本发明实施例八提供的栅极驱动装置正向扫描，当正向扫描信号FSS为低电平、反向扫描信号BSS为高电平时，本发明实施例八提供的栅极驱动装置反向扫描。
在本发明实施例七或者实施例八提供的栅极驱动装置中，相邻的两级移位寄存单元接收到的时钟信号CLK互补，并且接收到的时钟阻碍信号CLKB互补，也就是说第n级移位寄存单元的输出模块34接收时钟阻碍信号CLKB，第n级移位寄存单元的第一下拉驱动模块32接收时钟信号CLK，那么第n+1级移位寄存单元的输出模块34接收时钟信号CLK，第n+1级移位寄存单元的第一下拉驱动模块32接收时钟阻碍信号CLKB。
为了进一步说明本发明实施例提供的移位寄存单元和栅极驱动装置，下面结合时序图说明其工作原理。
当本发明实施例提供的移位寄存单元中不包括双向扫描模块时，其工作时序图如图11a或图11b所示，可以分为四个阶段。
第1阶段：扫描触发信号STS为高电平，第四晶体管M4导通，如果移位寄存单元中仅包括第一电容C1，那么第一电容C1通过第四晶体管M4充电(如果移位寄存单元还包括第五晶体管M5，那么第一电容C1通过第四晶体管M4和第五晶体管M5充电)，如果移位寄存单元中包括第一电容C1和第二电容C2，那么第一电容C1和第二电容C2均通过第四晶体管M4充电(如果移位寄存单元还包括第五晶体管M5，那么第一电容C1和第二电容C2均通过第四晶体管M4和第五晶体管M5充电)，而由于使能信号EN为低电平，因此，第三晶体管M3关断，这使得上拉结点PU(即第十晶体管M10的栅极)的电位被拉至高电位，第十晶体管M10开启，由于此时时钟阻碍信号CLKB为低电平，因此，该移位寄存单元的输出端为低电平；时钟信号CLK为高电平，第六晶体管M6导通，由于此时该移位寄存单元的输出端为低电平，因此，第七晶体管M7关断，若移位寄存单元中不包括第九晶体管M9，那么第六晶体管M6将第八晶体管M8的栅极，即下拉结点PD拉至高电位(如图11a所示)，因此，第八晶体管M8导通；若移位寄存单元中包括第九晶体管M9，虽然第九晶体管M9在扫描触发信号STS为高电平时导通，但是，由于第六晶体管M6的尺寸与第九晶体管M9的尺寸之比能够使得在第六晶体管M6和第九晶体管M9均导通时，第八晶体管M8的栅极，即下拉结点PD的电压为高电平(如图11b所示)，因此，第八晶体管M8导通；从而使得该移位寄存单元的输出端OUT与低电平信号端VGLIN接通，该移位寄存单元的输出端OUT为低电平。
第2阶段：扫描触发信号STS为低电平，第四晶体管M4关断，但由于第一电容C1的存储作用，(若移位寄存单元中还包括第二电容C2，则由于第一电容C1和第二电容C2的存储作用)，上拉结点PU的电位保持高电位，第十晶体管M10导通，由于此时时钟阻碍信号CLKB为高电平，因此，该移位寄存单元的输出端OUT为高电平，而由于使能信号EN为低电平，因此，第三晶体管M3关断，因此，在第一电容C1的自举作用下(若移位寄存单元中还包括第二电容C2，则是在第一电容C1和第二电容C2的自举作用下)，上拉结点PU的电位在第1阶段的基础上继续升高；时钟信号CLK为低电平，第六晶体管M6关断，由于此时该移位寄存单元的输出端OUT为高电平，因此，第七晶体管M7导通，若移位寄存单元中不包括第九晶体管M9，那么第七晶体管M7将第八晶体管M8的栅极拉至低电位，因此，第八晶体管M8关断；若移位寄存单元中包括第九晶体管M9，但是在第2阶段扫描触发信号STS为低电平，因此，第九晶体管M9关断，第七晶体管M7依然能将第八晶体管M8的栅极，即下拉结点PD拉至低电位，因此，第八晶体管M8关断；从而使得该移位寄存单元的输出端OUT与低电平信号端VGLIN断开，保证该移位寄存单元的输出端OUT为高电平。
第3阶段：使能信号EN为高电平，第三晶体管M3导通，因此，上拉结点PU通过第三晶体管M3与低电平信号端VGLIN接通(如果移位寄存单元还包括第五晶体管M5，那么上拉结点PU通过第三晶体管M3和第五晶体管M5与低电平信号端VGLIN接通)，从而将第一电容C1上存储的高电平信号释放掉(若移位寄存单元中包括第一电容C1和第二电容C2，则第一电容C1和第二电容C2上存储的高电平信号释放掉)，使得上拉结点PU的电位被置为低电平，第十晶体管M10关断；而由于在第3阶段，时钟信号CLK为高电平，因此，第六晶体管M6导通，若移位寄存单元中不包括第九晶体管M9，那么第六晶体管M6将第八晶体管M8的栅极，即下拉结点PD拉至高电位，并且第八晶体管M8的寄生电容会存储下拉结点PD的信号，因此，第八晶体管M8导通；若移位寄存单元中包括第九晶体管M9，但由于在第3阶段扫描触发信号STS为低电平，因此，第九晶体管M9关断，第六晶体管M6依然能将下拉结点PD的电压置为高电平，因此，第八晶体管M8导通；从而使得该移位寄存单元的输出端OUT与低电平信号端VGLIN接通，该移位寄存单元的输出端OUT为低电平。
第4阶段：使能信号EN为高电平，第三晶体管M3导通，因此，上拉结点PU通过第三晶体管M3与低电平信号端VGLIN接通(如果移位寄存单元还包括第五晶体管M5，那么上拉结点PU通过第三晶体管M3和第五晶体管M5与低电平信号端VGLIN接通)，上拉结点PU保持低电位；而由于在第4阶段，时钟信号CLK为低电平，因此，第六晶体管M6关断，若移位寄存单元中不包括第九晶体管M9，由于第八晶体管M8上的寄生电容的存储作用，下拉结点PD维持高电位，因此，第八晶体管M8导通；若移位寄存单元中包括第九晶体管M9，但由于在第4阶段扫描触发信号STS为低电平，因此，第九晶体管M9关断，由于第八晶体管M8上的寄生电容的存储作用，下拉结点PD维持高电位，因此，第八晶体管M8导通；从而使得该移位寄存单元的输出端OUT与低电平信号端VGLIN接通，该移位寄存单元的输出端OUT为低电平。
之后，依次重复第3阶段和第4阶段，直至本发明实施例提供的移位寄存单元接收到的扫描触发信号STS为高电平后再开始重新执行第1阶段。这样在第3阶段和第4阶段，即本发明实施例提供的移位寄存单元的非工作时间内，由于第八晶体管M8导通，因此，移位寄存单元的输出端OUT的噪声可以释放到低电平信号端VGLIN，从而降低该移位寄存单元在非工作时间中输出的信号中的噪声。
当本发明实施例提供的移位寄存单元中包括双向扫描模块时，且正向扫描信号FSS为高电平、反向扫描信号BSS为低电平时，其工作时序图如图12a或图12b所示，可以分为四个阶段。正向扫描时，由于正向扫描信号FSS为高电平，因此，第一晶体管M1导通，从而将正向扫描触发信号FSTS传输至第四晶体管M4的栅极；而由于反向扫描信号BSS为低电平，因此，第二晶体管M2关断。
第1阶段：正向扫描触发信号FSTS为高电平，第四晶体管M4导通，如果移位寄存单元中仅包括第一电容C1，那么第一电容C1通过第四晶体管M4充电(如果移位寄存单元还包括第五晶体管M5，那么第一电容C1通过第四晶体管M4和第五晶体管M5充电)，如果移位寄存单元中包括第一电容C1和第二电容C2，那么第一电容C1和第二电容C2均通过第四晶体管M4充电(如果移位寄存单元还包括第五晶体管M5，那么第一电容C1和第二电容C2均通过第四晶体管M4和第五晶体管M5充电)，而由于使能信号EN为低电平，因此，第三晶体管M3关断，这使得上拉结点PU(即第十晶体管M10的栅极)的电位被拉至高电位，第十晶体管M10开启，由于此时时钟阻碍信号CLKB为低电平，因此，该移位寄存单元的输出端OUT为低电平；时钟信号CLK为高电平，第六晶体管M6导通，由于此时该移位寄存单元的输出端为低电平，因此，第七晶体管M7关断，若移位寄存单元中不包括第九晶体管M9，那么第六晶体管M6将第八晶体管M8的栅极，即下拉结点PD拉至高电位(如图12a所示)，因此，第八晶体管M8导通；若移位寄存单元中包括第九晶体管M9，虽然第九晶体管M9在正向扫描触发信号FSTS为高电平时导通，但是，由于第六晶体管M6的尺寸与第九晶体管M9的尺寸之比能够使得在第六晶体管M6和第九晶体管M9均导通时，第八晶体管M8的栅极，即下拉结点PD的电压为高电平(如图12b所示)，因此，第八晶体管M8导通；从而使得该移位寄存单元的输出端OUT与低电平信号端VGLIN接通，该移位寄存单元的输出端OUT为低电平。
第2阶段：正向扫描触发信号FSTS为低电平，第四晶体管M4关断，但由于第一电容C1的存储作用，(若移位寄存单元中还包括第二电容C2，则由于第一电容C1和第二电容C2的存储作用)，上拉结点PU的电位保持高电位，第十晶体管M10导通，由于此时时钟阻碍信号CLKB为高电平，因此，该移位寄存单元的输出端OUT为高电平，而由于使能信号EN为低电平，因此，第三晶体管M3关断，因此，在第一电容C1的自举作用下(若移位寄存单元中还包括第二电容C2，则是在第一电容C1和第二电容C2的自举作用下)，上拉结点PU的电位在第1阶段的基础上继续升高；时钟信号CLK为低电平，第六晶体管M6关断，由于此时该移位寄存单元的输出端OUT为高电平，因此，第七晶体管M7导通，若移位寄存单元中不包括第九晶体管M9，那么第七晶体管M7将第八晶体管M8的栅极拉至低电位，因此，第八晶体管M8关断；若移位寄存单元中包括第九晶体管M9，但是在第2阶段正向扫描触发信号FSTS为低电平，因此，第九晶体管M9关断，第七晶体管M7依然能将第八晶体管M8的栅极，即下拉结点PD拉至低电位，因此，第八晶体管M8关断；从而使得该移位寄存单元的输出端OUT与低电平信号端VGLIN断开，保证该移位寄存单元的输出端OUT为高电平。
第3阶段：使能信号EN为高电平，第三晶体管M3导通，因此，上拉结点PU通过第三晶体管M3与低电平信号端VGLIN接通(如果移位寄存单元还包括第五晶体管M5，那么上拉结点PU通过第三晶体管M3和第五晶体管M5与低电平信号端VGLIN接通)，从而将第一电容C1上存储的高电平信号释放掉(若移位寄存单元中包括第一电容C1和第二电容C2，则第一电容C1和第二电容C2上存储的高电平信号释放掉)，使得上拉结点PU的电位被置为低电平，第十晶体管M10关断；而由于在第3阶段，时钟信号CLK为高电平，因此，第六晶体管M6导通，若移位寄存单元中不包括第九晶体管M9，那么第六晶体管M6将第八晶体管M8的栅极，即下拉结点PD拉至高电位，并且第八晶体管M8的寄生电容会存储下拉结点PD的信号，因此，第八晶体管M8导通；若移位寄存单元中包括第九晶体管M9，但由于在第3阶段正向扫描触发信号FSTS为低电平，因此，第九晶体管M9关断，第六晶体管M6依然能将下拉结点PD的电压置为高电平，因此，第八晶体管M8导通；从而使得该移位寄存单元的输出端OUT与低电平信号端VGLIN接通，该移位寄存单元的输出端OUT为低电平。
第4阶段：使能信号EN为高电平，第三晶体管M3导通，因此，上拉结点PU通过第三晶体管M3与低电平信号端VGLIN接通(如果移位寄存单元还包括第五晶体管M5，那么上拉结点PU通过第三晶体管M3和第五晶体管M5与低电平信号端VGLIN接通)，上拉结点PU保持低电位；而由于在第4阶段，时钟信号CLK为低电平，因此，第六晶体管M6关断，若移位寄存单元中不包括第九晶体管M9，由于第八晶体管M8上的寄生电容的存储作用，下拉结点PD维持高电位，因此，第八晶体管M8导通；若移位寄存单元中包括第九晶体管M9，但由于在第4阶段正向扫描触发信号FSTS为低电平，因此，第九晶体管M9关断，由于第八晶体管M8上的寄生电容的存储作用，下拉结点PD维持高电位，因此，第八晶体管M8导通；从而使得该移位寄存单元的输出端OUT与低电平信号端VGLIN接通，该移位寄存单元的输出端OUT为低电平。
之后，依次重复第3阶段和第4阶段，直至本发明实施例提供的移位寄存单元接收到的正向扫描触发信号FSTS为高电平后再开始重新执行第1阶段。这样在第3阶段和第4阶段，即本发明实施例提供的移位寄存单元的非工作时间内，由于第八晶体管M8导通，因此，移位寄存单元的输出端OUT的噪声可以释放到低电平信号端VGLIN，从而降低该移位寄存单元在非工作时间中输出的信号中的噪声。
当本发明实施例提供的移位寄存单元中包括双向扫描模块时，且正向扫描信号FSS为低电平、反向扫描信号BSS为高电平时，其工作时序图如图13a或图13b所示，可以分为四个阶段。反向扫描时，由于反向扫描信号BSS为高电平，因此，第二晶体管M2导通，从而将反向扫描触发信号BSTS传输至第四晶体管M4的栅极；而由于正向扫描信号FSS为低电平，因此，第一晶体管M1关断。
第1阶段：反向扫描触发信号BSTS为高电平，第四晶体管M4导通，如果移位寄存单元中仅包括第一电容C1，那么第一电容C1通过第四晶体管M4充电(如果移位寄存单元还包括第五晶体管M5，那么第一电容C1通过第四晶体管M4和第五晶体管M5充电)，如果移位寄存单元中包括第一电容C1和第二电容C2，那么第一电容C1和第二电容C2均通过第四晶体管M4充电(如果移位寄存单元还包括第五晶体管M5，那么第一电容C1和第二电容C2均通过第四晶体管M4和第五晶体管M5充电)，而由于使能信号EN为低电平，因此，第三晶体管M3关断，这使得上拉结点PU(即第十晶体管M10的栅极)的电位被拉至高电位，第十晶体管M10开启，由于此时时钟阻碍信号CLKB为低电平，因此，该移位寄存单元的输出端OUT为低电平；时钟信号CLK为高电平，第六晶体管M6导通，由于此时该移位寄存单元的输出端为低电平，因此，第七晶体管M7关断，若移位寄存单元中不包括第九晶体管M9，那么第六晶体管M6将第八晶体管M8的栅极，即下拉结点PD拉至高电位(如图13a所示)，因此，第八晶体管M8导通；若移位寄存单元中包括第九晶体管M9，虽然第九晶体管M9在反向扫描触发信号BSTS为高电平时导通，但是，由于第六晶体管M6的尺寸与第九晶体管M9的尺寸之比能够使得在第六晶体管M6和第九晶体管M9均导通时，第八晶体管M8的栅极，即下拉结点PD的电压为高电平(如图13b所示)，因此，第八晶体管M8导通；从而使得该移位寄存单元的输出端OUT与低电平信号端VGLIN接通，该移位寄存单元的输出端OUT为低电平。
第2阶段：反向扫描触发信号BSTS为低电平，第四晶体管M4关断，但由于第一电容C1的存储作用，(若移位寄存单元中还包括第二电容C2，则由于第一电容C1和第二电容C2的存储作用)，上拉结点PU的电位保持高电位，第十晶体管M10导通，由于此时时钟阻碍信号CLKB为高电平，因此，该移位寄存单元的输出端OUT为高电平，而由于使能信号EN为低电平，因此，第三晶体管M3关断，因此，在第一电容C1的自举作用下(若移位寄存单元中还包括第二电容C2，则是在第一电容C1和第二电容C2的自举作用下)，上拉结点PU的电位在第1阶段的基础上继续升高；时钟信号CLK为低电平，第六晶体管M6关断，由于此时该移位寄存单元的输出端OUT为高电平，因此，第七晶体管M7导通，若移位寄存单元中不包括第九晶体管M9，那么第七晶体管M7将第八晶体管M8的栅极拉至低电位，因此，第八晶体管M8关断；若移位寄存单元中包括第九晶体管M9，但是在第2阶段反向扫描触发信号BSTS为低电平，因此，第九晶体管M9关断，第七晶体管M7依然能将第八晶体管M8的栅极，即下拉结点PD拉至低电位，因此，第八晶体管M8关断；从而使得该移位寄存单元的输出端OUT与低电平信号端VGLIN断开，保证该移位寄存单元的输出端OUT为高电平。
第3阶段：使能信号EN为高电平，第三晶体管M3导通，因此，上拉结点PU通过第三晶体管M3与低电平信号端VGLIN接通(如果移位寄存单元还包括第五晶体管M5，那么上拉结点PU通过第三晶体管M3和第五晶体管M5与低电平信号端VGLIN接通)，从而将第一电容C1上存储的高电平信号释放掉(若移位寄存单元中包括第一电容C1和第二电容C2，则第一电容C1和第二电容C2上存储的高电平信号释放掉)，使得上拉结点PU的电位被置为低电平，第十晶体管M10关断；而由于在第3阶段，时钟信号CLK为高电平，因此，第六晶体管M6导通，若移位寄存单元中不包括第九晶体管M9，那么第六晶体管M6将第八晶体管M8的栅极，即下拉结点PD拉至高电位，并且第八晶体管M8的寄生电容会存储下拉结点PD的信号，因此，第八晶体管M8导通；若移位寄存单元中包括第九晶体管M9，但由于在第3阶段反向扫描触发信号BSTS为低电平，因此，第九晶体管M9关断，第六晶体管M6依然能将下拉结点PD的电压置为高电平，因此，第八晶体管M8导通；从而使得该移位寄存单元的输出端OUT与低电平信号端VGLIN接通，该移位寄存单元的输出端OUT为低电平。
第4阶段：使能信号EN为高电平，第三晶体管M3导通，因此，上拉结点PU通过第三晶体管M3和第五晶体管M5与低电平信号端VGLIN接通(如果移位寄存单元还包括第五晶体管M5，那么上拉结点PU通过第三晶体管M3和第五晶体管M5与低电平信号端VGLIN接通)，上拉结点保持低电位；而由于在第4阶段，时钟信号CLK为低电平，因此，第六晶体管M6关断，若移位寄存单元中不包括第九晶体管M9，由于第八晶体管M8上的寄生电容的存储作用，下拉结点PD维持高电位，因此，第八晶体管M8导通；若移位寄存单元中包括第九晶体管M9，但由于在第4阶段反向扫描触发信号BSTS为低电平，因此，第九晶体管M9关断，由于第八晶体管M8上的寄生电容的存储作用，下拉结点PD维持高电位，因此，第八晶体管M8导通；从而使得该移位寄存单元的输出端OUT与低电平信号端VGLIN接通，该移位寄存单元的输出端OUT为低电平。
之后，依次重复第3阶段和第4阶段，直至本发明实施例提供的移位寄存单元接收到的反向扫描触发信号BSTS为高电平后再开始重新执行第1阶段。这样在第3阶段和第4阶段，即本发明实施例提供的移位寄存单元的非工作时间内，由于第八晶体管M8导通，因此，移位寄存单元的输出端OUT的噪声可以释放到低电平信号端VGLIN，从而降低该移位寄存单元在非工作时间中输出的信号中的噪声。
本发明实施例提供的显示面板包括本发明实施例七或者实施例八提供的栅极驱动装置。
本发明实施例提供的显示装置包括本发明实施例七或者实施例八提供的栅极驱动装置。
本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。
本领域技术人员可以理解实施例中的装置中的模块可以按照实施例描述进行分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种移位寄存单元，其特征在于，包括上拉驱动模块、第一下拉驱动模块、第二下拉驱动模块和输出模块：
所述上拉驱动模块，用于在接收到的扫描触发信号为高电平时，将接收到的高电平信号输出给所述输出模块；
所述输出模块，用于接收所述上拉驱动模块输出的信号并存储，并在存储的信号为高电平时将接收到的时钟阻碍信号通过所述移位寄存单元的输出端输出；所述扫描触发信号为高电平时，所述时钟阻碍信号为低电平；
所述第一下拉驱动模块，用于在接收到的时钟信号为高电平时，或者在接收到的时钟信号为低电平、且所述移位寄存单元的输出端为低电平时，将所述移位寄存单元的输出端与低电平信号端接通；以及在所述移位寄存单元的输出端为高电平时，将所述移位寄存单元的输出端与低电平信号端断开；所述时钟信号与所述时钟阻碍信号互补；
所述第二下拉驱动模块，用于在接收到的使能信号为高电平时，向所述输出模块输出低电平信号，以将所述输出模块存储的信号设置为低电平；在显示一帧图像时，除所述扫描触发信号为高电平的时间段和所述移位寄存单元的输出端为高电平的时间段以外的时间段，所述使能信号都为高电平；
所述第一下拉驱动模块包括第六晶体管、第七晶体管和第八晶体管；
所述第六晶体管的栅极接收所述时钟信号，所述第六晶体管的第一极与所述第六晶体管的栅极相连，所述第六晶体管的第二极分别连接所述第七晶体管的第一极和所述第八晶体管的栅极，所述第七晶体管的栅极连接所述移位寄存单元的输出端，所述第七晶体管的第二极接收低电平信号，所述第八晶体管的第一极连接所述移位寄存单元的输出端，所述第八晶体管的第二极接收低电平信号；
所述第一下拉驱动模块还包括第九晶体管；
所述第九晶体管的栅极接收所述扫描触发信号，所述第九晶体管的第一极连接所述第六晶体管的第二极，所述第九晶体管的第二极接收低电平信号；所述第六晶体管的尺寸与所述第九晶体管的尺寸之比为预设值。
2.如权利要求1所述的移位寄存单元，其特征在于，所述移位寄存单元还包括双向扫描模块；
所述双向扫描模块，用于在接收到的正向扫描信号为高电平、且接收到的正向扫描触发信号为高电平时，向所述上拉驱动模块输出高电平的扫描触发信号；或者在接收到的反向扫描信号为高电平、且接收到的反向扫描触发信号为高电平时，向所述上拉驱动模块输出高电平的扫描触发信号。
3.如权利要求2所述的移位寄存单元，其特征在于，所述双向扫描模块包括第一晶体管和第二晶体管；
所述第一晶体管的栅极接收正向扫描信号，所述第一晶体管的第一极接收正向扫描触发信号，所述第一晶体管用于在正向扫描信号的控制下通过所述第一晶体管的第二极输出所述扫描触发信号；
所述第二晶体管的栅极接收反向扫描信号，所述第二晶体管的第一极接收反向扫描触发信号，所述第二晶体管用于在反向扫描信号的控制下通过所述第二晶体管的第二极输出所述扫描触发信号。
4.如权利要求1或2所述的移位寄存单元，其特征在于，所述第二下拉驱动模块包括第三晶体管；
所述第三晶体管的栅极接收所述使能信号，所述第三晶体管的第一极连接所述低电平信号端，所述第三晶体管用于在所述使能信号的控制下通过所述第三晶体管的第二极输出低电平信号。
5.如权利要求1或2所述的移位寄存单元，其特征在于，所述上拉驱动模块包括第四晶体管；
所述第四晶体管的栅极接收所述扫描触发信号，所述第四晶体管的第一极接收高电平信号，所述第四晶体管用于在所述扫描触发信号的控制下通过所述第四晶体管的第二极输出高电平信号。
6.如权利要求5所述的移位寄存单元，其特征在于，所述上拉驱动模块还包括第五晶体管；
所述第五晶体管的栅极接收高电平信号，所述第五晶体管的第一极连接所述第四晶体管的第二极，所述第五晶体管用于将所述第四晶体管的第二极上的信号通过所述第五晶体管的第二极输出给所述输出模块。
7.如权利要求1或2所述的移位寄存单元，其特征在于，所述输出模块包括第十晶体管和第一电容；
所述第十晶体管的栅极分别接收所述上拉驱动模块输出的信号和所述第二下拉驱动单元输出的信号，所述第十晶体管的第一极接收所述时钟阻碍信号，所述第十晶体管的第二极为所述移位寄存单元的输出端；
所述第一电容的一端连接所述第十晶体管的栅极，所述第一电容的另一端连接所述移位寄存单元的输出端。
8.如权利要求7所述的移位寄存单元，其特征在于，所述输出模块还包括第二电容；
所述第二电容的一端连接所述第十晶体管的栅极，所述第二电容的另一端连接低电平信号端。
9.一种栅极驱动装置，其特征在于，所述装置包括多级如权利要求1和权利要求4～8任一所述的移位寄存单元；除第一级移位寄存单元之外，每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为扫描触发信号；第一级移位寄存单元接收初始触发信号作为扫描触发信号。
10.一种栅极驱动装置，其特征在于，所述装置包括多级如权利要求2～3任一所述的移位寄存单元；除第一级移位寄存单元和最后一级移位寄存单元之外，每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为正向扫描触发信号，并接收自身的后一级移位寄存单元输出的信号作为反向扫描触发信号；第一级移位寄存单元接收第一初始触发信号作为正向扫描触发信号，并接收第二级移位寄存单元输出的信号作为反向扫描触发信号；最后一级移位寄存单元接收第二初始触发信号作为反向扫描触发信号，最后一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为正向扫描触发信号。
11.一种显示面板，其特征在于，包括如权利要求9所述的栅极驱动装置。
12.一种显示装置，其特征在于，包括如权利要求9所述的栅极驱动装置。
13.一种显示面板，其特征在于，包括如权利要求10所述的栅极驱动装置。
14.一种显示装置，其特征在于，包括如权利要求10所述的栅极驱动装置。
CN201410273161.8A 2014-06-18 2014-06-18 一种移位寄存单元、栅极驱动装置、显示面板和显示装置 Active CN104091573B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410273161.8A CN104091573B (zh) 2014-06-18 2014-06-18 一种移位寄存单元、栅极驱动装置、显示面板和显示装置
US14/525,160 US9190170B1 (en) 2014-06-18 2014-10-27 Shift register unit, gate driving device, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410273161.8A CN104091573B (zh) 2014-06-18 2014-06-18 一种移位寄存单元、栅极驱动装置、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN104091573A CN104091573A (zh) 2014-10-08
CN104091573B true CN104091573B (zh) 2016-08-17

Family

ID=51639283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410273161.8A Active CN104091573B (zh) 2014-06-18 2014-06-18 一种移位寄存单元、栅极驱动装置、显示面板和显示装置

Country Status (2)

Country Link
US (1) US9190170B1 (zh)
CN (1) CN104091573B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276122B2 (en) * 2014-10-28 2019-04-30 Sharp Kabushiki Kaisha Unit shift register circuit, shift register circuit, control method for unit shift register circuit, and display device
CN104269132B (zh) * 2014-10-29 2016-08-03 京东方科技集团股份有限公司 一种移位寄存单元、显示面板和显示装置
CN104409045B (zh) * 2014-12-10 2016-05-11 京东方科技集团股份有限公司 移位寄存器及其驱动方法、移位扫描电路和显示装置
KR20160074761A (ko) * 2014-12-18 2016-06-29 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN104537992B (zh) * 2014-12-30 2017-01-18 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路
CN104485079B (zh) * 2014-12-31 2017-01-18 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路
US9626928B2 (en) 2014-12-31 2017-04-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display device comprising gate driver on array circuit
CN104517584A (zh) * 2015-01-20 2015-04-15 京东方科技集团股份有限公司 一种移位寄存单元、栅极驱动电路、显示面板和显示装置
CN104575430B (zh) 2015-02-02 2017-05-31 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104821148B (zh) * 2015-05-28 2016-11-09 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN105261340A (zh) 2015-11-09 2016-01-20 武汉华星光电技术有限公司 Goa驱动电路、tft显示面板及显示装置
CN105469754B (zh) * 2015-12-04 2017-12-01 武汉华星光电技术有限公司 降低馈通电压的goa电路
CN105469756B (zh) * 2015-12-07 2018-01-30 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN105469760B (zh) * 2015-12-17 2017-12-29 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN105629601B (zh) * 2015-12-31 2017-12-22 武汉华星光电技术有限公司 阵列基板行驱动电路及显示装置
CN106023874B (zh) * 2016-07-29 2023-08-18 上海中航光电子有限公司 一种双向扫描单元、驱动方法及栅极驱动电路
CN107993620B (zh) * 2017-11-17 2020-01-10 武汉华星光电技术有限公司 一种goa电路
CN113870755B (zh) * 2020-06-30 2024-01-19 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动电路、驱动方法及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103226981A (zh) * 2013-04-10 2013-07-31 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN103258494A (zh) * 2013-04-16 2013-08-21 合肥京东方光电科技有限公司 一种移位寄存器、栅极驱动装置和液晶显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752602B1 (ko) * 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
CN101377595B (zh) * 2007-08-31 2010-06-09 北京京东方光电科技有限公司 液晶显示器栅极驱动装置
CN101779252B (zh) * 2007-09-12 2013-05-15 夏普株式会社 移位寄存器
CN102012591B (zh) * 2009-09-04 2012-05-30 北京京东方光电科技有限公司 移位寄存器单元及液晶显示器栅极驱动装置
CN102682727B (zh) * 2012-03-09 2014-09-03 北京京东方光电科技有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
CN102682689B (zh) * 2012-04-13 2014-11-26 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN102708818B (zh) * 2012-04-24 2014-07-09 京东方科技集团股份有限公司 一种移位寄存器和显示器
CN202905121U (zh) * 2012-09-13 2013-04-24 北京京东方光电科技有限公司 移位寄存器单元电路、移位寄存器、阵列基板及显示设备
CN102867543B (zh) * 2012-09-29 2015-09-16 合肥京东方光电科技有限公司 移位寄存器、栅极驱动器及显示装置
CN102945650B (zh) * 2012-10-30 2015-04-22 合肥京东方光电科技有限公司 一种移位寄存器及阵列基板栅极驱动装置
CN103258500B (zh) * 2013-04-24 2015-02-04 合肥京东方光电科技有限公司 一种移位寄存单元及显示装置
CN103680636B (zh) * 2013-12-31 2016-06-29 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103226981A (zh) * 2013-04-10 2013-07-31 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN103258494A (zh) * 2013-04-16 2013-08-21 合肥京东方光电科技有限公司 一种移位寄存器、栅极驱动装置和液晶显示装置

Also Published As

Publication number Publication date
US9190170B1 (en) 2015-11-17
CN104091573A (zh) 2014-10-08

Similar Documents

Publication Publication Date Title
CN104091573B (zh) 一种移位寄存单元、栅极驱动装置、显示面板和显示装置
CN105741802B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN103928009B (zh) 用于窄边框液晶显示器的栅极驱动器
CN102982777B (zh) 显示装置的栅极驱动电路
CN104505044B (zh) 一种栅极驱动电路、阵列基板、显示面板和显示装置
CN103021358B (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN105609041B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104575436B (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN104299583B (zh) 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN104505046B (zh) 一种栅极驱动电路、阵列基板、显示面板和显示装置
CN102945651B (zh) 一种移位寄存器、栅极驱动电路和显示装置
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
CN104882168B (zh) 移位寄存单元、移位寄存器、栅极驱动电路和显示装置
CN104658506B (zh) 移位寄存器、栅极驱动电路及其驱动方法、显示面板
CN104409038B (zh) 栅极驱动电路及其单元和一种amoled显示器
CN104464628A (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN103021466A (zh) 移位寄存器及其工作方法、栅极驱动装置、显示装置
CN105206244A (zh) 一种goa电路及液晶显示器
CN104485086A (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示器件
CN106486043A (zh) 栅极驱动电路
CN106057147A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104795106A (zh) 移位寄存器及驱动方法、驱动电路、阵列基板和显示装置
CN103985346A (zh) 一种tft阵列基板、显示面板和显示基板
CN104715733A (zh) 移位寄存器单元、驱动电路和方法、阵列基板和显示装置
CN105185342B (zh) 栅极驱动基板和使用栅极驱动基板的液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant