CN104715729B - 源极驱动电路 - Google Patents

Abstract

本发明公开了一种源极驱动电路，液晶显示面板的阵列基板的所有源极线控制通道中的至少四个通道该电路来驱动，结合对输入信号进行倍频处理以及分时复用数模转换器的技术手段，能够实现每四个通道共用两个数模转换器，从而有效减少了源极驱动电路中数模转换器的数量，降低了数模转换器所占用的面积和资源，同时也降低了源极驱动电路的成本，有利于进一步缩减用于承载源极驱动电路的芯片的体积，能够在固定的芯片面积上完成更高的解析度。

Description

源极驱动电路

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种液晶显示面板的源极驱动电路。

背景技术

近年来，随着显示技术的不断进步，液晶显示器已成为市场上最常见的显示装置。对一般的液晶显示器而言，液晶驱动电路包括源极驱动电路和栅极驱动电路。

图1示出了现有技术中液晶显示面板的源极驱动电路的示意图，图中仅示出了涉及两个相邻通道的源极驱动电路。如图1所示，该源极驱动电路包括移位寄存器6、第一暂存器(Latch)11、第二暂存器12、第三暂存器13、第四暂存器14、第一电平转换器21(LevelShifter)、第二电平转换器22、第一数模转换器(Digital Analog Converter，DAC)31、第二数模转换器32、第一输出缓冲器41(Output Buffer)和第二输出缓冲器42。具体地，第一信号D1输入至第一暂存器11，第二信号D2输入至第二暂存器12。移位寄存器6分别与第一暂存器11和第二暂存器12电连接，用于依次选通第一暂存器11和第二暂存器12，以依次将第一信号D1和第二信号D2相应地传送到第一通道51和第二通道52上。

第一暂存器11分别与第三暂存器13和第四暂存器14电连接，第二暂存器12分别与第三暂存器13和第四暂存器14电连接。第三暂存器13依次通过第一电平转换器21和第一数模转换器31与第一输出缓冲器41电连接，第四暂存器14依次通过第二电平转换器22和第二数模转换器31与第二输出缓冲器42电连接。第一输出缓冲器41分别与第一通道51的输出端和第二通道52的输出端电连接，第二输出缓冲器42分别与第一通道51的输出端和第二通道52的输出端电连接。

图2示出了图1所示的源极驱动电路的输入信号的时序图，下面结合图2，说明现有技术中源极驱动电路的工作原理：当需要第一通道51输出正极性的源极控制信号时，正极性的第一信号D1依次通过第一暂存器11和第三暂存器13输入至第一电平转换器21，经第一电平转换器21的电压抬升作用后输入至第一数模转换器31，第一数模转换器31作为一个电压选择功能块，根据第一电平转换器21的输出电压选择所需的正极性的模拟电压(对应灰阶电压)，然后正极性的模拟电压经第一输出缓冲器41放大后从第一通道51输出，从而使第一通道51输出正极性的源极控制信号。

当需要第一通道51输出负极性的源极控制信号时，正极性的第一信号D1依次通过第一暂存器11和第四暂存器14输入至第二电平转换器22，经第二电平转换器22的电压抬升作用后输入至第二数模转换器32，第二数模转换器32作为一个电压选择功能块，根据第二电平转换器22的输出电压选择所需的负极性的模拟电压(对应灰阶电压)，然后负极性的模拟电压经第二输出缓冲器42放大后从第一通道51输出，从而使第一通道51输出负极性的源极控制信号。

由上述可知：对于现有技术的源极驱动电路而言，每两个相邻的通道(例如第一通道51和第二通道52)需相对应地设置两个数模转换器(第一数模转换器31和第二数模转换器32)，以满足源极驱动电路的实际动作需求。然而，由于数模转换器的体积较大，所有数模转换器的面积之和约占整个源极驱动电路总面积的60％，因此这将导致用于承载源极驱动电路的芯片的体积无法进一步缩减；另外，随着显示分辨率的增加，显示数据通道必将增多，从而很难在固定的芯片面积上完成更高的解析度。

发明内容

本发明所要解决的技术问题是：现有技术中的源极驱动电路的每两个相邻的通道需相对应地设置两个数模转换器，导致用于承载源极驱动电路的芯片的体积无法进一步缩减，并且很难在固定的芯片面积上完成更高的解析度。

为了解决上述技术问题，本发明提供了一种液晶显示面板的源极驱动电路。

本发明的技术方案为：一种源极驱动电路，包括：

相邻设置的第一通道和第二通道；

相邻设置的第三通道和第四通道；

通道选择模块及均与所述通道选择模块电连接的移位寄存器、第一倍频器、第二倍频器、第三倍频器和第四倍频器，所述移位寄存器设置为使经第一倍频器倍频的第一信号和经第二倍频器倍频的第二信号在预设的第一时段输入至通道选择模块，并使经第三倍频器倍频的第三信号和经第四倍频器倍频的第四信号在预设的第二时段输入至通道选择模块，第一时段和第二时段的交集为空集；以及

输出缓冲模块及分别与所述通道选择模块电连接的第一数模转换器和第二数模转换器，所述第一数模转换器经所述输出缓冲模块与第一通道的输出端、第二通道的输出端、第三通道的输出端和第四通道的输出端电连接，所述第二数模转换器经所述输出缓冲模块与第一通道的输出端、第二通道的输出端、第三通道的输出端和第四通道的输出端电连接。

优选的是，所述第一时段为每个周期的前半个周期，所述第二时段为每个周期的后半个周期。

优选的是，所述第一数模转换器和第二数模转换器分别为P型数模转换器和N型数模转换器；或者，所述第一数模转换器和第二数模转换器分别为N型数模转换器和P型数模转换器。

优选的是，所述通道选择模块包括第一暂存器、第二暂存器、第三暂存器、第四暂存器、第五暂存器、第六暂存器、第七暂存器和第八暂存器；

所述第一暂存器分别与移位寄存器、第一倍频器、第三暂存器和第四暂存器电连接；所述第二暂存器分别与移位寄存器、第二倍频器、第三暂存器和第四暂存器电连接；所述第五暂存器分别与移位寄存器、第三倍频器、第七暂存器和第八暂存器电连接；所述第六暂存器分别与移位寄存器、第四倍频器、第七暂存器和第八暂存器电连接；

所述第三暂存器和第七暂存器均与所述第一数模转换器电连接；所述第四暂存器和第八暂存器均与所述第二数模转换器电连接。

优选的是，所述输出缓冲模块包括第一输出缓冲器、第二输出缓冲器、第三输出缓冲器和第四输出缓冲器；

所述第一数模转换器经所述第一输出缓冲器分别与第一通道的输出端和第二通道的输出端电连接；所述第一数模转换器经所述第三输出缓冲器分别与第三通道的输出端和第四通道的输出端电连接；

所述第二数模转换器经所述第二输出缓冲器分别与第一通道的输出端和第二通道的输出端电连接；所述第二数模转换器经所述第四输出缓冲器分别与第三通道的输出端和第四通道的输出端电连接。

优选的是，所述源极驱动电路还包括第一电平转换器、第二电平转换器、第三电平转换器和第四电平转换器；

所述第三暂存器经所述第一电平转换器与第一数模转换器电连接；所述第四暂存器经所述第二电平转换器与第二数模转换器电连接；所述第七暂存器经所述第三电平转换器与第一数模转换器电连接；所述第八暂存器经所述第四电平转换器与第二数模转换器电连接。

优选的是，所述通道选择模块包括第一暂存器、第二暂存器、第三暂存器、第四暂存器、第五暂存器和第六暂存器；

所述第一暂存器分别与移位寄存器、第一倍频器、第三暂存器和第四暂存器电连接；所述第二暂存器分别与移位寄存器、第二倍频器、第三暂存器和第四暂存器电连接；所述第五暂存器分别与移位寄存器、第三倍频器、第三暂存器和第四暂存器电连接；所述第六暂存器分别与移位寄存器、第四倍频器、第三暂存器和第四暂存器电连接；

所述第三暂存器与所述第一数模转换器电连接；所述第四暂存器与所述第二数模转换器电连接。

优选的是，所述输出缓冲模块包括第一输出缓冲器和第二输出缓冲器；

所述第一数模转换器经所述第一输出缓冲器分别与第一通道的输出端、第二通道的输出端、第三通道的输出端和第四通道的输出端电连接；所述第二数模转换器经所述第二输出缓冲器分别与第一通道的输出端、第二通道的输出端、第三通道的输出端和第四通道的输出端电连接。

优选的是，所述源极驱动电路还包括第一电平转换器和第二电平转换器；

所述第三暂存器经所述第一电平转换器与第一数模转换器电连接；所述第四暂存器经所述第二电平转换器与第二数模转换器电连接。

与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：

液晶显示面板的阵列基板的所有源极线控制通道中的至少四个通道由本发明的源极驱动电路来驱动，结合对输入信号进行倍频处理以及分时复用数模转换器的技术手段，能够实现每四个通道共用两个数模转换器，从而有效减少了源极驱动电路中数模转换器的数量，降低了数模转换器所占用的面积和资源，同时也降低了源极驱动电路的成本，有利于进一步缩减用于承载源极驱动电路的芯片的体积，能够在固定的芯片面积上完成更高的解析度。

本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：

图1示出了现有技术中液晶显示面板的源极驱动电路的示意图；

图2示出了图1所示的源极驱动电路的输入信号的时序图；

图3示出了本发明实施例液晶显示面板的源极驱动电路的一种示意图；

图4示出了图3所示的源极驱动电路的输入信号的时序图；

图5示出了本发明实施例液晶显示面板的源极驱动电路的第二种示意图；

图6示出了本发明实施例液晶显示面板的源极驱动电路的第三种示意图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

本发明要解决的技术问题是：现有技术中的源极驱动电路的每两个相邻的通道需相对应地设置两个数模转换器，导致用于承载源极驱动电路的芯片的体积无法进一步缩减，并且很难在固定的芯片面积上完成更高的解析度。为解决上述技术问题，本发明实施例提供了一种液晶显示面板的源极驱动电路。

图3示出了本发明实施例液晶显示面板的源极驱动电路的一种示意图。如图3所示，源极驱动电路包括第一通道51、第二通道52、第三通道53、第四通道54、移位寄存器6、第一倍频器71、第二倍频器72、第三倍频器73、第四倍频器74、通道选择模块1、第一数模转换器31、第二数模转换器32和输出缓冲模块4。

具体地，第一通道51和第二通道52相邻设置，第三通道53与第四通道54相邻设置。在本发明一优选的实施例中，第二通道52与第三通道53相邻设置，即第一通道51、第二通道52、第三通道53和第四通道54顺次设置；或者第四通道54与第一通道51相邻设置，即第三通道53、第四通道54、第一通道51和第二通道52顺次设置。

倍频器是使输出信号频率等于输入信号频率整数倍的电路，在本实施例中，第一倍频器71、第二倍频器72、第三倍频器73和第四倍频器74分别一一对应地使第一信号D1、第二信号D2、第三信号D3和第四信号D4的频率增加一倍。例如，如果第一信号D1的频率为60Hz，则经第一倍频器71倍频后的第一信号D1的频率提升至120Hz。输入至第一通道51的第一信号D1(一般为数字信号)经第一倍频器71倍频后输入至通道选择模块1，输入至第二通道52的第二信号D2经第二倍频器72倍频后输入至通道选择模块1，输入至第三通道53的第三信号D3经第三倍频器73的倍频后输入至通道选择模块1，输入至第四通道54的第四信号D4经第四倍频器74倍频后输入至通道选择模块1。由通道选择模块1将倍频后的各个信号分配给第一数模转换器31和第二数模转换器32。

移位寄存器6是控制各个信号输入给第一数模转换器31和第二数模转换器32的时序的电路。具体地，程序寄存器设置为使经第一倍频器71倍频的第一信号D1和经第二倍频器72倍频的第二信号D2在预设的第一时段输入至通道选择模块1，在第一时段内禁止将经第三倍频器73倍频的第三信号D3和经第四倍频器74倍频的第四信号D4输入至通道选择模块1。程序寄存器还设置为使经第三倍频器73倍频的第三信号D3和经第四倍频器74倍频的第四信号D4在预设的第二时段输入至通道选择模块1，在第二时段内禁止将使经第一倍频器71倍频的第一信号D1和经第二倍频器72倍频的第二信号D2输入至通道选择模块1。这里需要指出的是，预设的第一时段和预设的第二时段的交集为空集，以避免第一信号D1、第二信号D2、第三信号D3和第四信号D4彼此干扰。特别地，移位寄存器6优选为双向移位寄存器。

在本发明一优选的实施例中，参照图4，第一时段优选为每个数据传输周期T的前半个周期[0,T/2)，而第二时段优选为每个数据传输周期T的后半个周期(T/2,T]。换言之，对于一个数据传输周期而言，在其前半个周期传输第一信号D1和第二信号D2，在其后半个周期传输第三信号D3和第四信号D4。一般来说，第一信号D1和第二信号D2为互补信号(即当第一信号D1为高电平时，第二信号D2为低电平，反之亦然)，两者能够复用两个数模转换器(即第一数模转换器31和第二数模转换器32)；同样，第三信号D3和第四信号D4也为互补信号(即当第三信号D3为高电平时，第四信号D4为低电平，反之亦然)，由于输入第三信号D3和第四信号D4对应的第二时段与输入第一信号D1和第二信号D2对应的第一时段无交集，因此第三信号D3和第四信号D4也能够复用前述的两个数模转换器(即第一数模转换器31和第二数模转换器32)，从而实现了仅依靠两个数模转换器即可完成四个通道的信号输入。这里，四个通道的信号输入指的是第一通道51的信号输入、第二通道52的信号输入、第三通道53的信号输入和第四通道54的信号输入。

另外，第一数模转换器31和第二数模转换器32经输出缓冲模块4分别与第一通道51的输出端、第二通道52的输出端、第三通道53的输出端和第四通道54的输出端电连接，输出缓冲模块4用于对第一数模转换器31的输出信号进行放大，并将经放大的信号分别输出至第一通道51的输出端、第二通道52的输出端、第三通道53的输出端和第四通道54的输出端；输出缓冲模块4还用于对第二数模转换器32的输出信号进行放大，并将经放大的信号分别输出至第一通道51的输出端、第二通道52的输出端、第三通道53的输出端和第四通道54的输出端。

在本实施例中，液晶显示面板的阵列基板的所有源极线控制通道中的至少四个通道由本实施例所述的源极驱动电路来驱动，结合对输入信号进行倍频处理以及分时复用数模转换器的技术手段，能够实现每四个通道共用两个数模转换器，从而有效减少了源极驱动电路中数模转换器的数量，降低了数模转换器所占用的面积和资源，同时也降低了源极驱动电路的成本，有利于进一步缩减用于承载源极驱动电路的芯片的体积，能够在固定的芯片面积上完成更高的解析度。

需要指出的是，在上述实施例中，由第一通道51和第二通道52组成的通道对与由第三通道53和第四通道54组成的通道对可以相邻设置，也可以间隔设置，第一通道51、第二通道52、第三通道53和第四通道54构成一个通道组合。

在本发明一优选的实施例中，对于液晶显示面板的阵列基板的所有源极线控制通道，将所有通道划分成多个通道组合，并使每个通道组合的源极驱动电路与图3所示的源极驱动电路的电路结构相同。为方便阐述本实施例所述的源极驱动电路的驱动方法，将阵列基板的所有通道顺次划分成第一通道对(具有相邻设置的第一通道51和第二通道52)、第二通道对(具有相邻设置的第三通道53和第四通道54，第二通道52与第三通道53相邻设置)、第三通道对、第四通道对、第五通道对和第六通道对，…。这样，对应本实施例所述的源极驱动电路的驱动方法包括：由于输入数字信号的频率加倍，在预设的第一时段输入奇数对通道对的视频数据(即第一通道对、第三通道对、第五通道对、第七通道对…的视频数据)，此时禁止输入偶数对通道对的视频数据(即在第一时段内禁止输入第二通道对、第四通道对、第六通道对、第八通道对…的视频数据)。在预设的第二时段(第二时段与第一时段无交集，即第二时段与第一时段的交集为空集)输入偶数对通道的视频数据(即第二通道对、第四通道对、第六通道对、第八通道对…的视频数据)，此时禁止输入奇数对通道对的视频数据(即在第二时段内禁止输入第一通道对、第三通道对、第五通道对、第七通道对…的视频数据)。采用上述源极驱动电路及相应的驱动方法，即可实现每四个通道复用两个数模转换器的设计，从而能够使源极驱动电路中数模转换器的数量减半，大大降低了数模转换器所占用的面积和资源，同时也大大降低了源极驱动电路的成本，特别有利于进一步缩减用于承载源极驱动电路的芯片的体积，能够在固定的芯片面积上完成更高的解析度。

进一步地，第一数模转换器31和第二数模转换器32可以均采用由CMOS形成的数模转换器结构，也可以优选地采用由PMOS单管形成的P型数模转换器结构或者由NMOS单管形成的N型数模转换器结构，即第一数模转换器31和第二数模转换器32分别为P型数模转换器和N型数模转换器；或者第一数模转换器31和第二数模转换器32分别为N型数模转换器和P型数模转换器。由于P型数模转换器或者N型数模转换器的面积要远小于由CMOS形成的数模转换器的面积，因此采用本实施例进一步地降低了数模转换器所占用的面积和资源，同时也进一步降低了源极驱动电路的成本，有利于进一步缩减用于承载源极驱动电路的芯片的体积，能够在固定的芯片面积上完成更高的解析度。

下面结合图5和图6，分别给出液晶显示面板的源极驱动电路的第二种示意图和第三种示意图。图5和图6所示的源极驱动电路的输入信号的时序图均如图4所示。

图5示出了本发明实施例液晶显示面板的源极驱动电路的第二种示意图。如图5所示，通道选择模块1包括第一暂存器11、第二暂存器12、第三暂存器13、第四暂存器14、第五暂存器15、第六暂存器16、第七暂存器17和第八暂存器18。

具体地，第一暂存器11分别与移位寄存器6、第一倍频器71、第三暂存器13和第四暂存器14电连接；第二暂存器12分别与移位寄存器6、第二倍频器72、第三暂存器13和第四暂存器14电连接；第五暂存器15分别与移位寄存器6、第三倍频器73、第七暂存器17和第八暂存器18电连接；第六暂存器16分别与移位寄存器6、第四倍频器74、第七暂存器17和第八暂存器18电连接。第三暂存器13和第七暂存器17均与第一数模转换器31电连接；第四暂存器14和第八暂存器18均与第二数模转换器32电连接。

特别地，输出缓冲模块4包括第一输出缓冲器41、第二输出缓冲器42、第三输出缓冲器43和第四输出缓冲器44。

具体地，第一数模转换器31经第一输出缓冲器41分别与第一通道51的输出端和第二通道52的输出端电连接；第一数模转换器31经第三输出缓冲器43分别与第三通道53的输出端和第四通道54的输出端电连接；

第二数模转换器32经第二输出缓冲器42分别与第一通道51的输出端和第二通道52的输出端电连接；第二数模转换器32经第四输出缓冲器44分别与第三通道53的输出端和第四通道54的输出端电连接。

另外，参照图5，源极驱动电路还包括第一电平转换器21、第二电平转换器22、第三电平转换器23和第四电平转换器24，以对倍频处理后的信号进行电压抬升。第三暂存器13经第一电平转换器21与第一数模转换器31电连接；第四暂存器14经第二电平转换器22与第二数模转换器32电连接；第七暂存器17经第三电平转换器23与第一数模转换器31电连接；第八暂存器18经第四电平转换器24与第二数模转换器32电连接。

图6示出了本发明实施例液晶显示面板的源极驱动电路的第三种示意图。如图6所示，通道选择模块1包括第一暂存器11、第二暂存器12、第三暂存器13、第四暂存器14、第五暂存器15和第六暂存器16。

具体地，第一暂存器11分别与移位寄存器6、第一倍频器71、第三暂存器13和第四暂存器14电连接；第二暂存器12分别与移位寄存器6、第二倍频器72、第三暂存器13和第四暂存器14电连接；第五暂存器15分别与移位寄存器6、第三倍频器73、第三暂存器13和第四暂存器14电连接；第六暂存器16分别与移位寄存器6、第四倍频器74、第三暂存器13和第四暂存器14电连接。第三暂存器13与第一数模转换器31电连接；第四暂存器14与第二数模转换器32电连接。

进一步地，输出缓冲模块4包括第一输出缓冲器41和第二输出缓冲器42。

具体地，第一数模转换器31经第一输出缓冲器41分别与第一通道51的输出端、第二通道52的输出端、第三通道53的输出端和第四通道54的输出端电连接；第二数模转换器32经第二输出缓冲器42分别与第一通道51的输出端、第二通道52的输出端、第三通道53的输出端和第四通道54的输出端电连接。

另外，参照图6，源极驱动电路还包括第一电平转换器21和第二电平转换器22。第三暂存器13经第一电平转换器21与第一数模转换器31电连接；第四暂存器14经第二电平转换器22与第二数模转换器32电连接。

值得注意的是，当频率足够高时，本发明不仅能实现相邻的四个通道复用两个数模转换器，还可拓展成相邻的八个通道复用两个数模转换器，理想中极致情况是当处理速度允许的情况下频率达到极致，这样就可以将全部通道都复用两个数模转换器来完成源极的驱动，这样能将源极驱动电路中数模转换器的数量降低到最小，并使源极驱动电路的面积降到最小、成本降到最低。

虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (9)

1.一种源极驱动电路，包括：相邻设置的第一通道和第二通道；相邻设置的第三通道和第四通道；通道选择模块；以及输出缓冲模块；其特征在于，还包括：

均与所述通道选择模块电连接的移位寄存器、第一倍频器、第二倍频器、第三倍频器和第四倍频器，所述移位寄存器设置为使经第一倍频器倍频的第一信号和经第二倍频器倍频的第二信号在预设的第一时段输入至通道选择模块，并使经第三倍频器倍频的第三信号和经第四倍频器倍频的第四信号在预设的第二时段输入至通道选择模块，第一时段和第二时段的交集为空集；以及

分别与所述通道选择模块电连接的第一数模转换器和第二数模转换器，所述第一数模转换器和第二数模转换器分别经所述输出缓冲模块与第一通道的输出端、第二通道的输出端、第三通道的输出端和第四通道的输出端电连接。

2.根据权利要求1所述的源极驱动电路，其特征在于，所述第一时段为每个周期的前半个周期，所述第二时段为每个周期的后半个周期。

3.根据权利要求1或2所述的源极驱动电路，其特征在于，所述第一数模转换器和第二数模转换器分别为P型数模转换器和N型数模转换器；或者，所述第一数模转换器和第二数模转换器分别为N型数模转换器和P型数模转换器。

4.根据权利要求3所述的源极驱动电路，其特征在于，所述通道选择模块包括第一暂存器、第二暂存器、第三暂存器、第四暂存器、第五暂存器、第六暂存器、第七暂存器和第八暂存器；

所述第一暂存器分别与移位寄存器、第一倍频器、第三暂存器和第四暂存器电连接；所述第二暂存器分别与移位寄存器、第二倍频器、第三暂存器和第四暂存器电连接；所述第五暂存器分别与移位寄存器、第三倍频器、第七暂存器和第八暂存器电连接；所述第六暂存器分别与移位寄存器、第四倍频器、第七暂存器和第八暂存器电连接；

所述第三暂存器和第七暂存器均与所述第一数模转换器电连接；所述第四暂存器和第八暂存器均与所述第二数模转换器电连接。

5.根据权利要求4所述的源极驱动电路，其特征在于，所述输出缓冲模块包括第一输出缓冲器、第二输出缓冲器、第三输出缓冲器和第四输出缓冲器；

所述第一数模转换器经所述第一输出缓冲器分别与第一通道的输出端和第二通道的输出端电连接；所述第一数模转换器经所述第三输出缓冲器分别与第三通道的输出端和第四通道的输出端电连接；

所述第二数模转换器经所述第二输出缓冲器分别与第一通道的输出端和第二通道的输出端电连接；所述第二数模转换器经所述第四输出缓冲器分别与第三通道的输出端和第四通道的输出端电连接。

6.根据权利要求4或5所述的源极驱动电路，其特征在于，所述源极驱动电路还包括第一电平转换器、第二电平转换器、第三电平转换器和第四电平转换器；

所述第三暂存器经所述第一电平转换器与第一数模转换器电连接；所述第四暂存器经所述第二电平转换器与第二数模转换器电连接；所述第七暂存器经所述第三电平转换器与第一数模转换器电连接；所述第八暂存器经所述第四电平转换器与第二数模转换器电连接。

7.根据权利要求3所述的源极驱动电路，其特征在于，所述通道选择模块包括第一暂存器、第二暂存器、第三暂存器、第四暂存器、第五暂存器和第六暂存器；

所述第一暂存器分别与移位寄存器、第一倍频器、第三暂存器和第四暂存器电连接；所述第二暂存器分别与移位寄存器、第二倍频器、第三暂存器和第四暂存器电连接；所述第五暂存器分别与移位寄存器、第三倍频器、第三暂存器和第四暂存器电连接；所述第六暂存器分别与移位寄存器、第四倍频器、第三暂存器和第四暂存器电连接；

所述第三暂存器与所述第一数模转换器电连接；所述第四暂存器与所述第二数模转换器电连接。

8.根据权利要求7所述的源极驱动电路，其特征在于，所述输出缓冲模块包括第一输出缓冲器和第二输出缓冲器；

所述第一数模转换器经所述第一输出缓冲器分别与第一通道的输出端、第二通道的输出端、第三通道的输出端和第四通道的输出端电连接；所述第二数模转换器经所述第二输出缓冲器分别与第一通道的输出端、第二通道的输出端、第三通道的输出端和第四通道的输出端电连接。

9.根据权利要求7或8所述的源极驱动电路，其特征在于，所述源极驱动电路还包括第一电平转换器和第二电平转换器；

所述第三暂存器经所述第一电平转换器与第一数模转换器电连接；所述第四暂存器经所述第二电平转换器与第二数模转换器电连接。