CN206134140U - 显示面板和显示装置 - Google Patents

Abstract

本申请公开了一种显示面板和显示装置，该显示面板包括阵列基板，该阵列基板包括第一扇出区域和第二扇出区域；第一多路选通模块和第二多路选通模块；驱动芯片包括沿第二方向设置的第一输出引脚区、第二输出引脚区和第三输出引脚区，第一输出引脚通过第一扇出引线与第一多路选通器电连接，第一多路选通器与部分数据线电连接；第三输出引脚通过第二扇出引线与第二多路选通器连接，第二多路选通器与其余的数据线电连接；第二输出引脚与第一多路选通器和第二多路选通器电连接。上述显示面板内中的各扇出区域、多路选通模块以及驱动在芯片中各输出引脚区的设置方式可以降低第一扇出区域和第二扇出区域沿第一方向的高度，实现了显示面板的窄边框设计。

Description

显示面板和显示装置

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板，以及包括该显示面板的显示装置。

背景技术

在现有的显示面板中，阵列基板是其重要的组成部分。通常，阵列基板可以包括显示区和非显示区，显示区内设有可以控制像素单元用以显示画面的数据线，非显示区设置有驱动芯片以及与其电连接的扇出引线，各扇出引线可以为上述数据线提供显示信号。为了减小非显示区并增大显示区，通常设计各扇出引线朝向驱动芯片集中而构成扇出区域(Fan-out)。

但是，由于现有的显示面板中需要设置大量的扇出引线，用于将驱动芯片中的显示信号输出到数据线，因此扇出区域通常占有较大的面积。并且现有的驱动芯片中，用于输出显示信号的输出引脚通常集中设置在驱动芯片的中间区域，这就使得上述扇出区域在沿数据线延伸的方向上需要足够大的高度才可以容纳所有的扇出引线，导致扇出区域在沿数据线延伸的方向上的高度过大，阵列基板上的非显示区的面积增大，不利于窄边框显示面板的设计。

实用新型内容

鉴于现有技术中的上述缺陷，本申请实施例提供一种显示面板和包括该显示面板的显示装置，来解决以上背景技术部分提到的技术问题。

为了实现上述目的，第一方面，本申请实施例提供了一种显示面板，包括阵列基板，该阵列基板包括：衬底基板，该衬底基板包括显示区和非显示区，上述显示区包括沿第一方向延伸的多条数据线；上述非显示区包括：沿第二方向设置的第一扇出区域和第二扇出区域，上述第一扇出区域设有多条第一扇出引线，上述第二扇出区域设有多条第二扇出引线，其中，第二方向与上述第一方向垂直；沿上述第二方向设置的第一多路选通模块和第二多路选通模块，上述第一多路选通模块包括多个第一多路选通器，上述第二多路选通模块包括多个第二多路选通器；上述显示面板还包括驱动芯片，该驱动芯片包括沿上述第二方向设置的第一输出引脚区、第二输出引脚区和第三输出引脚区，上述第一输出引脚区设有多个第一输出引脚，上述第二输出引脚区设有多个第二输出引脚，上述第三输出引脚区设有多个第三输出引脚；其中，上述各第一输出引脚通过上述第一扇出引线与上述第一多路选通器电连接，上述第一多路选通器与部分数据线电连接；上述各第三输出引脚通过上述第二扇出引线与上述第二多路选通器连接，上述第二多路选通器与其余的数据线电连接；上述各第二输出引脚与各上述第一多路选通器和上述第二多路选通器电连接，以使上述第一多路选通器和第二多路选通器控制上述数据线的选通。

在本申请的一些可实现方式中，上述非显示区设有多条时钟信号线，该多条时钟信号线设置于上述第一多路选通模块和上述第二多路选通模块之间，上述各第二输出引脚通过上述时钟信号线电连接至上述第一多路选通器和第二多路选通器。

在本申请的一些可实现方式中，上述驱动芯片包括沿所述第二方向延伸的第一边和第二边，第一边为上述驱动芯片靠近上述显示区的一边，第二边为上述驱动芯片远离上述显示区的一边；上述第一输出引脚区、第二输出引脚区和第三输出引脚区设置在上述第一边；上述驱动芯片还包括输入引脚区，该输入引脚区包括多个输入引脚，上述输入引脚区设置在第二边，用于从外部电路接收显示信号。

在本申请的一些可实现方式中，上述驱动芯片远离显示区的一侧设有第一柔性电路板，各输入引脚通过第一柔性电路板与外部电路电连接。

在本申请的一些可实现方式中，上述各第一多路选通器包括多个第一薄膜晶体管，上述各第二多路选通器包括多个第二薄膜晶体管；上述第一薄膜晶体管的栅极与上述时钟信号线一一对应电连接，上述第一薄膜晶体管的第一极与上述第一扇出引线电连接，上述第一薄膜晶体管的第二极与上述数据线电连接；上述第二薄膜晶体管的栅极与上述时钟信号线一一对应电连接，上述第二薄膜晶体管的第一极与上述第二扇出引线电连接，上述第二薄膜晶体管的第二极与上述数据线电连接。

在本申请的一些可实现方式中，所述阵列基板还包括多个像素，各像素包括第一子像素、第二子像素和第三子像素；上述多条数据线包括第一数据线、第二数据线和第三数据线，其中，第一数据线与上述第一子像素电连接，第二数据线与上述第二子像素电连接，第三数据线与上述第三子像素电连接；上述多个第一薄膜晶体管包括第一子薄膜晶体管、第二子薄膜晶体管和第三子薄膜晶体管，上述多个第二薄膜晶体管包括第四子薄膜晶体管、第五子薄膜晶体管和第六子薄膜晶体管，其中，第一子薄膜晶体管的第二极和第四子薄膜晶体管的第二极各自与一条上述第一数据线电连接，第二子薄膜晶体管的第二极和第五子薄膜晶体管的第二极各自与一条上述第二数据线电连接，第三子薄膜晶体管的第二极和第六子薄膜晶体管的第二极各自与一条上述第三数据线电连接；上述多条时钟信号线包括第一时钟信号线、第二时钟信号线和第三时钟信号线，上述第一子薄膜晶体管的栅极和第四子薄膜晶体管的栅极与上述第一时钟信号线电连接，上述第二子薄膜晶体管的栅极和第五子薄膜晶体管的栅极与上述第二时钟信号线电连接，上述第三子薄膜晶体管的栅极和第六子薄膜晶体管的栅极与上述第三时钟信号线电连接；上述驱动芯片为第一时钟信号线提供第一时钟信号，上述驱动芯片为第二时钟信号线提供第二时钟信号，上述驱动芯片为第三时钟信号线提供第三时钟信号；上述第一子薄膜晶体管的第一极，第二子薄膜晶体管的第一极，以及第三子薄膜晶体管的第一极与同一条上述第一扇出引线电连接；上述第四子薄膜晶体管的第一极，第五子薄膜晶体管的第一极，以及第六子薄膜晶体管的第一极与同一条上述第二扇出引线电连接。

在本申请的一些可实现方式中，上述第一多路选通模块与第二多路选通模块沿第二方向具有间隙，所述间隙的宽度为a，且满足a小于或等于500μm。

在本申请的一些可实现方式中，在第二方向上，上述第一输出引脚区与驱动芯片的边缘的最小距离为b，上述第三输出引脚区与驱动芯片的边缘的最小距离为c，且满足b和c均小于3.5mm。

在本申请的一些可实现方式中，上述非显示区还包括沿第二方向设置的第三扇出区域和第四扇出区域，第三扇出区域设有多条第三扇出引线，第四扇出区域设有多条第四扇出引线；上述第一多路选通器通过第三扇出引线与部分数据线电连接，上述第二多路选通器通过第四扇出引线与其余的数据线电连接。

在本申请的一些可实现方式中，上述显示面板还包括第二柔性线路板，上述驱动芯片通过上述第二柔性电路板绑定在上述阵列基板上；各第一输出引脚通过第二柔性电路板与上述第一扇出引线电连接，上述第一扇出引线通过第一多路选通器与部分数据线电连接；各第三输出引脚通过第二柔性电路板与上述第二扇出引线电连接，上述第二扇出引线通过第二多路选通器与其余的数据线电连接；各第二输出引脚通过第二柔性电路板与各上述第一多路选通器和第二多路选通器电连接，以使上述第一多路选通器和第二多路选通器控制数据线的选通。

第二方面，本申请实施例还提供了一种显示装置，包括上述的显示面板。

本申请实施例提供的显示面板，其中的衬底基板包括显示区和非显示区，显示区内设有多条沿第一方向延伸的数据线，非显示区内设有沿第二方向设置的第一扇出区域、第二扇出区域，沿第二方向设置的第一多路选通模块和第二多路选通模块，该显示面板还包括包含沿第二方向依次设置的第一输出引脚区、第二输出引脚区和第三输出引脚区的驱动芯片，其中的第一输出引脚区的第一输出引脚通过设置在第一扇出区域的第一扇出引线与设置在第一多路选通模块的第一多路选通器电连接，各第一多路选通器与部分数据线电连接，其中的第三输出引脚区的第三输出引脚通过设置在第二扇出区域的第二扇出引线与设置在第二多路选通模块的第二多路选通器电连接，各第二多路选通器与其余的数据线电连接，使得驱动芯片可以为各数据线提供显示信号，其中的第二输出引脚区的第二输出引脚与上述第一多路选通器和第二多路选通器电连接，第一多路选通器和第二多路选通器可以控制数据线的选通，上述显示面板中的各扇出区域、多路选通模块以及各输出引脚区的设置方式可以增加第一扇出区域和第二扇出区域沿第二方向的最大距离，降低第一扇出区域和第二扇出区域沿第一方向的高度，实现了显示面板的窄边框设计。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1A示出了根据本申请的显示面板的第一实施例的结构示意图；

图1B示出了图1A中第一扇出引线、第二扇出引线、第一多路选通器以及第二多路选通器的一电路连接关系示意图；

图1C示出了图1A中第一扇出引线、第二扇出引线、第一多路选通器以及第二多路选通器的另一电路连接关系示意图；

图2示出了根据本申请的显示面板的第二实施例的结构示意图；

图3示出了根据本申请的显示装置的一实施例的示意图。

具体实施方式

下面结合附图和实施例对本申请的原理和特征作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关实用新型，而非对该实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与实用新型相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

请参考图1A和图1B，其中图1A示出了根据本申请的显示面板的第一实施例的结构示意图，图1B示出了图1A中第一扇出引线、第二扇出引线、第一多路选通器以及第二多路选通器的电路连接关系示意图。如图1A所示，本实施例中的显示面板100可以包括衬底基板101、数据线102、第一扇出区域103、第二扇出区域104、第一多路选通模块105、第二多路选通模块106、以及驱动芯片107。

在本实施例中，上述显示面板100可以包括阵列基板，该阵列基板可以包括衬底基板101，该衬底基板101可以包括显示区1011和非显示区1012，如图1A所示。上述显示区1011内可以设有多条数据线102，各数据线102沿如图所示的第一方向延伸，各数据线102可以接收驱动芯片107提供的显示信号，以使该显示区1011可以显示预定的画面。上述非显示区1012内设有第一扇出区域103和第二扇出区域104，如图1A所示，第一扇出区域103和第二扇出区域104可以沿第二方向排列，这里的第二方向与上述第一方向垂直。上述非显示区1012内还设有第一多路选通模块105和第二多路选通模块106，如图1A所示，第一多路选通模块105和第二多路选通模块106可以沿上述第二方向排列。上述显示面板100中还设有驱动芯片107，该驱动芯片107可以包括沿第二方向依次设置的第一输出引脚区1071、第二输出引脚区1072和第三输出引脚区1073，如图1A所示。在上述显示面板100中，上述第一多路选通模块105、第一扇出区域103和第一输出引脚区1071可以沿上述第一方向依次排列，上述第二多路选通模块106、第二扇出区域104和第三输出引脚区1073也可以沿上述第一方向依次排列，如图1A所示。

在本实施例中，上述第一扇出区域103内可以设有多条第一扇出引线1031，上述第二扇出区域104内可以设有多条第二扇出引线1041。上述第一多路选通模块105可以包括多个第一多路选通器1051，上述第二多路选通模块106可以包括多个第二多路选通器1061。进一步的，在上述驱动芯片107中，上述第一输出引脚区1071设有多个第一输出引脚，第二输出引脚区1072设有多个第二输出引脚，第三输出引脚区1073设有多个第三输出引脚。

需要说明的是，如图1B所示，上述第一输出引脚区1071中的各第一输出引脚可以通过上述第一扇出引线1031与上述第一多路选通器1051电连接，上述各第一多路选通器1051和与其对应的部分数据线102电连接。同样地，上述第三输出引脚区1073中的各第三输出引脚可以通过上述第二扇出引线1041与上述第二多路选通器1061电连接，上述各第二多路选通器1061和与其对应的其余的数据线102电连接。上述第一输出引脚区1071和第三输出引脚区1073可以为显示信号输出引脚区(Source out)，上述第一输出引脚可以通过上述第一扇出引线1031和第一多路选通器1051为与各第一多路选通器1051电连接的数据线102提供显示信号，同样地，上述第三输出引脚可以通过上述第二扇出引线1041和第二多路选通器1061为与各第二多路选通器1061电连接的数据线102提供显示信号。上述第二输出引脚区1072可以为时钟线号输出引脚区(CKH)，上述第二输出引脚可以输出时钟信号，该时钟信号使得上述第一多路选通器1051和第二多路选通器1061可以控制与之相连的数据线102的选通。

通常，上述显示面板100还可以包括第二柔性线路板，上述驱动芯片107可以通过该第二柔性电路板绑定在阵列基板上。而上述各第一输出引脚可以通过该第二柔性电路板与上述第一扇出引线1031电连接，第一扇出引线1031可以通过上述第一多路选通器1051与部分数据线102电连接。上述各第三输出引脚可以通过第二柔性电路板与上述第二扇出引线1041电连接，第二扇出引线1041可以通过上述第二多路选通器1061与其余的数据线102电连接。上述各第二输出引脚可以通过第二柔性电路板与上述各第一多路选通器1051和第二多路选通器1061电连接，上述第一多路选通器1051和第二多路选通器1061可以控制数据线102的选通。

本实施例提供的显示面板100，其中的驱动芯片107的用于输出时钟信号的第二输出引脚区1072可以设置在用于输出显示信号的第一输出引脚区1071和第三输出引脚区1073之间，相较于现有技术中将所有扇区引线连接至位于驱动芯片中心的显示信号输出引脚区的设计，本申请实施例提供的显示面板100的设计可以缩小第一输出引脚区1071以及第三输出引脚区1073与驱动芯片107的边缘之间的最小距离，进而可以缩小靠近衬底基板101的边缘的数据线102和与之电连接的输出引脚之间沿上述第二方向的距离，使得上述第一扇出区域103和第二扇出区域104可以以较小的高度的区域容纳所有的扇出引线，本实施例中的上述第一扇出区域103和第二扇出区域104的高度减小能够减小边框尺寸。需要说明的是，上述衬底基板101的边缘沿上述第一方向延伸。

在本实施例的一些可选的实现方式中，在上述第二方向上，驱动芯片107的第一输出引脚区1071与该驱动芯片107的沿第一方向延伸的边缘的最小距离为b，如图1A所示，上述驱动芯片107的第三输出引脚区1073与该驱动芯片107的沿第一方向延伸的边缘的最小距离为c，上述距离b和距离c均小于3.5mm，例如可以控制在2mm以内。上述距离b和距离c小于3.5mm可以确保第一输出引脚区1071以及第三输出引脚区1073与驱动芯片107的边缘之间的距离与现有的驱动芯片的设计中的显示信号输出引脚区与驱动芯片边缘的间距相比明显减小，从而使得第一扇出区域103和第二扇出区域104沿第一方向的高度缩小，实现显示面板的窄边框设计。

在本实施例的一些可选的实现方式中，上述驱动芯片107的第一输出引脚区1071、第二输出引脚区1072和第三输出引脚区1073可以设置在该驱动芯片107的第一边1074，如图1A所示。上述驱动芯片107的第一边1074沿上述第二方向延伸，且该第一边1074靠近上述显示区1011，如图1A所示。

需要说明的是，上述驱动芯片107还可以包括输入引脚区，该输入引脚区可以包括多个输入引脚，且输入引脚区可以设置在驱动芯片107的第二边1075，输入引脚区内的输入引脚可以用于从外部电路接收显示信号。上述第二边1075沿上述第二方向延伸，且该第二边1075可以为驱动芯片107中远离显示区1011的一边，如图1A所示。

通常，在显示面板100中，上述驱动芯片107可以通过第一柔性电路板与外部电路电连接，该第一柔性电路板可以设置在驱动芯片107远离上述显示区1011的一侧，即第一柔性电路板可以靠近驱动芯片107的第二边1075设置，该第一柔性电路板可以与上述驱动芯片107上的各输入引脚电连接。

在本实施例的一些可选的实现方式中，上述第一多路选通模块105和第二多路选通模块106在沿上述第二方向上具有一间隙，该间隙可以如图1A中的第一多路选通模块105和第二多路选通模块106之间的双向箭头A所示，并且该间隙的宽度a需要满足a小于等于500μm，以便于上述第一多路选通模块105可以与上述第一扇出区域103以及第一输出引脚区1071对应，上述第二多路选通模块106可以与上述第二扇出区域104以及第三输出引脚区1073对应。

在本实施例的一些可选的实现方式中，上述衬底基板101的非显示区1012内可以设有多条时钟信号线，如图1B所示，各时钟信号线可以将第二输出引脚提供的时钟信号CKH1、CKH2、CKH3、XCKH1、XCKH2、XCKH3输出到上述第一多路选通器1051和第二多路选通器1061，以使上述各第一多路选通器1051和第二多路选通器1061可以控制与之电连接的数据线102的选通。需要说明的是，上述各时钟信号线可以设置在上述第一多路选通模块105和第二多路选通模块106之间的间隙区域，并且各时钟信号线可以与上述提供时钟信号的第二输出引脚区1072相对应。

在本实施例的一些可选的实现方式中，上述各第一多路选通器1051可以包括多个第一薄膜晶体管，则上述第一多路选通模块105可以包括多个第一薄膜晶体管；上述第二多路选通器1061可以包括多个第二薄膜晶体管，则上述第二多路选通模块106可以包括多个第二薄膜晶体管。可以理解，上述阵列基板中的像素可以包括多个子像素，例如，阵列基板上的各像素中可以包括三个子像素，各子像素可以通过数据线与第一多路选通器1051或第二多路选通器1061电连接。如图1B所示，上述第一多路选通器1051中的各第一薄膜晶体管可以和与其对应的数据线电连接，上述第二多路选通器1061中的各第二薄膜晶体管可以和与其对应的数据线102电连接。上述各第一薄膜晶体管的栅极可以与时钟信号线一一对应电连接，同一像素中的各第一薄膜晶体管的第一极与同一上述第一扇出引线1031电连接，各第一薄膜晶体管的第二极与数据线102电连接，从而使得显示信号可以通过上述第一扇出引线1031和各第一薄膜晶体管输出到数据线102，而上述与第一薄膜晶体管的栅极电连接的时钟信号线可以控制上述与各子像素对应数据线102的选通。同样地，上述第二薄膜晶体管的栅极与时钟信号线一一对应电连接，同一像素中的各第二薄膜晶体管的第一极与第二扇出引线1041电连接，各第二薄膜晶体管的第二极与数据线102电连接，从而使得显示信号可以通过上述第二扇出引线1041和各第二薄膜晶体管输出到数据线102，上述与第二薄膜晶体管的栅极电连接的时钟信号线可以控制上述与各子像素对应数据线102的选通，以便于显示区1011可以显示预定画面。

具体地，阵列基板100中可以包括多个像素，而每个像素可以包括多个子像素，例如每个像素可以包括第一子像素、第二子像素和第三子像素。上述多条数据线102可以包括第一数据线1021、第二数据线1022和第三数据线1023，并且第一数据线1021可以与上述第一子像素电连接，第二数据线1022可以与上述第二子像素电连接，第三数据线1023可以与上述第三子像素电连接。上述第一多路选通模块105中的多个第一薄膜晶体管可以包括第一子薄膜晶体管M1、第二子薄膜晶体管M2和第三子薄膜晶体管M3，上述第二多路选通模块106中的多个第二薄膜晶体管可以包括第四子薄膜晶体管M4、第五子薄膜晶体管M5和第六子薄膜晶体管M6。例如上述第一多路选通模块105中可以包括两个第一子薄膜晶体管M1、两个第二子薄膜晶体管M2和两个第三子薄膜晶体管M3，此时上述第一数据线1021、第二数据线1022、第三数据线1023与各第一子薄膜晶体管M1、第二子薄膜晶体管M2和第三子薄膜晶体管M3的连接关系可以如图1B所示，上述两个第一子薄膜晶体管M1可以为P型薄膜晶体管和N型薄膜晶体管，两者相互电连接后可以与一条第一数据线1021电连接，同样地，两个第二子薄膜晶体管M2相互电连接后可以与一条第二数据线1022电连接，两个第三子薄膜晶体管M3相互电连接后可以与一条第三数据线1023电连接。上述第二多路选通模块106中可以包括两个第四子薄膜晶体管M4、两个第五子薄膜晶体管M5和两个第六子薄膜晶体管M6，两个第四子薄膜晶体管M4相互电连接后可以与一条第一数据线1021电连接，两个第五子薄膜晶体管M5相互电连接后可以与一条第二数据线1022电连接，两个第六子薄膜晶体管M6相互电连接后可以与一条第三数据线1023电连接。其中，第一子像素、第二子像素、第三子像素可以为红色子像素、绿色子像素和蓝色子像素中的一种，且第一子像素、第二子像素、第三子像素的颜色互不相同。

上述第一子薄膜晶体管M1的第二极和上述第四子薄膜晶体管M4的第二极可以各自与一条上述第一数据线1021电连接，即上述相互电连接的两个第一子薄膜晶体管M1的第二极可以与一条第一数据线1021电连接，上述相互电连接的两个第四子薄膜晶体管M4的第二极可以与一条第一数据线1021电连接，如图1B所示。同样地，上述第二子薄膜晶体管M2的第二极和上述第五子薄膜晶体管M5的第二极可以各自与一条上述第二数据线1022电连接，上述第三子薄膜晶体管M3的第二极和上述第六子薄膜晶体管M6的第二极可以各自与一条第三数据线1023电连接，如图1B所示。上述各第一子薄膜晶体管M1的栅极、各第二子薄膜晶体管M2的栅极、各第三子薄膜晶体管M3的栅极、各第四子薄膜晶体管M4的栅极、各第五子薄膜晶体管M5的栅极以及各第六子薄膜晶体管M6的栅极可以与时钟信号线电连接，这里的时钟信号线可以为第一时钟信号线、第二时钟信号线或第三时钟信号线。具体地，如图1B所示，上述第一子薄膜晶体管M1的栅极和第四子薄膜晶体管M4的栅极可以与第一时钟信号线电连接，以便于上述驱动芯片107的第二输出引脚可以为第一时钟信号线提供第一时钟信号，上述第一多路选通器1051和第二多路选通器1061分别包含两个第一子薄膜晶体管M1和两个第四子薄膜晶体管M4，上述第一时钟信号可以包括CKH1和XCKH1，且第一时钟信号CKH1和XCKH1可以对应不同的第一时钟信号线，如图1B所示。同样地，上述第二子薄膜晶体管M2的栅极和第五子薄膜晶体管M5的栅极可以与第二时钟信号线电连接，上述第二输出引脚可以为第二时钟信号线提供第二时钟信号CKH2和XCKH2，第二时钟信号CKH2和XCKH2可以对应不同的第二时钟信号线；上述第三子薄膜晶体管M3的栅极和第六子薄膜晶体管M6的栅极与第三时钟信号线电连接，上述第二输出引脚可以为第三时钟信号线提供第三时钟信号CKH3和XCKH3，第三时钟信号CKH3和XCKH3可以对应不同的第三时钟信号线，如图1B所示。上述第一时钟信号线、第二时钟信号线和第三时钟信号线可以通过上述第一子薄膜晶体管M1、第二子薄膜晶体管M2、第三子薄膜晶体管M3等控制各数据线102的选通，以使上述显示区1011可以根据显示信号显示画面。

进一步地，上述各第一子薄膜晶体管M1的第一极，各第二子薄膜晶体管M2的第一极，以及各第三子薄膜晶体管M3的第一极与同一条第一扇出引线1031电连接，如图1B所示，上述各第四子薄膜晶体管M4的第一极，各第五子薄膜晶体管M5的第一极，以及各第六子薄膜晶体管M6的第一极与同一条第二扇出引线1041电连接。

需要说明的是，当阵列基板上的各像素包括三个子像素时，上述各第一多路选通器1051和第二多路选通器1061中还可以均包括三个薄膜晶体管，如图1C所示。此时，上述第一数据线1021与一个第一子薄膜晶体管M1的第二极或一个第四子薄膜晶体管M4的第二极电连接，上述第二数据线1022与一个第二子薄膜晶体管M2的第二极或一个第五子薄膜晶体管M5的第二极电连接，上述第三数据线1023与一个第三子薄膜晶体管M3的第二极或一个第六子薄膜晶体管M6的第二极电连接。与图1B相比，在图1C中，上述各第一多路选通器1051中仅包含一个第一子薄膜晶体管M1、一个第二子薄膜晶体管M2、一个第三子薄膜晶体管M3，上述各第二多路选通器1061中仅包含一个第四子薄膜晶体管M4、一个第五子薄膜晶体管M5以及一个第六子薄膜晶体管M6。上述第一子薄膜晶体管M1的栅极和第四子薄膜晶体管M4的栅极可以与一条第一时钟信号线电连接，以便于上述驱动芯片107的第二输出引脚可以为第一时钟信号线提供第一时钟信号CKH，如图1C所示；上述第二子薄膜晶体管M2的栅极和第五子薄膜晶体管M5的栅极可以与一条第二时钟信号线电连接，上述第二输出引脚可以为第二时钟信号线提供第二时钟信号CKH2；上述第三子薄膜晶体管M3的栅极和第六子薄膜晶体管M6的栅极与一条第三时钟信号线电连接，上述第二输出引脚可以为第三时钟信号线提供第三时钟信号CKH3。上述第一时钟信号线、第二时钟信号线和第三时钟信号线可以通过上述第一子薄膜晶体管M1、第二子薄膜晶体管M2、第三子薄膜晶体管M3等控制各数据线102的选通，以使上述显示区1011可以根据显示信号显示画面。

可以理解，若阵列基板中的各像素包括四种不同颜色的子像素，那么阵列基板上的多条数据线可以对应包括四种数据线，并且上述第一多路选通器1051和第二多路选通器1061与时钟信号线的具体连接关系也与图1B或图1C所示的连接关系类似，即与颜色不同的子像素连接的不同数据线由不同的时钟信号线控制进行信号传输，这里不再赘述。

本申请的上述实施例提供的显示面板100可以包括沿第二方向设置的第一扇出区域103、第二扇出区域104，沿第二方向设置的第一多路选通模块105和第二多路选通模块106，以及驱动芯片107，该驱动芯片107包括沿第二方向依次设置的第一输出引脚区1071、第二输出引脚区1072和第三输出引脚区1073，且第一输出引脚区1071与第一扇出区域103相对应，第三输出引脚区1073与第二扇出区域104相对应，与现有技术相比第一输出引脚区1071和第三输出引脚区1073到驱动芯片107的侧边的距离减小，从而使得上述第一扇出区域103和第二扇出区域104沿第一方向的高度减小，有利于实现显示面板的窄边框的要求。

继续参考图2，其示出了根据本申请的显示面板的第二实施例的结构示意图。如图所示，本实施例中的显示面板200可以包括衬底基板201、数据线202、第一扇出区域203、第二扇出区域204、第一多路选通模块205、第二多路选通模块206、驱动芯片207、第三扇出区域208和第四扇出区域209。

在本实施例中，上述显示面板200可以包括阵列基板，该阵列基板可以包括衬底基板201，该衬底基板201可以包括显示区2011和非显示区2012，如图2所示。上述显示区2011内可以设有多条数据线202，各数据线202沿如图所示的第一方向延伸，各数据线202可以接收驱动芯片207提供的显示信号，以使该显示区2011可以显示预定的画面。上述非显示区2012内设有第一扇出区域203和第二扇出区域204，如图2所示，第一扇出区域203和第二扇出区域204可以沿第二方向排列，这里的第二方向与上述第一方向垂直。上述非显示区2012内还设有第一多路选通模块205和第二多路选通模块206，如图2所示，第一多路选通模块205和第二多路选通模块206可以沿上述第二方向排列。上述非显示区2012还可以包括第三扇出区域208和第四扇出区域209，如图2所示，第三扇出区域208和第四扇出区域209可以沿上述第二方向排列设置。上述显示面板200中还设有驱动芯片207，该驱动芯片207可以包括沿第二方向依次设置的第一输出引脚区2071、第二输出引脚区2072和第三输出引脚区2073，如图2所示。在上述显示面板200中，上述第三扇出区域208、第一多路选通模块205、第一扇出区域203和第一输出引脚区2071可以沿上述第一方向依次排列，上述第四扇出区域209、第二多路选通模块206、第二扇出区域204和第三输出引脚区2073也可以沿上述第一方向依次排列，如图2所示。

在本实施例中，上述第一扇出区域203内可以设有多条第一扇出引线，上述第二扇出区域204内可以设有多条第二扇出引线，上述第三扇出区域208内可以设有多第三扇出引线，上述第四扇出区域209可以设有多条第四扇出引线。上述第一多路选通模块205可以包括多个第一多路选通器，上述第二多路选通模块206可以包括多个第二多路选通器。进一步的，在上述驱动芯片207中，上述第一输出引脚区2071设有多个第一输出引脚，第二输出引脚区2072设有多个第二输出引脚，第三输出引脚区2073设有多个第三输出引脚。

需要说明的是，上述第一输出引脚区2071中的各第一输出引脚可以通过上述第一扇出引线与上述第一多路选通器电连接，上述各第一多路选通器可以通过第三扇出引线和与其对应的部分数据线202电连接。同样地，上述第三输出引脚区2073中的各第三输出引脚可以通过上述第二扇出引线与上述第二多路选通器电连接，上述各第二多路选通器可以通过第四扇出引线和与其对应的其余的数据线202电连接。上述第一输出引脚可以通过上述第一扇出引线、第一多路选通器以及第三扇出引线为与各第三扇出引线电连接的数据线202提供显示信号。同样地，上述第三输出引脚可以通过上述第二扇出引线、第二多路选通器和第四扇出引线为与各第四扇出引线电连接的数据线202提供显示信号。上述第二输出引脚可以输出时钟信号，该时钟信号使得上述第一多路选通器和第二多路选通器可以控制与之相连的数据线202的选通。位于上述第三扇出区域208的第三扇出引线和位于上述第四扇出区域209的第四扇出引线可以进一步减小第一扇出区域203与第三扇出区域208沿第一方向的高度和，以及进一步减小第二扇出区域204与第四扇出区域209沿第一方向的长度高度和，使得显示面板200可以实现窄边框设计。

本申请的上述实施例提供的显示面板200可以包括沿第二方向设置的第一扇出区域203、第二扇出区域204，沿第二方向设置的第一多路选通模块205和第二多路选通模块206，沿第二方向设置的第三扇出区域208、第四扇出区域209，以及驱动芯片207，该驱动芯片207包括沿第二方向依次设置的第一输出引脚区2071、第二输出引脚区2072和第三输出引脚区2073，且第一输出引脚区2071与第一扇出区域203相对应，第三输出引脚区2073与第二扇出区域204相对应，与现有技术相比第一输出引脚区2071和第三输出引脚区2073到驱动芯片207的侧边的距离减小，从而使得上述第一扇出区域203和第三扇出区域208的高度之和、上述第二扇出区域204和第四扇出区域209的高度之和均可以减小，可以满足显示面板200的窄边框的要求。

本申请的上述实施例提供的显示面板可以是液晶显示面板，OLED显示面板，电子纸等，本申请对此不做限定。上述显示面板还可以包括一些公知的结构，诸如彩膜基板、公共电极等。为了不必要地模糊本公开的实施例，这些公知的结构在上述实施例中未提及。

此外，本申请还提供了一种显示装置，可以包括上述实施例提供的显示面板。上述显示装置可以如图3所示，图3示出了根据本申请的显示装置的一实施例的示意图。显示装置300可以为如图3所示的手机，并且该显示装置300中的显示面板的结构和功能与上述实施例相同，这里不再赘述。本领域技术人员可以理解的是，上述显示装置还可以为具有显示功能的电脑、电视等，这里不再一一列举。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的实用新型范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述实用新型构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (11)

1.一种显示面板，其特征在于，包括：

阵列基板，所述阵列基板包括：

衬底基板，所述衬底基板包括显示区和非显示区，所述显示区包括沿第一方向延伸的多条数据线；

所述非显示区包括：

沿第二方向设置的第一扇出区域和第二扇出区域，所述第一扇出区域设有多条第一扇出引线，所述第二扇出区域设有多条第二扇出引线，其中，所述第二方向与所述第一方向垂直；

沿所述第二方向设置的第一多路选通模块和第二多路选通模块，所述第一多路选通模块包括多个第一多路选通器，所述第二多路选通模块包括多个第二多路选通器；

所述显示面板还包括：

驱动芯片，所述驱动芯片包括沿所述第二方向设置的第一输出引脚区、第二输出引脚区和第三输出引脚区，所述第一输出引脚区设有多个第一输出引脚，所述第二输出引脚区设有多个第二输出引脚，所述第三输出引脚区设有多个第三输出引脚；

其中，各所述第一输出引脚通过所述第一扇出引线与所述第一多路选通器电连接，所述第一多路选通器与部分所述数据线电连接；

各所述第三输出引脚通过所述第二扇出引线与所述第二多路选通器电连接，所述第二多路选通器与其余的所述数据线电连接；

各所述第二输出引脚与各所述第一多路选通器和所述第二多路选通器电连接，以使所述第一多路选通器和所述第二多路选通器控制所述数据线的选通。

2.根据权利要求1所述的显示面板，其特征在于，所述非显示区设有多条时钟信号线，所述多条时钟信号线设置于所述第一多路选通模块和所述第二多路选通模块之间，各所述第二输出引脚通过所述时钟信号线电连接至所述第一多路选通器和所述第二多路选通器。

3.根据权利要求1所述的显示面板，其特征在于，所述驱动芯片包括沿所述第二方向延伸的第一边和第二边，所述第一边为所述驱动芯片靠近所述显示区的一边，所述第二边为所述驱动芯片远离所述显示区的一边；

所述第一输出引脚区、第二输出引脚区和第三输出引脚区设置在所述第一边；

所述驱动芯片还包括输入引脚区，所述输入引脚区包括多个输入引脚，所述输入引脚区设置在所述第二边，用于从外部电路接收显示信号。

4.根据权利要求3所述的显示面板，其特征在于，所述驱动芯片远离所述显示区的一侧设有第一柔性电路板，各所述输入引脚通过所述第一柔性电路板与所述外部电路电连接。

5.根据权利要求2所述的显示面板，其特征在于，各所述第一多路选通器包括多个第一薄膜晶体管，各所述第二多路选通器包括多个第二薄膜晶体管；

所述第一薄膜晶体管的栅极与所述时钟信号线一一对应电连接，所述第一薄膜晶体管的第一极与所述第一扇出引线电连接，所述第一薄膜晶体管的第二极与所述数据线电连接；

所述第二薄膜晶体管的栅极与所述时钟信号线一一对应电连接，所述第二薄膜晶体管的第一极与所述第二扇出引线电连接，所述第二薄膜晶体管的第二极与所述数据线电连接。

6.根据权利要求5所述的显示面板，其特征在于，所述阵列基板还包括多个像素，各所述像素包括第一子像素、第二子像素和第三子像素；

所述多条数据线包括第一数据线、第二数据线和第三数据线，其中，所述第一数据线与所述第一子像素电连接，所述第二数据线与所述第二子像素电连接，所述第三数据线与所述第三子像素电连接；

所述多个第一薄膜晶体管包括第一子薄膜晶体管、第二子薄膜晶体管和第三子薄膜晶体管，所述多个第二薄膜晶体管包括第四子薄膜晶体管、第五子薄膜晶体管和第六子薄膜晶体管，其中，所述第一子薄膜晶体管的第二极和所述第四子薄膜晶体管的第二极各自与一条所述第一数据线电连接，所述第二子薄膜晶体管的第二极和所述第五子薄膜晶体管的第二极各自与一条所述第二数据线电连接，所述第三子薄膜晶体管的第二极和所述第六子薄膜晶体管的第二极各自与一条所述第三数据线电连接；

所述多条时钟信号线包括第一时钟信号线、第二时钟信号线和第三时钟信号线，所述第一子薄膜晶体管的栅极和所述第四子薄膜晶体管的栅极与所述第一时钟信号线电连接，所述第二子薄膜晶体管的栅极和所述第五子薄膜晶体管的栅极与所述第二时钟信号线电连接，所述第三子薄膜晶体管的栅极和所述第六子薄膜晶体管的栅极与所述第三时钟信号线电连接；

所述驱动芯片为所述第一时钟信号线提供第一时钟信号，所述驱动芯片为所述第二时钟信号线提供所述第二时钟信号，所述驱动芯片为所述第三时钟信号线提供所述第三时钟信号；

所述第一子薄膜晶体管的第一极，所述第二子薄膜晶体管的第一极，以及所述第三子薄膜晶体管的第一极与同一条所述第一扇出引线电连接；

所述第四子薄膜晶体管的第一极，所述第五子薄膜晶体管的第一极，以及所述第六子薄膜晶体管的第一极与同一条所述第二扇出引线电连接。

7.根据权利要求1所述的显示面板，其特征在于，所述第一多路选通模块与所述第二多路选通模块沿所述第二方向具有间隙，所述间隙的宽度为a，且满足a小于或等于500μm。

8.根据权利要求1所述的显示面板，其特征在于，在所述第二方向上，所述第一输出引脚区与所述驱动芯片的边缘的最小距离为b，所述第三输出引脚区与所述驱动芯片的边缘的最小距离为c，且满足b和c均小于3.5mm。

9.根据权利要求1所述的显示面板，其特征在于，所述非显示区还包括沿所述第二方向设置的第三扇出区域和第四扇出区域，所述第三扇出区域设有多条第三扇出引线，所述第四扇出区域设有多条第四扇出引线；

所述第一多路选通器通过所述第三扇出引线与部分所述数据线电连接，所述第二多路选通器通过所述第四扇出引线与其余的所述数据线电连接。

10.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括第二柔性线路板，所述驱动芯片通过所述第二柔性电路板绑定在所述阵列基板上；

各所述第一输出引脚通过所述第二柔性电路板与所述第一扇出引线电连接，所述第一扇出引线通过所述第一多路选通器与部分所述数据线电连接；

各所述第三输出引脚通过所述第二柔性电路板与所述第二扇出引线电连接，所述第二扇出引线通过所述第二多路选通器与其余的所述数据线电连接；

各所述第二输出引脚通过所述第二柔性电路板与各所述第一多路选通器和所述第二多路选通器电连接，以使所述第一多路选通器和所述第二多路选通器控制所述数据线的选通。

11.一种显示装置，其特征在于，包括如权利要求1-10之一所述的显示面板。