CN103592800B

CN103592800B - 液晶显示面板和液晶显示装置

Info

Publication number: CN103592800B
Application number: CN201210291232.8A
Authority: CN
Inventors: 李元; 范松; 曾章和; 黄建才
Original assignee: Shanghai Tianma Microelectronics Co Ltd
Current assignee: Shanghai Tianma Microelectronics Co Ltd
Priority date: 2012-08-16
Filing date: 2012-08-16
Publication date: 2018-07-10
Anticipated expiration: 2032-08-16
Also published as: CN103592800A

Abstract

本发明公开了一种液晶显示面板和液晶显示器。其中，该液晶显示面板包括：按照M行×N列的矩阵方式排布的子像素；N+1条数据线，每条数据线接收像素数据；M条扫描线，与数据线交叉构成像素区，其中，第1条数据线上耦接的第i+1个子像素的栅极耦接于第2i+1条扫描线上，第i+2条数据线上耦接的第i+1个子像素的栅极耦接于第i+1条扫描线上，第n+1条数据线上耦接的第i+1个子像素的栅极耦接于第2i+2条扫描线上，且第1条数据线与第n+1条数据线在接收像素数据的一端连接，i为小于等于n‑2的非负整数。通过本发明，能够实现无需改变数据驱动电路的设计，降低了成本。

Description

液晶显示面板和液晶显示装置

技术领域

本发明涉及液晶显示技术领域，具体而言，涉及一种液晶显示面板和液晶显示装置。

背景技术

现有技术中关于显示面板的极性变换的反演模式可以包括如下4种模式：帧反转模式，行反转模式，列反转模式，点反转模式，其中，采用点反转模式对源驱动器的功耗最大，但显示效果最好。

图1是根据相关现有技术的显示面板电路连接的排版结构示意图。

具体的，现有技术中液晶显示面板上的电路排布结构采用如图1所示的zigzag结构，在显示面板中实现该结构可以以列反转的驱动方式实现点反转的显示效果。现有技术的液晶显示面板不仅可以降低功耗，而且还可以提高显示质量。但上述电路结构中，当奇数行的栅极线开启时，数据驱动电路向第1到第N条数据线（S1、S2、… 、SN）提供像素电压，而当偶数行的栅线开启时，数据驱动电路向第2到第N+1条数据线（S2、S3、 … 、SN+1）提供像素电压。在这种情况下，奇数行扫描线打开期间各个子像素正常接收电压，为了保证偶数行的扫描线打开期间，各个子像素也正常接收像素电压，则需要对数据驱动电路进行复杂的设计，以使得数据驱动电路在偶数行的栅线开启时向第2到第N+1条数据线（S2、S3、 … 、SN+1）提供像素电压，这样就增加了研发人员的工作量以及生产显示面板的成本。

目前现有技术的用列反转的驱动方式实现点反转的显示效果的显示面板的电路zigzag排版结构，导致数据驱动电路设计复杂，成本太高的问题，目前尚未提出有效的解决方案。

发明内容

针对现有技术的用列反转实现点反转模式的显示面板的zigzag排版结构，导致数据驱动电路设计复杂，成本太高的问题，目前尚未提出有效的解决方案，为此，本发明的主要目的在于提供一种液晶显示面板和液晶显示装置，以解决上述问题。

为了实现上述目的，根据本发明的一个方面，提供了一种液晶显示面板，该液晶显示面板包括：多个子像素，子像素以M行×N列的矩阵方式排布；N+1条数据线，用于接收并传输像素电压；M条扫描线与N+1条数据线交叉设置，子像素设置于扫描线与数据线交叉处并与扫描线和数据线耦接；其中，在同一行子像素中耦接于数据线上的各个子像素位于数据线的同一侧；每一列子像素设置于相邻的两条数据线之间，且同一列子像素中任意相邻的两个子像素分别耦接至相邻的两条数据线；第1条数据线与第N+1条数据线电连接。

进一步地，任意相邻的两个子像素接收到的像素电压的极性相反。

进一步地，第1条数据线上耦接的第j+1个子像素耦接于第2j+1条扫描线上，第i+2条数据线上耦接的第p+1个子像素耦接于第p+1条扫描线上，第N+1条数据线上耦接的第q+1个子像素耦接于第2q+2条扫描线上，i、j、p和q为非负整数，且i≤N-2，2j+1≤M，p+1≤M，2q+2≤M。

进一步地，同一行子像素耦接于同一条扫描线，与第i+2条数据线耦接的子像素中任意两个相邻的子像素分别位于第i+2条数据线的两侧。

进一步地，液晶显示面板还包括数据驱动电路，向N+1条数据线提供像素电压。

进一步地，数据驱动电路直接与N+1条数据线连接并提供像素电压。

进一步地，第3k+1条、第3k+2条和第3k+3条数据线连接于第k+1节点，数据驱动电路向第k+1节点提供像素电压；在第1条扫描线和第k+1节点之间设置有开关控制电路，控制第3k+1条、第3k+2条和第3k+3条数据线与数据驱动电路的导通和断开，k为非负整数，且3k+3≤N。

进一步地，开关控制电路包括：三条控制线，用于接收控制信号；多个开关单元，每一开关单元包括控制端、输入端和输出端；其中，第3k+1个开关单元的控制端与第1条控制线电连接，输入端与第k+1节点电连接，输出端与第3i+1条数据线电连接；第3k+2个开关单元的控制端与第2条控制线电连接，输入端与第k+1节点电连接，输出端与第3k+2条数据线电连接；第3k+3个开关单元第3k+1个开关单元的控制端与第3条控制线电连接，输入端与第k+1节点电连接，输出端与第3k+3条数据线电连接。

进一步地，所有开关控制电路共用三条控制线。

进一步地，当第奇数行扫描线开启对应行子像素时，第1到第N条数据线接收到的像素电压分别传输给该行第1到第N个子像素；当第偶数行扫描线开启对应行子像素时，第1条数据线接收到的像素电压通过第N+1条数据线传输给该行第N个子像素，第2到第N条数据线接收到的像素电压分别传输给该行第1到第N-1个子像素。

进一步地，每一行像素包括多个像素，每个像素包括三个子像素，三个子像素分别为R子像素、G子像素、B子像素。

进一步地，第1条数据线上耦接的第j+1个子像素耦接于第2j+2条扫描线上，第i+2条数据线上耦接的第p+1个子像素耦接于第p+1条扫描线上，第N+1条数据线上耦接的第q+1个子像素耦接于第2q +1条扫描线上，i、j、p和q为非负整数，且i≤N-2，2j+2≤M，p+1≤M,2q+1≤M。

进一步地，同一行子像素耦接于同一条扫描线，与第i+2条数据线耦接的子像素中任意两个子像素分别位于第i+2条数据线的两侧。

进一步地，开关控制电路包括：三条控制线，用于接收控制信号；多个开关单元，每一控制单元包括控制端、输入端和输出端；其中，第3k+1个开关单元的控制端与第1条控制线电连接，输入端与第k+1节点电连接，输出端与第3i+1条数据线电连接；第3k+2个开关单元的控制端与第2条控制线电连接，输入端与第k+1节点电连接，输出端与第3k+2条数据线电连接；第3k+3个开关单元第3k+1个开关单元的控制端与第3条控制线电连接，输入端与第k+1节点电连接，输出端与第3k+3条数据线电连接。

进一步地，所有开关控制电路共用三条控制线。

进一步地，当第偶数行扫描线开启对应行子像素时，第1到第N条数据线接收到的像素电压分别传输给该行第1到第N个子像素；当第奇数行扫描线开启对应行子像素时，第1条数据线接收到的像素电压通过第N+1条数据线传输给该行第N个子像素，第2到第N条数据线接收到的像素电压分别传输给该行第1到第N-1个子像素。

为了实现上述目的，根据本发明的另一方面，提供了一种液晶显示装置，该液晶显示装置包括：液晶显示面板；液晶显示面板包括：多个子像素，子像素以M行×N列的矩阵方式排布；N+1条数据线；与N+1条数据线交叉设置的M条扫描线，子像素设置于扫描线与数据线交叉处并与扫描线和数据线耦接；与M条扫描线电连接的扫描驱动电路；与N+1条数据线电连接的数据驱动电路；其中，在同一行子像素中耦接于数据线上的各个子像素位于数据线的同一侧；每一列子像素设置于相邻的两条数据线之间，且同一列子像素中任意相邻的两个子像素分别耦接至相邻的两条数据线；第1条数据线与第N+1条数据线电连接；还包括：主机，用于向液晶显示面板提供像素数据；其中，扫描驱动电路向M条扫描线提供扫描驱动信号以打开或关闭扫描线上耦接的子像素；数据驱动电路将像素数据转换成像素电压提供N+1条数据线上耦接的子像素。

进一步地，第1条数据线上耦接的第j+1个子像素耦接于第2j+1条扫描线上，第i+2条数据线上耦接的第p+1个子像素耦接于第p+1条扫描线上，第N+1条数据线上耦接的第q+1个子像素耦接于第2q+2条栅极线上数据线，i、j、p和q为非负整数，且i≤N-2，2j+1≤M，p+1≤M,2q+2≤M。

进一步地，数据驱动电路直接与N+1条数据线提供像素电压。

进一步地，所有开关控制电路共用三条控制线。

进一步地，当第奇数条扫描线开启对应行子像素时，第1到第N条数据线接收到的像素电压分别传输给该行第1到第N个子像素；当第偶数条扫描线开启对应行子像素时，第1条数据线接收到的像素电压通过第N+1条数据线传输给该行第N个子像素，第2到第N条数据线接收到的像素电压分别传输给该行第1到第N-1个子像素。

进一步地，第1条数据线上耦接的第j+1个子像素耦接于第2j+2条扫描线上，第i+2条数据线上耦接的第p+1个子像素耦接于第p+1条扫描线上，第N+1条数据线上耦接的第q+1个子像素的栅极耦接于第2q +1条扫描线上数据线，i、j、p和q为非负整数，且i≤N-2，2j+2≤M，p+1≤M,2q+1≤M。

进一步地，数据驱动电路直接与N+1条数据线提供像素电压。

进一步地，第3k+1条、第3k+2条和第3k+3条数据线连接于第k+1节点，数据驱动电路向第k+1节点提供像素电压；在第1条扫描线和第k+1节点之间设置有开关控制电路，控制第3k+1条、第3k+2条和第3k+3条数据线与数据驱动电路的导通和断开，k为非负整数，且3k+3≤N数据线扫描线数据线。

进一步地，所有开关控制电路共用三条控制线。

进一步地，当第偶数条扫描线开启对应行子像素时，第1到第N条数据线接收到的像素电压分别传输给该行第1到第N个子像素；当第奇数条扫描线开启对应行子像素时，第1条数据线接收到的像素电压通过第N+1条数据线传输给该行第N个子像素，第2到第N条数据线接收到的像素电压分别传输给该行第1到第N-1个子像素。

通过本发明，采用多个子像素，子像素以M行×N列的矩阵方式排布；N+1条数据线，用于接收并传输像素电压；M条扫描线与N+1条数据线交叉设置，子像素设置于扫描线与数据线交叉处并与扫描线和数据线耦接；其中，在同一行子像素中耦接于数据线上的各个子像素位于数据线的同一侧；每一列子像素设置于相邻的两条数据线之间，且同一列子像素中任意相邻的两个子像素分别耦接至相邻的两条数据线；第1条数据线与第N+1条数据线电连接。上述实施例通过将具有zigzag排版结构的液晶显示面板中第1条数据线和第N+1条数据线连接起来，使得数据驱动电路始终只需要向第1到第N条数据线提供像素电压，即在奇数行扫描线打开对应行子像素期间，数据驱动电路分别向第1到第N条数据线提供像素电压；在偶数行扫描线打开对应行子像素期间，数据驱动电路仍然分别向第1到第N条数据线提供像素电压，只需要改变一下奇数行子像素显示或偶数行子像素显示时外部电路向数据驱动电路提供的像素数据的顺序，就能改变数据驱动电路所提供的像素电压的前后顺序。例如在偶数行扫描线打开对应行子像素期间，向第1条数据线提供的是该行子像素第N+1子像素对应的像素电压，向第2到第N条数据线分别提供的是该行子像素第1到第N-1个子像素对应的像素电压，无需改变数据驱动电路本身的电路结构，从而解决了对于现有技术的用列反转驱动方式实现点反转显示效果的的显示面板的排版结构，相应的数据驱动电路设计复杂，成本太高的问题，进而实现了无需改变数据驱动电路本身的电路结构的设计，降低了成本。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据相关现有技术的显示面板电路连接的排版结构示意图；

图2是根据本发明实施例一的液晶显示面板的电路结构示意图；

图3A和图3B是根据本申请图2所示实施例的像素数据的排序示意图；

图4是根据本发明实施例二的液晶显示面板的电路结构示意图；

图5A和图5B是根据本申请图4所示实施例的像素数据的排序示意图；

图6是根据本发明实施例三的液晶显示面板的电路结构示意图；

图7A和图7B是根据本申请图6所示实施例的像素数据的排序示意图；

图8是根据本发明实施例四的液晶显示面板的电路结构示意图；

图9A和图9B是根据本申请图8所示实施例的像素数据的排序示意图；

图10是根据图2至图9所示实施例的耦接的各个子像素的一种优选排布结构示意图；

图11是根据本发明实施例的液晶显示装置的结构示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

需要说明的是，本发明提供的液晶显示面板，包括上基板、与该上基板相对设置的下基板，设置于上基板和下基板之间的液晶层。上基板面向液晶层的一侧设置有彩色滤光膜，下基板面向液晶层的一侧设置有电路结构。本发明的重点是该电路结构的设计，对于电路结构之外的部分，本领域的技术人员可由公知常识得到。

概括地讲，本发明提供的液晶显示面板的电路结构包括：多个子像素，所述子像素以M行×N列的矩阵方式排布；N+1条数据线，用于接收并传输像素数据电压；M条栅极线扫描线与所述N+1条数据线交叉设置，所述子像素设置于所述栅极线扫描线与所述数据线交叉处并与所述栅极线扫描线和所述数据线耦接构成像素区；其中，在同一行子像素中耦接于数据线上的各个子像素位于数据线的同一侧；每一列子像素设置于相邻的两条数据线之间，且同一列子像素中任意相邻的两个子像素分别耦接至所述相邻的两条数据线；第1条数据线与第N+1条数据线电连接。

本发明提供的液晶显示面板的电路结构具有多种不同的变形和优选实施方式。因此，本申请将通过以下多个实施例详细说明本发明的电路结构的具体内容和优选实施方式。

实施例一：

图2是根据本发明实施例一的液晶显示面板的电路结构示意图。

如图2所示，本实施例提供了一种液晶显示面板，该液晶显示面板包括：

多个子像素，该多个子像素按照M行×N列的矩阵方式进行排布；

N+1条相互平行的数据线S1、S2、… 、SN、SN+1，每条数据线用于接收并传输像素数据；

以及与每条数据线相互垂直交叉的M条扫描线Gate1、Gate2、… 、GateM-1、GateM。

其中，每一子像素设置于扫描线与数据线交叉处并与扫描线和数据线耦接。具体地说，每一子像素包括一像素电极（图中未画出）以及一作为像素开关的TFT（thin filmtransistor，薄膜晶体管），上述“耦接”的含义就是像素电极与TFT的漏极/源极电连接，扫描线与TFT的栅极电连接，数据线与TFT的源极/漏极电连接。需要说明的是，本实施例中可以采用一个TFT作为像素开关，也可以采用其他类型的开关或多个TFT构成的开关电路作为像素开关。

如图2所示，同一行子像素耦接于同一条扫描线，即第1行子像素的TFT的栅极均电连接至第1条扫描线Gate1，…，第M行子像素的TFT的栅极均电连接至第M条扫描线GateM。N列子像素设置于N+1条数据线之间，每一列子像素设置于相邻的两条数据线之间，即第1列子像素设置于第1条数据线S1和第2条数据线S2之间，…，第N列子像素设置于第N条数据线SN和第N+1条数据线SN+1之间。

其中，在同一行子像素中耦接于数据线上的各个子像素位于数据线的同一侧；每一列子像素设置于相邻的两条数据线之间，且同一列子像素中任意相邻的两个子像素分别耦接至所述相邻的两条数据线。此处的同一侧表示在同一行上分别耦接于各条数据线的子像素都位于数据线的左侧或者数据线的右侧。参照图2，在第1行子像素中第1至第N个子像素分别一一对应地耦接于第1至第N条数据线S1、… 、SN，并且均位于数据线S1、… 、SN的右侧，即第1行子像素中第1个子像素耦接于第1条数据线S1并且位于第1条数据线S1的右侧，…，第N个子像素耦接于第N条数据线SN并且位于第N条数据线SN的右侧。对于第2行像素，由于每一列子像素设置于相邻的两条数据线之间，且同一列子像素中任意相邻的两个子像素分别耦接至所述相邻的两条数据线，所以第2行子像素中第1至第N个子像素分别一一对应地耦接于第2至第N+1条数据线S2、… 、SN+1，并且均位于数据线S2、… 、SN+1的左侧，即第2行子像素中第1个子像素耦接于第2条数据线S2并且位于第2条数据线S2的左侧，…，第N个子像素耦接于第N+1条数据线SN+1并且位于第N+1条数据线SN+1的左侧。第3行子像素与数据线的耦接以及与数据线的相对位置和第1行相同，第4行子像素与数据线的耦接以及与数据线的相对位置和第2行相同，依此类推。总之，本实施例中，所有奇数行的第1至第N个子像素耦接于所述奇数行的扫描线，并分别一一对应地耦接于第1至第N条数据线S1、… 、SN，且均位于数据线S1、… 、SN的右侧；所有偶数行的第1至第N个子像素耦接于所述偶数行的扫描线，并分别一一对应地耦接于第2至第N+1条数据线S2、… 、SN+1，且均位于数据线S2、… 、SN+1的左侧。另外，第1条数据线与第N+1条数据线电连接。

从另一个角度描述，图2所示实施例一中的子像素的排布结构如下：

第1条数据线上耦接的第j+1个子像素耦接于第2j+1条扫描线上，其中j为非负整数且2j+1≤M，即j=0、1、…、J，M为奇数时J=（M-1）/2， M为偶数时J=（M/2）-1；也就是说，第1条数据线上耦接的第1个子像素耦接于第1条扫描线上，第1条数据线上耦接的第2个子像素耦接于第3条扫描线上，依此类推。

第i+2条数据线上耦接的第p+1个子像素耦接于第p+1条扫描线上，其中i非负整数且i≤N-2，即i=0、1、…、N-2；也就是说，第2条数据线上耦接的第1个子像素耦接于第1条扫描线上，第2条数据线上耦接的第2个子像素耦接于第2条扫描线上，依此类推可以得到第2条数据线上耦接的所有子像素的连接结构；另外，第3条数据线上耦接的第1个子像素耦接于第1条扫描线上，第3条数据线上耦接的第2个子像素耦接于第2条扫描线上，第4条数据线上耦接的第1个子像素耦接于第1条扫描线上，第4条数据线上耦接的第2个子像素耦接于第2条扫描线上，依此类推可以得到第3至N条数据线上耦接的所有子像素的连接结构。另外，与第i+2条数据线耦接的子像素中任意两个相邻子像素分别位于所述第i+2条数据线的两侧，即与第2条数据线耦接的子像素中任意两个相邻的子像素分别位于所述第2条数据线的两侧，与第3条数据线耦接的子像素中任意两个相邻的子像素分别位于所述第3条数据线的两侧，依此类推。

第N+1条数据线上耦接的第q+1个子像素耦接于第2q+2条线扫描线上， q为非负整数，且2q+2≤M，即q=0、1、…、Q，M为奇数时Q =[（M-1）/2]-1，M为偶数时Q =（M/2）-1；也就是说，第N+1条数据线上耦接的第1个子像素极耦接于第2条扫描线上，第N+1条数据线上耦接的第2个子像素耦接于第4条扫描线上，依此类推。当M为奇数时，J=Q+1；当M为奇数时，J=Q。

再参照图2所示，本实施例提供的液晶显示面板还包括与N+1条数据线电连接的数据驱动电路，图中数据驱动电路直接与该N+1条数据线连接并提供像素电压。由于第1条数据线与第N+1条数据线电连接，所以实际上，数据驱动电路只需要分别与第1至第N条数据线连接即可。通常该数据驱动电路设置于一芯片内，该芯片通过COG（chip on glass）的方式设置于下基板上。本实施例提供的液晶显示面板还包括与所述M条扫描线电连接的扫描驱动电路（图中未画出），扫描驱动电路向所述M条扫描线提供扫描驱动信号以打开或关闭扫描线上耦接的子像素。该扫描驱动电路可以设置于一芯片内，该芯片通过COG（chip onglass）的方式设置于下基板上；也可以直接与像素一起通过同一工艺过程制备在下基板上。

而且在本实施例一中，偶数行的栅极线上耦接的各个子像素比奇数行的栅极线上耦接的各个子像素接收到的数据依次向后移动一位，即奇数行的栅极线打开时，奇数行栅极线上的子像素接收到第一像素数据队列，在偶数行的栅极线打开时，偶数行栅极线上的子像素接收到第二像素数据队列，其中，将第一像素数据队列中的最后一位像素数据移动到该第一像素数据队列的第一位，并将第一像素数据队列中的其它位像素数据依次向后移动一位之后得到一个新的像素数据的排序次序，该新的像素数据的排序次序与第二像素数据队列中像素数据的排序次序相同。

具体的，可以结合图2、图3A和图3B阐述本实施例一的上述工作原理。

如图2所示，当第奇数条扫描线开启对应行子像素时，第1到第N条数据线接S1、…、SN收到的像素电压分别一一对应地传输给该行第1到第N个子像素；当第偶数条扫描线开启对应行子像素时，第1条数据线接收到的像素电压通过第N+1条数据线传输给该行第N个子像素，第2到第N条数据线接收到的像素电压分别一一对应地传输给该行第1到第N-1个子像素。这样一来，不论是奇数行像素打开时，还是偶数行像素打开时，数据驱动电路始终只需要固定地与第1到第N条数据线连接，数据驱动电路本身的电路结构并不会因为要驱动奇数行像素或偶数行像素而需要特殊的复杂设计。具体地说，如图2所示数据驱动电路包括N个输出端O1、… 、ON分别与N条数据线S1、… 、SN一一对应连接。数据驱动电路从外部的主机接收到像素数据后将像素数据转换成像素电压提供给N+1条数据线上耦接的子像素。

结合图2和图3A所示，对于某一奇数行子像素对应的从左至右所要显示的图像的像素数据P1、P2、… 、PN，主机以串行的方式将像素数据P1、P2、… 、PN提供给数据驱动电路，数据驱动电路将该像素数据P1、P2、… 、PN转换成像素电压V1、V2、… 、VN后分别从输出端O1、O2、… 、ON一一对应地提供给数据线S1、S2、… 、SN，进而一一对应地传输给该行子像素的第1个子像素、…、第N个子像素。

结合图2和图3B所示，对于某一偶数行子像素对应的从左至右所要显示的图像的像素数据P1、… 、PN，主机以串行的方式将像素数据PN、P1、P2、… 、PN-1提供给数据驱动电路，数据驱动电路将该像素数据PN、P1、P2、… 、PN-1转换成像素电压VN、V1、V2、… 、VN-1后分别从输出端O1、O2、… 、ON一一对应地提供给数据线S1、S2、… 、SN，进而一一对应地传输给该行子像素的第N个子像素、第1个子像素、…、第N-1个子像素。可以注意到的是，主机以串行的方式提供给数据驱动电路的第一个像素数据PN被传输给该行子像素的第N个子像素，而像素数据P1、P2、… 、PN-1被一一对应地传输给该行子像素的第1个子像素、…、第N-1个子像素；所以主机在向数据驱动电路提供像素数据时，应将该偶数行子像素的第N个子像素对应的像素数据排在第一位，然后将该偶数行子像素的第1个子像素、…、第N-1个子像素对应的像素数据依次排在第2位，…，第N位。这样只需要通过改变主机向数据驱动电路提供像素数据的顺序，不需要改变数据驱动电路本身的电路结构就可以使得奇数行子像素和偶数行子像素都正常显示。与现有技术相比，这样可以大大减少改变数据驱动电路本身的设计所产生的成本。

另外，需要说明的是，本实施例任意相邻的两个子像素接收到的像素电压的极性相反；即同一行子像素中任意相邻的两个子像素接收到的电压的极性相反，并且同一列子像素中任意相邻的两个子像素接收到的电压的极性也相反。这就是点反转的显示模式。如图2所示，为了实现点反转，本实施例奇数行子像素打开时，数据线S1、S2、… 、SN接收并传输的像素电压的极性交替为正、负，由于数据线S1与数据线SN+1电连接，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，即数据线SN+1接收到的像素电压的极性也为正，但奇数行子像素中没有像素与数据线SN+1耦接，因此数据线SN+1上的像素电压并没有被子像素接收并显示出相应的图像；偶数行子像素打开时，数据线S2、S3、… 、SN+1接收并传输的像素电压的极性交替为负、正，由于数据线S1与数据线SN+1电连接，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，可以为正（N为偶数），也可以为负（N为奇数），但偶数行子像素中没有像素与数据线S1耦接，因此数据线S1上的像素电压并没有被子像素接收并显示出相应的图像。所以无论是奇数行子像素打开还是偶数行子像素打开，数据线S2、… 、SN中每一条数据线接收并传输的像素电压的极性均保持不变，同时数据线S2、… 、SN相邻两条之间接收并传输的像素电压的极性交替为负、正；但是数据线S1在奇数行子像素打开时接收到的像素电压的极性与在偶数行子像素打开时接收到的像素电压的极性可以相同（N为偶数），也可以不相同（N为奇数）。

图2中以第一行第一列的子像素接收到的像素电压极性为正的点反转模式进行说明，但第一行第一列的子像素接收到的像素电压极性为负的点反转模式也是可以用图2所示的液晶显示面板的电路结构实现。具体地说就是，奇数行子像素打开时，数据线S1、S2、…、SN接收并传输的像素电压的极性交替为负、正，由于数据线S1与数据线SN+1电连接，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，即数据线SN+1接收到的像素电压的极性也为负，但奇数行子像素中没有像素与数据线SN+1耦接，因此数据线SN+1上的像素电压并没有被子像素接收并显示出相应的图像；偶数行子像素打开时，数据线S2、S3、… 、SN+1接收并传输的像素电压的极性交替为正、负，由于数据线S1与数据线SN+1电连接，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，可以为负（N为偶数），也可以为正（N为奇数），但偶数行子像素中没有像素与数据线S1耦接，因此数据线S1上的像素电压并没有被子像素接收并显示出相应的图像。所以无论是奇数行子像素打开还是偶数行子像素打开，数据线S2、… 、SN中每一条数据线接收并传输的像素电压的极性均保持不变，同时数据线S2、… 、SN相邻两条之间接收并传输的像素电压的极性交替为正、负；但是数据线S1在奇数行子像素打开时接收到的像素电压的极性与在偶数行子像素打开时接收到的像素电压的极性可以相同（N为偶数），也可以不相同（N为奇数）。

由上可知，本申请上述方案通过将第一条数据线与第N+1条电连接，数据线从而使得只需要改变主机向数据驱动电路提供的像素数据的顺序，无需改变数据驱动电路本身的电路结构就可以使得各行子像素都能正常实现点反转的显示模式，从而解决了相关现有技术的用列反转的驱动方式实现点反转的显示效果的显示面板的排版结构而导致数据驱动电路设计复杂、成本太高的问题，本发明无需改变数据驱动电路的设计，降低了成本。

实施例二

图4是根据本发明实施例二的液晶显示面板的电路结构示意图。图4所示的液晶显示面板的电路结构中的子像素的排布结构与图2所示的液晶显示面板的电路结构中的子像素的排布结构相同；图4所示的液晶显示面板的电路结构与图2所示的液晶显示面板的电路结构的不同之处在于，图2中数据驱动电路直接与该N+1条数据线连接并提供像素电压，而图4中数据驱动电路并不直接与该N+1条数据线连接并提供像素电压，而是通过一开关控制电路与该N+1条数据线连接并提供像素电压。

如图4所示的优选实施例，该优选实施例对图2所示的实施例进行了改进，将第3k+1条、第3k+2条和第3k+3条数据线在接收像素数据的一端连接于第k+1节点Tk+1，第k+1节点Tk+1用于接收数据驱动电路发出的像素电压，并在第1条扫描线和第k+1节点Tk+1之间设置开关控制电路，用于控制第3k+1条、第3k+2条和第3k+3条数据线与数据驱动电路的导通和断开，k为非负整数，且3k+3≤N，即k=0、1、…、K，K=（N/3）-1，N为3的整数倍。这一实施例适用于，每一行像素包括K+1个像素，每个像素包括三个子像素，三个子像素分别为R子像素、G子像素、B子像素，因此子像素的个数N为3的整数倍。另外，第N+1条数据线与第1节点T1之间设置有一个单独的开关单元（记为第N+1个开关单元），用于控制第N+1条数据线与第1节点T1的导通和断开。

具体的，该优选实施例实现了在图2所示实施例的电路结构中增加了一组开关控制电路，该组开关控制电路中的每个开关控制电路控制三条数据线（分别耦接于R子像素、G子像素、B子像素）的像素电压的接收状态，由于将每三条数据线合并连接至一个接口，并由开关控制电路来控制该三条数据线分时地连续接收数据驱动电路提供的像素电压，从而减少了数据驱动电路的输出端的数量，降低了数据驱动电路的复杂度。具体地从图4可以看出，数据驱动电路只需要K+1个输出端O1、O2、… 、OK+1分别一一对应连接至K+1个节点T1、T2、… 、TK+1。

优选的，上述图4优选实施例中的开关控制电路具体可以包括如下部件：三条控制线CKH1、CKH2以及CKH3，三个开关单元，每一开关单元包括控制端、输入端和输出端。图4中所有开关单元均为TFT，其控制端、输入端和输出端分别为栅极、源极、和漏极，但本领域的技术人员可知，开关单元不以TFT为限，还可以采用多种公知的开关电路，例如多个TFT构成的开关电路、场效应N-MOS管、场效应P-MOS管等。

其中，三条控制线分别接收控制信号CKH1、CKH2和CKH3，各个开关单元根据控制线路接收到的控制信号来控制向哪一列数据线上耦接的子像素传输像素电压。每个开关单元与其对应的控制线路的详细电路结构可以是：第3k+1个开关单元的栅极电连接于第1条控制线，漏极电连接于第k+1节点Tk+1，源极电连接与第3k+1条数据线S3k+1；第3k+2个开关单元的栅极电连接于第2条控制线，漏极电连接于第k+1节点Tk+1，源极电连接与第3k+2条数据线S3k+2；第3k+3个开关单元的栅极电连接于第3条控制线，漏极电连接于第k+1节点Tk+1，源极电连接与第3k+3条数据线S3k+3。另外，从图4中可以看出，所有开关控制电路共用三条控制线，即第3k+1个开关单元的栅极均连接至第一条控制线，接收第一控制信号CKH1；第3k+2个开关单元的栅极均连接至第二条控制线，接收第二控制信号CKH2；第3k+3个开关单元的栅极均连接至第三条控制线，接收第三控制信号CKH3；k=0、1、…、K，K=（N/3）-1，N为3的整数倍。第N+1个开关单元的栅极与第一个开关单元的栅极连接至同一条控制线，接收第一控制信号CKH1，该单独的开关单元的源极与第N+1条数据线电连接，漏极与第1节点T1电连接。

下面结合图4、图5A和图5B来阐述本实施例的工作原理。概括地说，实施例二的工作原理与实施例一的工作原理本质上是相同的，只不过实施例一中某一行子像素打开期间，所有子像素同时接收到数据驱动电路提供的像素电压；而实施例二中某一行子像素打开期间，该行子像素分三批接收到数据驱动电路提供的像素电压，每一批子像素是否接收到数据驱动电路提供的像素电压均由相应的控制线通过对应的开关单元控制。

如图4所示，当第奇数条扫描线开启对应行子像素期间，第1到第N条数据线接S1、… 、SN收到的像素电压分别一一对应地传输给该行第1到第N个子像素。当第偶数条扫描线开启对应行子像素时，第1条数据线接收到的像素电压通过第N+1条数据线传输给该行第N个子像素，第2到第N条数据线接收到的像素电压分别一一对应地传输给该行第1到第N-1个子像素。这样一来，不论是奇数行像素打开时，还是偶数行像素打开时，数据驱动电路始终只需要固定地与第1到第N条数据线连接，数据驱动电路本身的电路结构并不会因为要驱动奇数行像素或偶数行像素而需要特殊的复杂设计。

具体地说，如图4所示数据驱动电路包括K+1个输出端O1、O2、… 、OK、OK+1分别与K+1个节点T1、T2、… 、TK、TK+1一一对应连接，k=0、1、…、k，K=（N/3）-1，N为3的整数倍。数据驱动电路从外部的主机接收到像素数据后将像素数据转换成像素电压分三批提供给N+1条数据线上耦接的子像素。

结合图4和图5A所示，对于某一奇数行子像素对应的从左至右所要显示的图像的像素数据P1、P2、… 、PN，主机以串行的方式分三批提供给数据驱动电路，该三批的像素数据为：第一批依次为P1、P4、…、P3K+1，第二批依次为P2、P5、…、P3K+2，第三批依次为P3、P6、…、P3K+3。在该奇数行子像素打开期间，当控制信号CKH1有效，CKH2和CKH3无效时，CKH1通过第一条控制线将第1、4、…、3K+1个开关单元打开，于是数据驱动电路将第一批像素数据P1、P4、…、P3K+1转换成第一批像素电压V1、V4、…、V3K+1后分别从输出端O1、O2、… 、OK+1一一对应地提供给数据线S1、S4、…、S3K+1，进而一一对应地传输给该行子像素的第1个子像素、第4个子像素…、第3K+1个子像素；当控制信号CKH2有效，CKH1和CKH3无效时，CKH2通过第二条控制线将第2、5、…、3K+2个开关单元打开，于是数据驱动电路将第二批像素数据P2、P5、…、P3K+2转换成第二批像素电压V2、V5、…、V3K+2后分别从输出端O1、O2、… 、OK+1一一对应地提供给数据线S2、S5、…、S3K+2，进而一一对应地传输给该行子像素的第2个子像素、第5个子像素…、第3K+2个子像素；当控制信号CKH3有效，CKH1和CKH2无效时，CKH3通过第三条控制线将第3、6、…、3K+3个开关单元打开，于是数据驱动电路将第三批像素数据P3、P6、…、P3K+3转换成第三批像素电压V3、V6、…、V3K+3后分别从输出端O1、O2、… 、OK+1一一对应地提供给数据线S3、S6、…、S3K+3，进而一一对应地传输给该行子像素的第3个子像素、第6个子像素…、第3K+3个子像素。需要说明的是，CH1有效时，第N+1个开关单元也被打开，像素电压V1也被传输给第N+1条数据线SN+1，但奇数行中没有子像素与第N+1条数据线SN+1耦接，因此第N+1条数据线SN+1上的像素电压并没有被子像素接收并显示出相应的图像。

结合图4和图5B所示，对于某一偶数行子像素对应的从左至右所要显示的图像的像素数据P1、P2、… 、PN，主机以串行的方式分三批提供给数据驱动电路，该三批的像素数据为：第一批依次为P3K+3、P3、…、P3K，第二批依次为P1、P4、…、P3K+1，第三批依次为P2、P5、…、P3K+2。在该偶数行子像素打开期间，当控制信号CKH1有效，CKH2和CKH3无效时，CKH1通过第一条控制线将第1、4、…、3K+1个开关单元打开，同时也将第N+1个开关单元打开，于是数据驱动电路将第一批像素数据P3K+3、P3、…、P3K转换成第一批像素电压V3K+3、V3、…、V3K后分别从输出端O1、O2、… 、OK+1一一对应地提供给数据线S1、S4、…、S3K+1，进而一一对应地传输给该行子像素的第3K+3个子像素、第3个子像素、…、第3K个子像素（由于第1和第N+1个开关同时打开，数据线S1和数据线SN+1导通，均接收到与像素数据P3K+3对应的像素电压V3K+3，由于偶数行没有子像素与数据线S1耦接，因此S1接收到的像素电压并没有被子像素接收并显示出相应的图像，而偶数行中第3K+3个子像素与数据线SN+1耦接，因此O1输出像素电压最终传输给该行子像素的第3K+3个子像素，N=3K+3）；当控制信号CKH2有效，CKH1和CKH3无效时，CKH2通过第二条控制线将第2、5、…、3K+2个开关单元打开，于是数据驱动电路将第二批像素数据P1、P4、…、P3K+1转换成第二批像素电压V1、V4、…、V3K+1后分别从输出端O1、O2、… 、OK+1一一对应地提供给数据线S2、S5、…、S3K+2，进而一一对应地传输给该行子像素的第1个子像素、第4个子像素…、第3K+1个子像素；当控制信号CKH3有效，CKH1和CKH2无效时，CKH3通过第三条控制线将第3、6、…、3K+3个开关单元打开，于是数据驱动电路将第三批像素数据P2、P5、…、P3K+2转换成第三批像素电压V2、V5、…、V3K+2后分别从输出端O1、O2、… 、OK+1一一对应地提供给数据线S3、S6、…、S3K+3，进而一一对应地传输给该行子像素的第2个子像素、第5个子像素…、第3K+2个子像素。

这样只需要通过改变主机向数据驱动电路提供像素数据的顺序，不需要改变数据驱动电路本身的电路结构就可以使得奇数行子像素和偶数行子像素都正常显示。与现有技术相比，这样可以大大减少改变数据驱动电路本身的设计所产生的成本。

另外，需要说明的是，本实施例任意相邻的两个子像素接收到的像素电压的极性相反；即同一行子像素中任意相邻的两个子像素接收到的电压的极性相反，并且同一列子像素中任意相邻的两个子像素接收到的电压的极性也相反。这就是点反转的显示模式。如图4所示，为了实现点反转，本实施例奇数行子像素打开时，数据线S1、S2、… 、SN接收并传输的像素电压的极性交替为正、负，由于数据线S1与数据线SN+1电连接，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，即数据线SN+1接收到的像素电压的极性也为正，但奇数行子像素中没有像素与数据线SN+1耦接，因此数据线SN+1上的像素电压并没有被子像素接收并显示出相应的图像；偶数行子像素打开时，数据线S2、S3、… 、SN+1接收并传输的像素电压的极性交替为负、正，由于数据线S1与数据线SN+1导通，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，可以为正（N为偶数），也可以为负（N为奇数），但偶数行子像素中没有像素与数据线S1耦接，因此数据线S1上的像素电压并没有被子像素接收并显示出相应的图像。所以无论是奇数行子像素打开还是偶数行子像素打开，数据线S2、… 、SN中每一条数据线接收并传输的像素电压的极性均保持不变，同时数据线S2、… 、SN相邻两条之间接收并传输的像素电压的极性交替为负、正；但是数据线S1在奇数行子像素打开时接收到的像素电压的极性与在偶数行子像素打开时接收到的像素电压的极性可以相同（N为偶数），也可以不相同（N为奇数）。

图4以第一行第一列的子像素接收到的像素电压极性为正的点反转模式进行说明，但是第一行第一列的子像素接收到的像素电压极性为负的点反转模式也是可以用图4所示的液晶显示面板的电路结构实现。具体地说就是，奇数行子像素打开时，数据线S1、S2、… 、SN接收并传输的像素电压的极性交替为负、正，由于数据线S1与数据线SN+1电连接，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，即数据线SN+1接收到的像素电压的极性也为负，但奇数行子像素中没有像素与数据线SN+1耦接，因此数据线SN+1上的像素电压并没有被子像素接收并显示出相应的图像；偶数行子像素打开时，数据线S2、S3、… 、SN+1接收并传输的像素电压的极性交替为正、负，由于数据线S1与数据线SN+1电连接，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，可以为负（N为偶数），也可以为正（N为奇数），但偶数行子像素中没有像素与数据线S1耦接，因此数据线S1上的像素电压并没有被子像素接收并显示出相应的图像。所以无论是奇数行子像素打开还是偶数行子像素打开，数据线S2、… 、SN中每一条数据线接收并传输的像素电压的极性均保持不变，同时数据线S2、… 、SN相邻两条之间接收并传输的像素电压的极性交替为正、负；但是数据线S1在奇数行子像素打开时接收到的像素电压的极性与在偶数行子像素打开时接收到的像素电压的极性可以相同（N为偶数），也可以不相同（N为奇数）。

由上可知，本申请上述方案通过将第一条数据线与第N+1条数据线电连接，从而使得只需要改变主机向数据驱动电路提供的像素数据的顺序，无需改变数据驱动电路本身的电路结构就可以使得各行子像素都能正常实现点反转的显示模式，从而解决了相关现有技术中，为实现用列反转的驱动方式实现点反转的显示效果而采用的显示面板的排版结构，相应的数据驱动电路设计复杂、成本太高的问题，本发明无需改变数据驱动电路的设计，大大降低了成本。

需要说明的是，图4以每组开关控制电路包括三条控制线和三个开关单元为例，但本领域的技术人员可知，每组开关控制电路包括的控制线和开关单元的数量可以不是三，每组开关控制电路包括F条控制线和F个开关单元，F取大于等于2的正整数都是可以的。

需要说明的是，图4中数据驱动电路从外部的主机接收到像素数据后将像素数据转换成像素电压分三批提供给N+1条数据线上耦接的子像素。这里提供三批像素电压的先后顺序是以首先CKH1有效，然后CKH2有效，最后是CKH3有效；但本领域的技术人员可知，其先后顺序可以是任意的。

实施例三：

图6是根据本发明实施例三的液晶显示面板的电路结构示意图。

如图6所示，本申请提供了一种液晶显示面板，该液晶显示面板包括：

如图6所示，同一行子像素耦接于同一条扫描线，即第1行子像素的TFT的栅极均电连接至第1条扫描线Gate1，…，第M行子像素的TFT的栅极均电连接至第M条扫描线GateM。N列子像素设置于N+1条数据线之间，每一列子像素设置于相邻的两条数据线之间，即第1列子像素设置于第1条数据线S1和第2条数据线S2之间，…，第N列子像素设置于第N条数据线SN和第N+1条数据线SN+1之间。

其中，在同一行子像素中耦接于数据线上的各个子像素位于数据线的同一侧；每一列子像素设置于相邻的两条数据线之间，且同一列子像素中任意相邻的两个子像素分别耦接至所述相邻的两条数据线。此处的同一侧表示在同一行上分别耦接于各条数据线的子像素都位于数据线的左侧或者数据线的右侧。参照图6，第1行子像素，由于每一列子像素设置于相邻的两条数据线之间，且同一列子像素中任意相邻的两个子像素分别耦接至所述相邻的两条数据线，所以第1行子像素中第1至第N个子像素分别一一对应地耦接于第2至第N+1条数据线S2、… 、SN+1，并且均位于数据线S2、… 、SN+1的左侧，即第1行子像素中第1个子像素耦接于第2条数据线S2并且位于第2条数据线S2的左侧，…，第N个子像素耦接于第N+1条数据线SN+1并且位于第N+1条数据线SN+1的左侧。而在第2行子像素中第1至第N个子像素分别一一对应地耦接于第1至第N条数据线S1、… 、SN，并且均位于数据线S1、… 、SN的右侧，即第2行子像素中第1个子像素耦接于第1条数据线S1并且位于第1条数据线S1的右侧，…，第N个子像素耦接于第N条数据线SN并且位于第N条数据线SN的右侧。第3行子像素与数据线的耦接以及与数据线的相对位置和第1行相同，第4行子像素与数据线的耦接以及与数据线的相对位置和第2行相同，依此类推。总之，本实施例中，所有偶数行的第1至第N个子像素耦接于偶数行的扫描线，并分别一一对应地耦接于第1至第N条数据线S1、… 、SN，且均位于数据线S1、… 、SN的右侧；所有奇数行的第1至第N个子像素耦接于奇数行的扫描线，并分别一一对应地耦接于第2至第N+1条数据线S2、… 、SN+1，且均位于数据线S2、… 、SN+1的左侧。另外，第1条数据线与第N+1条数据线电连接。

从另一个角度描述，图6所示实施例三中的子像素的排布结构如下：

第1条数据线上耦接的第j+1个子像素耦接于第2j+2条扫描线上，其中j为非负整数且2j+2≤M，即j=0、1、…、J，M为奇数时J=[（M-1）/2]-1， M为偶数时J=（M/2）-1；也就是说，第1条数据线上耦接的第1个子像素极耦接于第2条扫描线上，第1条数据线上耦接的第2个子像素耦接于第4条扫描线上，依此类推。

第N+1条数据线上耦接的第q+1个子像素耦接于第2q+1条线扫描线上，q为非负整数，且2q+1≤M，即q=0、1、…、Q，M为奇数时Q =（M-1）/2，M为偶数时Q =（M/2）-1；也就是说，第N+1条数据线上耦接的第1个子像素极耦接于第1条扫描线上，第N+1条数据线上耦接的第2个子像素耦接于第3条扫描线上，依此类推。当M为奇数时，J=Q-1；当M为奇数时，J=Q。

再参照图6所示，本实施例提供的液晶显示面板还包括与N+1条数据线电连接的数据驱动电路，图中数据驱动电路直接与该N+1条数据线连接并提供像素电压。由于第1条数据线与第N+1条数据线电连接，所以实际上，数据驱动电路只需要分别与第1至第N条数据线连接即可。通常该数据驱动电路设置于一芯片内，该芯片通过COG（chip on glass）的方式设置于下基板上。本实施例提供的液晶显示面板还包括与M条扫描线电连接的扫描驱动电路，扫描驱动电路向所述M条扫描线提供扫描驱动信号以打开或关闭扫描线上耦接的子像素。该扫描驱动电路可以设置于一芯片内，该芯片通过COG（chip on glass）的方式设置于下基板上；也可以直接与像素一起通过同一工艺过程制备在下基板上。

而且在本实施例三中，奇数行的栅极线上耦接的各个子像素比偶数行的栅极线上耦接的各个子像素依次向后移动一位，即在奇数行的栅极线打开时，奇数行栅极线上的子像素接收到第三像素数据队列，在偶数行的栅极线打开时，偶数行栅极线上的子像素接收到第四像素数据队列，其中，将第四像素数据队列中的最后一位像素数据移动到该第三像素数据队列的第一位，并将第四像素数据队列中的其它位像素数据依次向后移动一位之后得到一个新的像素数据的排序次序，该新的像素数据的排序次序与第三像素数据队列中像素数据的排序次序相同。

具体的，可以结合图6、图7A和图7B阐述本实施例三的上述工作原理。

如图6所示，当第偶数条扫描线开启对应行子像素时，第1到第N条数据线接S1、…、SN收到的像素电压分别一一对应地传输给该行第1到第N个子像素；当第奇数条扫描线开启对应行子像素时，第1条数据线接收到的像素电压通过第N+1条数据线传输给该行第N个子像素，第2到第N条数据线接收到的像素电压分别一一对应地传输给该行第1到第N-1个子像素。这样一来，不论是奇数行像素打开时，还是偶数行像素打开时，数据驱动电路始终只需要固定地与第1到第N条数据线连接，数据驱动电路本身的电路结构并不会因为要驱动奇数行像素或偶数行像素而需要特殊的复杂设计。具体地说，如图6所示数据驱动电路包括N个输出端O1、… 、ON分别与N条数据线S1、… 、SN一一对应连接。数据驱动电路从外部的主机接收到像素数据后将像素数据转换成像素电压提供给N+1条数据线上耦接的子像素。

结合图6和图7A所示，对于某一偶数行子像素对应的从左至右所要显示的图像的像素数据P1、P2、… 、PN，主机以串行的方式将像素数据P1、P2、… 、PN提供给数据驱动电路，数据驱动电路将该像素数据P1、P2、… 、PN转换成像素电压V1、V2、… 、VN后分别从输出端O1、O2、… 、ON一一对应地提供给数据线S1、S2、… 、SN，进而一一对应地传输给该行子像素的第1个子像素、…、第N个子像素。

结合图6和图7B所示，对于某一奇数行子像素对应的从左至右所要显示的图像的像素数据P1、… 、PN，主机以串行的方式将像素数据PN、P1、P2、… 、PN-1提供给数据驱动电路，数据驱动电路将该像素数据将像素数据PN、P1、P2、… 、PN-1转换成像素电压VN、V1、V2、… 、VN-1后分别从输出端O1、O2、… 、ON一一对应地提供给数据线S1、S2、… 、SN，进而一一对应地传输给该行子像素的第N个子像素、第1个子像素、…、第N-1个子像素。可以注意到的是，主机以串行的方式提供给数据驱动电路的第一个像素数据PN被传输给该行子像素的第N个子像素，而像素数据P2、… 、PN被一一对应地传输给该行子像素的第1个子像素、…、第N-1个子像素；所以主机在向数据驱动电路提供像素数据时，应将该奇数行子像素的第N个子像素对应的像素数据排在第一位，然后将该奇数行子像素的第1个子像素、…、第N-1个子像素对应的像素数据依次排在第2位，…，第N位。这样只需要通过改变主机向数据驱动电路提供像素数据的顺序，不需要改变数据驱动电路本身的电路结构就可以使得奇数行子像素和偶数行子像素都正常显示。与现有技术相比，这样可以大大减少改变数据驱动电路本身的设计所产生的成本。

另外，需要说明的是，本实施例任意相邻的两个子像素接收到的像素电压的极性相反；即同一行子像素中任意相邻的两个子像素接收到的电压的极性相反，并且同一列子像素中任意相邻的两个子像素接收到的电压的极性也相反。这就是点反转的显示模式。如图6所示，为了实现点反转，本实施例偶数行子像素打开时，数据线S1、S2、… 、SN接收并传输的像素电压的极性交替为正、负，由于数据线S1与数据线SN+1电连接，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，即数据线SN+1接收到的像素电压的极性也为正，但偶数行子像素中没有像素与数据线SN+1耦接，因此数据线SN+1上的像素电压并没有被子像素接收并显示出相应的图像；奇数行子像素打开时，数据线S2、S3、… 、SN+1接收并传输的像素电压的极性交替为负、正，由于数据线S1与数据线SN+1电连接，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，可以为正（N为偶数），也可以为负（N为奇数），但奇数行子像素中没有像素与数据线S1耦接，因此数据线S1上的像素电压并没有被子像素接收并显示出相应的图像。所以无论是奇数行子像素打开还是偶数行子像素打开，数据线S2、… 、SN中每一条数据线接收并传输的像素电压的极性均保持不变，同时数据线S2、… 、SN相邻两条之间接收并传输的像素电压的极性交替为正、负；但是数据线S1在奇数行子像素打开时接收到的像素电压的极性与在偶数行子像素打开时接收到的像素电压的极性可以相同（N为偶数），也可以不相同（N为奇数）。

图6中以第一行第一列的子像素接收到的像素电压极性为负的点反转模式进行说明，但第一行第一列的子像素接收到的像素电压极性为正的点反转模式也是可以用图6所示的液晶显示面板的电路结构实现。具体地说就是，偶数行子像素打开时，数据线S1、S2、…、SN接收并传输的像素电压的极性交替为负、正，由于数据线S1与数据线SN+1电连接，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，即数据线SN+1接收到的像素电压的极性也为负，但偶数行子像素中没有像素与数据线SN+1耦接，因此数据线SN+1上的像素电压并没有被子像素接收并显示出相应的图像；奇数行子像素打开时，数据线S2、S3、… 、SN+1接收并传输的像素电压的极性交替为正、负，由于数据线S1与数据线SN+1电连接，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，可以为负（N为偶数），也可以为正（N为奇数），但奇数行子像素中没有像素与数据线S1耦接，因此数据线S1上的像素电压并没有被子像素接收并显示出相应的图像。所以无论是奇数行子像素打开还是偶数行子像素打开，数据线S2、… 、SN中每一条数据线接收并传输的像素电压的极性均保持不变，同时数据线S2、… 、SN中相邻两条之间接收并传输的像素电压的极性交替为正、负；但是数据线S1在奇数行子像素打开时接收到的像素电压的极性与在偶数行子像素打开时接收到的像素电压的极性可以相同（N为偶数），也可以不相同（N为奇数）。

由上可知，本申请上述方案通过将第一条数据线与第N+1条电连接，只需要改变主机向数据驱动电路提供的像素数据的顺序，无需改变数据驱动电路本身的电路结构就可以使得各行子像素都能正常实现点反转的显示模式，从而解决了相关现有技术中，为实现用列反转的驱动方式实现点反转的显示效果而采用的显示面板的排版结构导致数据驱动电路设计复杂、成本太高的问题，本发明无需改变数据驱动电路的设计，降低了成本。

实施例四

图8是根据本发明实施例四的液晶显示面板的电路结构示意图。图8所示的液晶显示面板的电路结构中的子像素的排布结构与图6所示的液晶显示面板的电路结构中的子像素的排布结构相同；图8所示的液晶显示面板的电路结构与图6所示的液晶显示面板的电路结构的不同之处在于，图6中数据驱动电路直接与该N+1条数据线连接并提供像素电压，而图8中数据驱动电路并不直接与该N+1条数据线连接并提供像素电压，而是通过一开关控制电路与该N+1条数据线连接并提供像素电压。

如图8所示的优选实施例，该优选实施例对图6所示的实施例进行了改进，将第3k+1条、第3k +2条和第3k +3条数据线在接收像素数据的一端连接于第k+1节点Tk+1，第k+1节点Tk+1用于接收数据驱动电路发出的像素电压，并在第1条扫描线和第k+1节点Tk+1之间设置开关控制电路，用于控制第3k+1条、第3k+2条和第3k+3条数据线与数据驱动电路的导通和断开，k为非负整数，且3k+3≤N，即k=0、1、…、K，K=（N/3）-1，N为3的整数倍。这一实施例适用于，每一行像素包括K+1个像素，每个像素包括三个子像素，三个子像素分别为R子像素、G子像素、B子像素，因此子像素的个数N为3的整数倍。另外，第N+1条数据线与第1节点T1之间设置有一个单独的开关单元（记为第N+1个开关单元），用于控制第N+1条数据线与第1节点T1的导通和断开。

具体的，该优选实施例实现了在图6所示实施例的电路结构中增加了一组开关控制电路，每组开关控制电路控制三条数据线（分别耦接于R子像素、G子像素、B子像素）的像素电压的接收状态，由于将每三条数据线合并连接至一个接口，并由开关控制电路来控制该三条数据线分时地连续接收数据驱动电路提供的像素电压，从而减少了数据驱动电路的输出端的数量，降低了数据驱动电路的复杂度。具体地从图8可以看出，数据驱动电路只需要K+1个输出端O1、O2、… 、OK+1分别一一对应连接至K+1个节点T1、T2、… 、TK+1。

优选的，上述图8优选实施例中的开关控制电路具体可以包括如下部件：三条控制线CKH1、CKH2以及CKH3，三个开关单元，每一开关单元包括控制端、输入端和输出端。图8中所有开关单元均为TFT，其控制端、输入端和输出端分别为栅极、源极、和漏极，但本领域的技术人员可知，开关单元不以TFT为限，还可以采用多种公知的开关电路，例如多个TFT构成的开关电路、场效应N-MOS管、场效应P-MOS管等。

其中，三条控制线分别接收控制信号CKH1、CKH2和CKH3，各个开关单元根据控制线路接收到的控制信号来控制向哪一列数据线上耦接的子像素传输像素电压。每个开关单元与其对应的控制线路的详细电路结构可以是：第3k+1个开关单元的栅极电连接于第1条控制线，漏极电连接于第k+1节点Tk+1，源极电连接与第3k+1条数据线S3k+1；第3k+2个开关单元的栅极电连接于第2条控制线，漏极电连接于第k+1节点Tk+1，源极电连接与第3k+2条数据线S3k+2；第3k+3个开关单元的栅极电连接于第3条控制线，漏极电连接于第k+1节点Tk+1，源极电连接与第3k+3条数据线S3k+3。另外，从图8中可以看出，所有开关控制电路共用三条控制线，即第3k+1个开关单元的栅极均连接至第一条控制线，接收第一控制信号CKH1；第3k+2个开关单元的栅极均连接至第二条控制线，接收第二控制信号CKH2；第3k+3个开关单元的栅极均连接至第三条控制线，接收第三控制信号CKH3；k=0、1、…、K，K=（N/3）-1，N为3的整数倍。第N+1个开关单元的栅极与第一个开关单元的栅极连接至同一条控制线，接收第一控制信号CKH1，该单独的开关单元的源极与第N+1条数据线电连接，漏极与第1节点T1电连接。

下面结合图8、图9A和图9B来阐述本实施例的工作原理。概括地说，实施例四的工作原理与实施例三的工作原理本质上是相同的，只不过实施例三中某一行子像素打开期间，所有子像素同时接收到数据驱动电路提供的像素电压；而实施例四中某一行子像素打开期间，该行子像素分三批接收到数据驱动电路提供的像素电压，每一批子像素是否接收到数据驱动电路提供的像素电压均由相应的控制线通过对应的开关单元控制。

如图8所示，当第偶数条扫描线开启对应行子像素期间，第1到第N条数据线接S1、… 、SN收到的像素电压分别一一对应地传输给该行第1到第N个子像素。当第奇数条扫描线开启对应行子像素时，第1条数据线接收到的像素电压通过第N+1条数据线传输给该行第N个子像素，第2到第N条数据线接收到的像素电压分别一一对应地传输给该行第1到第N-1个子像素。这样一来，不论是奇数行像素打开时，还是偶数行像素打开时，数据驱动电路始终只需要固定地与第1到第N条数据线连接，数据驱动电路本身的电路结构并不会因为要驱动奇数行像素或偶数行像素而需要特殊的复杂设计。

具体地说，如图8所示数据驱动电路包括K+1个输出端O1、O2、… 、OK+1分别与K+1个节点T1、T2、… 、TK+1一一对应连接，k=0、1、…、K，K=（N/3）-1，N为3的整数倍。数据驱动电路从外部的主机接收到像素数据后将像素数据转换成像素电压分三批提供给N+1条数据线上耦接的子像素。

结合图8和图9A所示，对于某一偶数行子像素对应的从左至右所要显示的图像的像素数据P1、P2、… 、PN，主机以串行的方式分三批提供给数据驱动电路，该三批的像素数据为：第一批依次为P1、P4、…、P3K+1，第二批依次为P2、P5、…、P3K+2，第三批依次为P3、P6、…、P3K+3。在该偶数行子像素打开期间，当控制信号CKH1有效，CKH2和CKH3无效时，CKH1通过第一条控制线将第1、4、…、3K+1个开关单元打开，于是数据驱动电路将第一批像素数据P1、P4、…、P3K+1转换成第一批像素电压V1、V4、…、V3K+1后分别从输出端O1、O2、… 、OK+1一一对应地提供给数据线S1、S4、…、S3K+1，进而一一对应地传输给该行子像素的第1个子像素、第4个子像素…、第3K+1个子像素；当控制信号CKH2有效，CKH1和CKH3无效时，CKH2通过第二条控制线将第2、5、…、3K+2个开关单元打开，于是数据驱动电路将第二批像素数据P2、P5、…、P3K+2转换成第二批像素电压V2、V5、…、V3K+2后分别从输出端O1、O2、… 、OK+1一一对应地提供给数据线S2、S5、…、S3K+2，进而一一对应地传输给该行子像素的第2个子像素、第5个子像素…、第3K+2个子像素；当控制信号CKH3有效，CKH1和CKH2无效时，CKH3通过第三条控制线将第3、6、…、3K+3个开关单元打开，于是数据驱动电路将第三批像素数据P3、P6、…、P3K+3转换成第三批像素电压V3、V6、…、V3K+3后分别从输出端O1、O2、… 、OK+1一一对应地提供给数据线S3、S6、…、S3K+3，进而一一对应地传输给该行子像素的第3个子像素、第6个子像素…、第3K+3个子像素。需要说明的是，CKH1有效时，第N+1个开关单元也被打开，像素电压V1也被传输给第N+1条数据线SN+1，但奇数行中没有子像素与第N+1条数据线SN+1耦接，因此第N+1条数据线SN+1上的像素电压并没有被子像素接收并显示出相应的图像。

结合图8和图9B所示，对于某一奇数行子像素对应的从左至右所要显示的图像的像素数据P1、P2、… 、PN，主机以串行的方式分三批提供给数据驱动电路，该三批的像素数据位：第一批依次为P3K+3、P3、…、P3K，第二批依次为P1、P4、…、P3K+1，第三批依次为P2、P5、…、P3K+2。在该奇数行子像素打开期间，当控制信号CKH1有效，CKH2和CKH3无效时，CKH1通过第一条控制线将第1、4、…、3K+1个开关单元打开，同时也将第N+1个开关单元打开，于是数据驱动电路将第一批像素数据P3K+3、P3、…、P3K转换成第一批像素电压V3K+3、V3、…、V3K后分别从输出端O1、O2、… 、OK+1一一对应地提供给数据线S1、S4、…、S3K+1，进而一一对应地传输给该行子像素的第N个子像素、第3个子像素…、第3K个子像素（由于第1和第N+1个开关同时打开，数据线S1和数据线SN+1导通，均接收到与像素数据P3K+3对应的像素电压V3K+3，由于奇数行没有子像素与数据线S1耦接，因此S1接收到的像素电压并没有被子像素接收并显示出相应的图像，而奇数行中第N个子像素与数据线SN+1耦接，因此O1输出像素电压最终传输给该行子像素的第3K+3个子像素，N=3K+3）；当控制信号CKH2有效，CKH1和CKH3无效时，CKH2通过第二条控制线将第2、5、…、3K+2个开关单元打开，于是数据驱动电路将第二批像素数据P1、P4、…、P3K+1转换成第二批像素电压V1、V4、…、V3K+1后分别从输出端O1、O2、… 、OK+1一一对应地提供给数据线S2、S5、…、S3K+2，进而一一对应地传输给该行子像素的第1个子像素、第4个子像素…、第3K+1个子像素；当控制信号CKH3有效，CKH1和CKH2无效时，CKH3通过第三条控制线将第3、6、…、3K+3个开关单元打开，于是数据驱动电路将第三批像素数据P2、P5、…、P3K+2转换成第三批像素电压V2、V5、…、V3K+2后分别从输出端O1、O2、… 、OK+1一一对应地提供给数据线S3、S6、…、S3K+3，进而一一对应地传输给该行子像素的第2个子像素、第5个子像素…、第3K+2个子像素。

另外，需要说明的是，本实施例任意相邻的两个子像素接收到的像素电压的极性相反；即同一行子像素中任意相邻的两个子像素接收到的电压的极性相反，并且同一列子像素中任意相邻的两个子像素接收到的电压的极性也相反。这就是点反转的显示模式。如图8所示，为了实现点反转，本实施例偶数行子像素打开时，数据线S1、S2、… 、SN接收并传输的像素电压的极性交替为正、负，由于数据线S1与数据线SN+1电连接，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，即数据线SN+1接收到的像素电压的极性也为正，但偶数行子像素中没有像素与数据线SN+1耦接，因此数据线SN+1上的像素电压并没有被子像素接收并显示出相应的图像；奇数行子像素打开时，数据线S2、S3、… 、SN+1接收并传输的像素电压的极性交替为负、正，由于数据线S1与数据线SN+1导通，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，可以为正（N为偶数），也可以为负（N为奇数），但奇数行子像素中没有像素与数据线S1耦接，因此数据线S1上的像素电压并没有被子像素接收并显示出相应的图像。所以无论是奇数行子像素打开还是偶数行子像素打开，数据线S2、… 、SN中每一条数据线接收并传输的像素电压的极性均保持不变，同时数据线S2、… 、SN中相邻两条之间接收并传输的像素电压的极性交替为负、正；但是数据线S1在奇数行子像素打开时接收到的像素电压的极性与在偶数行子像素打开时接收到的像素电压的极性可以相同（N为偶数），也可以不相同（N为奇数）。

图8以第一行第一列的子像素接收到的像素电压极性为负的点反转模式进行说明，且第一行第一列的子像素接收到的像素电压极性为正的点反转模式也是可以用图8所示的液晶显示面板的电路结构实现。具体地说就是，偶数行子像素打开时，数据线S1、S2、…、SN接收并传输的像素电压的极性交替为负、正，由于数据线S1与数据线SN+1电连接，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，即数据线SN+1接收到的像素电压的极性也为负，但偶数行子像素中没有像素与数据线SN+1耦接，因此数据线SN+1上的像素电压并没有被子像素接收并显示出相应的图像；奇数行子像素打开时，数据线S2、S3、… 、SN+1接收并传输的像素电压的极性交替为正、负，由于数据线S1与数据线SN+1电连接，所以数据线S1接收到的像素电压的极性与数据线SN+1接收到的像素电压的极性相同，可以为负（N为偶数），也可以为正（N为奇数），但奇数行子像素中没有像素与数据线S1耦接，因此数据线S1上的像素电压并没有被子像素接收并显示出相应的图像。所以无论是奇数行子像素打开还是偶数行子像素打开，数据线S2、… 、SN中每一条数据线接收并传输的像素电压的极性均保持不变，同时数据线S2、… 、SN中相邻两条之间接收并传输的像素电压的极性交替为正、负；但是数据线S1在奇数行子像素打开时接收到的像素电压的极性与在偶数行子像素打开时接收到的像素电压的极性可以相同（N为偶数），也可以不相同（N为奇数）。

由上可知，本申请上述方案通过将第一条数据线与第N+1条电连接，数据线从而使得只需要改变主机向数据驱动电路提供的像素数据的顺序，无需改变数据驱动电路本身的电路结构就可以使得各行子像素都能正常实现点反转的显示模式，从而解决了相关现有技术中，为实现用列反转的驱动方式实现点反转的显示效果，采用的显示面板的排版结构而致数据驱动电路设计复杂、成本太高的问题，本发明无需改变数据驱动电路的设计，降低了成本。

需要说明的是，图8以每组开关控制电路包括三条控制线和三个开关单元为例，每组开关控制电路包括的控制线和开关单元的数量可以不是三，每组开关控制电路包括F条控制线和F个开关单元，F取大于等于2的正整数都是可以的。

需要说明的是，图8中数据驱动电路从外部的主机接收到像素数据后将像素数据转换成像素电压分三批提供给N+1条数据线上耦接的子像素。这里提供三批像素电压的先后顺序是以首先CKH1有效，然后CKH2有效，最后是CKH3有效；但本领域的技术人员可知，其先后顺序可以是任意的。

具体的，如图6和图8所示的实施例，由于本申请适用于彩色像素的显示面板，因此，像素数据可以包括R像素数据、G像素数据以及B像素数据，现在以显示面板接收到的子像素数据为R像素数据、G像素数据以及B像素数据为例，详细描述图6和图8所示的实施例的具体实施过程如下：

图6和图8所示的实施例中，当偶数行的扫描线打开时，主机端发送的像素数据序列的像素数据顺序可以为RGB，即奇数行扫描线接收到的像素数据按照第一个像素的RGB，第二个像素的RGB等顺序依序正常来送；当奇数行的扫描线打开时，此时，主机端发送的像素数据序列的像素数据顺序为BRGB，此时发送像素数据的顺序变为：最后一个像素的B，第一个像素的RG，第一个像素的B，第二个像素的RG等顺序来送数据，即奇数行扫描线上的第一个子像素接收到的像素数据为主机端发送来的最后一个像素的B像素数据，由于已经将SN+1和S1在接收像素数据的一端连接在一起，因此，虽然主机端将最后一个像素的B像素数据发送给S1上耦接的子像素，但数据线S1会将接收到的B像素数据发送给Sn+1，此时数据线SN+1接收到的B像素数据可以认为是一个虚拟像素数据。

上述实施例中，显示面板的数据驱动电路IC在接收像素数据之后的工作状态是：数据驱动电路IC接收偶数行扫描线的像素数据时，把接收到的RGB像素数据（如图6和图8所示）依序缓存到S3i+1,S3i+2,S3i+3（i为大于等于0的自然数)，当偶数行扫描线开启时，S3i+1的数据线用来控制R，S3i+2的数据线用来控制G，S3i+3的数据线用来控制B，虽然SN+1的数据线连到S1，但在偶数行其不和任何像素连接，所以不会影响显示；当接收到奇数行扫描线的像素数据时，S1缓存的是主机端传输来的最后一个子像素的B像素数据，而S3i+2，S3i+3分别缓存的是当前本像素的R像素数据和G像素数据，因此，S3i+1数据线上缓存的都是上一个像素的B像素数据，当奇数行的扫描线开启时，S3i+2的数据线用来控制本像素的R，S3i+3的数据线用来控制本像素的G，S3i+1的数据线用来控制上个像素的B，最后一行像素的B通过S1来控制。

优选的，本申请图2至图9所示的实施例中，每个像素区可以布局为仅设置一个子像素，且相邻的子像素之间的极性相反。

图10是根据图2至图9所示实施例的耦接的各个子像素的一种优选排布结构示意图。

如图10所示，本申请上述图2至图9所示的实施例中，如果在显示面板中的左右两端分别设置一个扫描驱动芯片（图中未画出）的情况下，可以将偶数行扫描线连接于其中一个扫描驱动芯片，奇数行扫描线连接于另外一个扫描驱动芯片，反之亦可，此时，像素区除了可以布局为仅设置一个子像素，也可以布局为：根据实际电路板情况，部分像素区设置两个子像素，部分像素区未设置子像素。

本发明除了提供上述各个实施例所提供的液晶显示面板，还可以提供一种液晶显示装置，该液晶显示装置可以包括上述任意一种液晶显示面板所包括的实施例，其中，该液晶显示面板可以包括：多个子像素，子像素以M行×N列的矩阵方式排布；N+1条数据线；与N+1条数据线交叉设置的M条扫描线，子像素设置于扫描线与数据线交叉处并与扫描线和数据线耦接；与M条扫描线电连接的扫描驱动电路(图中未画出)；与N+1条数据线电连接的数据驱动电路；其中，在同一行子像素中耦接于数据线上的各个子像素位于数据线的同一侧；每一列子像素设置于相邻的两条数据线之间，且同一列子像素中任意相邻的两个子像素分别耦接至相邻的两条数据线；第1条数据线与第N+1条数据线电连接。

上述液晶显示装置还包括：主机，用于向液晶显示面板提供像素数据；其中，扫描驱动电路向M条扫描线提供扫描驱动信号以打开或关闭扫描线上耦接的子像素；数据驱动电路将像素数据转换成像素电压提供给N+1条数据线上耦接的子像素。

图11为该液晶显示装置一种具体实施例，该实施例中的液晶显示面板的电路结构采用如图2所示的结构。但本发明的液晶显示装置中的液晶显示面板的电路结构还可以采用如前文所述的其他实施例的电路结构。

优选地，任意相邻的两个子像素接收到的像素电压的极性相反。

优选地，第1条数据线上耦接的第j+1个子像素耦接于第2j+1条扫描线上，第i+2条数据线上耦接的第p+1个子像素耦接于第p+1条扫描线上，第N+1条数据线上耦接的第q+1个子像素耦接于第2q+2条栅极线上数据线，i、j、p和q为非负整数，且i≤N-2，2j+1≤M，p+1≤M,2q+2≤M。

优选地，同一行子像素耦接于同一条扫描线，与第i+2条数据线耦接的子像素中任意两个相邻子像素分别位于所述第i+2条数据线的两侧。

优选地，数据驱动电路直接与N+1条数据线提供像素电压。

优选地，第3k+1条、第3k+2条和第3k+3条数据线连接于第k+1节点，数据驱动电路向第k+1节点提供像素电压；在第1条扫描线和第k+1节点之间设置有开关控制电路，控制第3k+1条、第3k+2条和第3k+3条数据线与数据驱动电路的导通和断开，k为非负整数，且3k+3≤N。

优选地，开关控制电路可以包括：三条控制线，用于接收控制信号；多个开关单元，每一控制单元包括控制端、输入端和输出端；其中，第3k+1个开关单元的控制端与第1条控制线电连接，输入端与第k+1节点电连接，输出端与第3i+1条数据线电连接；第3k+2个开关单元的控制端与第2条控制线电连接，输入端与第k+1节点电连接，输出端与第3k+2条数据线电连接；第3k+3个开关单元第3k+1个开关单元的控制端与第3条控制线电连接，输入端与第k+1节点电连接，输出端与第3k+3条数据线电连接。

优选地，所有开关控制电路共用三条控制线。

优选地，当第奇数条扫描线开启对应行子像素时，第1到第N条数据线接收到的像素电压分别传输给该行第1到第N个子像素；当第偶数条扫描线开启对应行子像素时，第1条数据线接收到的像素电压通过第N+1条数据线传输给该行第N个子像素，第2到第N条数据线接收到的像素电压分别传输给该行第1到第N-1个子像素。

优选地，每一行像素包括多个像素，每个像素包括三个子像素，三个子像素分别为R子像素、G子像素、B子像素。

优选地，第1条数据线上耦接的第j+1个子像素耦接于第2j+2条扫描线上，第i+2条数据线上耦接的第p+1个子像素耦接于第p+1条扫描线上，第N+1条数据线上耦接的第q+1个子像素的栅极耦接于第2q +1条扫描线上数据线，i、j、p和q为非负整数，且i≤N-2，2j+2≤M，p+1≤M,2q+1≤M。

优选地，数据驱动电路直接与N+1条数据线提供像素电压。

优选地，三条控制线，用于接收控制信号；多个开关单元，每一控制单元包括控制端、输入端和输出端；其中，第3k+1个开关单元的控制端与第1条控制线电连接，输入端与第k+1节点电连接，输出端与第3i+1条数据线电连接；第3k+2个开关单元的控制端与第2条控制线电连接，输入端与第k+1节点电连接，输出端与第3k+2条数据线电连接；第3k+3个开关单元第3k+1个开关单元的控制端与第3条控制线电连接，输入端与第k+1节点电连接，输出端与第3k+3条数据线电连接。

优选地，当第偶数条扫描线开启对应行子像素时，第1到第N条数据线接收到的像素电压分别传输给该行第1到第N个子像素；当第奇数条扫描线开启对应行子像素时，第1条数据线接收到的像素电压通过第N+1条数据线传输给该行第N个子像素，第2到第N条数据线接收到的像素电压分别传输给该行第1到第N-1个子像素。

从以上的描述中，可以看出，本发明实现了如下技术效果：在偶数行或者奇数行扫描线打开之后，无需设计数据驱动电路对偶数行或者奇数行扫描线上耦接的子像素所接收的像素数据进行重新排列，即可实现点反转，从而解决了相关现有技术的点反转模式的显示面板的排版结构导致的数据驱动电路设计复杂、成本太高的问题，本发明无需改变数据驱动电路的设计，降低了成本。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种液晶显示面板，其特征在于，包括：

多个子像素，所述子像素以M行×N列的矩阵方式排布；

N+1条数据线，用于接收并传输像素电压；

M条扫描线与所述N+1条数据线交叉设置，所述子像素设置于所述扫描线与所述数据线交叉处并与所述扫描线和所述数据线耦接；

其中，在同一行子像素中耦接于数据线上的各个子像素位于所述数据线的同一侧；

每一列子像素设置于相邻的两条数据线之间，且同一列子像素中任意相邻的两个子像素分别耦接至所述相邻的两条数据线；

第1条数据线与第N+1条数据线电连接；

所述液晶显示面板还包括数据驱动电路，向所述N+1条数据线提供所述像素电压；

第1条数据线靠近所述数据驱动电路的端部与第N+1条数据线靠近所述数据驱动电路的端部通过连接导线电连接，用于连接该第1条数据线和第N+1条数据线的连接导线位于各所述数据线与所述数据驱动电路之间的区域；

第3k+1条、第3k+2条和第3k+3条数据线连接于第k+1节点，所述数据驱动电路向第k+1节点提供像素电压；在第1条扫描线和所述第k+1节点之间设置有开关控制电路，控制第3k+1条、第3k+2条和第3k+3条数据线与所述数据驱动电路的导通和断开，k为非负整数，且3k+3≤N；

所述数据驱动电路包括K+1个输出端，所述液晶显示面板包括K+1个节点，所述K+1个输出端与所述K+1个节点一一对应连接，K＝(N/3)-1，k＝0、1、……K，N为3的整数倍。

2.根据权利要求1所述的液晶显示面板，其特征在于，任意相邻的两个子像素接收到的像素电压的极性相反。

3.根据权利要求1所述的液晶显示面板，其特征在于，

第1条数据线上耦接的第j+1个子像素耦接于第2j+1条扫描线上，第i+2条数据线上耦接的第p+1个子像素耦接于第p+1条扫描线上，第N+1条数据线上耦接的第q+1个子像素耦接于第2q+2条扫描线上，i、j、p和q为非负整数，且i≤N-2，2j+1≤M，p+1≤M，2q+2≤M。

4.根据权利要求3所述的液晶显示面板，其特征在于，当第奇数行扫描线开启对应行子像素时，第1到第N条数据线接收到的像素电压分别传输给该行第1到第N个子像素；当第偶数行扫描线开启对应行子像素时，第1条数据线接收到的像素电压通过第N+1条数据线传输给该行第N个子像素，第2到第N条数据线接收到的像素电压分别传输给该行第1到第N-1个子像素。

5.根据权利要求1所述的液晶显示面板，其特征在于，

第1条数据线上耦接的第j+1个子像素耦接于第2j+2条扫描线上，第i+2条数据线上耦接的第p+1个子像素耦接于第p+1条扫描线上，第N+1条数据线上耦接的第q+1个子像素耦接于第2q+1条扫描线上，i、j、p和q为非负整数，且i≤N-2，2j+2≤M，p+1≤M,2q+1≤M。

6.根据权利要求5所述的液晶显示面板，其特征在于，当第偶数行扫描线开启对应行子像素时，第1到第N条数据线接收到的像素电压分别传输给该行第1到第N个子像素；当第奇数行扫描线开启对应行子像素时，第1条数据线接收到的像素电压通过第N+1条数据线传输给该行第N个子像素，第2到第N条数据线接收到的像素电压分别传输给该行第1到第N-1个子像素。

7.根据权利要求3或5所述的液晶显示面板，其特征在于，所述同一行子像素耦接于同一条扫描线，与第i+2条数据线耦接的子像素中任意两个相邻的子像素分别位于所述第i+2条数据线的两侧。

8.根据权利要求1所述的液晶显示面板，其特征在于，所述开关控制电路包括：

三条控制线，用于接收控制信号；

多个开关单元，每一开关单元包括控制端、输入端和输出端；

其中，第3k+1个开关单元的控制端与第1条控制线电连接，输入端与第k+1节点电连接，输出端与第3i+1条数据线电连接；第3k+2个开关单元的控制端与第2条控制线电连接，输入端与第k+1节点电连接，输出端与第3k+2条数据线电连接；第3k+3个开关单元第3k+1个开关单元的控制端与第3条控制线电连接，输入端与第k+1节点电连接，输出端与第3k+3条数据线电连接。

9.根据权利要求8所述的液晶显示面板，其特征在于，所有开关控制电路共用三条控制线。

10.根据权利要求4或6所述的液晶显示面板，其特征在于，每一行像素包括多个像素，每个像素包括三个子像素，所述三个子像素分别为R子像素、G子像素、B子像素。

11.一种液晶显示装置，包括：

液晶显示面板；所述液晶显示面板包括：多个子像素，所述子像素以M行×N列的矩阵方式排布；N+1条数据线；与所述N+1条数据线交叉设置的M条扫描线，所述子像素设置于所述扫描线与所述数据线交叉处并与所述扫描线和所述数据线耦接；与所述M条扫描线电连接的扫描驱动电路；与所述N+1条数据线电连接的数据驱动电路；其中，在同一行子像素中耦接于数据线上的各个子像素位于数据线的同一侧；每一列子像素设置于相邻的两条数据线之间，且同一列子像素中任意相邻的两个子像素分别耦接至所述相邻的两条数据线；第1条数据线与第N+1条数据线电连接；

还包括：

主机，用于向所述液晶显示面板提供像素数据；其中，所述扫描驱动电路向所述M条扫描线提供扫描驱动信号以打开或关闭扫描线上耦接的子像素；所述数据驱动电路将所述像素数据转换成像素电压提供所述N+1条数据线上耦接的子像素；

其中，第1条数据线靠近所述数据驱动电路的端部与第N+1条数据线靠近所述数据驱动电路的端部通过连接导线电连接，用于连接该第1条数据线和第N+1条数据线的连接导线位于各所述数据线与所述数据驱动电路之间的区域；

12.根据权利要求11所述的液晶显示装置，其特征在于，任意相邻的两个子像素接收到的像素电压的极性相反。

13.根据权利要求11所述的液晶显示装置，其特征在于，

第1条数据线上耦接的第j+1个子像素耦接于第2j+1条扫描线上，第i+2条数据线上耦接的第p+1个子像素耦接于第p+1条扫描线上，第N+1条数据线上耦接的第q+1个子像素耦接于第2q+2条栅极线上数据线，i、j、p和q为非负整数，且i≤N-2，2j+1≤M，p+1≤M,2q+2≤M。

14.根据权利要求13所述的液晶显示装置，其特征在于，当第奇数条扫描线开启对应行子像素时，第1到第N条数据线接收到的像素电压分别传输给该行第1到第N个子像素；当第偶数条扫描线开启对应行子像素时，第1条数据线接收到的像素电压通过第N+1条数据线传输给该行第N个子像素，第2到第N条数据线接收到的像素电压分别传输给该行第1到第N-1个子像素。

15.根据权利要求11所述的液晶显示装置，其特征在于，

第1条数据线上耦接的第j+1个子像素耦接于第2j+2条扫描线上，第i+2条数据线上耦接的第p+1个子像素耦接于第p+1条扫描线上，第N+1条数据线上耦接的第q+1个子像素的栅极耦接于第2q+1条扫描线上数据线，i、j、p和q为非负整数，且i≤N-2，2j+2≤M，p+1≤M,2q+1≤M。

16.根据权利要求15所述的液晶显示装置，其特征在于，当第偶数条扫描线开启对应行子像素时，第1到第N条数据线接收到的像素电压分别传输给该行第1到第N个子像素；当第奇数条扫描线开启对应行子像素时，第1条数据线接收到的像素电压通过第N+1条数据线传输给该行第N个子像素，第2到第N条数据线接收到的像素电压分别传输给该行第1到第N-1个子像素。

17.根据权利要求13或15所述的液晶显示装置，其特征在于，所述同一行子像素耦接于同一条扫描线，与第i+2条数据线耦接的子像素中任意相邻两个子像素分别位于所述第i+2条数据线的两侧。

18.根据权利要求11所述的液晶显示装置，其特征在于，所述开关控制电路包括：

三条控制线，用于接收控制信号；

多个开关单元，每一控制单元包括控制端、输入端和输出端；

19.根据权利要求18所述的液晶显示装置，其特征在于，所有开关控制电路共用三条控制线。

20.根据权利要求14或16所述的液晶显示装置，其特征在于，每一行像素包括多个像素，每个像素包括三个子像素，所述三个子像素分别为R子像素、G子像素、B子像素。