JP3878607B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP3878607B2 JP3878607B2 JP2004018776A JP2004018776A JP3878607B2 JP 3878607 B2 JP3878607 B2 JP 3878607B2 JP 2004018776 A JP2004018776 A JP 2004018776A JP 2004018776 A JP2004018776 A JP 2004018776A JP 3878607 B2 JP3878607 B2 JP 3878607B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- detection
- semiconductor integrated
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
- H03M1/168—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
、外部からの制御信号を受けることなく自動的に電源電流を調整できるため、汎用性の高いAD変換器を形成できる。
この結果、常に最適な電源電流IvdをAD変換器30の動作周波数に応じて供給できる。
の時刻において、異なるアナログ信号をディジタル値に変換する。出力コード演算回路54は、異なる時刻に生成されるディジタル値を合成し、入力されたアナログ信号に対応するディジタル信号DOUTを生成する。すなわち、AD変換器50は、サンプリングパルスSPに同期してアナログ信号AINを受信し、受信したアナログ信号AINを10ビットのデジタル信号DOUTに変換し、出力する。
変えることなく、消費電力を削減できる。
12 微分回路
14 タイマ回路
16 平滑回路
20 電流調整回路
20a pMOSトランジスタ
30 AD変換器
40 バイアス回路
42 電流調整回路
44 バイアス生成部
44a、44b pMOSトランジスタ
50 AD変換器
52 AD変換部
54 出力コード演算回路
60 DA変換器
ADC サブAD変換器
AIN アナログ信号
AMP 差動増幅器
AOUT アナログ信号
DAC サブDA変換器
DIN デジタル信号
DOUT デジタル信号
EP エッジ検出パルス
Ivd 電源電流
S/H 保持部
SP サンプリングパルス
SUB 減算器
TOUT タイマ出力信号
VB1〜VB4 バイアス電圧
VOUT 検出電圧
Claims (8)
- サンプリングパルスに同期して受信したアナログ信号をデジタル信号に変換するAD変換器と、
前記サンプリングパルスの周波数を検出し、検出した周波数を検出値として出力する周波数検出回路と、
前記AD変換器に供給される電源電流を前記検出値に応じて調整する電流調整回路とを備えていることを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記周波数検出回路は、前記検出値を検出電圧として出力し、
前記電流調整回路は、電源線と前記AD変換器の電源端子との間に配置され、ゲートで前記検出電圧を受けるトランジスタを備えていることを特徴とする半導体集積回路。 - 請求項2記載の半導体集積回路において、
前記周波数検出回路は、
前記サンプリングパルスの立ち上がりエッジおよび立ち下がりエッジの一方に同期してエッジ検出パルスを生成するパルス生成回路と、
前記エッジ検出パルスに同期して所定時間の計測を開始し、計測中に低レベルを保持し、非計測中に高レベルを保持する矩形パルスを出力するタイマ回路と、
前記矩形パルスの電圧を平滑し、前記検出電圧として出力する平滑回路とを備えていることを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記AD変換器は、複数ビットからなる前記ディジタル信号をkビットのディジタル値に分けて順次生成する縦続接続された複数のAD変換部と、
順次生成されたkビットのディジタル値を合成して前記複数ビットの前記ディジタル信号を生成する演算回路とを備え、
前記各AD変換部は、
前記アナログ信号または前段のAD変換部から出力されるアナログ値を前記サンプリングパルスに同期して保持する保持部と、
前記保持部に保持されたアナログ信号またはアナログ値をkビットのディジタル値に変換するサブAD変換器と、
前記サブAD変換器により変換されたディジタル値をアナログ値に変換するサブDA変換器と、
前記保持部に保持されたアナログ信号またはアナログ値から前記サブDA変換器で変換したアナログ値を減ずる減算器と、
前記減算器から出力されるアナログ信号に2のk乗を乗じ、乗じた値を次段の保持部に供給する乗算器とを備え、
前記電流調整回路は、前記増幅器に供給される電源電流をそれぞれ調整するための複数種のバイアス電圧を前記検出値に応じてそれぞれ調整することを特徴とする半導体集積回路。 - 請求項4記載の半導体集積回路において、
前記電流調整回路は、
前記バイアス電圧を生成するバイアス生成部と、
電源線と前記バイアス生成部の電源端子との間に配置され、ゲートで前記検出電圧を受けるトランジスタとを備えていることを特徴とする半導体集積回路。。 - サンプリングパルスに同期して受信したデジタル信号をアナログ信号に変換するDA変
換器と、
前記サンプリングパルスの周波数を検出し、検出した周波数を検出値として出力する周波数検出回路と、
前記DA変換器に供給する電源電流を前記検出値に応じて調整する電流調整回路とを備えていることを特徴とする半導体集積回路。 - 請求項6記載の半導体集積回路において、
前記周波数検出回路は、前記検出値を検出電圧として出力し、
前記電流調整回路は、電源線と前記DA変換器の電源端子との間に配置され、ゲートで前記検出値である電圧を受けるトランジスタを備えていることを特徴とする半導体集積回路。 - 請求項7記載の半導体集積回路において、
前記周波数検出回路は、
前記サンプリングパルスの立ち上がりエッジおよび立ち下がりエッジの一方に同期してエッジ検出パルスを生成するパルス生成回路と、
前記エッジ検出パルスに同期して所定時間の計測を開始し、計測中に低レベルを保持し、非計測中に高レベルを保持する矩形パルスを出力するタイマ回路と、
前記矩形パルスの電圧を平滑し、前記検出電圧として出力する平滑回路とを備えていることを特徴とする半導体集積回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004018776A JP3878607B2 (ja) | 2004-01-27 | 2004-01-27 | 半導体集積回路 |
US10/855,738 US6999020B2 (en) | 2004-01-27 | 2004-05-28 | Semiconductor integrated circuit |
EP04256616.6A EP1569344B1 (en) | 2004-01-27 | 2004-10-27 | Semiconductor integrated circuit |
CNB2004101024090A CN100536342C (zh) | 2004-01-27 | 2004-12-22 | 半导体集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004018776A JP3878607B2 (ja) | 2004-01-27 | 2004-01-27 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217530A JP2005217530A (ja) | 2005-08-11 |
JP3878607B2 true JP3878607B2 (ja) | 2007-02-07 |
Family
ID=34747379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004018776A Expired - Fee Related JP3878607B2 (ja) | 2004-01-27 | 2004-01-27 | 半導体集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6999020B2 (ja) |
EP (1) | EP1569344B1 (ja) |
JP (1) | JP3878607B2 (ja) |
CN (1) | CN100536342C (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100712553B1 (ko) * | 2006-02-22 | 2007-05-02 | 삼성전자주식회사 | 프레임 주파수에 따라 슬루율이 조절되는 소스 드라이버회로 및 소스 드라이버 회로에서 프레임 주파수에 따른슬루율 조절 방법 |
US7937120B2 (en) * | 2007-04-21 | 2011-05-03 | Paratek Microwave, Inc. | System, apparatus and method for frequency based current reduction in wireless portable devices |
US7992030B2 (en) * | 2007-05-09 | 2011-08-02 | International Business Machines Corporation | Fall time accelerator circuit |
TWI332647B (en) * | 2007-11-20 | 2010-11-01 | Au Optronics Corp | Liquid crystal display device with dynamically switching driving method to reduce power consumption |
JP5311347B2 (ja) * | 2009-03-27 | 2013-10-09 | 群創光電股▲ふん▼有限公司 | ディスプレイ装置及びこれを有する電子機器 |
CN102170292B (zh) * | 2011-01-31 | 2014-05-07 | 华为技术有限公司 | 一种数据处理方法、数据处理系统以及相关设备 |
TWI448872B (zh) * | 2011-05-02 | 2014-08-11 | Faraday Tech Corp | 電流供應系統、使用此電流供應系統的類比數位轉換器以及電流供應方法 |
US8466824B2 (en) * | 2011-06-02 | 2013-06-18 | Faraday Technology Corp. | Current providing system, ADC with the current providing system, and current providing method |
US8723712B1 (en) * | 2013-01-16 | 2014-05-13 | Freescale Semiconductor, Inc. | Digital to analog converter with current steering source for reduced glitch energy error |
US10355703B2 (en) | 2015-06-29 | 2019-07-16 | Sony Semiconductor Solutions Corporation | System, analog to digital converter, and method of controlling system |
JP7265134B2 (ja) * | 2019-04-15 | 2023-04-26 | 京セラドキュメントソリューションズ株式会社 | 測定装置、測定システム、および測定方法 |
CN115833670B (zh) * | 2023-02-15 | 2023-06-06 | 中北大学 | 用于电磁发电单元的能量采集装置及控制方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4291332A (en) * | 1980-04-10 | 1981-09-22 | Tokyo Shibaura Denki Kabushiki Kaisha | Phase-locked circuit |
US5835544A (en) * | 1993-12-24 | 1998-11-10 | Sony Corporation | Clock signal reproduction circuit and data reproduction circuit |
KR100265710B1 (ko) * | 1998-02-06 | 2000-09-15 | 윤종용 | 자동 트랙킹 조정 기능을 갖는 평판 디스플레이장치 |
JP2000201076A (ja) | 1999-01-06 | 2000-07-18 | Sony Corp | Adコンバ―タ |
JP2001212098A (ja) * | 2000-01-31 | 2001-08-07 | Tanita Corp | ワンチップに集積回路化した生体電気インピーダンス測定装置 |
US6686860B2 (en) * | 2000-12-12 | 2004-02-03 | Massachusetts Institute Of Technology | Reconfigurable analog-to-digital converter |
US6512470B2 (en) * | 2001-01-05 | 2003-01-28 | Lite-On It Corp. | Method of voltage controlled oscillator digital/analog converted value adjustment of compact disk read only memory device |
US6501411B2 (en) * | 2001-05-03 | 2002-12-31 | Texas Instruments Incorporated | System and method for optimizing power in pipelined data converters |
US6462695B1 (en) * | 2001-08-31 | 2002-10-08 | Exar Corporation | Dynamic biasing techniques for low power pipeline analog to digital converters |
US6798185B2 (en) * | 2002-06-28 | 2004-09-28 | International Business Machines Corporation | Method and apparatus for testing analog to digital converters |
-
2004
- 2004-01-27 JP JP2004018776A patent/JP3878607B2/ja not_active Expired - Fee Related
- 2004-05-28 US US10/855,738 patent/US6999020B2/en not_active Expired - Lifetime
- 2004-10-27 EP EP04256616.6A patent/EP1569344B1/en not_active Not-in-force
- 2004-12-22 CN CNB2004101024090A patent/CN100536342C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1569344B1 (en) | 2015-12-02 |
CN1649273A (zh) | 2005-08-03 |
EP1569344A1 (en) | 2005-08-31 |
US6999020B2 (en) | 2006-02-14 |
CN100536342C (zh) | 2009-09-02 |
JP2005217530A (ja) | 2005-08-11 |
US20050162301A1 (en) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
van der Goes et al. | A 1.5 mW 68 dB SNDR 80 Ms/s 2$\times $ Interleaved Pipelined SAR ADC in 28 nm CMOS | |
JP3878607B2 (ja) | 半導体集積回路 | |
US7148832B2 (en) | Analog digital converter having a function of dynamic adjustment corresponding to the state of the system | |
JP2013093694A (ja) | 半導体装置 | |
JP2008124726A (ja) | ランプ波発生回路およびadコンバータ | |
EP2436113B1 (en) | Offset cancellation for audio amplifier | |
US20060187108A1 (en) | Reference voltage driving circuit and pipelined analog to digital converter including same | |
KR20080070596A (ko) | A/d 변환기 | |
JP2001136068A (ja) | 電流加算型d/a変換器 | |
US8456343B2 (en) | Switched capacitor type D/A converter | |
JP2011041105A (ja) | 高周波信号生成回路 | |
US7973687B2 (en) | Differential switch, D/A converter, semiconductor integrated circuit and communication apparatus | |
US20070247347A1 (en) | Electronic Circuit Device | |
US7095352B2 (en) | Analog-to-digital converter including a plurality of amplifier circuits | |
US9106240B1 (en) | Multiplying digital-to-analog converter and pipeline analog-to-digital converter using the same | |
JP2009089429A (ja) | 半導体集積回路 | |
JP2009049462A (ja) | 比較器及びこれを用いたアナログ−デジタル変換器 | |
US8742966B2 (en) | Output device | |
JP2012161090A (ja) | 温度特性補正回路 | |
Li et al. | An 85mW 14-bit 150MS/s Pipelined ADC with a Merged First and Second MDAC | |
Tiwari et al. | Reconfigurable Flash ADC using TIQ technique | |
JP2010268387A (ja) | 基準電圧発生回路およびa/d変換器ならびにd/a変換器 | |
JP2010193041A (ja) | A/d変換回路及びサンプルホールドタイミング調整方法 | |
JP2010050614A (ja) | 半導体装置および増幅装置 | |
JP2007096795A (ja) | 電力制御回路および無線通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3878607 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |