CN102170292B - 一种数据处理方法、数据处理系统以及相关设备 - Google Patents
一种数据处理方法、数据处理系统以及相关设备 Download PDFInfo
- Publication number
- CN102170292B CN102170292B CN201110033987.3A CN201110033987A CN102170292B CN 102170292 B CN102170292 B CN 102170292B CN 201110033987 A CN201110033987 A CN 201110033987A CN 102170292 B CN102170292 B CN 102170292B
- Authority
- CN
- China
- Prior art keywords
- bit
- turn
- analog
- output
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明实施例公开了一种数据处理方法、数据处理系统以及相关设备,用于降低系统功耗。本发明实施例方法包括:对模拟信号进行采样得到模拟采样值;将所述模拟采样值进行模数转换得到数字信号;对所述数字信号中的各比特进行拆分得到至少两个比特组;若满足预置的关断条件,则关断至少一个比特组中比特的输出。本发明实施例还提供一种数据处理系统以及相关设备。本发明实施例能够有效降低系统功耗。
Description
技术领域
本发明涉及数据处理领域,尤其涉及一种数据处理方法、数据处理系统以及相关设备。
背景技术
随着网络技术的发展,数据传输速率越来越高,为了适应这种趋势,模数转换器(ADC,Analog to Digital Converter)的采样速率也不断提高。
目前各种数据处理设备的数字化程度都比较高,所以大量的设备需要与ADC连接,以获得数字信号进行后续的处理,例如频谱分析设备,功率分析设备等。
ADC对模拟信号进行采样得到模拟采样值,再通过模数转换,将模拟采样值转换为一组数字信号,每个采样周期内,ADC可以采样得到一个模拟采样值,且输出一组数字信号给后续的数据处理设备进行处理。
例如ADC的采样频率为100Hz,即每秒采样得到100个模拟采样值,模数转换的分辨率为8个比特,即每个模拟采样值用8个比特进行量化,ADC将一个模拟采样值转换为8个比特的数字信号,则每秒ADC输出的比特总数为800比特,即ADC输出数字信号的接口速率为0.8Kbps,则与ADC连接的后续数据处理设备也需要以该接口速率接收数据信号,并对数字信号的每一个比特进行处理。
当ADC的采样速率提高时,ADC输出数字信号的接口速率也随之提高,为了匹配这种高速率,与ADC连接的各种数据处理设备也必须以高速率运行,从而加重了整个系统的功耗。
发明内容
本发明实施例提供了一种数据处理方法、数据处理系统以及相关设备,能够降低系统功耗。
本发明实施例提供的数据处理方法,包括:对模拟信号进行采样得到模拟采样值;将所述模拟采样值进行模数转换得到数字信号;对所述数字信号中的各比特进行拆分得到至少两个比特组;若满足预置的关断条件,则关断至少一个比特组中比特的输出。
本发明实施例提供的模数转换器,包括:采样单元,用于对模拟信号进行采样得到模拟采样值;转换单元,用于将所述模拟采样值进行模数转换得到数字信号;分组单元,用于对所述数字信号中的各比特进行拆分得到至少两个比特组;关断控制单元,用于当满足预置的关断条件时,关断至少一个比特组中比特的输出。
本发明实施例提供的数据处理系统,包括:数据处理设备,以及模数转换器;所述数据处理设备用于接收所述模数转换器输出的数字信号,并根据接收到的数字信号进行数据处理。
本发明实施例提供的基站,包括:模数转换器。
本发明实施例提供的基站控制器,包括:模数转换器。
从以上技术方案可以看出,本发明实施例具有以下优点:
本发明实施例中,ADC得到数字信号之后,可以对数据信号中的各比特进行拆分得到至少两个比特组,并在满足关断条件时,关断至少一个比特组中比特的输出,所以当满足关断条件时,ADC输出的比特数目减少,可以降低ADC输出数字信号的接口速率,也就可以降低与ADC连接的各种数据处理设备的运行速率,从而能够有效的降低系统整体功耗。
附图说明
图1为本发明数据处理方法一个实施例示意图;
图2为本发明数据处理方法另一实施例示意图;
图3为本发明数据处理流程示意图;
图4为本发明接口工作时序示意图;
图5为本发明模数转换器一个实施例示意图;
图6为本发明模数转换器另一实施例示意图;
图7为本发明数据处理系统一个实施例示意图。
具体实施方式
本发明实施例提供了一种数据处理方法、数据处理系统以及相关设备,能够降低系统功耗。
请参阅图1,本发明数据处理方法一个实施例包括:
101、对模拟信号进行采样得到模拟采样值;
本实施例中,ADC可以按照预置的采样率对输入的模拟信号进行采样得到模拟采样值,具体采样的过程和方式此处不做限定。
102、将模拟采样值进行模数转换得到数字信号;
ADC得到模拟采样值后,可以对模拟采样值进行模数转换得到数字信号,模数转换可以采用多种方式实现,此处不做限定。
每个模拟采样值经过模数转换后即得到一个由若干连续比特组成的数字信号,每个数字信号所包含的比特的数目通常被称作是模数转换的分辨率,每个数字信号所包含的比特的数目越多,则能够越精细的对模拟信号进行表达。
103、对数字信号中的各比特进行拆分得到至少两个比特组;
当得到数字信号之后,ADC可以对数字信号中的各比特进行拆分得到至少两个比特组,也可以为更多个,具体数目此处不做限定。
104、若满足预置的关断条件,则关断至少一个比特组中比特的输出。
ADC对各比特进行拆分得到若干个比特组之后,若检测到满足预置的关断条件,则说明需要减少输出的比特数目以降低系统功耗,ADC可以关断至少一个比特组中比特的输出。
需要说明的是,本实施例中,ADC可以实时检测是否满足预置的关断条件,该关断条件用以指示是否需要减少输出的比特数目,若满足该关断条件,则说明需要减少输出的比特数目,若不满足该关断条件,则说明无需减少输出的比特数目。
在实际应用中,ADC可以通过多种方式检测是否满足预置的关断条件,例如通过本地预置的关断规则以及当前采样周期进行检测,或者根据是否接收到触发信号进行检测,具体检测的方式此处不作限定。
本实施例中,ADC得到数字信号之后,可以对数据信号中的各比特进行拆分得到至少两个比特组,并在满足关断条件时,关断至少一个比特组中比特的输出,所以当满足关断条件时,ADC输出的比特数目减少,可以降低ADC输出数字信号的接口速率,也就可以降低与ADC连接的各种数据处理设备的运行速率,从而能够有效的降低系统整体功耗。
为便于理解,下面以一具体实例对本发明数据处理方法进行详细描述,请参阅图2,本发明数据处理方法另一实施例包括:
201、对模拟信号进行采样得到模拟采样值;
本实施例中,ADC可以按照预置的采样率对输入的模拟信号进行采样得到模拟采样值,具体采样的过程和方式此处不做限定。
202、将模拟采样值进行模数转换得到数字信号;
ADC得到模拟采样值后,可以对模拟采样值进行模数转换得到数字信号,模数转换可以采用多种方式实现,此处不做限定。
每个模拟采样值经过模数转换后即得到一个由若干连续比特组成的数字信号,每个数字信号所包含的比特的数目通常被称作是模数转换的分辨率,每个数字信号所包含的比特的数目越多,则能够越精细的对模拟信号进行表达。
203、将数字信号中的各比特拆分为第一比特组以及第二比特组;
当得到数字信号之后,ADC可以按照重要性权值将数字信号中的各比特拆分为第一比特组以及第二比特组。
需要说明的是,ADC可以与各种数据处理设备相连,例如频谱分析设备,功率分析设备等,这些数据处理设备接收ADC输出的数字信号,并进行相应的数据处理,例如进行频谱分析和功率分析等。
本实施例中所描述的重要性权值是指数字信号中的各比特对数据处理设备进行数据处理的影响程度,影响程度越大,则该比特的重要性权值越高,影响程度越小,则该比特的重要性权值越低。
对于每一个数字信号,ADC可以将该数字信号的各比特按照重要性权值进行拆分从而得到至少两个比特组,得到的各比特组的重要性权值可以为该比特组内所有比特的重要性权值之和,或者也可以为该比特组内所有比特的重要性权值的平均值。
本实施例中,ADC中预先可以设置有高低位比特的分界信息,该分界信息可以由用户根据经验数据设置,也可以由ADC根据数据处理设备的需求设置,具体此处不做限定。
假设每个模拟采样值对应N比特的数字信号,分界信息为“高X位为高位比特,低Y位为低位比特”,则ADC可以将数字信号的N比特中的高X位比特组成第一比特组,将数字信号中的低Y位比特组成第二比特组,X与Y之和等于N。
数字信号的高位比特所表示的模拟信号的幅度大于低位比特所表示的模拟信号的幅度,所以高位比特对数据处理设备进行数据处理的影响程度大于低位比特对数据处理设备进行数据处理的影响程度,也就是说高位比特的重要性权值高于低位比特的重要性权值。
本实施例中,第一比特组由高位比特组成,第二比特组由低位比特组成,所以第一比特组的重要性权值高于第二比特组的重要性权值。
需要说明的是,本实施例中仅以将数字信号中的各比特拆分为第一比特组以及第二比特组为例进行说明,在实际应用中,还可以拆分为更多的比特组,例如可以将数字信号中的各比特拆分为高位比特、中位比特以及低位比特,然后组成三个比特组,具体此处不做限定。
204、输出第一比特组中的比特以及第二比特组中的比特;
ADC对数字信号中的各比特进行拆分后,得到第一比特组以及第二比特组,其中,第一比特组由高位比特组成,第二比特组由低位比特组成。
之后ADC可以输出第一比特组中的比特(即高位比特)以及第二比特组中的比特(即低位比特)。
为便于描述ADC的关断控制,本实施例中,ADC可以先对第一比特组中的比特(即高位比特)以及第二比特组中的比特(即低位比特)进行完整输出,可以理解的是,在实际应用中,ADC并不一定需要先对第一比特组中的比特(即高位比特)以及第二比特组中的比特(即低位比特)进行完整输出,因此,本实施例中的步骤204为可选步骤。
205、接收触发信号;
ADC在对第一比特组中的比特(即高位比特)以及第二比特组中的比特(即低位比特)的输出过程中,若接收到触发信号,则说明需要减少输出的比特数目以降低系统功耗,则ADC可以激活关断控制。
本实施例中,ADC接收到的触发信号可以由数据处理设备发出,也可以由用户通过终端发出,具体此处不做限定。
本实施例中的触发信号并可以是专用于触发ADC激活关断控制的信号,也可以是其他类型的信号,只要ADC将该信号识别为触发信号即可,例如,某大功耗的数据处理设备上电时可以向ADC发送上电信号,则ADC可以将该上电信号识别为触发信号。
需要说明的是,本实施例中的触发信号是外部的设备或网元发送给ADC的,在实际应用中,ADC并不一定需要接收到该触发信号才能激活关断控制,而也可以自主决定激活关断控制,例如ADC内可以设置有定时器,每当定时器超时的时候,ADC即激活关断控制并重置定时器,则可周期性的激活关断控制,因此,本实施例中的步骤205为可选步骤。
206、持续输出第一比特组中的比特,并按照预置的关断规则间歇性的输出第二比特组中的比特。
当ADC激活关断控制之后,可以持续输出第一比特组中的比特(即高位比特),并按照预置的关断规则间歇性的输出第二比特组中的比特(即低位比特),该关断规则用以表示需要关断输出的采样周期,和/或无需关断输出的采样周期,该关断规则可以根据数据处理设备的需求进行设置,也可以根据用户的经验值进行设置,或者根据功耗需求进行设置,具体此处不做限定。
ADC每个采样周期会得到一个模拟采样值,所以ADC每个采样周期也会输出一个数字信号,关断规则中指示了如何进行关断控制,具体可以是需要关断输出的采样周期,和/或无需关断输出的采样周期,例如可以为“奇数周期需要关断输出”,或者是“偶数周期无需关断输出”。
ADC根据该关断规则以及当前采样周期即可获取关断标识,该关断标识用于指示当前周期是否需要关断输出,若关断标识表示需要关断输出,则满足预置的关断条件,则ADC可以关断当前周期的至少一个比特组中比特的输出,本实施例中,ADC可以关断当前周期的第二比特组中比特的输出,由于重要性权值较低的比特组中的比特对数据处理设备进行数据处理的影响程度较小,不输出这部分比特并不会对数据处理设备的性能造成严重影响。
ADC在每个采样周期都可以根据该关断规则以及当前采样周期获取关断标识,若关断第二比特组中比特的输出之后的某个采样周期,ADC确定关断标识表示无需关断输出,则满足预置的恢复条件,ADC可以恢复第二比特组中比特的输出。
上述描述的关断控制均是针对第二比特组中的比特,本实施例中是以两个比特组为例进行说明的,若有多个比特组,则可以对重要性权值最低的一个比特组中比特进行关断控制,也可以对重要性权值较低的两个比特组中比特进行关断控制,还可以对除重要性权值最高的一个比特组之外的其他比特组中比特均进行关断控制,具体关断控制的对象此处不做限定。
在本实施例的步骤206中,第一比特组中的比特(即高位比特)的输出并未受到限制,仍然按照采样周期依次输出,高位比特具有较高的重要性权值,所以输出这些比特可以保证数据处理设备的基本性能。
在实际应用中,若出现某些特殊的场景,例如所有的数据处理设备均按照某一周期间歇性工作,假设ADC的采样率为1000Hz,则每个采样周期为1毫秒,所有的数据处理设备均是工作1毫秒,暂停10毫秒,而模拟信号的输入是连续不断的,那么在所有的数据处理设备均暂停的10毫秒内,ADC输出的高位比特也是没有作用的,所以ADC可以根据数据处理设备的这些特性设置关断规则,使得所有的数据处理设备均暂停时,完全关断数字信号的输出,而在数据处理设备均工作的1毫秒内,ADC可以恢复数字信号的输出,通过这样的方式,则可以实现对数字信号的10倍抽取。
本实施例中,ADC根据重要性权值的高低以确定关断哪个比特组中比特的输出,在实际应用中,还可以根据其他的因素确定关断哪个比特组中比特的输出,例如可以根据每个比特组中比特的数目以确定关断包含最少比特的比特组中比特的输出,还可以根据各比特组中比特的数值以确定关断包含最少个“1”比特的比特组中比特的输出,具体关断哪个比特组中比特的输出此处不作限定。
本实施例中,ADC得到数字信号之后,可以按照重要性权值对数据信号中的各比特进行拆分得到至少两个比特组,并在满足关断条件时,关断重要性权值较低的比特组中比特的输出,所以当满足关断条件时,ADC输出的比特数目减少,可以降低ADC输出数字信号的接口速率,也就可以降低与ADC连接的各种数据处理设备的运行速率,从而能够有效的降低系统整体功耗;
此外,本实施例中,当满足关断条件时,ADC关断重要性权值较低的比特组中比特的输出,而保持重要性权值较高的比特组中比特的输出,由于重要性权值越高的比特对数据处理设备进行数据处理的影响程度越大,所以持续输出重要性权值较高的比特组中比特可以在降低系统整体功耗的同时保持数据处理设备的基本性能。
上面通过几个实施例对本发明数据处理方法进行了描述,为了对数据处理的过程进行更详细的描述,下面以实际应用中的一些例子进行说明,下述的内容中所举的例子均为本发明数据处理过程的一种情况,根据前述实施例中的描述,同样可以采用其他类似的例子,为描述简便,以下不再赘述。
首先请参阅图3,本发明数据处理的过程为:
(1)、模拟信号被输入模数转换,该模数转换根据采样时钟对模拟信号进行采样,并转换为数字信号;
本实施例中,模数转换的分辨率为8位,即每个模拟采样值对应的数字信号包含8个比特,采样率为1000Hz,采样周期为1毫秒。
输入模数转换的模拟采样值的范围为1毫伏至256毫伏,由于模数转换的分辨率为8位,所以转换后的数字信号的精确度为256/28=1毫伏。
本实施例中,前10个采样周期内模拟采样值与数字信号的关系如下表1所示:
表1
采样周期 | 模拟采样值 | 数字信号 |
1 | 122 | 01111010 |
2 | 129 | 10000001 |
3 | 212 | 11010100 |
4 | 175 | 10101111 |
5 | 69 | 01000101 |
6 | 37 | 00100101 |
7 | 88 | 01011000 |
8 | 176 | 10110000 |
9 | 225 | 11100001 |
10 | 149 | 10010101 |
(2)、模数转换得到的数字信号中的各比特可以按照高低位分界信息拆分成高位比特以及低位比特;
本实施例中的高低位分界信息为“高6位为高位比特,低2位为低位比特”,则各采样周期拆分后的比特如下表2所示:
表2
采样周期 | 数字信号 | 高位比特 | 低位比特 |
1 | 01111010 | 011110 | 10 |
2 | 10000001 | 100000 | 01 |
3 | 11010100 | 110101 | 00 |
4 | 10101111 | 101011 | 11 |
5 | 01000101 | 010001 | 01 |
6 | 00100101 | 001001 | 01 |
7 | 01011000 | 010110 | 00 |
8 | 10110000 | 101100 | 00 |
9 | 11100001 | 111000 | 01 |
10 | 10010101 | 100101 | 01 |
(3)、数字滤波器对高位比特以及低位比特进行数字滤波;
本实施例中的数字滤波器可以是可配置的数字滤波器,可以为有限长单位冲激响应(FIR,Finite Impulse Response)结构,该滤波器的滤波带宽可配置,滤波器系数可配置。在不同系统中可以配置成全通,低通或带通的形式且带外抑制能力,或者还可以配置成抗抽取混迭的模式,具体此处不做限定。
(4)、将高位比特以及低位比特存入输出缓冲区;
经过数字滤波后,可以将高位比特以及低位比特存入输出缓冲区,具体的,将高位比特存入缓冲区H,将低位比特存入缓冲区L。
本实施例中,输出缓冲区中可以存储一个采样周期对应的8个比特,当这8个比特被输出或是关断时,再存入下一采样周期对应的8个比特。
则第1个采样周期内,缓冲区H中存储的高位比特为“011110”,缓冲区L中存储的低位比特为“10”;
第2个采样周期内,缓冲区H中存储的高位比特为“100000”,缓冲区L中存储的低位比特为“01”;
第3个采样周期内,缓冲区H中存储的高位比特为“110101”,缓冲区L中存储的低位比特为“00”;
第4个采样周期内,缓冲区H中存储的高位比特为“101011”,缓冲区L中存储的低位比特为“11”;
第5个采样周期内,缓冲区H中存储的高位比特为“010001”,缓冲区L中存储的低位比特为“01”;
第6个采样周期内,缓冲区H中存储的高位比特为“001001”,缓冲区L中存储的低位比特为“01”;
第7个采样周期内,缓冲区H中存储的高位比特为“010110”,缓冲区L中存储的低位比特为“00”;
第8个采样周期内,缓冲区H中存储的高位比特为“101100”,缓冲区L中存储的低位比特为“00”;
第9个采样周期内,缓冲区H中存储的高位比特为“111000”,缓冲区L中存储的低位比特为“01”;
第10个采样周期内,缓冲区H中存储的高位比特为“100101”,缓冲区L中存储的低位比特为“01”。
(5)、使能模块根据触发信号激活关断控制。
使能模块接收到外部的触发信号时,可以根据采样时钟获取当前采样周期的信息,并根据当前采样周期以及关断规则激活关断控制。
本实施例中,关断规则可以通过使能模块中的Ton计数器和Toff计时器进行表示,其中,Ton表示无需进行关断的采样时钟的个数,Toff表示需要进行关断的采样时钟的个数。
本实施例中,Ton为3,Toff为3,则表示激活关断控制后,三个采样周期内无需进行关断,随后的三个采样周期内关断。
为便于理解,请参阅图4,具体的接口时序如图4所示,图4中展示了第1个采样周期至第12个采样周期的接口输出情况,下面进行说明:
第1个采样周期,使能模块未收到触发信号,不激活关断控制,完整输出高位比特以及低位比特,则输出的比特为01111010;
第2个采样周期,使能模块未收到触发信号,不激活关断控制,完整输出高位比特以及低位比特,则输出的比特为10000001,在第2个采样周期结束时,使能模块检测到触发信号的下降沿,即表示接收到了触发信号,则激活关断控制;
第3个采样周期,由于激活了关断控制,则使能模块获取关断规则为:“Ton为3,Toff为3”,当前采样周期是激活关断控制后的第1个周期,适用Ton,则表示无需进行关断,完整输出高位比特以及低位比特,则输出的比特为11010100;
第4个采样周期,由于激活了关断控制,当前采样周期是激活关断控制后的第2个周期,适用Ton,则表示无需进行关断,完整输出高位比特以及低位比特,则输出的比特为10101111;
第5个采样周期,由于激活了关断控制,当前采样周期是激活关断控制后的第3个周期,适用Ton,则表示无需进行关断,完整输出高位比特以及低位比特,则输出的比特为01000101;
第6个采样周期,由于激活了关断控制,当前采样周期是激活关断控制后的第4个周期,适用Toff,则表示需要进行关断,则关断低位比特的输出,进输出高位比特,则输出的比特为001001;
第7个采样周期,由于激活了关断控制,当前采样周期是激活关断控制后的第5个周期,适用Toff,则表示需要进行关断,则关断低位比特的输出,进输出高位比特,则输出的比特为010110;
第8个采样周期,由于激活了关断控制,当前采样周期是激活关断控制后的第6个周期,适用Toff,则表示需要进行关断,则关断低位比特的输出,进输出高位比特,则输出的比特为101100,在第8个采样周期结束时,使能模块检测到触发信号的下降沿,即表示接收到了触发信号,则激活关断控制;
后续的采样周期的关断控制参照前述的方式进行,此处不再赘述。
为使得整个数据流程更加清楚,下面简要描述一下数据处理设备的相应流程:
本实施例中的数据处理设备可以为频谱分析设备,也可以为功率分析设备,还可以为其他类型的设备,此处仅以功率分析设备为例进行说明。
由于ADC按照采样周期输出数字信号,则功率分析设备每个采样周期应当接收到8个比特,假设不考虑数据传输的时延,功率分析设备的处理流程如下:
第1个采样周期,功率分析设备接收到的比特为01111010,则功率分析设备可以根据这些比特转换得到对应的电压为122毫伏,并根据该电压进行功率分析;
第2个采样周期,功率分析设备接收到的比特为10000001,则功率分析设备可以根据这些比特转换得到对应的电压为129毫伏,并根据该电压进行功率分析;
第3个采样周期,功率分析设备接收到的比特为11010100,则功率分析设备可以根据这些比特转换得到对应的电压为212毫伏,并根据该电压进行功率分析;
第4个采样周期,功率分析设备接收到的比特为10101111,则功率分析设备可以根据这些比特转换得到对应的电压为175毫伏,并根据该电压进行功率分析;
第5个采样周期,功率分析设备接收到的比特为01000101,则功率分析设备可以根据这些比特转换得到对应的电压为69毫伏,并根据该电压进行功率分析;
第6个采样周期,功率分析设备接收到的比特为001001,由于功率分析设备只接收到6个比特,所以功率分析设备将比特依次由高到低填入数字寄存器时,最低位的两个寄存器会缺少比特,则功率分析设备忽略这两个寄存器中的内容,直接将未接收到的2个比特填0,则功率分析设备还原后的比特为00100100,根据这些比特转换得到对应的电压为36毫伏,并根据该电压进行功率分析;
第7个采样周期,功率分析设备接收到的比特为010110,由于功率分析设备只接收到6个比特,所以功率分析设备将比特依次由高到低填入数字寄存器时,最低位的两个寄存器会缺少比特,则功率分析设备忽略这两个寄存器中的内容,直接将未接收到的2个比特填0,则功率分析设备还原后的比特为01011000,根据这些比特转换得到对应的电压为88毫伏,并根据该电压进行功率分析;
第8个采样周期,功率分析设备接收到的比特为101100,由于功率分析设备只接收到6个比特,所以功率分析设备将比特依次由高到低填入数字寄存器时,最低位的两个寄存器会缺少比特,则功率分析设备忽略这两个寄存器中的内容,直接将未接收到的2个比特填0,则功率分析设备还原后的比特为10110000,根据这些比特转换得到对应的电压为176毫伏,并根据该电压进行功率分析。
后续的采样周期的数据处理方式参照前述的方式进行,此处不再赘述。
由上可以看出,由于低位比特的重要性权值较低,所以即使不输出,对于功率分析设备的影响也很小,在上述的例子中,仅在第6个采样周期中,功率分析设备还原的电压与原值有略微差别,但对于功率分析这一类不需要精细分析结果的处理方式而言,这样的差别是可以忽略不计的。
如果是频谱分析这一类非常需要精细分析结果的处理方式,则可以保持所有比特的输出。
不过,频谱分析和功率分析还各自具有一些特点:
频谱分析要求精细,但不会长时间持续进行分析,一般是间隔一段时间分析一次;
功率分析不要求精细,但一般会持续分析,以保持实时更新功率分析结果。
基于上述的特点,则可以对使能模块中的Ton计数器和Toff计数器进行配置,从而同时满足频谱分析和功率分析的需求,例如,假设频谱分析是每隔10个采样周期进行一次分析,每次分析需要接收5个采样周期的数字信号,则可以将Ton设置为5,Toff设置为10,此外,由于功率分析会持续进行,所以ADC仅根据Ton和Toff对低位比特进行关断控制,而保持高位比特持续输出。
本实施例中,模数转换的分辨率为8位,即每个模拟采样值对应的数字信号包含8个比特,采样率为1000Hz,若不进行关断控制,则ADC每秒将输出8000比特的数据,即ADC输出数字信号的接口速率为8Kbps。
若按照本实施例中图4所示的接口时序进行关断控制,则高位比特(6个比特)保持持续输出,低位比特(2个比特)在3个采样周期内输出,在随后的3个采样周期内关断,则在1000个采样周期中,低位比特可以近似看作在500个采样周期内输出,在另外500个采样周期内关断。
由此,采用了关断控制之后,ADC每秒输出的比特数目为:1000*6+500*2=7000,即ADC输出数字信号的接口速率为7Kbps。
上述是以图4所示的接口时序进行关断控制为例进行说明的,在实际应用中,若Ton和Toff的数值发生变化,则ADC输出数字信号的接口速率降低的程度也会随之发生变化,例如,当Ton设置为5,Toff设置为10时,表示高位比特(6个比特)保持持续输出,低位比特(2个比特)在5个采样周期内输出,在随后的10个采样周期内关断,则在1000个采样周期中,低位比特可以近似看作在333个采样周期内输出,在另外667个采样周期内关断。
由此,采用了关断控制之后,ADC每秒输出的比特数目为:1000*6+333*2=7000,即ADC输出数字信号的接口速率为6.666Kbps。
从上述的对比可以看出,本实施例采用了关断控制之后,能够有效的降低ADC输出数字信号的接口速率。
本实施例中,ADC得到数字信号之后,可以按照重要性权值对数据信号中的各比特进行拆分得到至少两个比特组,并在满足关断条件时,关断重要性权值较低的比特组中比特的输出,所以当满足关断条件时,ADC输出的比特数目减少,可以降低ADC输出数字信号的接口速率,也就可以降低与ADC连接的各种数据处理设备的运行速率,从而能够有效的降低系统整体功耗。
下面对本发明模数转换器进行描述,请参阅图5,本发明模数转换器一个实施例包括:
采样单元501,用于对模拟信号进行采样得到模拟采样值;
转换单元502,用于将模拟采样值进行模数转换得到数字信号;
分组单元503,用于对数字信号中的各比特进行拆分得到至少两个比特组;
关断控制单元504,用于当满足预置的关断条件时,关断至少一个比特组中比特的输出。
需要说明的是,本实施例中,关断控制单元504可以实时检测是否满足预置的关断条件,该关断条件用以指示是否需要减少输出的比特数目,若满足该关断条件,则说明需要减少输出的比特数目,若不满足该关断条件,则说明无需减少输出的比特数目。
在实际应用中,关断控制单元504可以通过多种方式检测是否满足预置的关断条件,例如通过本地预置的关断规则以及当前采样周期进行检测,或者根据是否接收到触发信号进行检测,具体检测的方式此处不作限定。
下面对本发明模数转换器进行详细描述,请参阅图6,本发明模数转换器另一实施例包括:
采样单元601,用于对模拟信号进行采样得到模拟采样值;
转换单元602,用于将模拟采样值进行模数转换得到数字信号;
分组单元603,用于按照重要性权值对数字信号中的各比特进行拆分得到至少两个比特组;
数字滤波单元604,用于对分组单元603拆分得到的各比特组中的比特进行抗混迭数字滤波,将滤波后的比特输出至关断控制单元605;
关断控制单元605,用于当满足预置的关断条件时,关断重要性权值较低的比特组中比特的输出。
本实施例中的关断控制单元605还用于当满足预置的恢复条件时,恢复重要性权值较低的比特组中比特的输出。
本实施例中的模数转换器还可以进一步包括:
状态校验单元606,用于根据预置的关断规则以及当前采样周期获取关断标识,关断规则用以表示需要关断输出的采样周期,和/或无需关断输出的采样周期;
若关断标识表示需要关断输出,则确定满足预置的关断条件,并触发关断控制单元605关断重要性权值较低的比特组中比特的输出;
若关断标识表示无需关断输出,则确定满足预置的恢复条件,并触发关断控制单元605恢复重要性权值较低的比特组中比特的输出。
需要说明的是,本实施例中,关断规则可以预置在模数转换器本地,状态校验单元606可以从本地获取到该关断规则,此外,状态校验单元606还可以与采样时钟信号相连,根据采样时钟信号确定当前采样周期。
本实施例中的模数转换器还可以进一步包括:
触发单元607,用于根据接收到的触发信号触发状态校验单元606执行相应操作。
本实施例中,分组单元603按照重要性权值对数字信号中的各比特进行拆分得到至少两个比特组,关断控制单元605在满足预置的关断条件时,关断重要性权值较低的比特组中比特的输出,即本实施例是根据重要性权值的高低以确定关断哪个比特组中比特的输出,在实际应用中,还可以根据其他的因素确定关断哪个比特组中比特的输出,例如可以根据每个比特组中比特的数目以确定关断包含最少比特的比特组中比特的输出,还可以根据各比特组中比特的数值以确定关断包含最少个“1”比特的比特组中比特的输出,具体关断哪个比特组中比特的输出此处不作限定。
为便于理解,下面以一具体应用场景对本实施例模数转换器中各单元之间的联系进行说明:
本实施例中,采样单元601可以按照预置的采样率对输入的模拟信号进行采样得到模拟采样值,具体采样的过程和方式此处不做限定。
采样单元601得到模拟采样值后,转换单元602可以对模拟采样值进行模数转换得到数字信号,模数转换可以采用多种方式实现,此处不做限定。
每个模拟采样值经过模数转换后即得到一个由若干连续比特组成的数字信号,每个数字信号所包含的比特的数目通常被称作是模数转换的分辨率,每个数字信号所包含的比特的数目越多,则能够越精细的对模拟信号进行表达。
转换单元602当得到数字信号之后,分组单元603可以按照重要性权值对数字信号中的各比特进行拆分得到至少两个比特组,也可以为更多个,具体数目此处不做限定。
需要说明的是,ADC与各种数据处理设备相连,例如例如频谱分析设备,功率分析设备等,这些数据处理设备接收ADC输出的数字信号,并进行相应的数据处理,例如进行频谱分析和功率分析等。
本实施例中所描述的重要性权值是指数字信号中的各比特对数据处理设备进行数据处理的影响程度,影响程度越大,则该比特的重要性权值越高,影响程度越小,则该比特的重要性权值越低。
分组单元603对各比特进行拆分时可以按照比特的重要性权值的顺序依次拆分,所以得到的各比特组的重要性权值也有高低之分。
分组单元603对各比特进行拆分得到若干个比特组之后,数字滤波单元604可以对分组单元603拆分得到的各比特组中的比特进行抗混迭数字滤波,之后,关断控制单元605若检测到满足预置的关断条件,则说明需要减少输出的比特数目以降低系统功耗,比如关断控制单元605可以关断重要性权值较低的比特组中比特的输出,由于重要性权值较低的比特组中的比特对数据处理设备进行数据处理的影响程度较小,不输出这部分比特并不会对数据处理设备的性能造成严重影响;
关断控制单元605关断重要性权值较低的比特组中比特的输出之后,若满足预置的恢复条件,则关断控制单元605可以恢复重要性权值较低的比特组中比特的输出。
本实施例中,预置的关断条件和预置的恢复条件是否满足可以由状态校验单元606进行判断,具体的,状态校验单元606可以根据预置的关断规则以及当前采样周期获取关断标识,关断规则用以表示需要关断输出的采样周期,和/或无需关断输出的采样周期,若关断标识表示需要关断输出,则确定满足预置的关断条件,并触发关断控制单元605关断重要性权值较低的比特组中比特的输出;若关断标识表示无需关断输出,则确定满足预置的恢复条件,并触发关断控制单元605恢复重要性权值较低的比特组中比特的输出。
需要说明的是,本实施例中的状态校验单元606可以在触发单元607的触发下执行相应操作,该触发单元607当接收到触发信号时,触发状态校验单元606执行相应操作。
本实施例中,转换单元602得到数字信号之后,分组单元603可以对数据信号中的各比特进行拆分得到至少两个比特组,在满足关断条件时,关断控制单元605可以关断至少一个比特组中比特的输出,所以当满足关断条件时,ADC输出的比特数目减少,可以降低ADC输出数字信号的接口速率,也就可以降低与ADC连接的各种数据处理设备的运行速率,从而能够有效的降低系统整体功耗;
此外,本实施例中,当满足关断条件时,关断控制单元605关断重要性权值较低的比特组中比特的输出,而保持重要性权值较高的比特组中比特的输出,由于重要性权值越高的比特对数据处理设备进行数据处理的影响程度越大,所以持续输出重要性权值较高的比特组中比特可以在降低系统整体功耗的同时保持数据处理设备的基本性能。
请参阅图7,本发明数据处理系统一个实施例包括:
模数转换器701以及若干数据处理设备702;
本实施例中的模数转换器701可以与前述图5或图6中所描述的模数转换器类似,此处不再赘述。
本实施例中的数据处理设备702用于接收模数转换器701输出的数字信号,并根据接收到的数字信号进行数据处理。
本实施例中的数据处理系统在实际应用中可以在基站或基站控制器,或其他网元上实现,其中,模数转换器可以由一块具有采集转换功能的单板实现,各数据处理设备也可以由不同的单板实现。
可以理解的是,本实施例中的数据处理系统中,模数转换器可以位于基站或基站控制器,该模数转换器可以由一块具有采集转换功能的单板实现,各数据处理设备可以分别位于不同的网元,具体实现方式此处不作限定。
本实施例中还提供一种基站以及基站控制器:
本实施例的基站中至少包含模数转换器,该模数转换器可以与前述图5或图6中所描述的模数转换器类似,此处不再赘述。
本实施例的基站控制器中至少包含模数转换器,该模数转换器可以与前述图5或图6中所描述的模数转换器类似,此处不再赘述。
本实施例中的基站和基站控制器除了包括模数转换器之外,还可以包含其他的用于通信的模块,具体此处不作限定。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件完成,该程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
以上对本发明所提供的一种数据处理方法、数据处理系统以及相关设备进行了详细介绍,对于本领域的一般技术人员,依据本发明实施例的思想,在具体实施方式及应用范围上均会有改变之处,因此,本说明书内容不应理解为对本发明的限制。
Claims (18)
1.一种数据处理方法,其特征在于,包括:
对模拟信号进行采样得到模拟采样值;
将所述模拟采样值进行模数转换得到数字信号;
对所述数字信号中的各比特进行拆分得到至少两个比特组;
若满足预置的关断条件,则关断至少一个比特组中比特的输出,以降低模数转换器输出数字信号的接口速率。
2.根据权利要求1所述的方法,所述方法还包括:
根据预置的关断规则以及当前采样周期获取关断标识,所述关断规则用以表示需要关断输出的采样周期,和/或无需关断输出的采样周期;
若所述关断标识表示需要关断输出,则确定满足所述预置的关断条件。
3.根据权利要求1所述的方法,其特征在于,所述关断至少一个比特组中比特的输出之后包括:
若满足预置的恢复条件,则恢复被关断的比特组中比特的输出。
4.根据权利要求3所述的方法,所述方法还包括:
根据预置的关断规则以及当前采样周期获取关断标识,所述关断规则用以表示需要关断输出的采样周期,和/或无需关断输出的采样周期;
若所述关断标识表示无需关断输出,则确定满足所述预置的恢复条件。
5.根据权利要求2或4所述的方法,其特征在于,所述根据预置的关断规则以及当前采样周期获取关断标识之前包括:
根据接收的触发信号触发所述根据预置的关断规则以及当前采样周期获取关断标识的步骤。
6.根据权利要求1至4中任一项所述的方法,其特征在于,所述对所述数字信号中的各比特进行拆分得到至少两个比特组包括:
按照重要性权值对所述数字信号中的各比特进行拆分得到至少两个比特组;
所述关断至少一个比特组中比特的输出包括:
关断重要性权值较低的比特组中比特的输出。
7.根据权利要求6所述的方法,其特征在于,每个模拟采样值对应N比特的数字信号;
所述按照重要性权值对所述数字信号中的各比特进行拆分得到至少两个比特组包括:
将所述数字信号中的高X位比特组成第一比特组,将所述数字信号中的低Y位比特组成第二比特组,所述X与所述Y之和等于所述N;
所述第一比特组的重要性权值高于所述第二比特组的重要性权值。
8.根据权利要求7所述的方法,其特征在于,
若满足预置的关断条件,则关断所述第二比特组中比特的输出,或关断所述第一比特组以及第二比特组中比特的输出。
9.根据权利要求1至4中任一项所述的方法,其特征在于,所述对所述数字信号中的各比特进行拆分得到至少两个比特组之后包括:
对各比特组中的比特进行抗混迭数字滤波。
10.一种模数转换器,其特征在于,包括:
采样单元,用于对模拟信号进行采样得到模拟采样值;
转换单元,用于将所述模拟采样值进行模数转换得到数字信号;
分组单元,用于对所述数字信号中的各比特进行拆分得到至少两个比特组;
关断控制单元,用于当满足预置的关断条件时,关断至少一个比特组中比特的输出,以降低模数转换器输出数字信号的接口速率。
11.根据权利要求10所述的模数转换器,其特征在于,所述关断控制单元还用于当满足预置的恢复条件时,恢复被关断的比特组中比特的输出。
12.根据权利要求10所述的模数转换器,其特征在于,所述分组单元具体用于按照重要性权值对所述数字信号中的各比特进行拆分得到至少两个比特组;
所述关断控制单元具体用于关断重要性权值较低的比特组中比特的输出。
13.根据权利要求11所述的模数转换器,其特征在于,所述模数转换器还包括:
状态校验单元,用于根据预置的关断规则以及当前采样周期获取关断标识,所述关断规则用以表示需要关断输出的采样周期,和/或无需关断输出的采样周期;
若所述关断标识表示需要关断输出,则确定满足所述预置的关断条件,并触发所述关断控制单元关断至少一个比特组中比特的输出;
若所述关断标识表示无需关断输出,则确定满足所述预置的恢复条件,并触发所述关断控制单元恢复被关断的比特组中比特的输出。
14.根据权利要求13所述的模数转换器,其特征在于,所述模数转换器还包括:
触发单元,用于根据接收到的触发信号触发所述状态校验单元执行相应操作。
15.根据权利要求10至14中任一项所述的模数转换器,其特征在于,所述模数转换器还包括:
数字滤波单元,用于对所述分组单元拆分得到的各比特组中的比特进行抗混迭数字滤波,并将滤波后的比特输出至所述关断控制单元。
16.一种数据处理系统,其特征在于,包括:
数据处理设备,以及如权利要求10至15中任一项所述的模数转换器;
所述数据处理设备用于接收所述模数转换器输出的数字信号,并根据接收到的数字信号进行数据处理。
17.一种基站,其特征在于,包括:
如权利要求10至15中任一项所述的模数转换器。
18.一种基站控制器,其特征在于,包括:
如权利要求10至15中任一项所述的模数转换器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110033987.3A CN102170292B (zh) | 2011-01-31 | 2011-01-31 | 一种数据处理方法、数据处理系统以及相关设备 |
JP2013550748A JP6050761B2 (ja) | 2011-01-31 | 2012-01-19 | データ処理方法、データ処理システム及び関連する装置 |
EP12741633.7A EP2672627B1 (en) | 2011-01-31 | 2012-01-19 | Data processing method and data processing system |
PCT/CN2012/070569 WO2012103789A1 (zh) | 2011-01-31 | 2012-01-19 | 一种数据处理方法、数据处理系统以及相关设备 |
US13/955,235 US9058171B2 (en) | 2011-01-31 | 2013-07-31 | Data processing method, and relevant devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110033987.3A CN102170292B (zh) | 2011-01-31 | 2011-01-31 | 一种数据处理方法、数据处理系统以及相关设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102170292A CN102170292A (zh) | 2011-08-31 |
CN102170292B true CN102170292B (zh) | 2014-05-07 |
Family
ID=44491288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110033987.3A Active CN102170292B (zh) | 2011-01-31 | 2011-01-31 | 一种数据处理方法、数据处理系统以及相关设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9058171B2 (zh) |
EP (1) | EP2672627B1 (zh) |
JP (1) | JP6050761B2 (zh) |
CN (1) | CN102170292B (zh) |
WO (1) | WO2012103789A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102170292B (zh) * | 2011-01-31 | 2014-05-07 | 华为技术有限公司 | 一种数据处理方法、数据处理系统以及相关设备 |
CN105553478A (zh) * | 2016-02-02 | 2016-05-04 | 浙江中安海洋电力科技有限公司 | 一种数字变换器 |
CN106293618B (zh) * | 2016-08-24 | 2019-04-19 | 珠海格力电器股份有限公司 | 随机数的生成方法、装置和系统 |
CN115694502A (zh) * | 2023-01-03 | 2023-02-03 | 成都爱旗科技有限公司 | 一种数据处理方法、装置及电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1649273A (zh) * | 2004-01-27 | 2005-08-03 | 富士通株式会社 | 半导体集成电路 |
CN1889694A (zh) * | 2006-07-14 | 2007-01-03 | 华为技术有限公司 | 一种伽玛校正的方法、电路以及视频处理器 |
CN101174837A (zh) * | 2006-11-02 | 2008-05-07 | 恩益禧电子股份有限公司 | 数字模拟转换电路、数据驱动器及使用其的显示装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69121503T2 (de) * | 1990-09-29 | 1997-02-13 | Nec Corp | Halbleiterspeicheranordnung mit einer rauscharmen Abfühlstruktur |
US6026014A (en) * | 1996-12-20 | 2000-02-15 | Hitachi, Ltd. | Nonvolatile semiconductor memory and read method |
JP3420531B2 (ja) * | 1999-06-07 | 2003-06-23 | 日本プレシジョン・サーキッツ株式会社 | デルタシグマ方式d/a変換器 |
JP2001257731A (ja) * | 2000-03-09 | 2001-09-21 | Kawasaki Steel Corp | 無線受信機 |
JP2001339455A (ja) * | 2000-03-24 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 受信装置及び無線通信装置 |
KR20040075951A (ko) | 2002-01-22 | 2004-08-30 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 이미 압축된 멀티미디어의 비트 레이트의 감소 |
JP2004112214A (ja) * | 2002-09-17 | 2004-04-08 | Renesas Technology Corp | シリアルデータ受信装置 |
US6717839B1 (en) * | 2003-03-31 | 2004-04-06 | Ramtron International Corporation | Bit-line shielding method for ferroelectric memories |
JP4065859B2 (ja) * | 2004-02-23 | 2008-03-26 | シャープ株式会社 | 受信装置、無線通信装置、無線通信システム、受信方法及び受信プログラムを記録した記録媒体 |
US7116259B2 (en) * | 2004-05-18 | 2006-10-03 | Broadcom Corporation | Switching between lower and higher power modes in an ADC for lower/higher precision operations |
US7193553B1 (en) * | 2004-12-07 | 2007-03-20 | National Semiconductor Corporation | Analog to digital converter with power-saving adjustable resolution |
CN100417026C (zh) * | 2006-12-01 | 2008-09-03 | 北京航空航天大学 | 模数转换器 |
US20080307163A1 (en) * | 2007-06-06 | 2008-12-11 | Macronix International Co., Ltd. | Method for accessing memory |
CN101783682B (zh) * | 2009-01-16 | 2014-09-24 | 深圳艾科创新微电子有限公司 | 一种折叠结构adc及其纠错方法 |
CN102170292B (zh) * | 2011-01-31 | 2014-05-07 | 华为技术有限公司 | 一种数据处理方法、数据处理系统以及相关设备 |
-
2011
- 2011-01-31 CN CN201110033987.3A patent/CN102170292B/zh active Active
-
2012
- 2012-01-19 WO PCT/CN2012/070569 patent/WO2012103789A1/zh active Application Filing
- 2012-01-19 EP EP12741633.7A patent/EP2672627B1/en active Active
- 2012-01-19 JP JP2013550748A patent/JP6050761B2/ja active Active
-
2013
- 2013-07-31 US US13/955,235 patent/US9058171B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1649273A (zh) * | 2004-01-27 | 2005-08-03 | 富士通株式会社 | 半导体集成电路 |
CN1889694A (zh) * | 2006-07-14 | 2007-01-03 | 华为技术有限公司 | 一种伽玛校正的方法、电路以及视频处理器 |
CN101174837A (zh) * | 2006-11-02 | 2008-05-07 | 恩益禧电子股份有限公司 | 数字模拟转换电路、数据驱动器及使用其的显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2014507887A (ja) | 2014-03-27 |
EP2672627A4 (en) | 2014-04-02 |
EP2672627B1 (en) | 2018-03-21 |
US9058171B2 (en) | 2015-06-16 |
WO2012103789A1 (zh) | 2012-08-09 |
EP2672627A1 (en) | 2013-12-11 |
CN102170292A (zh) | 2011-08-31 |
JP6050761B2 (ja) | 2016-12-21 |
US20130314264A1 (en) | 2013-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101980029B (zh) | 一种电压采样方法及装置 | |
CN102170292B (zh) | 一种数据处理方法、数据处理系统以及相关设备 | |
JP5526283B2 (ja) | 様々なレートによる効率的な同時サンプリング | |
CN103400494A (zh) | 红外信号的学习方法 | |
CN103488130B (zh) | 数据轮询方法及使用该方法的核电站数字化仪表控制系统 | |
CA2787506A1 (en) | Method and apparatus for reducing the contribution of noise to digitally sampled signals | |
CN101090270A (zh) | 一种实现高速模/数转换的装置及其方法 | |
CN103718465A (zh) | 多通道模/数转换器设备及使用方法 | |
CN210040455U (zh) | 一种电池管理系统及其电压采样控制电路和电动汽车 | |
Beyrouthy et al. | Data sampling and processing: Uniform vs. non-uniform schemes | |
CN106647435B (zh) | 多通道数据采样方法、系统和装置 | |
CN203720258U (zh) | 一种电压电流暂态信号高速同步数据采样装置 | |
CN110531146B (zh) | 三相载波通信模块的过零检测装置、方法及计算机存储介质 | |
CN206400291U (zh) | 多通道数据采样装置和系统 | |
CN104077198B (zh) | 门铃db恢复方法及装置、具有该装置的输入/输出i/o设备 | |
CN101937364A (zh) | 一种中断合成方法及装置 | |
US9148239B2 (en) | Systems and methods for programmatically filtering frequency signals | |
CN115765743B (zh) | 基于zynq的多通道adc同步采集的装置及方法 | |
CN109558687A (zh) | 一种数据处理方法、系统及相关组件 | |
CN103823423B (zh) | 实时取样装置及其方法 | |
CN216248134U (zh) | 一种用于三相电流电压采样的mcu与cpld间高速并行通信装置 | |
CN104168079A (zh) | 一种多通道分组定时器 | |
CN111240815A (zh) | 一种基于linux的红外信号调制方法及系统 | |
CN115047855A (zh) | 基于dcs系统的cems环保数据小时均值检测方法 | |
CN202404738U (zh) | 传感器信号的传输系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |