KR20160077252A

KR20160077252A - 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법

Info

Publication number: KR20160077252A
Application number: KR1020140185805A
Authority: KR
Inventors: 노주영; 양준혁; 우경돈
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-12-22
Filing date: 2014-12-22
Publication date: 2016-07-04
Also published as: CN105719607B; EP3038094A1; US10217393B2; US20160180764A1; KR101654355B1; CN105719607A

Abstract

본 발명은 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법을 개시한다. 개시된 본 발명의 표시장치는, 다수의 화소들이 매트릭스 형태로 배치된 표시패널을 포함하고, 상기 화소들에 인가될 데이터전압을 발생하도록, 샘플링신호를 쉬프트하는 쉬프트부를 포함하며, 상기 쉬프트부로부터 순차적으로 입력되는 샘플링신호에 응답하여 디지컬 비디오 데이터들을 샘플링하는 래치 어레이부를 포함하고, 상기 래치 어레이부로부터 디지털 비디오도 데이터들을 디코드하여 그 데이터의 계조값에 해당하는 감마보상전압을 데이터 전압으로 출력하는 디지털-아날로그 변환부를 포함하며, 상기 디지털-아날로그 변환부로부터 입력되는 데이터 전압을 출력하는 출력회로부를 포함하고, 상기 출력회로부에서 출력되는 데이터 전압의 출력 지연구간과 출력 안정화구간에 따라 상기 출력회로부에 공급되는 바이어스 전류를 조절하는 바이어스 제어부를 포함함으로써, 소오스 드라이버의 출력 버퍼에서 출력되는 출력 전압의 구간별 서로 다른 바이어스 전류를 공급하도록 하여, 발열에 의한 소자 성능 저하를 방지한 효과가 있다.

Description

소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법{Source Driver, Display Device having the same and Method for driving thereof}

본 발명은 표시장치에 관한 것으로, 보다 상세하게는 소오스 드라이버의 출력 버퍼에 공급되는 바이어스 전류를 조절하여, 소비전력을 줄인 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법에 관한 것이다.

표시장치는 화상 표시를 위한 표시패널과, 이 표시패널을 구동하기 위한 드라이버를 포함한다. 표시패널에는 다수의 데이터라인들과 다수의 게이트라인들이 형성되고, 이들의 교차 영역마다 화소가 형성된다. 표시패널은 액정표시패널, 유기발광표시패널, 전기영동표시패널, 플라즈마디스플레이패널 등으로 구현될 수 있다.

드라이버는 데이터라인들을 구동하기 위한 소오스 드라이버와 게이트라인들을 구동하기 위한 게이트 드라이버를 포함한다.

상기 소오스 드라이버는 데이터 라인들에 일대일 대응하여 연결되고, D/A 컨버터로부터 제공된 데이터 전압을 버퍼링하여 데이터 라인들로 제공하는 복수의 출력 버퍼를 구비한다.

상술한 바와 같이, 표시패널의 각 화소를 구동하는 데이터 전압이 소오스 드라이버에 내장된 출력 버퍼들을 통해 출력되므로, 출력 버퍼들의 특성은 표시장치의 화질에 많은 영향을 미치게 된다.

최근 표시장치가 고해상도와 대면적화되어감에 따라 높은 프레임(frame) 주파수로 동작하는 표시패널이 요구되고 있고, 표시패널에 데이터 전압을 공급하는 소오스 드라이버도 하나의 드라이버 칩(IC)에서 다수의 데이터 라인들에 데이터 전압을 공급하는 다채널 방식이 적용되고 있다.

특히, 고해상도 및 대면적 표시패널의 성능 향상을 위해서는 소오스 드라이버의 출력버퍼의 출력 성능이 향상되어야 하는데, 이를 위해서는 출력 버퍼에 공급되는 바이어스 전류(Ibias)가 큰 영향을 미친다.

도 1은 종래 소오스 드라이버의 출력 버퍼에 공급되는 바이어스 전류(Ibias)와 출력 전압의 특성을 도시한 도면이다.

도 1을 참조하면, 소오스 드라이버의 출력 버퍼에서 출력되는 출력 전압(데이터 전압)은 출력 버퍼에 공급되는 바이어스 전류들에 따라 출력 특성이 변한다.

상기 소오스 드라이버의 출력 버퍼에 공급되는 바이어스 전류를 각각 제1 바이어스 전류(Ibias 1)와 제2 바이어스 전류(Ibias 2)로 공급할때, 출력 전압의 특성을 보면, 전류 값이 상대적으로 큰 제1 바이어스 전류(Ibias 1) 일때, 출력 버퍼에서 출력되는 출력 전압은 지연 없이 출력되는 것을 볼 수 있다.

하지만, 상기 제1 바이어스 전류(Ibias 1) 보다 작은 제2 바이어스 전류(Ibias 2)가 출력 버퍼에 공급되면, 출력 버퍼에서 출력된 출력 전압은 상승구간과 하강 구간에서 지연되는 것을 볼 수 있다.

일반적으로 높은 프레임 주파수로 구동하는 대면적 표시패널에서는 높은 바이어스 전류(Ibias)가 공급될 때, 소오스 드라이버의 출력 전압이 지연 없이 출력되기 때문에 출력 버퍼에 공급되는 바이어스 전류를 높이는 것이 화질 불량을 줄일 수 있다.

하지만, 상기와 같이, 소오스 드리이버의 출력 버퍼에 공급되는 바이어스 전류(Ibias)를 크게 하면, 소비전력이 증가하는 문제가 있다.

또한, 소오스 드라이버에는 복수개의 출력 버퍼가 배치되기 때문에 각각의 출력 버퍼에 높은 바이어스 전류(Ibias)가 공급되면, 발열 문제로 인하여 소자 성능을 저하시키는 문제가 발생한다.

본 발명은, 소오스 드라이버에 배치되는 출력 버퍼의 바이어스 전류(Ibias)를 조절하여 소비전력을 줄인 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법을 제공하는데 그 목적이 있다.

또한, 본 발명은, 소오스 드라이버의 출력 버퍼에서 출력되는 출력 전압의 구간별 서로 다른 바이어스 전류를 공급하도록 하여, 발열에 의한 소자 성능 저하를 방지한 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법을 제공하는데 다른 목적이 있다.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 소오스 드라이버는, 샘플링신호를 쉬프트하는 쉬프트부를 포함하고, 상기 쉬프트부로부터 순차적으로 입력되는 샘플링신호에 응답하여 디지털 비디오 데이터들을 샘플링하는 래치 어레이부를 포함하며, 상기 래치 어레이부로부터 디지털 비디오도 데이터들을 디코드하여 그 데이터의 계조값에 해당하는 감마보상전압을 데이터 전압으로 출력하는 디지털-아날로그 변환부를 포함하고, 상기 디지털-아날로그 변환부로부터 입력되는 데이터 전압을 출력하는 출력회로부를 포함하며, 상기 출력회로부에서 출력되는 데이터 전압의 출력 지연구간과 출력 안정화구간에 따라 상기 출력회로부에 공급되는 바이어스 전류를 조절하는 바이어스 제어부를 포함함으로써, 소오스 드라이버에 배치되는 출력 버퍼의 바이어스 전류(Ibias)를 조절하여 소비전력을 줄인 효과가 있다.

또한, 본 발명의 표시장치는, 다수의 화소들이 매트릭스 형태로 배치된 표시패널을 포함하고, 상기 화소들에 인가될 데이터전압을 발생하도록, 샘플링신호를 쉬프트하는 쉬프트부를 포함하며, 상기 쉬프트부로부터 순차적으로 입력되는 샘플링신호에 응답하여 디지컬 비디오 데이터들을 샘플링하는 래치 어레이부를 포함하고, 상기 래치 어레이부로부터 디지털 비디오도 데이터들을 디코드하여 그 데이터의 계조값에 해당하는 감마보상전압을 데이터 전압으로 출력하는 디지털-아날로그 변환부를 포함하며, 상기 디지털-아날로그 변환부로부터 입력되는 데이터 전압을 출력하는 출력회로부를 포함하고, 상기 출력회로부에서 출력되는 데이터 전압의 출력 지연구간과 출력 안정화구간에 따라 상기 출력회로부에 공급되는 바이어스 전류를 조절하는 바이어스 제어부를 포함함으로써, 소오스 드라이버의 출력 버퍼에서 출력되는 출력 전압의 구간별 서로 다른 바이어스 전류를 공급하도록 하여, 발열에 의한 소자 성능 저하를 방지한 효과가 있다.

또한, 본 발명의 표시장치의 구동방법은, 다수의 화소들이 매트릭스 형태로 배치된 표시패널을 갖는 표시장치의 구동방법에 있어서, 상기 표시패널에 데이터전압을 공급하는 소오스 드라이버의 출력 데이터 전압을 출력 지연구간과 출력 안정화구간으로 구분하는 단계를 포함하고, 상기 출력 지연구간과 대응하는 구간에서 상기 소오스 드라이버의 출력회로부에 제1 바이어스 전류를 공급하는 단계를 포함하며, 상기 출력 안정화구간과 대응하는 구간에서 상기 소오스 드라이버의 출력회로부에 제2 바이어스 전류를 공급하는 단계를 포함함으로써, 소오스 드라이버에 배치되는 출력 버퍼의 바이어스 전류(Ibias)를 조절하여 소비전력을 줄인 효과가 있다.

본 발명에 따른 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법은, 소오스 드라이버에 배치되는 출력 버퍼의 바이어스 전류(Ibias)를 조절하여 소비전력을 줄인 효과가 있다.

또한, 본 발명에 따른 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법은, 소오스 드라이버의 출력 버퍼에서 출력되는 출력 전압의 구간별 서로 다른 바이어스 전류를 공급하도록 하여, 발열에 의한 소자 성능 저하를 방지한 효과가 있다.

도 1은 종래 소오스 드라이버의 출력 버퍼에 공급되는 바이어스 전류(Ibias)와 출력 전압의 특성을 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 표시장치를 도시한 도면이다.
도 3은 도 2에 도시된 소오스 드라이버의 구성을 개략적으로 도시한 도면이다.
도 4는 본 발명에 따른 바이어스 제어부와 소오스 드라이버의 출력 버퍼 구조를 도시한 도면이다.
도 5는 본 발명에 따른 바이어스 제어부의 스위칭 제어신호에 의해 바이어스 전류가 조절되는 모습을 도시한 파형도이다.
도 6은 본 발명에 따른 바이어스 제어부의 블록도이다.
도 7은 도 4에 도시한 바이어스부의 다른 실시예를 도시한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 소오스 드라이버의 출력 버퍼 구조를 도시한 도면이다.
도 9는 본 발명의 다른 실시예에 따라 비교기의 스위칭 제어신호에 의해 바이어스 전류가 조절되는 모습을 도시한 파형도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 2는 본 발명의 실시예에 따른 표시장치를 도시한 도면이다.

도 2를 참조하면, 본 발명의 실시예에 따른 표시장치(100)는 표시패널(120), 타이밍 콘트롤러(121), 소오스 드라이버(122), 게이트 드라이버(123) 및 바이어스 제어부(124)를 구비한다.

본 발명의 실시예에 따른 표시장치(100)는 액정표시장치(Liquid Crystal Display, LCD), 전계방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED), 전기영동 표시장치(Electrophoresis, EPD) 등의 평판 표시장치로 구현될 수 있다. 이하의 실시예에서, 표시장치를 액정표시장치 중심으로 설명하지만, 본 발명의 표시장치는 액정표시장치에 한정되어 적용되지 않음에 주의하여야 한다.

상기 표시패널(120)은 두 장의 유리기판 사이에 배치된 액정분자들을 구비한다. 이 표시패널(120)에는 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차 구조에 의해 매트릭스 형태로 m×n (m,n은 양의 정수)개의 액정셀들(Clc)이 배치된다.

표시패널(120)의 하부 유리기판에는 m 개의 데이터라인들(D1 내지 Dm), n개의 게이트라인들(G1 내지 Gn), TFT들,TFT들에 각각 접속된 액정셀(Clc)의 화소전극들(1), 및 스토리지 커패시터들(Cst) 등을 포함한 화소 어레이가 형성된다. 표시패널(120)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 표시패널(120)의 상부 유리기판과 하부 유리기판 각각에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.

상기 소오스 드라이버(122)는 타이밍 콘트롤러(121)의 제어 하에 디지털 비디오 데이터(RGB)를 래치하고 그 디지털 비디오 데이터를 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 발생하고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다.

상기 소오스 드라이버(122)는 바이어스 제어부(124)로부터 입력되는 스위칭 제어신호(Vcont)에 따라 저전력 모드를 선택하고, 선택된 저전력 모드에 맞게 소오스 드라이버(122)의 출력단에 배치되어 있는 출력 버퍼들에 공급되는 바이어스 전류(Ibias)를 제어한다.

본 발명에서는 소오스 드라이버(122)의 출력 버퍼에서 출력되는 출력 전압의 구간별에 대응하는 서로 다른 바이어스 전류를 출력 버퍼에 공급하도록 하여, 소오스 드라이버(122)의 소비 전력을 줄인 효과가 있다.

또한, 소오스 드라이버(122)에 공급되는 바이어스 전류를 줄임으로써, 드라이버 IC의 발열 문제를 개선하여, 소자 성능을 향상시킨 효과가 있다.

상기 소오스 드라이버(122)는 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 공정에 의해 표시패널(120)의 하부 유리기판에 접합될 수 있다. 소오스 드라이버(122)에 대해서는 도 3 내지 도 5를 통해 상세히 후술한다.

상기 게이트 드라이버(123)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 등을 포함한다. 게이트 드라이버(123)는 타이밍 콘트롤러(121)의 제어하에 대략 1 수평기간의 펄스폭을 가지는 스캔펄스들을 게이트라인들(G1 내지 Gn)에 순차적으로 공급한다. 게이트 드라이버(123)는 TCP 상에 실장되어 TAB 공정에 의해 표시패널(120)의 하부 유리기판에 접합되거나, 또는 GIP(Gate In Panel) 공정에 의해 화소 어레이와 동시에 하부 유리기판 상에 직접 형성될 수 있다.

타이밍 콘트롤러(121)는 시스템보드(미도시)로부터 입력되는 디지털 비디오 데이터(RGB)를 표시패널(120)에 맞게 재정렬하여 소오스 드라이버(122)에 공급한다. 타이밍 콘트롤러(121)는 시스템보드로부터 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블(Data Enable), 클럭신호(CLK, MCLK와 같은 메인 클럭신호를 포함한다) 등의 타이밍신호를 입력받아 소오스 드라이버(122)와 게이트 드라이버(123)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다.

상기 소오스 드라이버(122)를 제어하기 위한 데이터 타이밍 제어신호는 소오스 스타트 펄스(Source Start Pulse, SSP), 소오스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소오스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소오스 스타트 펄스(SSP)는 소오스 드라이버(122)의 데이터 샘플링 시작 타이밍을 제어한다. 소오스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소오스 드라이버(122) 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소오스 출력 인에이블신호(SOE)는 소오스 드라이버(122)의 출력 타이밍을 제어한다. 극성제어신호(POL)는 소오스 드라이버(122)로부터 출력되는 데이터전압의 수평 극성 반전 타이밍을 제어한다.

게이트 드라이버(123)를 제어하기 위한 게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP),게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 1 프레임기간 동안 그 프레임기간의 시작과 동시에 1회 발생하여 첫 번째 게이트펄스를 발생시킨다. 게이트 쉬프트 클럭(GSC)은 쉬프트 레지스터를 구성하는 다수의 스테이지들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시킨다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이버(123)의 출력을 제어한다.

상기 바이어스 제어부(124)는 한 프레임에 대응하는 수직 동기신호(Vsync)의 구간에서 상기 소오스 드라이버(122)에서 출력되는 출력 전압(데이터 전압)의 지연구간과 안정화구간에서 소오스 드라이버(122)의 출력 버퍼에 공급되는 바이어스 전류(Ibias)를 조절한다.

특히, 상기 바이어스 제어부(124)는 한 프레임을 시작하는 수직 동기신호(Vsync)와 다음 프레임을 시작하는 수직 동기신호(Vsync) 사이의 메인 클럭(MCLK)의 개수를 카운팅하고, 이를 토대로 출력 버퍼에서 출력되는 출력 전압의 안정화구간에서 출력 버퍼에 공급되는 바이어스 전류(Ibias)를 낮추어 소비 전력 및 발열 문제를 개선하도록 하였다.

도 3은 도 2에 도시된 소오스 드라이버의 구성을 개략적으로 도시한 도면이고, 도 4는 본 발명에 따른 바이어스 제어부와 소오스 드라이버의 출력 버퍼 구조를 도시한 도면이며, 도 5는 본 발명에 따른 바이어스 제어부의 스위칭 제어신호에 의해 바이어스 전류가 조절되는 모습을 도시한 파형도이고, 도 6은 본 발명에 따른 바이어스 제어부의 블록도이다.

도 3 내지 도 6을 참조하면, 소오스 드라이버(122)는 도 3과 같이 쉬프트부(221), 래치 어레이부(222), 디지털-아날로그 변환부(223), 출력 회로부(224) 및 바이어스 제어부(124)를 포함한다.

상기 쉬프트부(221)는 소오스 샘플링 클럭에 따라 샘플링신호를 쉬프트시킨다. 또한, 쉬프트부(221)는 래치 어레이부(222)의 래치수를 초과하는 데이터가 공급될 때 캐리신호를 발생한다.

상기 래치 어레이부(222)는 쉬프트부(221)로부터 순차적으로 입력되는 샘플링신호에 응답하여 타이밍 콘트롤러(121)로 부터의 디지털 비디오 데이터들(RGB)을 샘플링하고, 그 데이터들(RGB)을 1 수평라인 분씩 래치한 다음, 1 수평라인 분의 데이터를 동시에 출력한다.

상기 디지털-아날로그 변환부(223: 223_1....223_n)는 래치 어레이부(222)로부터 디지털 비디오 데이터들(RGB)을 디코드하여 그 데이터의 계조값에 해당하는 정극성/부극성 감마보상전압(VGH)을 데이터전압(Vdata)으로 출력한다.

상기 출력회로부(224)는 데이터전압(Vdata)을 안정화시켜 데이터라인들에 출력하되(OUT(1)~OUT(m)), 상기 바이어스 제어부(124)의 스위칭 제어신호(Vcont)에 따라 출력 버퍼(234)에 공급되는 바이어스 전류(Ibias)가 조절된다.

상기 소오스 드라이버(122)는 로직 회로부(150a)와 구동부(150b)로 구획되고, 상기 바이어스 제어부(124)는 로직 회로부(150a)이 배치되고, 상기 쉬프트부(221), 래치 어레이부(222), 디지털-아날로그 변환부(223) 및 출력회로부(224)는 구동부(150b)에 배치될 수 있다.

상기 소오스 드라이버(122)의 구동부(150b)에 배치된 출력회로부(224)는 복수개의 출력 버퍼들(234)을 포함하고, 상기 출력 버퍼들(234) 각각은 상기 디지털-아날로그 변환부(223: 223_1....223_n)로부터 아날로그 데이터 전압을 공급 받고, 이를 표시패널(120)의 데이터라인들에 출력한다.

또한, 상기 출력 버퍼(234)는 연산증폭기를 포함하며, 상기 연산증폭기에는 전원전압(VDD)이 공급되고, 상기 연산증폭기와 그라운드 전압단(VSS) 사이에는 바이어스 전류(Ibias)를 공급하는 바이어스부(235)가 배치된다.

상기 출력 버퍼(234)는 디지털-아날로그 변환부(223)에서 공급되는 아날로그 데이터 전압을 공급 받아, 수직 동기신호(Vsync)와 동기하여 표시패널(120)의 데이터 라인들에 데이터 전압을 출력한다.

상기 출력 버퍼(234)에 배치되어 있는 바이어스부(235)는 제1 정전류원(250a), 제2 정전류원(250b) 및 스위칭부(S1,...Sn)를 포함할 수 있다.

따라서, 상기 바이어스 제어부(124)의 스위칭 제어신호(Vcont)에 의해 상기 스위칭부(S1,...Sn)가 오프(Off)/온(On)되면 상기 출력 버퍼(234)는 제1 정전류원(250a)에 의한 제2 바이어스 전류(Ibias 2)만 공급되거나 제1 및 제2 정전류원들(250a, 250b)에 의한 바이어스 전류들(Ibias)의 합인 제1 바이어스 전류(Ibias 1)가 합해진 전류가 바이어스 전류로 공급된다.

특히, 본 발명에서는 출력 버퍼(234)에 일정한 바이어스 전류만을 공급하지 않고, 데이터 전압의 왜곡이 발생되지 않는 구간에서 저전류의 바이어스 전류를 출력 버퍼(234)에 공급할 수 있도록 하여, 소비전력을 줄이고, 발열을 최소화한 효과가 있다.

도면에서는 제1 정전류원(250a)과 제2 정전류원(250b)이 서로 독립적인 전류원으로 도시하였지만, 상기 제1 정전류원(250a)과 제2 정전류원(250b)은 하나의 정전류원일 수 있다. 하나의 정전류원일 경우에는 바이어스 제어부(124)의 스위칭 제어신호(Vcont)에 응답하여 서로 크기가 다른 바이어스 전류(Ibias)가 출력 버퍼(234)에 공급된다.(도 7 참조)

상기 바이어스 제어부(124)는 소오스 드라이버(122)에 공급된 수직 동기신호(Vsync)와 클럭신호(CLK)를 입력신호하여, 한 프레임 구간에서의 클럭신호(CLK)를 카운팅하는 카운터부(241)와, 상기 카운터부(241)에서 카운팅된 정보를 연산하는 연산부(242)와, 출력 버퍼(234)에서 출력되는 출력 전압의 지연구간(T1)과 안정화구간(T2)에 대응되는 클럭신호(CLK)의 카운팅 개수 정보 및 스위칭 제어신호(Vcont)의 구간 정보 등이 저장된 메모리부(243) 및 상기 메모리부(243)의 정보를 토대로 연산부(242)의 연산에 따라 스위칭 제어신호(Vcont)를 생성하는 신호생성부(244)를 포함한다.

도 5에 도시된 바와 같이, 소오스 드라이버(122)의 출력 버퍼(234)에서 출력되는 출력 전압(데이터 전압)은 소오스 드라이버(122)의 수직 동기신호(Vsync)에 응답하여 출력되는데, 한 프레임 기간 동안 출력 전압은 출력 지연구간(T1)과 출력 안정화구간(T2)으로 구분될 수 있다.

상기 출력 지연구간(T1)과 출력 안정화구간(T2)를 합한 구간을 출력 전압(데이터 전압)의 주기로 설정하거나, 출력 지연구간(T1)은 출력 안정화구간(T2)에서의 출력 전압의 80%~90%인 영역으로 설정하고, 출력 안정화 구간(T2)은 출력 안정화 구간(T2)에서의 최종 출력 전압에 도달한 후, 일정 시간 이후부터 출력 전압이 다시 떨어지는 구간으로 설정할 수 있다.

예를 들어, 수직 동기신호(Vsync)가 상승하는 구간부터 출력 버퍼(234)에서 출력되는 출력 전압의 90%되는 구간을 출력 지연구간(T1)이라고 하고, 출력 지연구간(T1)이 끝나는 시간 부터 일정한 개수의 클럭신호(CLK)가 카운팅된 후 부터 출력 안정화구간(T2)을 설정할 수 있다.

이때, 수직 동기신호(Vsync)가 상승하는 구간부터 출력 안정화구간(T2)가 시작하는 구간까지는 스위칭부(S1, ...Sn)는 온(On) 상태를 유지하여, 상기 제1 정전류원(250a)과 제2 정전류원(250b)에 의한 제1 바이어스 전류(Ibias 1)를 출력 버퍼(234)에 공급한다.

그런 다음, 출력 안정화구간(T2)에 대응되는 클럭신호가 카운팅되면, 상기 바이어스 제어부(124)에서는 스위칭 제어신호(Vcont)를 출력 버퍼(234)에 공급하고, 상기 스위칭 제어신호(Vcont)에 응답하여 스위칭부(S1, ...Sn)는 오프(Off) 상태가 되어 제1 정전류원(250a)에 의한 제2 바이어스 전류(Ibias 2)가 출력 버퍼(234)에 공급된다.

따라서, 도 5에 도시된 바와 같이, 출력 지연구간(T1)에서는 기준전압에서부터 최종 출력 전압(데이터 전압)까지 도달해야하기 때문에 표시패널(120)의 화질에 영향을 줄 수 있어, 상기 출력 버퍼(234)에는 높은 제1 바이어스 전류(Ibias 1)가 공급된다.

하지만, 출력 전압의 출력 안정화구간(T2)에서는 출력 전압의 목표 레벨까지 상승한 상태이므로 바이어스 전류를 바꾸더라도 출력 전압에는 지연 및 변동이 발생하지 않아, 상기 제1 바이어스 전류(Ibias 1)보다 낮은 제2 바이어스 전류(Ibias 2)를 출력 버퍼(234)에 공급 한다. T3는 제2 바이어스 전류(Ibias 2)가 공급되는 스위칭부(S1, ...Sn)의 오프(off) 기간일 수 있다.

따라서, 상기 출력 버퍼(234)에서 출력된 출력 전압(데이터 전압)의 출력 지연구간(T1)에서는 높은 제1 바이이어스 전류(Ibias 1)가 공급되어, 표시패널(120)에 공급되는 데이터 전압의 왜곡(지연)을 최소화할 수 있다.

하지만, 상기 출력 버퍼(234)에 공급되는 바이어스 전류에 의한 출력 전압(데이터 전압)의 왜곡이 크게 발생되지 않은 출력 전압의 출력 안정화구간(T2)에서는 제1 바이어스 전류(Ibias 1) 보다 낮은 제2 바이어스 전류(Ibias 2)를 출력 버퍼(234)에 공급하여 소오스 드라이버(122)의 소비 전력을 줄이도록 하였다.

또한, 본 발명에서는 소오스 드라이버(122)의 출력회로부(224)에 배치되는 복수개의 출력 버퍼들에 공급되는 바이어스 전류(Ibias)를 일정기간(출력 안정화기간동안) 줄일 수 있기 때문에 발열에 의한 소자 성능 저하를 최소화할 수 있다.

도 7은 도 4에 도시한 바이어스부의 다른 실시예를 도시한 도면이다.

도 4와 함께 도 7을 참조하면, 본 발명의 출력 버퍼(234)에 배치되는 바이어스부(235)는 도 4와 같이, 개별적인 정전류원들을 병렬연결하고, 이들 전류를 합한 제1 바이어스 전류 또는 이들 정전류원 중 어느 하나에 의한 제2 바이어스 전류를 출력 버퍼(234)에 공급하여 동작할 수 있다.

도 7에서는 하나의 정전류원을 배치하고, 상기 정전류원의 전류를 출력 전압의 출력 지연구간(T1)과 출력 안정화구간(T3)에 따라 바이어스 전류를 가변하여 출력 버퍼(234)에 공급할 수 있다.

본 발명의 다른 실시예에 따른 바이어스부(235)는 저항부(341)와 전원전압(VDD)에 연결되는 전류 미러(343)를 포함할 수 있다.

상기 저항부(341)는 서로 직렬 연결된 저항들(R1, R2,...,Rn)과 저항들(R1, R2,...,Rn) 각각에 연결된 스위치들(SW1, SW2,...,SWn)을 포함하여 구성할 수 있다.

상기 전류 미러(343)는 엔모스 트랜지스터들(NT1, NT2)을 포함하여 구성된다. 저항들(R1, R2,...,Rn)의 저항값은 모두 동일할 수 있다. 저항들(R1, R2,...,Rn)의 저항값은 모두 R일 수 있다.

상기 바이어스 제어부(124)에서 공급되는 스위칭 제어신호(Vcont)는 상기 저항들(R1, R2,...,Rn)을 선택하는 선택신호일 수 있고, 소정의 비트값으로 주어질 수 있다.

즉, 도 4에서는 상기 바이어스 제어부(124)에서 출력되는 스위칭 제어신호(Vcont)는 출력 버퍼(234)의 스위칭부(S1,...Sn)를 제어하는 신호이지만, 도 7과 같은 바이어스 정전류원일 경우에는 상기 저항부(341)에 배치되어 있는 저항들(R1, R2,...,Rn)을 선택하는 선택신호 역할을 할 수 있다.

따라서, 상기 바이어스 제어부(124)의 스위칭 제어신호(Vcont)에 의해 상기 전류 미러(343)는 서로 다른 바이어스 전류(Ibias)를 공급할 수 있다.

예를 들어, 상기 출력 버퍼(234)에서 출력된 출력 전압의 출력 지연구간(T1)에서는 기 설정된 스위치들(SW1, SW2,...,SWn) 중 어느 하나가 선택되어 바이어스 전류 A(Ibias A)가 공급되고, 이후, 출력 전압의 출력 안정화 구간(T2)에서는 스위칭 제어신호(Vcont)에 응답하여, 스위치들(SW1, SW2,...,SWn) 중 다른 스위치(SW)가 선택되어, 바이어스 전류 B(Ibias B)가 공급될 수 있다.

상기 바이어스 전류 B(Ibias B)는 상기 바이어스 전류 A(Ibias A)보다 낮은 바이어스 전류를 갖는다.

상기와 같은 본 발명의 다른 실시예에 따른 정전류원은 하나의 정전류원으로 출력 버퍼에 서로 다른 바이어스 전류를 공급할 수 있어, 소오스 드라이버(122)의 소비 전력을 줄이고, 소자 수를 줄인 효과가 있다.

도 8은 본 발명의 다른 실시예에 따른 소오스 드라이버의 출력 버퍼 구조를 도시한 도면이고, 도 9는 본 발명의 다른 실시예에 따라 비교기의 스위칭 제어신호에 의해 바이어스 전류가 조절되는 모습을 도시한 파형도이다.

본 발명의 다른 실시예는 도 4의 실시예를 기본으로 출력 버퍼에 비교기부를 배치하여, 바이어스 전류를 조절하도록 한 것이다. 따라서, 도 4와 동일한 도면 부호는 동일한 구성부를 지칭하는 것이므로, 이하 구별되는 부분을 중심으로 설명한다.

도 8 및 도 9를 참조하면, 본 발명의 다른 실시예에 따른 표시장치는, 소오스 드라이버(322)와 표시패널(120)을 포함한다. 상기 소오스 드리아버(322)는 로직 회로부(150a)와 구동부(150b)로 구획되고, 상기 쉬프트부(221), 래치 어레이부(222), 디지털-아날로그 변환부(223), 비교기부(300) 및 출력회로부(224)는 구동부(150b)에 배치될 수 있다.

상기 소오스 드라이버(322)의 구동부(150b)에 배치된 출력회로부(224)에는 복수개의 출력 버퍼들(234)이 상기 디지털-아날로그 변환부(223: 223_1....223_n)와 대응되도록 배치되어 있다.

또한, 상기 출력 버퍼(234)는 연산증폭기를 포함하고, 상기 연산증폭기에 전원전압(VDD)이 공급되고, 상기 연산증폭기와 그라운드 전압단(VSS) 사이에는 배치되어 바이어스 전류(Ibias)를 공급하는 바이어스부(235)를 더 포함한다.

또한, 본 발명에서는 상기 출력 버퍼(234)와 대응되도록 비교기들(300_1,..300_n)이 배치되는데, 상기 비교기(300_1,..300_n)는 상기 출력 버퍼(234)의 비반전입력단(+)의 제1 노드(N1)와 반전입력단(-)의 제2 노드(N2)와 연결된다.

즉, 상기 비교기(300_1,..300_n)는 상기 출력 버퍼(234)의 비반전입력단(+)에 공급되는 데이터 전압과 상기 반전입력단(-)에 공급되는 출력된 데이터전압을 입력 신호로 하여, 상기 출력 버퍼(234)에 배치된 스위칭부(S1, ...Sn)를 제어하는 스위칭 제어신호(Vcont)를 출력한다.

상기 출력 버퍼(234)는 디지컬-아날로그 변환부(223)에서 공급되는 아날로그 데이터 전압을 비반전입력단(+)으로 공급 받아, 표시패널(120)에 배치되어 있는 데이터 라인들에 출력한다.

또한, 상기 비교기부(300)에 배치되어 있는 비교기들(300_1, ...300_n) 각각은 상기 디지털-아날로그 변환부(223)로부터 공급되는 비반전입력단(+)의 제1 노드전압(N1)과 출력 버퍼(234)의 반전입력단(-)의 제2 노드전압(N2)을 비교하여, 제1 노드전압(N1: 비반전입력단)이 제2 노드전압(반전입력단) 보다 큰 경우에는 "하이" 논리값을 출력하도록 한다.

상기 비교기들(300_1, ...300_n)에서 출력되는 "하이" 논리값을 스위칭 제어신호(Vcont)로 하여 바이어스부(235)에 배치되어 있는 스위칭부(S1, ... Sn)가 온(on) 상태가 되도록 한다. 상기 스위칭부(S1, ...Sn)가 온(on) 상태가 되면, 제1 및 제2 정전류원(250a, 250b)의 전류 합이 출력 버퍼(234)의 제1 바이어스 전류(Ibias 1)로 공급된다.

또한, 상기 비교기부(300)에 배치되어 있는 비교기들(300_1, ...300_n) 각각은 상기 디지털-아날로그 변환부(223)로부터 공급되는 비반전입력단(+)의 제1 노드전압(N1)과 출력 버퍼(234)의 반전입력단(-)의 제2 노드전압(N2)을 비교하여, 제1 노드전압(N1: 비반전입력단)과 제2 노드전압(반전입력단)이 거의 같아지는 경우에는 "로우" 논리값을 출력하도록 한다.

상기 비교기들(300_1, ...300_n)에서 출력되는 "로우" 논리값을 스위칭 제어신호(Vcont)로 하여 바이어스부(235)에 배치되어 있는 스위칭부(S1, ... Sn)가 오프(OFF) 상태가 되도록 한다. 상기 스위칭부(S1, ...Sn)가 오프(Off) 상태가 되면, 제2 정전류원(250b)의 전류가 차단되어, 상기 출력 버퍼(234)에는 제1 정전류원(250a)에 의한 제2 바이어스 전류(Ibias 2)가 공급된다.

상기 비교기들(300_1, ...300_n)은 슈미트트리거로 구성될 수 있다. 예를 들어, 출력 버퍼(234)에서 출력되는 출력 전압이 상승할 때, 입출력 전압 차이가 5%인 경우와 출력 전압이 하강할 때, 입출력 전압 차이가 5%인 경우 이전 논리 값과 다른 논리 값을 출력하도록 하여 스위치들(S1, ...Sn)을 동작시킬 수 있다.

상기와 같은 설정 값이 주어지면, 도 4 및 5에서 설명한 바와 같이, 출력 버퍼(234)에서 출력되는 출력 전압(데이터 전압)의 출력 지연구간(T1)에서는 비교기들(300_1, ...300_n)이 "하이" 논리값을 출력하고, 출력된 "하이" 논리값을 스위칭 제어신호(Vcont)로 하여 스위칭부(S1, ...Sn)가 온(On) 상태가 되도록 한다.

따라서, 상기 출력 버퍼(234)에는 제1 바이어스 전류(Ibias 1)가 공급된다.

또한, 비교기들(300_1, ...300_n)의 입력 신호들이 서로 같아지는 구간을 출력 전압(데이터 전압)의 출력 안정화구간(T2)으로 판단하여, 비교기들(300_1, ...300_n)은 "로우" 논리값을 출력하고, "로우" 논리값을 스위칭 제어신호(Vcont)로 하여 스위칭부(S1, ...Sn)가 오프(Off) 상태가 되도록 한다.

상기와 같이, 스위칭부(S1, ...Sn)가 오프(Off)되면 상기 출력 버퍼(234)에는 제1 바이어스 전류(Ibias 1)보다 낮은 제2 바이어스 전류(Ibias 2)가 공급된다.

이와 같이, 본 발명에 따른 표시장치 및 이의 구동방법은, 소오스 드라이버에 배치되는 출력 버퍼의 바이어스 전류(Ibias)를 조절하여 소비전력을 줄인 효과가 있다.

또한, 본 발명에 따른 표시장치 및 이의 구동방법은, 소오스 드라이버의 출력 버퍼에서 출력되는 출력 전압의 구간별 서로 다른 바이어스 전류를 공급하도록 하여, 발열에 의한 소자 성능 저하를 방지한 효과가 있다.

100: 표시장치 121: 타이밍 콘트롤러
122: 소오스 드라이버 123: 게이트 드라이버
124: 바이어스 제어부 241: 카운터부
242: 연산부 234: 출력 버퍼
250a: 제1 정전류원 250b: 제2 정전류원

Claims

샘플링신호를 쉬프트하는 쉬프트부;
상기 쉬프트부로부터 순차적으로 입력되는 샘플링신호에 응답하여 디지털 비디오 데이터들을 샘플링하는 래치 어레이부;
상기 래치 어레이부로부터 디지털 비디오도 데이터들을 디코드하여 그 데이터의 계조값에 해당하는 감마보상전압을 데이터 전압으로 출력하는 디지털-아날로그 변환부;
상기 디지털-아날로그 변환부로부터 입력되는 데이터 전압을 출력하는 출력회로부; 및
상기 출력회로부에서 출력되는 데이터 전압의 출력 지연구간과 출력 안정화구간에 따라 상기 출력회로부에 공급되는 바이어스 전류를 조절하는 바이어스 제어부를 포함하는 소오스 드라이버.
제1항에 있어서, 상기 출력회로부는 복수개의 출력 버퍼를 포함하고, 상기 출력 버퍼는 비반전입력단과 반전입력단을 구비한 연산증폭기와, 상기 연산증폭기에 바이어스 전류를 공급하는 정전류원과, 상기 정전류원의 전류를 조절하는 스위칭부를 포함하는 소오스 드라이버.
제2항에 있어서, 상기 바이어스 제어부는,
클럭신호(CLK)를 카운팅하는 카운터부;
상기 카운터부에서 카운팅된 정보를 연산하는 연산부;
상기 출력회로부에서 출력되는 데이터 전압의 출력 지연구간과 출력 안정화구간에 대응되는 클럭신호(CLK)의 카운팅 개수 정보 및 스위칭 제어신호(Vcont)의 구간 정보가 저장된 메모리부; 및
상기 메모리부의 정보와 상기 연산부의 연산 정보를 이용하여 상기 스위칭부를 제어하는 스위칭 제어신호(Vcont)를 생성하는 신호생성부를 포함하는 소오스 드라이버.
제3항에 있어서, 상기 스위칭 제어신호에 의해 상기 데이터 전압의 출력 지연구간에서는 제1 바이어스 전류가 상기 출력 버퍼에 공급되고, 상기 데이터 전압의 출력 안정화구간에서는 상기 제1 바이어스 전류보다 낮은 제2 바이어스 전류가 상기 출력 버퍼에 공급되는 것을 특징으로 하는 소오스 드라이버.
다수의 화소들이 매트릭스 형태로 배치된 표시패널;
상기 화소들에 인가될 데이터전압을 발생하도록, 샘플링신호를 쉬프트하는 쉬프트부와, 상기 쉬프트부로부터 순차적으로 입력되는 샘플링신호에 응답하여 디지컬 비디오 데이터들을 샘플링하는 래치 어레이부와, 상기 래치 어레이부로부터 디지털 비디오도 데이터들을 디코드하여 그 데이터의 계조값에 해당하는 감마보상전압을 데이터 전압으로 출력하는 디지털-아날로그 변환부와, 상기 디지털-아날로그 변환부로부터 입력되는 데이터 전압을 출력하는 출력회로부와, 상기 출력회로부에서 출력되는 데이터 전압의 출력 지연구간과 출력 안정화구간에 따라 상기 출력회로부에 공급되는 바이어스 전류를 조절하는 바이어스 제어부를 포함하는 소오스 드라이버를 포함하는 표시장치.
제5항에 있어서, 상기 출력회로부는 복수개의 출력 버퍼를 포함하고, 상기 출력 버퍼는 비반전입력단과 반전입력단을 구비한 연산증폭기와, 상기 연산증폭기에 바이어스 전류를 공급하는 정전류원과, 상기 정전류원의 전류를 조절하는 스위칭부를 포함하는 표시장치.
제6항에 있어서, 상기 바이어스 제어부는,
클럭신호(CLK)를 카운팅하는 카운터부;
상기 카운터부에서 카운팅된 정보를 연산하는 연산부;
상기 출력회로부에서 출력되는 데이터 전압의 출력 지연구간과 출력 안정화구간에 대응되는 클럭신호(CLK)의 카운팅 개수 정보 및 스위칭 제어신호(Vcont)의 구간 정보가 저장된 메모리부; 및
상기 메모리부의 정보와 상기 연산부의 연산 정보를 이용하여 상기 스위칭부를 제어하는 스위칭 제어신호(Vcont)를 생성하는 신호생성부를 포함하는 표시장치.
제7항에 있어서, 상기 스위칭 제어신호에 의해 상기 데이터 전압의 출력 지연구간에서는 제1 바이어스 전류가 상기 출력 버퍼에 공급되고, 상기 데이터 전압의 출력 안정화구간에서는 상기 제1 바이어스 전류보다 낮은 제2 바이어스 전류가 상기 출력 버퍼에 공급되는 것을 특징으로 하는 표시장치.
다수의 화소들이 매트릭스 형태로 배치된 표시패널을 갖는 표시장치의 구동방법에 있어서,
상기 표시패널에 데이터전압을 공급하는 소오스 드라이버의 출력 데이터 전압을 출력 지연구간과 출력 안정화구간으로 구분하는 단계;
상기 출력 지연구간과 대응하는 구간에서 상기 소오스 드라이버의 출력회로부에 제1 바이어스 전류를 공급하는 단계; 및
상기 출력 안정화구간과 대응하는 구간에서 상기 소오스 드라이버의 출력회로부에 제2 바이어스 전류를 공급하는 단계를 포함하는 표시장치의 구동방법.
제9항에 있어서, 상기 소오스 드라이버의 수직 동기신호와 클럭신호를 이용하여 상기 제1 바이어스 전류와 제2 바이어스 전류의 공급을 조절하는 제어신호를 생성하는 단계를 더 포함하는 표시장치의 구동방법.
제9항에 있어서, 상기 소오스 드라이버에서 생성된 데이터전압과 출력 데이터 전압을 비교하여 상기 제1 바이어스 전류와 제2 바이어스 전류의 공급을 조절하는 제어신호를 생성하는 단계를 더 포함하는 표시장치의 구동방법.
제9항에 있어서, 상기 제1 바이어스 전류는 상기 제2 바이어스 전류보다 큰 것을 특징으로 하는 표시장치의 구동방법.