KR102645177B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102645177B1
KR102645177B1 KR1020190030158A KR20190030158A KR102645177B1 KR 102645177 B1 KR102645177 B1 KR 102645177B1 KR 1020190030158 A KR1020190030158 A KR 1020190030158A KR 20190030158 A KR20190030158 A KR 20190030158A KR 102645177 B1 KR102645177 B1 KR 102645177B1
Authority
KR
South Korea
Prior art keywords
period
line
frame
turn
level
Prior art date
Application number
KR1020190030158A
Other languages
English (en)
Other versions
KR20200110587A (ko
Inventor
김지웅
권오조
이효진
박세혁
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190030158A priority Critical patent/KR102645177B1/ko
Priority to CN202010138496.4A priority patent/CN111768735B/zh
Priority to US16/817,527 priority patent/US10964270B2/en
Publication of KR20200110587A publication Critical patent/KR20200110587A/ko
Application granted granted Critical
Publication of KR102645177B1 publication Critical patent/KR102645177B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명의 표시 장치의 구동 방법은, 화소를 포함하는 표시 장치의 구동 방법으로서, 상기 화소는 제1 스캔 라인에 턴-온 레벨의 제1 스캔 신호가 인가될 때 데이터 라인과 연결되는 제1 노드, 제2 스캔 라인에 턴-온 레벨의 제2 스캔 신호가 인가될 때 초기화 라인과 연결되는 제2 노드, 게이트 전극이 상기 제1 노드에 연결되고 일전극이 상기 제2 노드에 연결된 제1 트랜지스터, 및 애노드가 상기 제2 노드에 연결된 발광 다이오드를 포함하고, 제1 프레임의 제1 기간 동안, 상기 제1 스캔 라인에 턴-온 레벨의 상기 제1 스캔 신호가 인가되고, 상기 데이터 라인에 데이터 전압이 인가되고, 상기 제2 스캔 라인에 턴-온 레벨의 상기 제2 스캔 신호가 인가되는 단계; 및 제2 프레임의 제2 기간 동안, 상기 제1 스캔 라인에 턴-온 레벨의 상기 제1 스캔 신호가 인가되고, 상기 데이터 라인에 바이어스 전압이 인가되고, 상기 제2 스캔 라인에 턴-오프 레벨의 상기 제2 스캔 신호가 인가되는 단계를 포함하고, 상기 제2 프레임은 상기 제1 프레임의 다음 프레임이고, 상기 제2 기간은 상기 제1 기간보다 길고, 상기 발광 다이오드는 상기 제1 프레임의 적어도 일부 및 상기 제2 프레임의 적어도 일부 동안 상기 데이터 전압에 기초한 휘도로 발광한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그 구동 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
표시 장치는 일반적인 영상 또는 동영상을 표시하는 경우 정상 주파수로 구동될 수 있다. 예를 들어, 정상 주파수가 60Hz인 경우, 1초에 60개의 프레임이 사용자에게 시인될 수 있다.
또한, 표시 장치는 정적인 영상을 표시하거나 또는 대기 모드(예를 들어, always on 모드)인 경우 저주파수로 구동될 수 있다. 예를 들어, 저주파수가 1Hz인 경우, 1초에 첫 번째 프레임에 대해서만 데이터 전압이 기입되고, 나머지 59개의 프레임에 대해서는 해당 데이터 전압이 유지될 수 있다.
표시 장치는 정상 주파수에서 저주파수로 구동 주파수가 변경될 때, 불필요한 전력 소모를 방지하기 위하여 나머지 59개의 프레임에 대해서는 데이터 전압을 생성하지 않을 수 있다. 이때, 데이터 라인이 플로팅 상태가 되면서 플리커(flicker)가 인지되는 문제점이 있다.
해결하고자 하는 기술적 과제는, 정상 주파수에서 저주파수로 구동 주파수가 변경될 때 플리커의 발생을 방지할 수 있는 표시 장치 및 그 구동 방법을 제공하는 데 있다.
본 발명의 한 실시예에 따른 표시 장치의 구동 방법은, 화소를 포함하는 표시 장치의 구동 방법으로서, 상기 화소는 제1 스캔 라인에 턴-온 레벨의 제1 스캔 신호가 인가될 때 데이터 라인과 연결되는 제1 노드, 제2 스캔 라인에 턴-온 레벨의 제2 스캔 신호가 인가될 때 초기화 라인과 연결되는 제2 노드, 게이트 전극이 상기 제1 노드에 연결되고 일전극이 상기 제2 노드에 연결된 제1 트랜지스터, 및 애노드가 상기 제2 노드에 연결된 발광 다이오드를 포함하고, 제1 프레임의 제1 기간 동안, 상기 제1 스캔 라인에 턴-온 레벨의 상기 제1 스캔 신호가 인가되고, 상기 데이터 라인에 데이터 전압이 인가되고, 상기 제2 스캔 라인에 턴-온 레벨의 상기 제2 스캔 신호가 인가되는 단계; 및 제2 프레임의 제2 기간 동안, 상기 제1 스캔 라인에 턴-온 레벨의 상기 제1 스캔 신호가 인가되고, 상기 데이터 라인에 바이어스 전압이 인가되고, 상기 제2 스캔 라인에 턴-오프 레벨의 상기 제2 스캔 신호가 인가되는 단계를 포함하고, 상기 제2 프레임은 상기 제1 프레임의 다음 프레임이고, 상기 제2 기간은 상기 제1 기간보다 길고, 상기 발광 다이오드는 상기 제1 프레임의 적어도 일부 및 상기 제2 프레임의 적어도 일부 동안 상기 데이터 전압에 기초한 휘도로 발광한다.
상기 발광 다이오드는 발광 라인에 턴-온 레벨의 발광 신호가 인가될 때 상기 데이터 전압에 기초한 휘도로 발광하고, 상기 발광 라인에 턴-오프 레벨의 상기 발광 신호가 인가될 때 비-발광 상태이고, 상기 발광 라인에는 상기 제1 프레임의 제3 기간 및 상기 제2 프레임의 제4 기간 동안 턴-오프 레벨의 상기 발광 신호가 인가되고, 상기 제3 기간은 상기 제1 기간을 포함하는 기간이고, 상기 제2 기간은 상기 제4 기간을 포함하는 기간일 수 있다.
상기 제2 기간 동안 상기 데이터 라인은 제1 스위치를 통해서 바이어스 라인과 연결될 수 있다.
상기 데이터 라인은 증폭기의 일단자와 연결되고, 상기 제2 기간 동안 상기 증폭기의 타단자는 제1 스위치를 통해서 바이어스 라인과 연결될 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 구동 방법은, 화소를 포함하는 표시 장치의 구동 방법으로서, 상기 화소는 제1 스캔 라인에 턴-온 레벨의 제1 스캔 신호가 인가될 때 데이터 라인과 연결되는 제1 노드, 제2 스캔 라인에 턴-온 레벨의 제2 스캔 신호가 인가될 때 초기화 라인과 연결되는 제2 노드, 게이트 전극이 상기 제1 노드에 연결되고 일전극이 상기 제2 노드에 연결된 제1 트랜지스터, 및 애노드가 상기 제2 노드에 연결된 발광 다이오드를 포함하고, 제1 프레임의 제1 기간 동안, 상기 제1 스캔 라인에 턴-온 레벨의 상기 제1 스캔 신호가 인가되고, 상기 데이터 라인에 데이터 전압이 인가되고, 상기 제2 스캔 라인에 턴-온 레벨의 상기 제2 스캔 신호가 인가되는 단계; 및 제2 프레임의 제2 기간 동안, 상기 제1 스캔 라인에 턴-오프 레벨의 상기 제1 스캔 신호가 인가되고, 상기 초기화 라인에 바이어스 전압이 인가되고, 상기 제2 스캔 라인에 턴-온 레벨의 상기 제2 스캔 신호가 인가되는 단계를 포함하고, 상기 제2 프레임은 상기 제1 프레임의 다음 프레임이고, 상기 제2 기간은 상기 제1 기간보다 길고, 상기 발광 다이오드는 상기 제1 프레임의 적어도 일부 및 상기 제2 프레임의 적어도 일부 동안 상기 데이터 전압에 기초한 휘도로 발광한다.
상기 발광 다이오드는 발광 라인에 턴-온 레벨의 발광 신호가 인가될 때 상기 데이터 전압에 기초한 휘도로 발광하고, 상기 발광 라인에 턴-오프 레벨의 상기 발광 신호가 인가될 때 비-발광 상태이고, 상기 발광 라인에는 상기 제1 프레임의 제3 기간 및 상기 제2 프레임의 제4 기간 동안 턴-오프 레벨의 상기 발광 신호가 인가되고, 상기 제3 기간은 상기 제1 기간을 포함하는 기간이고, 상기 제2 기간은 상기 제4 기간을 포함하는 기간일 수 있다.
상기 제2 기간 동안 상기 초기화 라인은 제1 스위치를 통해서 바이어스 라인과 연결될 수 있다.
상기 초기화 라인은 증폭기의 일단자와 연결되고, 상기 제2 기간 동안 상기 증폭기의 타단자는 제1 스위치를 통해서 바이어스 라인과 연결될 수 있다.
본 발명의 한 실시예에 따른 표시 장치는, 화소; 및 상기 화소에 연결된 바이어스 전압 인가부를 포함하고, 상기 화소는: 게이트 전극이 제1 노드에 연결되고, 일전극이 제2 노드에 연결된 제1 트랜지스터; 게이트 전극이 제1 스캔 라인에 연결되고, 일전극이 데이터 라인에 연결되고, 타전극이 상기 제1 노드에 연결된 제2 트랜지스터; 게이트 전극이 제2 스캔 라인에 연결되고, 일전극이 상기 제2 노드에 연결되고, 타전극이 초기화 라인에 연결된 제3 트랜지스터; 일전극이 상기 제1 노드에 연결되고, 타전극이 상기 제2 노드에 연결되는 스토리지 커패시터; 및 애노드가 상기 제2 노드에 연결되는 발광 다이오드를 포함하고, 상기 바이어스 전압 인가부는: 일단자가 바이어스 라인과 연결된 제1 스위치; 및 일단자가 상기 화소와 연결되고, 타단자가 상기 제1 스위치의 타단자와 연결된 증폭기를 포함한다.
상기 바이어스 전압 인가부는: 일단자가 상기 증폭기의 일단자와 연결되고, 타단자가 상기 증폭기의 출력 단자와 연결된 제2 스위치; 및 일전극이 상기 증폭기의 일단자와 연결되고, 타단자가 상기 증폭기의 출력 단자와 연결된 샘플링 커패시터를 더 포함할 수 있다.
상기 증폭기의 일단자는 상기 데이터 라인과 연결될 수 있다.
제1 프레임의 제1 기간 동안, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 턴-온 상태이고, 상기 제1 스위치는 턴-오프 상태일 수 있다.
제2 프레임의 제2 기간 동안, 상기 제2 트랜지스터는 턴-온 상태이고, 상기 제3 트랜지스터는 턴-오프 상태이고, 상기 제1 스위치는 턴-온 상태일 수 있다.
상기 제2 프레임은 상기 제1 프레임의 다음 프레임이고, 상기 제2 기간은 상기 제1 기간보다 길 수 있다.
상기 화소는: 게이트 전극이 발광 라인에 연결되고, 일전극이 상기 제1 트랜지스터의 타전극에 연결된 제4 트랜지스터를 더 포함하고, 상기 제4 트랜지스터는 상기 제1 프레임의 제3 기간 및 상기 제2 프레임의 제4 기간 동안 턴-오프 상태이고, 상기 제3 기간은 상기 제1 기간을 포함하는 기간이고, 상기 제2 기간은 상기 제4 기간을 포함하는 기간일 수 있다.
상기 증폭기의 일단자는 상기 초기화 라인과 연결될 수 있다.
제1 프레임의 제1 기간 동안, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 턴-온 상태이고, 상기 제1 스위치는 턴-오프 상태일 수 있다.
제2 프레임의 제2 기간 동안, 상기 제2 트랜지스터는 턴-오프 상태이고, 상기 제3 트랜지스터는 턴-온 상태이고, 상기 제1 스위치는 턴-온 상태일 수 있다.
상기 제2 프레임은 상기 제1 프레임의 다음 프레임이고, 상기 제2 기간은 상기 제1 기간보다 길 수 있다.
상기 화소는: 게이트 전극이 발광 라인에 연결되고, 일전극이 상기 제1 트랜지스터의 타전극에 연결된 제4 트랜지스터를 더 포함하고, 상기 제4 트랜지스터는 상기 제1 프레임의 제3 기간 및 상기 제2 프레임의 제4 기간 동안 턴-오프 상태이고, 상기 제3 기간은 상기 제1 기간을 포함하는 기간이고, 상기 제2 기간은 상기 제4 기간을 포함하는 기간일 수 있다.
본 발명에 따른 표시 장치 및 그 구동 방법은, 정상 주파수에서 저주파수로 구동 주파수가 변경될 때 플리커의 발생을 방지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 제1 실시예에 따른 바이어스 전압 인가부를 설명하기 위한 도면이다.
도 3은 본 발명의 한 실시예에 따른 화소를 설명하기 위한 도면이다.
도 4는 표시 장치가 정상 주파수로 구동되는 경우를 설명하기 위한 도면이다.
도 5는 표시 장치가 저주파수로 구동되는 경우를 설명하기 위한 도면이다.
도 6 및 도 7은 제1 실시예에 따른 바이어스 전압 인가부 및 화소의 구동 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 제2 실시예에 따른 바이어스 전압 인가부를 설명하기 위한 도면이다.
도 9 및 도 10은 제2 실시예에 따른 바이어스 전압 인가부 및 화소의 구동 방법을 설명하기 위한 도면이다.
도 11은 센싱 기간에서 제2 실시예에 따른 바이어스 전압 인가부 및 화소의 구동 방법을 설명하기 위한 도면이다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 13은 본 발명의 제3 실시예에 따른 바이어스 전압 인가부를 설명하기 위한 도면이다.
도 14 및 도 15는 제3 실시예에 따른 바이어스 전압 인가부 및 화소의 구동 방법을 설명하기 위한 도면이다.
도 16은 본 발명의 제4 실시예에 따른 바이어스 전압 인가부를 설명하기 위한 도면이다.
도 17 및 도 18은 제4 실시예에 따른 바이어스 전압 인가부 및 화소의 구동 방법을 설명하기 위한 도면이다.
도 19는 센싱 기간에서 제4 실시예에 따른 바이어스 전압 인가부 및 화소의 구동 방법을 설명하기 위한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치(10)는 타이밍 제어부(11), 데이터 구동부(12), 스캔 구동부(13), 화소부(14), 초기화 전원 제공부(15), 발광 구동부(16), 및 바이어스 전압 인가부(17)를 포함한다.
타이밍 제어부(11)는 외부 프로세서로부터 프레임 정보와 제어 신호들을 수신할 수 있다. 타이밍 제어부(11)는 수신된 프레임 정보와 제어 신호들을 표시 장치(10)의 사양(specification)에 적합하게 변환하여, 데이터 구동부(12), 스캔 구동부(13), 및 발광 구동부(16)로 제공할 수 있다. 예를 들어, 타이밍 제어부(11)는 화소부(14)의 화소들 각각에 대한 계조 값들 및 제어 신호들을 데이터 구동부(12)로 제공할 수 있다. 또한, 타이밍 제어부(11)는 클록 신호, 스캔 시작 신호 등의 제어 신호들을 스캔 구동부(13)로 제공할 수 있다. 또한, 타이밍 제어부(11)는 클록 신호, 발광 중지 신호 등의 제어 신호들을 발광 구동부(16)로 제공할 수 있다.
데이터 구동부(12)는 타이밍 제어부(11)로부터 수신한 계조 값들 및 제어 신호들을 이용하여 데이터 출력 라인들(DO1, DO2, DO3, DOm)로 제공할 데이터 전압들을 생성할 수 있다. 이때, m은 0보다 큰 정수일 수 있다.
바이어스 전압 인가부(17)는 데이터 라인들(D1, D2, D3, Dj, Dm)에 데이터 출력 라인들(DO1, DO2, DO3, DOm)로부터 제공된 데이터 전압을 전달하거나, 데이터 라인들(D1, D2, D3, Dj, Dm)을 바이어스 라인과 연결시킴으로써 데이터 라인들(D1, D2, D3, Dj, Dm)에 바이어스 전압을 제공할 수 있다.
스캔 구동부(13)는 타이밍 제어부(11)로부터 클록 신호, 스캔 시작 신호 등의 제어 신호들을 수신하여 제1 스캔 라인들(S11, S12, S1i, S1n)에 제공할 제1 스캔 신호들 및 제2 스캔 라인들(S21, S22, S2i, S2n)에 제공할 제2 스캔 신호들을 생성할 수 있다. 이때, n은 0보다 큰 정수일 수 있다.
발광 구동부(16)는 타이밍 제어부(11)로부터 클록 신호, 발광 중지 신호 등의 제어 신호들을 수신하여 발광 라인들(E1, E2, Ei, En)에 제공할 발광 신호를 생성할 수 있다.
초기화 전원 제공부(15)는 초기화 라인들(I1, I2, I3, Ij, Im)로 초기화 전압을 공급할 수 있다.
화소부(14)는 화소들을 포함한다. 예를 들어, 화소(PXij)는 대응하는 데이터 라인(Dj), 제1 스캔 라인(S1i), 제2 스캔 라인(S2i), 발광 라인(Ei), 및 초기화 라인(Ij)과 연결될 수 있다. 또한, 화소(PXij)는 제1 전원 라인(ELVDD) 및 제2 전원 라인(ELVSS)과 연결될 수 있다.
도 2는 본 발명의 제1 실시예에 따른 바이어스 전압 인가부를 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 바이어스 전압 인가부(171)는 스위치들(SW11, SW1j, SW1m)을 포함할 수 있다.
스위치들(SW11, SW1j, SW1m)의 개수는 데이터 라인들(D1, Dj, Dm)의 개수와 대응할 수 있다. 예를 들어, 스위치들(SW11, SW1j, SW1m)의 개수는 데이터 라인들(D1, Dj, Dm)의 개수와 동일할 수 있다.
예를 들어, 스위치(SW1j)는 일단자가 데이터 라인(Dj)과 연결되고, 타단자가 바이어스 라인(bias1)과 연결될 수 있다. 예를 들어, 스위치(SW1j)의 상태와 무관하게, 데이터 출력 라인(DOj)과 데이터 라인(Dj)은 항시 연결된 상태일 수 있다.
스위치(SW1j)가 턴-오프 상태인 경우, 데이터 라인(Dj)은 데이터 출력 라인(DOj)으로부터 데이터 전압을 전달받는 상태일 수 있다.
스위치(SW1j)가 턴-온 상태인 경우, 데이터 라인(Dj)은 바이어스 라인(bias1)과 연결될 수 있다. 이때, 바이어스 라인(bias1)에 인가된 바이어스 전압이 데이터 라인(Dj)에 인가될 수 있다. 이때, 데이터 출력 라인(DOj)은 플로팅 상태일 수 있다. 즉, 데이터 구동부(12)로부터 데이터 출력 라인(DOj)으로 데이터 전압이 공급되지 않는 상태일 수 있다.
도 3은 본 발명의 한 실시예에 따른 화소를 설명하기 위한 도면이다.
도 3을 참조하면, 본 발명의 한 실시예에 따른 화소(PXij)는 트랜지스터들(T1, T2, T3, T4), 스토리지 커패시터(Cst), 및 발광 다이오드(LD)를 포함할 수 있다.
이하에서 트랜지스터들(T1~T4)이 N형 트랜지스터(예를 들어, NMOS)로 구성된 경우를 가정하나, 당업자라면 트랜지스터들(T1~T4)을 P형 트랜지스터(예를 들어, PMOS)로 구성하거나 N형 트랜지스터와 P형 트랜지스터의 조합으로 구성할 수도 있을 것이다.
제1 트랜지스터(T1)는 게이트 전극이 제1 노드(N1)에 연결되고, 일전극이 제2 노드(N2)에 연결되고, 타전극이 제4 트랜지스터(T4)의 일전극에 연결될 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로 명명될 수 있다.
제2 트랜지스터(T2)는 게이트 전극이 제1 스캔 라인(S1i)에 연결되고, 일전극이 데이터 라인(Dj)에 연결되고, 타전극이 제1 노드(N1)에 연결될 수 있다. 제2 트랜지스터(T2)는 스캔 트랜지스터, 스위칭 트랜지스터 등으로 명명될 수 있다.
제3 트랜지스터(T3)는 게이트 전극이 제2 스캔 라인(S2i)에 연결되고, 일전극이 제2 노드(N2)에 연결되고, 타전극이 초기화 라인(Ij)에 연결될 수 있다. 제3 트랜지스터(T3)는 초기화 트랜지스터로 명명될 수 있다.
제4 트랜지스터(T4)는 게이트 전극이 발광 라인(Ei)에 연결되고, 일전극이 제1 트랜지스터(T1)의 타전극에 연결되고, 타전극이 제1 전원 라인(ELVDD)에 연결될 수 있다.
스토리지 커패시터(Cst)는 일전극이 제1 노드(N1)에 연결되고, 타전극이 제2 노드(N2)에 연결될 수 있다.
발광 다이오드(LD)는 애노드가 제2 노드(N2)에 연결되고, 캐소드가 제2 전원 라인(ELVSS)에 연결될 수 있다. 발광 다이오드(LD)는 유기 발광 다이오드(organic light emitting diode), 무기 발광 다이오드(inorganic light emitting diode), 양자 점 발광 다이오드(quantum dot light emitting diode) 등으로 구성될 수 있다.
또한, 도 3에서는 하나의 발광 다이오드(LD)만 도시되었지만, 발광 다이오드(LD)는 복수의 초소형 발광 다이오드들로 구성될 수도 있다. 예를 들어, 복수의 초소형 발광 다이오드들은 극성을 동일하게 하여 병렬로 배치되거나, 극성을 다르게 하여 병렬로 배치될 수도 있다.
상술한 구성은 화소(PXij)가 구체화된 하나의 실시예일뿐이며, 화소(PXij)는 여러가지 형태로 변형될 수 있다. 예를 들어, 화소(PXij)는 제1 스캔 라인(S1i)에 턴-온 레벨의 제1 스캔 신호가 인가될 때 데이터 라인(Dj)과 연결되는 제1 노드(N1), 제2 스캔 라인(S2i)에 턴-온 레벨의 제2 스캔 신호가 인가될 때 초기화 라인(Ij)과 연결되는 제2 노드(N2), 게이트 전극이 제1 노드(N1)에 연결되고 일전극이 제2 노드(N2)에 연결된 제1 트랜지스터(T1), 및 애노드가 제2 노드(N2)에 연결된 발광 다이오드(LD)를 포함하도록 구성되는 경우, 본 발명의 실시예들이 적용될 수도 있다. 물론, 본 발명의 실시예들이 해당 화소에서 동작하는 지 여부는 화소별로 구체적으로 따져볼 필요가 있다.
도 4는 표시 장치가 정상 주파수로 구동되는 경우를 설명하기 위한 도면이다.
표시 장치의 구동 주파수가 정상 주파수인 경우(정상 주파수 모드), 1 주기(1 period)는 제1 프레임들(WF1, WF2, WF3, WF(p-1), WFp)의 제1 프레임 기간들을 포함할 수 있다. p는 0보다 큰 정수일 수 있다. 예를 들어, 1 주기가 1 초이고 구동 주파수가 60Hz인 경우, p는 60일 수 있다.
각각의 화소는, 제1 프레임들(WF1~WFp)의 각각의 제1 프레임 기간에서 대응하는 데이터 전압을 제공받을 수 있다. 예를 들어, p가 60인 경우, 각각의 화소는 1 주기(1 period) 동안 데이터 전압을 60번 갱신할 수 있다.
도 5는 표시 장치가 저주파수로 구동되는 경우를 설명하기 위한 도면이다.
표시 장치의 구동 주파수가 저주파수인 경우(저주파수 모드), 1 주기(1 period)는 제1 프레임(WF1)의 제1 프레임 기간 및 제2 프레임들(NWF1, NWF2, NWF(p-2), NWF(p-1))의 제2 프레임 기간들을 포함할 수 있다. 예를 들어, 1 주기가 1 초이고 구동 주파수가 1Hz인 경우, p는 60일 수 있다.
각각의 화소는 제1 프레임(WF1)의 제1 프레임 기간에서 대응하는 데이터 전압을 제공받을 수 있다. 각각의 화소는 제2 프레임들(NWF1~NWF(p-1))의 제2 프레임 기간들에서 데이터 전압을 제공받지 않을 수 있다. 이때, 각각의 화소는 제2 프레임들(NWF1~NWF(p-1))의 제2 프레임 기간들에서 바이어스 전압을 제공받을 수 있다. 따라서, p가 60인 경우, 각각의 화소는 1 주기(1 period) 동안 데이터 전압을 1번 갱신할 수 있다.
전술한 바와 같이, 표시 장치는 정상 주파수에서 저주파수로 구동 주파수가 변경될 때, 불필요한 전력 소모를 방지하기 위하여 (p-1) 개의 제2 프레임들(NWF1~NWF(p-1))에 대해서는 데이터 전압을 생성하지 않을 수 있다. 본 발명의 실시예에 의하면 제2 프레임 기간들에서 데이터 라인들에 바이어스 전압을 인가함으로써, 데이터 라인들이 플로팅 상태가 되는 것을 방지할 수 있다. 따라서, 본 발명의 실시예에 따른 표시 장치에서는 플리커(flicker)의 발생을 방지할 수 있다.
도 6 및 도 7은 제1 실시예에 따른 바이어스 전압 인가부 및 화소의 구동 방법을 설명하기 위한 도면이다.
도 6을 참조하면(도 3을 더 참조), 제1 프레임(WF171)의 제1 기간(P1a) 동안, 제1 스캔 라인(S1i)에 턴-온 레벨(=logic high level)의 제1 스캔 신호가 인가되고, 데이터 라인(Dj)에 데이터 전압이 인가되고, 제2 스캔 라인(S2i)에 턴-온 레벨의 제2 스캔 신호가 인가될 수 있다. 이때, 바이어스 전압 인가부(171)의 스위치들(SW11~SW1m)은 턴-오프 상태를 유지할 수 있다.
발광 라인(Ei)에는 제1 프레임(WF171)의 제3 기간(P3a) 동안 턴-오프 레벨(=logic low level)의 발광 신호가 인가될 수 있다. 제3 기간(P3a)은 제1 기간(P1a)을 포함하는 기간일 수 있다. 발광 다이오드(LD)는 발광 라인(Ei)에 턴-온 레벨의 발광 신호가 인가될 때 데이터 전압에 기초한 휘도로 발광하고, 발광 라인(Ei)에 턴-오프 레벨의 발광 신호가 인가될 때 비-발광 상태일 수 있다.
도 6을 참조하면, 제1 프레임(WF171)의 제1 프레임 기간 동안 제1 스캔 라인들(S1(i-1), S1i, S1(i+1))에 순차적으로 턴-온 레벨의 제1 스캔 신호들이 공급될 수 있다. 또한, 제2 스캔 라인들(S21~S2n)에는 턴-온 레벨의 제2 스캔 신호들이 유지될 수 있다. 다른 실시예에서, 제2 스캔 라인들(S21~S2n)에 순차적으로 턴-온 레벨의 제2 스캔 신호들이 공급될 수도 있다. 이때, 턴-온 레벨의 제2 스캔 신호들은 턴-온 레벨의 제1 스캔 신호들과 동기될 수 있다.
예를 들어, 제1 스캔 라인(S1i)에 턴-온 레벨의 제1 스캔 신호가 인가되면, 화소(PXij)의 제2 트랜지스터(T2)가 턴-온되고, 제1 노드(N1)에 데이터 전압이 인가된다. 또한, 및 제2 스캔 라인(S2i)에 턴-온 레벨의 제2 스캔 신호가 인가되면, 화소(PXij)의 제3 트랜지스터(T3)가 턴-온되고, 제2 노드(N2)에 초기화 전압이 인가된다. 이에 따라, 스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2)의 전압 차를 저장할 수 있다. 이때, 발광 라인(Ei)에는 턴-오프 레벨의 발광 신호가 인가되고 있으므로, 제4 트랜지스터(T4)는 턴-오프 상태로써, 제1 전원 라인(ELVDD)으로부터 제2 전원 라인(ELVSS)으로 구동 전류가 흐르지 않는다. 따라서, 발광 다이오드(LD)는 비-발광 상태이다.
다음으로, 발광 라인(Ei)에 턴-온 레벨의 발광 신호가 인가된다. 제4 트랜지스터(T4)는 턴-온 상태로써, 제1 전원 라인(ELVDD)으로부터 제2 전원 라인(ELVSS)으로 구동 전류가 흐를 수 있다. 다만, 구동 전류 량은 스토리지 커패시터(Cst)에 저장된 전압 차에 따라서 제1 트랜지스터(T1)에 의해 조절된다. 따라서, 발광 다이오드(LD)는 구동 전류 량에 비례하는 휘도로 발광할 수 있다. 이때, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 턴-오프 상태이므로, 스토리지 커패시터(Cst)는 저장된 전압 차를 유지할 수 있다.
도 7을 참조하면(도 3 및 도 6을 더 참조), 제2 프레임(NWF171)의 제2 기간(P2a) 동안, 제1 스캔 라인(S1i)에 턴-온 레벨의 제1 스캔 신호가 인가되고, 데이터 라인(Dj)에 바이어스 전압이 인가되고, 제2 스캔 라인(S2i)에 턴-오프 레벨의 제2 스캔 신호가 인가될 수 있다. 제2 기간(P2a) 동안 데이터 라인(Dj)은 스위치(SW1j)를 통해서 바이어스 라인(bias1)과 연결될 수 있다.
제2 프레임(NWF171)은 제1 프레임(WF171)의 다음 프레임이고, 제2 기간(P2a)은 제1 기간(P1a)보다 길 수 있다. 제2 기간(P2a)은 제2 프레임(NWF171)의 제2 프레임 기간과 대응할 수 있다. 예를 들어, 제2 기간(P2a)은 제2 프레임(NWF171)의 제2 프레임 기간과 실질적으로 동일할 수 있다. 발광 라인(Ei)에는 제2 프레임(NWF171)의 제4 기간(P4a) 동안 턴-오프 레벨의 발광 신호가 인가될 수 있다. 제2 기간(P2a)은 제4 기간(P4a)을 포함하는 기간일 수 있다.
발광 다이오드(LD)는 제1 프레임(WF171)의 적어도 일부 및 제2 프레임(NWF171)의 적어도 일부 동안 제1 프레임(WF171)에서 제공된 데이터 전압에 기초한 휘도로 발광할 수 있다.
도 7을 참조하면, 제2 프레임(NWF171)의 제2 프레임 기간 동안 제1 스캔 라인들(S1(i-1), S1i, S1(i+1))에는 턴-온 레벨의 제1 스캔 신호들이 유지될 수 있다. 또한, 제2 스캔 라인들(S21~S2n)에는 턴-오프 레벨의 제2 스캔 신호들이 유지될 수 있다.
예를 들어, 제1 스캔 라인(S1i)에 턴-온 레벨의 제1 스캔 신호가 유지되면 화소(PXij)의 제2 트랜지스터(T2)가 턴-온 상태를 유지한다. 따라서, 제1 노드(N1)에 바이어스 전압이 인가될 수 있다. 또한, 제2 스캔 라인(S2i)에 턴-오프 레벨의 제2 스캔 신호가 유지되면 화소(PXij)의 제3 트랜지스터(T3)가 턴-오프 상태를 유지한다. 따라서, 제2 노드(N2)는 플로팅될 수 있다. 이때, 스토리지 커패시터(Cst)는 제1 프레임(WF171)에서 저장된 전압 차를 유지할 수 있다. 즉, 제1 노드(N1)의 전압 레벨은 바이어스 전압의 전압 레벨과 동일하고, 제2 노드(N2)의 전압 레벨은 바이어스 전압 레벨보다 스토리지 커패시터(Cst)에 저장된 전압 차이만큼 더 낮을 수 있다.
따라서, 본 발명의 실시예에 따르면 구동 주파수가 정상 주파수에서 저주파수로 변경되면서 데이터 출력 라인(DOj)이 플로팅되더라도, 바이어스 전압에 의해 제1 노드(N1)의 전압이 지지되므로 플리커 발생을 방지할 수 있다.
도 8은 본 발명의 제2 실시예에 따른 바이어스 전압 인가부를 설명하기 위한 도면이다.
도 8을 참조하면, 바이어스 전압 인가부(172)는 제1 스위치들(SW21a, SW2ja, SW2ma), 제2 스위치들(SW21b, SW2jb, SW2mb), 증폭기들(AP21, AP2j, AP2m), 샘플링 커패시터들(CS21, CS2j, CS2m), 아날로그-디지털 컨버터들(ADC21, ADC2j, ADC2m)을 포함할 수 있다.
예를 들어, 증폭기(AP2j)의 일단자는 데이터 라인(Dj)에 연결되고, 타단자는 데이터 출력 라인(DOj)에 연결될 수 있다. 이때, 증폭기(AP2j)의 일단자는 반전 단자이고, 타단자는 비반전 단자일 수 있다. 예를 들어, 증폭기(AP2j)는 연산 증폭기(operational amplifier)일 수 있다. 증폭기(AP2j)의 출력 단자는 제3 노드(N3)에 연결될 수 있다.
제1 스위치(SW2ja)는 일단자가 바이어스 라인(bias1)에 연결되고, 타단자가 증폭기(AP2j)의 타단자에 연결될 수 있다.
제2 스위치(SW2jb)는 일단자가 증폭기(AP2j)의 일단자와 연결되고, 타단자가 제3 노드(N3)에 연결될 수 있다.
샘플링 커패시터(CS2j)는 일전극이 증폭기(AP2j)의 일단자와 연결되고, 타전극이 제3 노드(N3)에 연결될 수 있다.
아날로그-디지털 컨버터(ADC2j)는 입력단이 제3 노드(N3)와 연결될 수 있다. 예를 들어, 아날로그-디지털 컨버터(ADC2j)는 제3 노드(N3)에 인가된 아날로그 전압을 디지털 정보로 변환할 수 있다.
제1 스위치(SW2ja)가 턴-오프 상태인 경우, 데이터 구동부(12)는 데이터 출력 라인(DOj)으로 데이터 전압을 제공하는 상태일 수 있다. 증폭기(AP2j)의 반전 단자와 비반전 단자의 전압은 동일하게 설정되므로, 데이터 라인(Dj)에도 데이터 전압이 제공되게 된다.
제1 스위치(SW2ja)가 턴-온 상태인 경우, 데이터 구동부(12)로부터 데이터 출력 라인(DOj)으로 데이터 전압이 공급되지 않는 상태일 수 있다. 이때, 데이터 출력 라인(DOj)은 플로팅 상태일 수 있다. 이때, 증폭기(AP2j)의 타단자는 제1 스위치(SW2ja)를 통해서 바이어스 라인(bias1)과 연결될 수 있다. 증폭기(AP2j)의 반전 단자와 비반전 단자의 전압은 동일하게 설정되므로, 데이터 라인(Dj)에도 바이어스 전압이 제공되게 된다.
도 9 및 도 10은 제2 실시예에 따른 바이어스 전압 인가부 및 화소의 구동 방법을 설명하기 위한 도면이다.
데이터 라인(Dj)이 증폭기(AP2j)의 일단자와 연결되는 점 및 제2 기간(P2b) 동안 증폭기(AP2j)의 타단자는 제1 스위치(SW2ja)를 통해서 바이어스 라인(bias1)과 연결되는 점을 제외하고, 도 9 및 도 10의 구동 방법은 도 6 및 도 7의 구동 방법과 실질적으로 동일하다. 따라서, 중복된 설명은 생략한다.
도 11은 센싱 기간에서 제2 실시예에 따른 바이어스 전압 인가부 및 화소의 구동 방법을 설명하기 위한 도면이다.
제2 실시예의 바이어스 전압 인가부(172)는, 제1 실시예의 바이어스 전압 인가부(171)와 비교했을 때, 제1 트랜지스터(T1)의 문턱 전압(VTH)을 센싱할 수 있는 추가적인 기능을 포함한다. 샘플링 기간(SP172)은 기간들(t11~t12, t12~t13, t13~t14)을 포함할 수 있다.
도 11을 참조하면(도 3 및 도 8을 더 참조), 기간(t11~t12) 동안 제1 스캔 신호 및 제2 스캔 신호는 턴-온 레벨이고, 발광 신호는 턴-오프 레벨이다. 따라서, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 턴-온 상태이고, 제4 트랜지스터(T4)는 턴-오프 상태이다. 이때, 제2 스위치(SW2jb)는 턴-온 상태이다.
이에 따라, 제1 노드(N1)에는 데이터 전압(VD)이 충전되고, 제2 노드(N2)에는 초기화 전압(VI)이 충전된다. 제3 노드(N3)는 제2 스위치(SW2jb)를 통해서 제1 노드(N1)와 연결된 상태이므로, 데이터 전압(VD)이 충전된다.
다음으로, 기간(t12~t13) 동안, 제2 스캔 신호는 턴-오프 레벨로 변경되고, 발광 신호는 턴-온 레벨로 변경된다. 따라서, 제3 트랜지스터(T3)가 턴-오프 상태로 변경되고, 제4 트랜지스터(T4)가 턴-온 상태로 변경된다. 이에 따라, 제2 노드(N2)의 전압은 (VD-VTH) 레벨까지 상승한다. 이때, 스토리지 커패시터(Cst)에 저장된 전하량은 다음 수학식 1과 같다.
[수학식 1]
Qa=CCst*(VTH)
이때, Qa는 시점(t13)에서의 스토리지 커패시터(Cst)에 저장된 전하량이고, CCst는 스토리지 커패시터(Cst)의 정전 용량이고, VTH는 제1 트랜지스터(T1)의 문턱 전압이다.
또한, 기간(t12~t13) 동안 제2 스위치(SW2jb)는 턴-온 상태이므로 샘플링 커패시터(CS2j)에 저장된 전하량은 0이다.
다음으로, 기간(t13~t14) 동안, 제2 스캔 신호는 턴-온 레벨로 변경되고, 발광 신호는 턴-오프 레벨로 변경된다. 따라서, 제2 노드(N2)의 전압은 초기화 전압(VI)으로 변경된다. 이때, 스토리지 커패시터(Cst)에 저장된 전하량은 다음 수학식 2와 같다.
[수학식 2]
Qb=CCst*(VD-VI)
이때, Qb는 시점(t14)에서의 스토리지 커패시터(Cst)에 저장된 전하량이다. 따라서, 스토리지 커패시터(Cst)의 전하 변동량은 다음 수학식 3과 같다.
[수학식 3]
Qd=Qb-Qa=CCst*(VD-VI-VTH)
또한, 제2 스위치(SW2jb)는 기간(t13~t14)에서 턴-오프된다. 따라서, 샘플링 커패시터(CS2j)는 전하를 저장할 수 있는 상태가 된다. 이때, 샘플링 커패시터(CS2j)의 일전극과 스토리지 커패시터(Cst)의 일전극은 제1 노드(N1)를 통해서 연결된 상태이고, 증폭기(AP2j)의 반전 단자로는 전류가 흐르지 않는다. 따라서, 샘플링 커패시터(CS2j)의 전하 변동량은 스토리지 커패시터(Cst)의 전하 변동량과 동일하게 된다(수학식 4).
[수학식 4]
Qs=CCs*Vs=CCst*(VD-VI-VTH)
이때, Qs는 샘플링 커패시터(CS2j)의 전하 변동량이고, CCs는 샘플링 커패시터(CS2j)의 정전 용량이고, Vs는 샘플링 커패시터(CS2j)의 변동된 양단 전압차이다. Vs는 다음 수학식 5를 통해 도출될 수 있다.
[수학식 5]
Vs=(CCst/CCs)*(VD-VI-VTH)
따라서, 시점(t14)에서 제3 노드(N3)의 전압은 다음 수학식 6과 같게 된다.
[수학식 6]
VN3=VD+(CCst/CCs)*(VD-VI-VTH)
이때, VN3는 제3 노드(N3)의 전압이다.
수학식 6에서 VN3는 아날로그-디지털 컨버터(ADC2j)에 의해 측정될 수 있고, VD, CCst, CCs, VI는 이미 알고 있는 값이므로, 제1 트랜지스터의 문턱 전압(VTH)을 알 수 있게 된다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 12를 참조하면, 표시 장치(10')는 타이밍 제어부(11), 데이터 구동부(12), 스캔 구동부(13), 화소부(14), 초기화 전원 제공부(15), 발광 구동부(16), 및 바이어스 전압 인가부(18)를 포함한다.
바이어스 전압 인가부(18)는 초기화 라인들(I1, I2, I3, Ij, Im)에 초기화 출력 라인들(IO1, IO2, IO3, IOm)로부터 제공된 초기화 전압을 전달하거나, 초기화 라인들(I1, I2, I3, Ij, Im)을 바이어스 라인과 연결시킴으로써 초기화 라인들(I1, I2, I3, Ij, Im)에 바이어스 전압을 제공할 수 있다.
표시 장치(10')의 다른 구성은 표시 장치(10)와 실질적으로 동일함하므로 중복된 설명은 생략한다.
도 13은 본 발명의 제3 실시예에 따른 바이어스 전압 인가부를 설명하기 위한 도면이다.
도 13을 참조하면, 본 발명의 제3 실시예에 따른 바이어스 전압 인가부(181)는 스위치들(SW11', SW1j', SW1m')을 포함할 수 있다.
스위치들(SW11', SW1j', SW1m')의 개수는 초기화 라인들(I1, Ij, Im)의 개수와 대응할 수 있다. 예를 들어, 스위치들(SW11', SW1j', SW1m')의 개수는 초기화 라인들(I1, Ij, Im)의 개수와 동일할 수 있다.
예를 들어, 스위치(SW1j')는 일단자가 초기화 라인(Ij)과 연결되고, 타단자가 바이어스 라인(bias2)과 연결될 수 있다. 예를 들어, 스위치(SW1j')의 상태와 무관하게, 초기화 출력 라인(IOj)과 초기화 라인(Ij)은 항시 연결된 상태일 수 있다.
스위치(SW1j')가 턴-오프 상태인 경우, 초기화 라인(Ij)은 초기화 출력 라인(IOj)으로부터 초기화 전압을 전달받는 상태일 수 있다.
스위치(SW1j')가 턴-온 상태인 경우, 초기화 라인(Ij)은 바이어스 라인(bias2)과 연결될 수 있다. 이때, 바이어스 라인(bias2)에 인가된 바이어스 전압이 초기화 라인(Ij)에 인가될 수 있다. 이때, 초기화 출력 라인(IOj)은 플로팅 상태일 수 있다. 즉, 초기화 전원 제공부(15)로부터 초기화 출력 라인(IOj)으로 초기화 전압이 공급되지 않는 상태일 수 있다.
도 14 및 도 15는 제3 실시예에 따른 바이어스 전압 인가부 및 화소의 구동 방법을 설명하기 위한 도면이다.
도 14를 참조하면(도 3을 더 참조), 제1 프레임(WF181)의 제1 기간(P1c) 동안, 제1 스캔 라인(S1i)에 턴-온 레벨의 제1 스캔 신호가 인가되고, 데이터 라인(Dj)에 데이터 전압이 인가되고, 제2 스캔 라인(S2i)에 턴-온 레벨의 제2 스캔 신호가 인가될 수 있다. 이때, 바이어스 전압 인가부(181)의 스위치들(SW11'~SW1m')은 턴-오프 상태를 유지할 수 있다.
발광 라인(Ei)에는 제1 프레임(WF181)의 제3 기간(P3c) 동안 턴-오프 레벨의 발광 신호가 인가될 수 있다. 제3 기간(P3c)은 제1 기간(P1c)을 포함하는 기간일 수 있다. 발광 다이오드(LD)는 발광 라인(Ei)에 턴-온 레벨의 발광 신호가 인가될 때 데이터 전압에 기초한 휘도로 발광하고, 발광 라인(Ei)에 턴-오프 레벨의 발광 신호가 인가될 때 비-발광 상태일 수 있다.
도 14를 참조하면, 제1 프레임(WF181)의 제1 프레임 기간 동안 제1 스캔 라인들(S1(i-1), S1i, S1(i+1))에 순차적으로 턴-온 레벨의 제1 스캔 신호들이 공급될 수 있다. 또한, 제2 스캔 라인들(S21~S2n)에는 턴-온 레벨의 제2 스캔 신호들이 유지될 수 있다. 다른 실시예에서, 제2 스캔 라인들(S21~S2n)에 순차적으로 턴-온 레벨의 제2 스캔 신호들이 공급될 수도 있다. 이때, 턴-온 레벨의 제2 스캔 신호들은 턴-온 레벨의 제1 스캔 신호들과 동기될 수 있다.
예를 들어, 제1 스캔 라인(S1i)에 턴-온 레벨의 제1 스캔 신호가 인가되면, 화소(PXij)의 제2 트랜지스터(T2)가 턴-온되고, 제1 노드(N1)에 데이터 전압이 인가된다. 또한, 및 제2 스캔 라인(S2i)에 턴-온 레벨의 제2 스캔 신호가 인가되면, 화소(PXij)의 제3 트랜지스터(T3)가 턴-온되고, 제2 노드(N2)에 초기화 전압이 인가된다. 이에 따라, 스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2)의 전압 차를 저장할 수 있다. 이때, 발광 라인(Ei)에는 턴-오프 레벨의 발광 신호가 인가되고 있으므로, 제4 트랜지스터(T4)는 턴-오프 상태로써, 제1 전원 라인(ELVDD)으로부터 제2 전원 라인(ELVSS)으로 구동 전류가 흐르지 않는다. 따라서, 발광 다이오드(LD)는 비-발광 상태이다.
다음으로, 발광 라인(Ei)에 턴-온 레벨의 발광 신호가 인가된다. 제4 트랜지스터(T4)는 턴-온 상태로써, 제1 전원 라인(ELVDD)으로부터 제2 전원 라인(ELVSS)으로 구동 전류가 흐를 수 있다. 다만, 구동 전류 량은 스토리지 커패시터(Cst)에 저장된 전압 차에 따라서 제1 트랜지스터(T1)에 의해 조절된다. 따라서, 발광 다이오드(LD)는 구동 전류 량에 비례하는 휘도로 발광할 수 있다. 이때, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 턴-오프 상태이므로, 스토리지 커패시터(Cst)는 저장된 전압 차를 유지할 수 있다.
도 15를 참조하면(도 3 및 도 14를 더 참조), 제2 프레임(NWF181)의 제2 기간(P2c) 동안, 제1 스캔 라인(S1i)에 턴-오프 레벨의 제1 스캔 신호가 인가되고, 초기화 라인(Ij)에 바이어스 전압이 인가되고, 제2 스캔 라인(S2i)에 턴-온 레벨의 제2 스캔 신호가 인가될 수 있다. 제2 기간(P2c) 동안 초기화 라인(Ij)은 스위치(SW1j')를 통해서 바이어스 라인(bias2)과 연결될 수 있다.
제2 프레임(NWF181)은 제1 프레임(WF181)의 다음 프레임이고, 제2 기간(P2c)은 제1 기간(P1c)보다 길 수 있다. 제2 기간(P2c)은 제2 프레임(NWF181)의 제2 프레임 기간과 대응할 수 있다. 예를 들어, 제2 기간(P2c)은 제2 프레임(NWF181)의 제2 프레임 기간과 실질적으로 동일할 수 있다. 발광 라인(Ei)에는 제2 프레임(NWF181)의 제4 기간(P4c) 동안 턴-오프 레벨의 발광 신호가 인가될 수 있다. 제2 기간(P2c)은 제4 기간(P4c)을 포함하는 기간일 수 있다.
발광 다이오드(LD)는 제1 프레임(WF181)의 적어도 일부 및 제2 프레임(NWF181)의 적어도 일부 동안 제1 프레임(WF181)에서 제공된 데이터 전압에 기초한 휘도로 발광할 수 있다.
도 15를 참조하면, 제2 프레임(NWF181)의 제2 프레임 기간 동안 제1 스캔 라인들(S1(i-1), S1i, S1(i+1))에는 턴-오프 레벨의 제1 스캔 신호들이 유지될 수 있다. 또한, 제2 스캔 라인들(S21~S2n)에는 턴-온 레벨의 제2 스캔 신호들이 유지될 수 있다.
예를 들어, 제2 스캔 라인(S2i)에 턴-온 레벨의 제2 스캔 신호가 유지되면 화소(PXij)의 제3 트랜지스터(T3)가 턴-온 상태를 유지한다. 따라서, 제2 노드(N2)에 바이어스 전압이 인가될 수 있다. 또한, 제1 스캔 라인(S1i)에 턴-오프 레벨의 제1 스캔 신호가 유지되면 화소(PXij)의 제2 트랜지스터(T2)가 턴-오프 상태를 유지한다. 따라서, 제1 노드(N1)는 플로팅될 수 있다. 이때, 스토리지 커패시터(Cst)는 제1 프레임(WF181)에서 저장된 전압 차를 유지할 수 있다. 즉, 제2 노드(N2)의 전압 레벨은 바이어스 전압의 전압 레벨과 동일하고, 제1 노드(N1)의 전압 레벨은 바이어스 전압 레벨보다 스토리지 커패시터(Cst)에 저장된 전압 차이만큼 더 높을 수 있다.
따라서, 본 발명의 실시예에 따르면 구동 주파수가 정상 주파수에서 저주파수로 변경되면서 초기화 출력 라인(IOj)이 플로팅되더라도, 바이어스 전압에 의해 제2 노드(N2)의 전압이 지지되므로 플리커 발생을 방지할 수 있다.
도 16은 본 발명의 제4 실시예에 따른 바이어스 전압 인가부를 설명하기 위한 도면이다.
도 16을 참조하면, 바이어스 전압 인가부(182)는 제1 스위치들(SW21a', SW2ja', SW2ma'), 제2 스위치들(SW21b', SW2jb', SW2mb'), 증폭기들(AP21', AP2j', AP2m'), 샘플링 커패시터들(CS21', CS2j', CS2m'), 아날로그-디지털 컨버터들(ADC21', ADC2j', ADC2m')을 포함할 수 있다.
예를 들어, 증폭기(AP2j')의 일단자는 초기화 라인(Ij)에 연결되고, 타단자는 초기화 출력 라인(IOj)에 연결될 수 있다. 이때, 증폭기(AP2j')의 일단자는 반전 단자이고, 타단자는 비반전 단자일 수 있다. 예를 들어, 증폭기(AP2j')는 연산 증폭기일 수 있다. 증폭기(AP2j')의 출력 단자는 제3 노드(N3')에 연결될 수 있다.
제1 스위치(SW2ja')는 일단자가 바이어스 라인(bias2)에 연결되고, 타단자가 증폭기(AP2j')의 타단자에 연결될 수 있다.
제2 스위치(SW2jb')는 일단자가 증폭기(AP2j')의 일단자와 연결되고, 타단자가 제3 노드(N3')에 연결될 수 있다.
샘플링 커패시터(CS2j')는 일전극이 증폭기(AP2j')의 일단자와 연결되고, 타전극이 제3 노드(N3')에 연결될 수 있다.
아날로그-디지털 컨버터(ADC2j')는 입력단이 제3 노드(N3')와 연결될 수 있다. 예를 들어, 아날로그-디지털 컨버터(ADC2j')는 제3 노드(N3')에 인가된 아날로그 전압을 디지털 정보로 변환할 수 있다.
제1 스위치(SW2ja')가 턴-오프 상태인 경우, 초기화 전원 제공부(15)는 초기화 출력 라인(IOj)으로 초기화 전압을 제공하는 상태일 수 있다. 증폭기(AP2j')의 반전 단자와 비반전 단자의 전압은 동일하게 설정되므로, 초기화 라인(Ij)에도 데이터 전압이 제공되게 된다.
제1 스위치(SW2ja')가 턴-온 상태인 경우, 초기화 전원 제공부(15)로부터 초기화 출력 라인(IOj)으로 초기화 전압이 공급되지 않는 상태일 수 있다. 이때, 초기화 출력 라인(IOj)은 플로팅 상태일 수 있다. 이때, 증폭기(AP21')의 타단자는 제2 스위치(SW2ja')를 통해서 바이어스 라인(bias2)과 연결될 수 있다. 증폭기(AP2j')의 반전 단자와 비반전 단자의 전압은 동일하게 설정되므로, 초기화 라인(Ij)에도 바이어스 전압이 제공되게 된다.
도 17 및 도 18은 제4 실시예에 따른 바이어스 전압 인가부 및 화소의 구동 방법을 설명하기 위한 도면이다.
초기화 라인(Ij)이 증폭기(AP2j')의 일단자와 연결되는 점 및 제2 기간(P2d) 동안 증폭기(AP2j')의 타단자는 제1 스위치(SW2ja')를 통해서 바이어스 라인(bias2)과 연결되는 점을 제외하고, 도 17 및 도 18의 구동 방법은 도 14 및 도 15의 구동 방법과 실질적으로 동일하다. 따라서, 중복된 설명은 생략한다.
도 19는 센싱 기간에서 제4 실시예에 따른 바이어스 전압 인가부 및 화소의 구동 방법을 설명하기 위한 도면이다.
제4 실시예의 바이어스 전압 인가부(182)는, 제3 실시예의 바이어스 전압 인가부(181)와 비교했을 때, 제1 트랜지스터(T1)의 문턱 전압(VTH)을 센싱할 수 있는 추가적인 기능을 포함한다. 샘플링 기간(SP182)은 기간들(t21~t22, t22~t23, t23~t24, t24~t25)을 포함할 수 있다.
도 19를 참조하면(도 3 및 도 16을 더 참조), 기간(t21~t22) 동안 제1 스캔 신호 및 제2 스캔 신호는 턴-온 레벨이고, 발광 신호는 턴-오프 레벨이다. 따라서, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 턴-온 상태이고, 제4 트랜지스터(T4)는 턴-오프 상태이다. 이때, 제2 스위치(SW2jb')는 턴-온 상태이다.
이에 따라, 제1 노드(N1)에는 데이터 전압(VD)이 충전되고, 제2 노드(N2)에는 초기화 전압(VI)이 충전된다. 제3 노드(N3')는 제2 스위치(SW2jb')를 통해서 제2 노드(N2)와 연결된 상태이므로, 초기화 전압(VI)이 충전된다.
다음으로, 기간(t22~t23) 동안, 제2 스캔 신호는 턴-오프 레벨로 변경되고, 발광 신호는 턴-온 레벨로 변경된다. 따라서, 제3 트랜지스터(T3)가 턴-오프 상태로 변경되고, 제4 트랜지스터(T4)가 턴-온 상태로 변경된다. 이에 따라, 제2 노드(N2)의 전압은 (VD-VTH) 레벨까지 상승한다. 이때, 스토리지 커패시터(Cst)에 저장된 전하량은 다음 수학식 7과 같다.
[수학식 7]
Qa'=CCst*(VTH)
이때, Qa'는 시점(t23)에서의 스토리지 커패시터(Cst)에 저장된 전하량이고, CCst는 스토리지 커패시터(Cst)의 정전 용량이고, VTH는 제1 트랜지스터(T1)의 문턱 전압이다.
또한, 기간(t22~t23) 동안 제2 스위치(SW2jb')는 턴-온 상태이므로 샘플링 커패시터(CS2j')에 저장된 전하량은 0이다.
다음으로, 기간(t23~t24) 동안, 제1 스캔 신호는 턴-오프 레벨로 변경되고, 제2 스캔 신호는 턴-온 레벨로 변경되고, 발광 신호는 턴-오프 레벨로 변경된다. 따라서, 제2 노드(N2)의 전압은 초기화 전압(VI)으로 변경된다. 이때, 제1 노드(N1)는 플로팅 상태이므로, 제1 노드(N1)의 전압은 (VI+VTH)로 변경된다.
다음으로, 기간(t24~t25) 동안, 제1 스캔 신호는 턴-온 레벨로 변경된다. 이에 따라, 제1 노드(N1)에는 데이터 전압(VD)이 인가된다. 이때, 스토리지 커패시터(Cst)에 저장된 전하량은 다음 수학식 8과 같다.
[수학식 8]
Qb'=CCst*(VD-VI)
이때, Qb'는 시점(t25)에서의 스토리지 커패시터(Cst)에 저장된 전하량이다. 따라서, 스토리지 커패시터(Cst)의 전하 변동량은 다음 수학식 9와 같다.
[수학식 9]
Qd'=Qb'-Qa'=CCst*(VD-VI-VTH)
또한, 제2 스위치(SW2jb')는 기간(t24~t15)에서 턴-오프된다. 따라서, 샘플링 커패시터(CS2j')는 전하를 저장할 수 있는 상태가 된다. 이때, 샘플링 커패시터(CS2j')의 일전극과 스토리지 커패시터(Cst)의 일전극은 제2 노드(N2)를 통해서 연결된 상태이고, 증폭기(AP2j')의 반전 단자로는 전류가 흐르지 않는다. 따라서, 샘플링 커패시터(CS2j')의 전하 변동량은 스토리지 커패시터(Cst)의 전하 변동량과 동일하게 된다(수학식 10).
[수학식 10]
Qs'=CCs'*Vs'=CCst*(VD-VI-VTH)
이때, Qs'는 샘플링 커패시터(CS2j')의 전하 변동량이고, CCs'는 샘플링 커패시터(CS2j')의 정전 용량이고, Vs'는 샘플링 커패시터(CS2j')의 변동된 양단 전압차이다. Vs'는 다음 수학식 11을 통해 도출될 수 있다.
[수학식 11]
Vs'=(CCst/CCs')*(VD-VI-VTH)
따라서, 시점(t25)에서 제3 노드(N3')의 전압은 다음 수학식 12와 같게 된다.
[수학식 12]
VN3'=VI-(CCst/CCs')*(VD-VI-VTH)
이때, VN3'는 제3 노드(N3')의 전압이다.
수학식 12에서 VN3'는 아날로그-디지털 컨버터(ADC2j')에 의해 측정될 수 있고, VD, CCst, CCs', VI는 이미 알고 있는 값이므로, 제1 트랜지스터의 문턱 전압(VTH)을 알 수 있게 된다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 표시 장치
11: 타이밍 제어부
12: 데이터 구동부
13: 스캔 구동부
14: 화소부
15: 초기화 전원 제공부
16: 발광 구동부
17: 바이어스 전압 인가부

Claims (20)

  1. 화소를 포함하는 표시 장치의 구동 방법으로서,
    상기 화소는 제1 스캔 라인에 턴-온 레벨의 제1 스캔 신호가 인가될 때 데이터 라인과 연결되는 제1 노드, 제2 스캔 라인에 턴-온 레벨의 제2 스캔 신호가 인가될 때 초기화 라인과 연결되는 제2 노드, 게이트 전극이 상기 제1 노드에 연결되고 일전극이 상기 제2 노드에 연결된 제1 트랜지스터, 및 애노드가 상기 제2 노드에 연결된 발광 다이오드를 포함하고,
    제1 프레임의 제1 기간 동안, 상기 제1 스캔 라인에 턴-온 레벨의 상기 제1 스캔 신호가 인가되고, 상기 데이터 라인에 데이터 전압이 인가되고, 상기 제2 스캔 라인에 턴-온 레벨의 상기 제2 스캔 신호가 인가되는 단계; 및
    제2 프레임의 제2 기간 동안, 상기 제1 스캔 라인에 턴-온 레벨의 상기 제1 스캔 신호가 인가되고, 상기 데이터 라인에 바이어스 전압이 인가되고, 상기 제2 스캔 라인에 턴-오프 레벨의 상기 제2 스캔 신호가 인가되는 단계를 포함하고,
    상기 제2 프레임은 상기 제1 프레임의 다음 프레임이고, 상기 제2 기간은 상기 제1 기간보다 길고,
    상기 발광 다이오드는 상기 제1 프레임의 적어도 일부 및 상기 제2 프레임의 적어도 일부 동안 상기 데이터 전압에 기초한 휘도로 발광하며,
    상기 제2 기간 동안 상기 데이터 라인은 제1 스위치를 통해서 바이어스 라인과 연결되는,
    표시 장치의 구동 방법.
  2. 제1 항에 있어서,
    상기 발광 다이오드는 발광 라인에 턴-온 레벨의 발광 신호가 인가될 때 상기 데이터 전압에 기초한 휘도로 발광하고, 상기 발광 라인에 턴-오프 레벨의 상기 발광 신호가 인가될 때 비-발광 상태이고,
    상기 발광 라인에는 상기 제1 프레임의 제3 기간 및 상기 제2 프레임의 제4 기간 동안 턴-오프 레벨의 상기 발광 신호가 인가되고,
    상기 제3 기간은 상기 제1 기간을 포함하는 기간이고,
    상기 제2 기간은 상기 제4 기간을 포함하는 기간인,
    표시 장치의 구동 방법.
  3. 삭제
  4. 제2 항에 있어서,
    상기 데이터 라인은 증폭기의 일단자와 연결되고,
    상기 제2 기간 동안 상기 증폭기의 타단자는 상기 제1 스위치를 통해서 바이어스 라인과 연결되는,
    표시 장치의 구동 방법.
  5. 화소를 포함하는 표시 장치의 구동 방법으로서,
    상기 화소는 제1 스캔 라인에 턴-온 레벨의 제1 스캔 신호가 인가될 때 데이터 라인과 연결되는 제1 노드, 제2 스캔 라인에 턴-온 레벨의 제2 스캔 신호가 인가될 때 초기화 라인과 연결되는 제2 노드, 게이트 전극이 상기 제1 노드에 연결되고 일전극이 상기 제2 노드에 연결된 제1 트랜지스터, 및 애노드가 상기 제2 노드에 연결된 발광 다이오드를 포함하고,
    제1 프레임의 제1 기간 동안, 상기 제1 스캔 라인에 턴-온 레벨의 상기 제1 스캔 신호가 인가되고, 상기 데이터 라인에 데이터 전압이 인가되고, 상기 제2 스캔 라인에 턴-온 레벨의 상기 제2 스캔 신호가 인가되는 단계; 및
    제2 프레임의 제2 기간 동안, 상기 제1 스캔 라인에 턴-오프 레벨의 상기 제1 스캔 신호가 인가되고, 상기 초기화 라인에 바이어스 전압이 인가되고, 상기 제2 스캔 라인에 턴-온 레벨의 상기 제2 스캔 신호가 인가되는 단계를 포함하고,
    상기 제2 프레임은 상기 제1 프레임의 다음 프레임이고, 상기 제2 기간은 상기 제1 기간보다 길고,
    상기 발광 다이오드는 상기 제1 프레임의 적어도 일부 및 상기 제2 프레임의 적어도 일부 동안 상기 데이터 전압에 기초한 휘도로 발광하며,
    상기 제2 기간 동안 상기 초기화 라인은 제1 스위치를 통해서 바이어스 라인과 연결되는,
    표시 장치의 구동 방법.
  6. 제5 항에 있어서,
    상기 발광 다이오드는 발광 라인에 턴-온 레벨의 발광 신호가 인가될 때 상기 데이터 전압에 기초한 휘도로 발광하고, 상기 발광 라인에 턴-오프 레벨의 상기 발광 신호가 인가될 때 비-발광 상태이고,
    상기 발광 라인에는 상기 제1 프레임의 제3 기간 및 상기 제2 프레임의 제4 기간 동안 턴-오프 레벨의 상기 발광 신호가 인가되고,
    상기 제3 기간은 상기 제1 기간을 포함하는 기간이고,
    상기 제2 기간은 상기 제4 기간을 포함하는 기간인,
    표시 장치의 구동 방법.
  7. 삭제
  8. 제6 항에 있어서,
    상기 초기화 라인은 증폭기의 일단자와 연결되고,
    상기 제2 기간 동안 상기 증폭기의 타단자는 상기 제1 스위치를 통해서 바이어스 라인과 연결되는,
    표시 장치의 구동 방법.
  9. 화소; 및
    상기 화소에 연결된 바이어스 전압 인가부를 포함하고,
    상기 화소는:
    게이트 전극이 제1 노드에 연결되고, 일전극이 제2 노드에 연결된 제1 트랜지스터;
    게이트 전극이 제1 스캔 라인에 연결되고, 일전극이 데이터 라인에 연결되고, 타전극이 상기 제1 노드에 연결된 제2 트랜지스터;
    게이트 전극이 제2 스캔 라인에 연결되고, 일전극이 상기 제2 노드에 연결되고, 타전극이 초기화 라인에 연결된 제3 트랜지스터;
    일전극이 상기 제1 노드에 연결되고, 타전극이 상기 제2 노드에 연결되는 스토리지 커패시터; 및
    애노드가 상기 제2 노드에 연결되는 발광 다이오드를 포함하고,
    상기 바이어스 전압 인가부는:
    일단자가 바이어스 라인과 연결된 제1 스위치; 및
    일단자가 상기 화소와 연결되고, 타단자가 상기 제1 스위치의 타단자와 연결된 증폭기를 포함하는,
    표시 장치.
  10. 제9 항에 있어서,
    상기 바이어스 전압 인가부는:
    일단자가 상기 증폭기의 일단자와 연결되고, 타단자가 상기 증폭기의 출력 단자와 연결된 제2 스위치; 및
    일전극이 상기 증폭기의 일단자와 연결되고, 타단자가 상기 증폭기의 출력 단자와 연결된 샘플링 커패시터를 더 포함하는,
    표시 장치.
  11. 제10 항에 있어서,
    상기 증폭기의 일단자는 상기 데이터 라인과 연결되는,
    표시 장치.
  12. 제11 항에 있어서,
    제1 프레임의 제1 기간 동안, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 턴-온 상태이고, 상기 제1 스위치는 턴-오프 상태인,
    표시 장치.
  13. 제12 항에 있어서,
    제2 프레임의 제2 기간 동안, 상기 제2 트랜지스터는 턴-온 상태이고, 상기 제3 트랜지스터는 턴-오프 상태이고, 상기 제1 스위치는 턴-온 상태인,
    표시 장치.
  14. 제13 항에 있어서,
    상기 제2 프레임은 상기 제1 프레임의 다음 프레임이고, 상기 제2 기간은 상기 제1 기간보다 긴,
    표시 장치.
  15. 제14 항에 있어서,
    상기 화소는:
    게이트 전극이 발광 라인에 연결되고, 일전극이 상기 제1 트랜지스터의 타전극에 연결된 제4 트랜지스터를 더 포함하고,
    상기 제4 트랜지스터는 상기 제1 프레임의 제3 기간 및 상기 제2 프레임의 제4 기간 동안 턴-오프 상태이고,
    상기 제3 기간은 상기 제1 기간을 포함하는 기간이고,
    상기 제2 기간은 상기 제4 기간을 포함하는 기간인,
    표시 장치.
  16. 제10 항에 있어서,
    상기 증폭기의 일단자는 상기 초기화 라인과 연결되는,
    표시 장치.
  17. 제16 항에 있어서,
    제1 프레임의 제1 기간 동안, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 턴-온 상태이고, 상기 제1 스위치는 턴-오프 상태인,
    표시 장치.
  18. 제17 항에 있어서,
    제2 프레임의 제2 기간 동안, 상기 제2 트랜지스터는 턴-오프 상태이고, 상기 제3 트랜지스터는 턴-온 상태이고, 상기 제1 스위치는 턴-온 상태인,
    표시 장치.
  19. 제18 항에 있어서,
    상기 제2 프레임은 상기 제1 프레임의 다음 프레임이고, 상기 제2 기간은 상기 제1 기간보다 긴,
    표시 장치.
  20. 제19 항에 있어서,
    상기 화소는:
    게이트 전극이 발광 라인에 연결되고, 일전극이 상기 제1 트랜지스터의 타전극에 연결된 제4 트랜지스터를 더 포함하고,
    상기 제4 트랜지스터는 상기 제1 프레임의 제3 기간 및 상기 제2 프레임의 제4 기간 동안 턴-오프 상태이고,
    상기 제3 기간은 상기 제1 기간을 포함하는 기간이고,
    상기 제2 기간은 상기 제4 기간을 포함하는 기간인,
    표시 장치.
KR1020190030158A 2019-03-15 2019-03-15 표시 장치 및 그 구동 방법 KR102645177B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190030158A KR102645177B1 (ko) 2019-03-15 2019-03-15 표시 장치 및 그 구동 방법
CN202010138496.4A CN111768735B (zh) 2019-03-15 2020-03-03 显示装置及其驱动方法
US16/817,527 US10964270B2 (en) 2019-03-15 2020-03-12 Display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190030158A KR102645177B1 (ko) 2019-03-15 2019-03-15 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20200110587A KR20200110587A (ko) 2020-09-24
KR102645177B1 true KR102645177B1 (ko) 2024-03-11

Family

ID=72422853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190030158A KR102645177B1 (ko) 2019-03-15 2019-03-15 표시 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US10964270B2 (ko)
KR (1) KR102645177B1 (ko)
CN (1) CN111768735B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024007818A1 (zh) * 2022-07-04 2024-01-11 华为技术有限公司 一种显示驱动电路、集成电路、oled屏、设备及方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101681687B1 (ko) * 2010-08-10 2016-12-02 삼성디스플레이 주식회사 유기 전계발광 표시 장치 및 그의 구동 방법
JP6384822B2 (ja) * 2013-11-07 2018-09-05 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその製造方法
KR102174104B1 (ko) * 2014-02-24 2020-11-05 삼성디스플레이 주식회사 데이터 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102232915B1 (ko) * 2014-09-01 2021-03-29 삼성디스플레이 주식회사 표시 장치
KR102288351B1 (ko) 2014-10-29 2021-08-11 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR101654355B1 (ko) * 2014-12-22 2016-09-12 엘지디스플레이 주식회사 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법
KR102203776B1 (ko) * 2015-01-30 2021-01-15 엘지디스플레이 주식회사 유기 발광 다이오드 소자의 열화 센싱 장치 및 방법
KR102417983B1 (ko) 2015-08-27 2022-07-07 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102367216B1 (ko) * 2015-09-25 2022-02-25 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR102453950B1 (ko) * 2015-09-30 2022-10-17 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR102330860B1 (ko) * 2015-10-05 2021-11-25 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법
KR102334248B1 (ko) * 2015-10-27 2021-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102493542B1 (ko) * 2015-12-30 2023-02-01 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102557278B1 (ko) * 2016-09-21 2023-07-20 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
CN109671396A (zh) * 2017-10-17 2019-04-23 伊格尼斯创新公司 像素电路、显示装置和方法
KR102566281B1 (ko) * 2019-02-18 2023-08-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
CN111768735B (zh) 2024-05-03
CN111768735A (zh) 2020-10-13
US10964270B2 (en) 2021-03-30
US20200294451A1 (en) 2020-09-17
KR20200110587A (ko) 2020-09-24

Similar Documents

Publication Publication Date Title
KR102234021B1 (ko) 유기 발광 표시 장치
WO2018166172A1 (zh) 像素驱动电路及其驱动方法、显示装置
TWI498873B (zh) 有機發光二極體電路及其驅動方法
WO2018188390A1 (zh) 像素电路及其驱动方法、显示装置
KR102597024B1 (ko) 유기 발광 표시 장치
WO2019033512A1 (zh) 用于oled显示设备的像素驱动电路、oled显示设备
US10672337B2 (en) Display device including pixel circuits including display elements driven by electric current
TWI537922B (zh) Display device
WO2019006957A1 (en) PIXEL DELO CIRCUIT, CORRESPONDING ATTACK METHOD, AND DISPLAY APPARATUS
US11049474B2 (en) Display device
CN113593473B (zh) 一种显示面板驱动电路及驱动方法
US10504435B2 (en) Pixel and an organic light-emitting display apparatus
TW201519196A (zh) 像素結構及其驅動方法
CN109817163A (zh) 像素驱动电路和显示面板及其驱动方法、显示装置
CN111402788A (zh) 一种像素电路和显示面板
KR102566281B1 (ko) 표시 장치 및 그 구동 방법
CN114999400A (zh) 像素驱动电路和显示面板
WO2017121162A1 (zh) 像素驱动电路、方法、像素结构及显示器件
KR102645177B1 (ko) 표시 장치 및 그 구동 방법
CN114267298A (zh) 像素驱动电路及显示面板
US10210799B2 (en) Pixel compensation circuit and display device
CN110088825A (zh) 像素电路、其驱动方法、以及显示设备
CN113421525A (zh) 像素驱动电路、显示面板、显示设备和驱动控制方法
WO2016201847A1 (zh) 像素电路及其驱动方法、显示装置
KR20160015509A (ko) 유기발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant