TWI469518B - 源極驅動器之輸出緩衝器 - Google Patents

源極驅動器之輸出緩衝器 Download PDF

Info

Publication number
TWI469518B
TWI469518B TW100111232A TW100111232A TWI469518B TW I469518 B TWI469518 B TW I469518B TW 100111232 A TW100111232 A TW 100111232A TW 100111232 A TW100111232 A TW 100111232A TW I469518 B TWI469518 B TW I469518B
Authority
TW
Taiwan
Prior art keywords
output
type transistor
coupled
buffer
operating voltage
Prior art date
Application number
TW100111232A
Other languages
English (en)
Other versions
TW201240349A (en
Inventor
Chien Ming Chen
Yann Hsiung Liang
Hui Wen Miao
Ko Yang Tso
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to TW100111232A priority Critical patent/TWI469518B/zh
Priority to CN201110103228.XA priority patent/CN102737594B/zh
Priority to US13/435,322 priority patent/US8736372B2/en
Publication of TW201240349A publication Critical patent/TW201240349A/zh
Application granted granted Critical
Publication of TWI469518B publication Critical patent/TWI469518B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)

Description

源極驅動器之輸出緩衝器
本發明係與驅動電路有關，特別是關於一種應用於液晶顯示裝置的源極驅動器(source driver)中之輸出緩衝器(output buffer)。
近年來，由於顯示技術不斷地創新與進步，市面上亦出現了各種類型的顯示裝置，例如液晶顯示器、電漿顯示器等。由於液晶顯示器之體積遠較傳統的CRT顯示器來得小，對於生活空間狹小的現代人而言，佔用桌面空間較小的液晶顯示器使用起來的確較為方便。
薄膜電晶體液晶(TFT-LCD)顯示器的驅動裝置主要包含源極驅動器與閘極驅動器兩部分。對於強調高品質、高解析度及低功率消耗的薄膜電晶體液晶顯示器而言，源極驅動器扮演著相當重要的角色。請參照圖1，圖1係繪示傳統的源極驅動器之電路架構的示意圖。
如圖1所示，源極驅動器1包含有接收器(receiver)10、資料暫存器(data register)12、雙向的移位暫存器(bi-directional shift register)14、線性鎖存器(line latch)16、電位轉換器(level shifter)18、數位類比轉換器(Digital-to-Analog Converter)20及輸出緩衝器(output buffer)22。源極驅動器1的主要電源域(main power domain)包含有數位電源VDD、VSS以及類比電源AVDD、HAVDD、AGND。一般而言，源極驅動器1的複數個輸出通道(output channels)Y1~Yn可分成偶數(even)輸出通道及奇數(odd)輸出通道。若該些偶數輸出通道的輸出電壓高於HAVDD，則該些奇數輸出通道的輸出電壓將會低於HAVDD，反之亦然。藉由薄膜電晶體液晶顯示器之此一半類比電源架構，可達到節省系統耗電之功效。
源極驅動器1的輸出緩衝器22通常可藉由運算放大器(operational amplifier,OPAMP)實現之。對於薄膜電晶體液晶顯示器的源極驅動器1而言，其視覺效能(visual performance)係由運算放大器來決定，尤其是電壓轉換速率(slew rate)，對應用在高畫面更新率(high frame rate)的薄膜電晶體液晶顯示器更是愈來愈重要。
請參照圖2，圖2係繪示一種習知具有正極性(positive polarity)之運算放大器POS運作於半類比電源下之電路圖。如圖2所示，運算放大器POS的電路係由差動輸入級(differential input stage)DIS、偏壓電流源(bias current source)IBSP 及IBSN 、輸出級(output stage)OS、補償電容(compensation capacitor)Cc 及比較器CP所構成。由於具有正極性的運算放大器POS係運作於半類比電源下，其輸入訊號Vin_POS 、輸出訊號Vout_POS 及輸出級OS的工作電壓將會介於AVDD與HAVDD之間，其比較器CP的工作電壓將會介於AVDD與AGND之間，並且比較器CP可藉由串疊式源極追蹤器(cascading source follower)實現之，如圖3所示。
由圖3可知：因為輸入/輸出訊號的擺幅電位(swing level)，NMOS電晶體元件MN1將會遭受比PMOS電晶體元件MP1更嚴重的基體效應(body effect)，致使其臨界電壓變大，導致NMOS源極追蹤器變得較不敏銳，並且控制訊號Ctrl_P的回應將會慢於控制訊號Ctrl_N，造成輸出驅動(driving)與汲入(sinking)之電壓轉換速率變得不平衡，嚴重影響到薄膜電晶體液晶顯示器的視覺效能。
因此，本發明提出一種應用於液晶顯示裝置的源極驅動器中之輸出緩衝器，以解決上述問題。
根據本發明之一具體實施例為一種應用於液晶顯示裝置的源極驅動器中之輸出緩衝器，用以改善先前技術中由於源極追蹤器(source follower)之基體效應(body effect)所導致之電壓轉換速率(slew rate)不平衡的現象，以增進薄膜電晶體液晶顯示器的視覺效能。
於此實施例中，輸出緩衝器包含緩衝器輸入端、緩衝器輸出端、差動輸入級、偏壓電流源、輸出級、補償電容及比較器。輸出級與比較器均操作於類比工作電壓(AVDD)與半類比工作電壓(HAVDD)之間，抑或輸出級與比較器均操作於半類比工作電壓(HAVDD)與接地電壓之間。比較器比較輸入訊號與輸出訊號並根據比較結果輸出控制訊號至偏壓電流源。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
根據本發明之一具體實施例為一種輸出緩衝器。於此實施例中，該輸出緩衝器係應用於一薄膜電晶體液晶(TFT-LCD)顯示裝置之一源極驅動器中，但不以此為限。
於此實施例中，該薄膜電晶體液晶顯示裝置之源極驅動器的電路架構亦請參照圖1。如圖1所示，源極驅動器1包含有接收器(receiver)10、資料暫存器(data register)12、雙向的移位暫存器(bi-directional shift register)14、線性鎖存器(line latch)16、電位轉換器(level shifter)18、數位類比轉換器(Digital-to-Analog Converter)20及輸出緩衝器(output buffer)22。其中，接收器10耦接至資料暫存器12；資料暫存器12耦接至線性鎖存器16；移位暫存器14耦接至線性鎖存器16；線性鎖存器16耦接至電位轉換器18；電位轉換器18耦接至數位類比轉換器20；數位類比轉換器20耦接至輸出緩衝器22。
需說明的是，源極驅動器1的主要電源域(main power domain)包含有數位電源VDD、VSS以及類比電源AVDD、HAVDD、AGND，其中AVDD代表類比工作電壓(analog supply voltage)；HAVDD代表半類比工作電壓(half analog supply voltage)；AGND代表接地電壓(ground voltage)。源極驅動器1的複數個輸出通道(output channels)Y1~Yn可分成偶數(even)輸出通道及奇數(odd)輸出通道。若該些偶數輸出通道的輸出電壓高於HAVDD，則該些奇數輸出通道的輸出電壓將會低於HAVDD，反之亦然。藉由此一半類比電源架構，可達到節省系統耗電之功效。
由於上述的源極驅動器1之接收器10、資料暫存器12、雙向的移位暫存器14、線性鎖存器16、電位轉換器18及數位類比轉換器20等元件之操作及功能與習知無異，故於此不另行贅述。接下來，將就本發明最主要之技術特徵：源極驅動器1之輸出緩衝器22進行詳細的介紹。
於此實施例中，源極驅動器1之輸出緩衝器22可藉由運算放大器(operational amplifier,OPAMP)實現之，但不以此為限。請參照圖4，圖4係繪示運作於半類比電源下之具有正極性(positive polarity)的運算放大器POS之電路架構圖。如圖4所示，運算放大器POS的電路包含有緩衝器輸入端BI、緩衝器輸出端BO、差動輸入級DIS、兩偏壓電流源IBSP 及IBSN 、輸出級OS、兩補償電容Cc 及比較器CP。
其中，差動輸入級DIS耦接至緩衝器輸入端BI；偏壓電流源IBSP 及IBSN 均耦接至差動輸入級DIS；輸出級OS耦接於差動輸入級DIS與緩衝器輸出端BO之間；補償電容Cc 之一端耦接至差動輸入級DIS與輸出級OS之間，其另一端耦接至輸出級OS與緩衝器輸出端BO之間；比較器CP之兩比較器輸入端CI1及CI2分別耦接至緩衝器輸入端BI及緩衝器輸出端BO，比較器CP之比較器輸出端CO係耦接至兩偏壓電流源IBSP 及IBSN 。
於此實施例中，偏壓電流源IBSP 係串接於差動輸入級DIS與類比工作電壓AVDD之間且偏壓電流源IBSP 所輸出的電流係流向差動輸入級DIS，偏壓電流源IBSN 係串接於差動輸入級DIS與接地電壓AGND之間且偏壓電流源IBSN 所輸出的電流係流向接地電壓AGND。緩衝器輸入端BI係用以接收輸入訊號Vin_POS 並將輸入訊號Vin_POS 傳送至差動輸入級DIS。差動輸入級DIS處理完輸入訊號Vin_POS 後，再將處理後的訊號傳送至輸出級OS。當輸出級OS將訊號處理為輸出訊號Vout_POS 後，透過緩衝器輸出端BO將輸出訊號Vout_POS 加以輸出。由於比較器CP之兩比較器輸入端CI1及CI2分別耦接至緩衝器輸入端BI及緩衝器輸出端BO，故比較器CP能夠比較輸入訊號Vin_POS 與輸出訊號Vout_POS 並根據比較結果透過其比較器輸出端CO輸出控制訊號至兩偏壓電流源IBSP 及IBSN ，藉以控制兩偏壓電流源IBSP 及IBSN 所輸出之電流大小。
需說明的是，如圖4所示，於此實施例中，具有正極性的運算放大器POS之輸出級OS係操作於類比工作電壓(AVDD)與半類比工作電壓(HAVDD)之間，並且比較器CP亦係操作於類比工作電壓(AVDD)與半類比工作電壓(HAVDD)之間。這與圖2所繪示之先前技術中比較器CP的工作電壓係介於類比工作電壓(AVDD)與接地電壓(AGND)之間有明顯的不同。
由於具有正極性的運算放大器POS係運作於半類比工作電壓(HAVDD)下，其輸入訊號Vin_POS 、輸出訊號Vout_POS 及輸出級OS的工作電壓將會介於類比工作電壓(AVDD)與半類比工作電壓(HAVDD)之間，並且其比較器CP可藉由串疊式源極追蹤器(cascading source follower)實現之，但不以此為限。
接著，請參照圖5，圖5係繪示圖4中的比較器CP之一實施例的電路架構圖。如圖5所示，比較器CP係藉由串疊式源極追蹤器實現之，但不以此為限。於此實施例中，比較器CP除了包含有比較器輸入端CI1、CI2與比較器輸出端CO之外，還包含有第一N型電晶體MN1、第二N型電晶體MN2、第一P型電晶體MP1及第二P型電晶體MP2。實際上，第一N型電晶體MN1及第二N型電晶體MN2可以是NMOS電晶體元件，第一P型電晶體MP1及第二P型電晶體MP2可以是PMOS電晶體元件，但不以此為限。
其中，第一N型電晶體MN1耦接至半類比工作電壓(HAVDD)；第二N型電晶體MN2耦接至半類比工作電壓(HAVDD)；第一P型電晶體MP1耦接於第一N型電晶體MN1與第二N型電晶體MN2之間，並且耦接至類比工作電壓(AVDD)；第二P型電晶體MP2耦接於第一N型電晶體MN1與類比工作電壓(AVDD)之間。
需說明的是，如圖5所示，於此實施例中，比較器CP的第一P型電晶體MP1之基體PB1的電源域為類比工作電壓(AVDD)，並且第二P型電晶體MP2之基體PB2及源極PS2的電源域亦為類比工作電壓(AVDD)。第一N型電晶體MN1之基體NB1的電源域為半類比工作電壓(HAVDD)，並且第二N型電晶體MN2之基體NB2及源極NS2的電源域亦為半類比工作電壓(HAVDD)。這與圖3所繪示之先前技術中的第一N型電晶體MN1之基體NB1的電源域為接地電壓(AGND)，並且第二N型電晶體MN2之基體NB2及源極NS2的電源域亦為接地電壓(AGND)，有著明顯的不同。
於此情況下，若第一N型電晶體MN1與第一P型電晶體MP1的臨界電壓(threshold voltage)之絕對值相近，則第一N型電晶體MN1與第一P型電晶體MP1所受到的基體效應(body effect)之影響亦會相近，故比較器CP中之該些源極追蹤器仍能維持其敏銳度，並且控制訊號Ctrl_P與Ctrl_N的回應將能夠一致，使得輸出驅動(driving)與汲入(sinking)之電壓轉換速率相互平衡，並且可避免不必要的電源損耗。藉此，先前技術中之電壓轉換速率無法平衡之難題能夠被克服，使得薄膜電晶體液晶顯示器的視覺效能獲得顯著的改善。
同理，上述方式亦可應用於具有負極性(negative polarity)的運算放大器NOS。請參照圖6，圖6係繪示運作於半類比電源下之具有負極性的運算放大器NOS之電路架構圖。圖6與圖4的差別在於：具有負極性的運算放大器NOS之輸出級OS係操作於半類比工作電壓(HAVDD)與接地電壓(AGND)之間，並且比較器CP亦係操作於半類比工作電壓(HAVDD)與接地電壓(AGND)之間。
接著，請參照圖7，圖7係繪示圖6中的比較器CP之一實施例的電路架構圖。如圖7所示，比較器CP係藉由串疊式源極追蹤器實現之，但不以此為限。於此實施例中，比較器CP除了包含有比較器輸入端CI1、CI2與比較器輸出端CO之外，還包含有第一N型電晶體MN1、第二N型電晶體MN2、第一P型電晶體MP1及第二P型電晶體MP2。實際上，第一N型電晶體MN1及第二N型電晶體MN2可以是NMOS電晶體元件，第一P型電晶體MP1及第二P型電晶體MP2可以是PMOS電晶體元件，但不以此為限
需說明的是，圖7與圖5的差別在於：第一N型電晶體MN1耦接至接地電壓(AGND)；第二N型電晶體MN2耦接至接地電壓(AGND)；第一P型電晶體MP1耦接於第一N型電晶體MN1與第二N型電晶體MN2之間，並且耦接至半類比工作電壓(HAVDD)；第二P型電晶體MP2耦接於第一N型電晶體MN1與半類比工作電壓(HAVDD)之間。比較器CP的第一P型電晶體MP1之基體PB1的電源域為半類比工作電壓(HAVDD)，並且第二P型電晶體MP2之基體PB2及源極PS2的電源域亦為半類比工作電壓(HAVDD)。第一N型電晶體MN1之基體NB1的電源域為接地電壓(AGND)，並且第二N型電晶體MN2之基體NB2及源極NS2的電源域亦為接地電壓(AGND)。
於此情況下，若第一N型電晶體MN1與第一P型電晶體MP1的臨界電壓(threshold voltage)之絕對值相近，則第一N型電晶體MN1與第一P型電晶體MP1所受到的基體效應(body effect)之影響亦會相近，源極追蹤器仍能維持其敏銳度，並且控制訊號Ctrl_P與Ctrl_N的回應將會一致，使得輸出驅動(driving)與汲入(sinking)之電壓轉換速率能夠相互平衡，並且可避免不必要的電源損耗。藉此，先前技術中之電壓轉換速率無法平衡之難題能夠被克服，使得薄膜電晶體液晶顯示器的視覺效能獲得顯著的改善。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
1．．．源極驅動器
10．．．接收器
12．．．資料暫存器
14．．．雙向的移位暫存器
16．．．線性鎖存器
18．．．電位轉換器
20．．．數位類比轉換器
22．．．輸出緩衝器
Y1~Yn．．．輸出通道
DIS．．．差動輸入級
CLKP、CLKN．．．時脈訊號
D00 P、D00 N、…、Dxy P、Dxy N．．．資料訊號
POS．．．具有正極性之運算放大器
NOS．．．具有負極性之運算放大器
IBSP 、IBSN ．．．偏壓電流源
OS．．．輸出級
Cc ．．．補償電容
CP．．．比較器
Vin_POS 、Vin_NOS ．．．輸入訊號
BO．．．緩衝器輸出端
Vout_POS 、Vout_NOS ．．．輸出訊號
CO．．．比較器輸出端
MN1．．．第一N型電晶體元件
Ctrl_P、Ctrl_N．．．控制訊號
MN2．．．第二N型電晶體元件
AVDD．．．類比工作電壓
MP1．．．第一P型電晶體元件
HAVDD．．．半類比工作電壓
MP2‧‧‧第二P型電晶體元件
AGND‧‧‧接地電壓
BI‧‧‧緩衝器輸入端
CI1、CI2‧‧‧比較器輸入端
PB1‧‧‧第一P型電晶體MP1之基體
PB2‧‧‧第二P型電晶體MP2之基體
PS2‧‧‧第二P型電晶體MP2之源極
NB1‧‧‧第一N型電晶體MN1之基體
NB2‧‧‧第二N型電晶體MN2之基體
NS2‧‧‧第二N型電晶體MN2之源極
圖1係繪示傳統的源極驅動器之電路架構的示意圖。
圖2係繪示一種習知具有正極性之運算放大器運作於半類比電源下之電路圖。
圖3係繪示圖2中的比較器之一實施例。
圖4係繪示運作於半類比電源下之具有正極性的運算放大器之電路架構圖。
圖5係繪示圖4中的比較器之一實施例的電路架構圖。
圖6係繪示運作於半類比電源下之具有負極性的運算放大器之電路架構圖。
圖7係繪示圖6中的比較器之一實施例的電路架構圖。
POS．．．具有正極性的運算放大器
BI．．．緩衝器輸入端
BO．．．緩衝器輸出端
DIS．．．差動輸入級
IBSP 、IBSN ．．．偏壓電流源
OS．．．輸出級
Cc ．．．補償電容
CP．．．比較器
CI1、CI2．．．比較器輸入端
CO．．．比較器輸出端
AGND．．．接地電壓
AVDD．．．類比工作電壓
HAVDD．．．半類比工作電壓
Vin_POS ．．．輸入訊號
Vout_POS ．．．輸出訊號

Claims (10)

  1. 一種輸出緩衝器(output buffer)，係應用於一液晶顯示裝置之一源極驅動器(source driver)中，該輸出緩衝器包含：一緩衝器輸入端，用以接收一輸入訊號；一緩衝器輸出端，用以輸出一輸出訊號；一差動輸入級(differential input stage)，耦接至該緩衝器輸入端；一偏壓電流源(bias current source)，耦接至該差動輸入級；一輸出級(output stage)，耦接於該差動輸入級與該緩衝器輸出端之間，該輸出級係操作於一類比工作電壓(AVDD)與一半類比工作電壓(HAVDD)之間；一補償電容(compensation capacitor)，其一端耦接至該差動輸入級與該輸出級之間，其另一端耦接至該輸出級與該緩衝器輸出端之間；以及一比較器(comparator)，係操作於該類比工作電壓(AVDD)與該半類比工作電壓(HAVDD)之間，該比較器之兩比較器輸入端分別耦接至該緩衝器輸入端及該緩衝器輸出端，該比較器之一比較器輸出端係耦接至該偏壓電流源，該比較器比較該輸入訊號與該輸出訊號並根據比較結果輸出一控制訊號至該偏壓電流源；其中，該比較器更包含：一第一N型電晶體，耦接至該半類比工作電壓(HAVDD)；一第二N型電晶體，耦接至該半類比工作電壓(HAVDD)；一第一P型電晶體，耦接於該第一N型電晶體與該第二N型電晶體之間，並且耦接至該類比工作電壓(AVDD)；以及 一第二P型電晶體，耦接於該第一N型電晶體與該類比工作電壓(AVDD)之間。
  2. 如申請專利範圍第1項所述之輸出緩衝器，其中該第一N型電晶體及該第二N型電晶體為NMOS電晶體元件，該第一P型電晶體及該第二P型電晶體為PMOS電晶體元件。
  3. 如申請專利範圍第1項所述之輸出緩衝器，其中該第一N型電晶體之基體(base)的電源域(power domain)為該半類比工作電壓(HAVDD)。
  4. 如申請專利範圍第1項所述之輸出緩衝器，其中該第二N型電晶體之基體(base)及源極(source)的電源域為該半類比工作電壓(HAVDD)。
  5. 如申請專利範圍第1項所述之輸出緩衝器，其中該第一P型電晶體之基體(base)的電源域為該類比工作電壓(AVDD)，該第二P型電晶體之基體(base)及源極(source)的電源域為該類比工作電壓(AVDD)。
  6. 一種輸出緩衝器(output buffer)，應用於一液晶顯示裝置之一源極驅動器(source driver)中，該輸出緩衝器包含：一緩衝器輸入端，用以接收一輸入訊號；一緩衝器輸出端，用以輸出一輸出訊號；一差動輸入級(differential input stage)，耦接至該緩衝器輸入端；一偏壓電流源(bias current source)，耦接至該差動輸入級；一輸出級(output stage)，耦接於該差動輸入級與該緩衝器 輸出端之間，該輸出級係操作於一半類比工作電壓(HAVDD)與一接地電壓(AGND)之間；一補償電容(compensation capacitor)，其一端耦接至該差動輸入級與該輸出級之間，其另一端耦接至該輸出級與該緩衝器輸出端之間；以及一比較器(comparator)，係操作於該半類比工作電壓(HAVDD)與該接地電壓(AGND)之間，該比較器之兩比較器輸入端分別耦接至該緩衝器輸入端及該緩衝器輸出端，該比較器之一比較器輸出端係耦接至該偏壓電流源，該比較器比較該輸入訊號與該輸出訊號並根據比較結果輸出一控制訊號至該偏壓電流源；其中，該比較器更包含：一第一N型電晶體，耦接至該接地電壓(AGND)；一第二N型電晶體，耦接至該接地電壓(AGND)；一第一P型電晶體，耦接於該第一N型電晶體與該第二N型電晶體之間，並且耦接至該半類比工作電壓(HAVDD)；以及一第二P型電晶體，耦接於該第一N型電晶體與該半類比工作電壓(HAVDD)之間。
  7. 如申請專利範圍第6項所述之輸出緩衝器，其中該第一N型電晶體及該第二N型電晶體為NMOS電晶體元件，該第一P型電晶體及該第二P型電晶體為PMOS電晶體元件。
  8. 如申請專利範圍第6項所述之輸出緩衝器，其中該第一N型電晶體之基體(base)的電源域(power domain)為該接地電壓(AGND)。
  9. 如申請專利範圍第6項所述之輸出緩衝器，其中該第二N型電晶體之基體(base)及源極(source)的電源域為該接地電壓(AGND)。
  10. 如申請專利範圍第6項所述之輸出緩衝器，其中該第一P型電晶體之基體(base)的電源域為該半類比工作電壓(HAVDD)，該第二P型電晶體之基體(base)及源極(source)的電源域為該半類比工作電壓(HAVDD)。
TW100111232A 2011-03-31 2011-03-31 源極驅動器之輸出緩衝器 TWI469518B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100111232A TWI469518B (zh) 2011-03-31 2011-03-31 源極驅動器之輸出緩衝器
CN201110103228.XA CN102737594B (zh) 2011-03-31 2011-04-18 源极驱动器的输出缓冲器
US13/435,322 US8736372B2 (en) 2011-03-31 2012-03-30 Output buffer of source driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100111232A TWI469518B (zh) 2011-03-31 2011-03-31 源極驅動器之輸出緩衝器

Publications (2)

Publication Number Publication Date
TW201240349A TW201240349A (en) 2012-10-01
TWI469518B true TWI469518B (zh) 2015-01-11

Family

ID=46926422

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100111232A TWI469518B (zh) 2011-03-31 2011-03-31 源極驅動器之輸出緩衝器

Country Status (3)

Country Link
US (1) US8736372B2 (zh)
CN (1) CN102737594B (zh)
TW (1) TWI469518B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102004400B1 (ko) 2013-05-30 2019-07-29 삼성디스플레이 주식회사 표시 장치
KR101654355B1 (ko) * 2014-12-22 2016-09-12 엘지디스플레이 주식회사 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법
US10902791B2 (en) * 2019-01-16 2021-01-26 Novatek Microelectronics Corp. Method of controlling source driver and related display system
WO2021056158A1 (zh) * 2019-09-23 2021-04-01 京东方科技集团股份有限公司 源极驱动电路及驱动方法、显示装置
US11462142B2 (en) * 2020-12-14 2022-10-04 Beijing Eswin Computing Technology Co., Ltd. Slew rate boosting circuit, source driver chip and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567244B2 (en) * 2005-04-06 2009-07-28 Renesas Technology Corp. Semiconductor integrated circuit for driving a liquid crystal display
US7821340B2 (en) * 2008-08-08 2010-10-26 Orise Technology Co., Ltd. Output stage circuit and operational amplifier

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852331B2 (en) * 2005-11-14 2010-12-14 Case Western Reserve University High-voltage ternary driver using dynamic ground
JP5098395B2 (ja) * 2007-03-29 2012-12-12 セイコーエプソン株式会社 電気泳動表示パネルの駆動装置、電気泳動表示装置及び電子機器
JP2009194485A (ja) * 2008-02-12 2009-08-27 Nec Electronics Corp 演算増幅器回路、及び表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567244B2 (en) * 2005-04-06 2009-07-28 Renesas Technology Corp. Semiconductor integrated circuit for driving a liquid crystal display
US7821340B2 (en) * 2008-08-08 2010-10-26 Orise Technology Co., Ltd. Output stage circuit and operational amplifier

Also Published As

Publication number Publication date
US20120249244A1 (en) 2012-10-04
CN102737594A (zh) 2012-10-17
US8736372B2 (en) 2014-05-27
TW201240349A (en) 2012-10-01
CN102737594B (zh) 2014-11-19

Similar Documents

Publication Publication Date Title
TWI454057B (zh) 源極驅動器之輸出緩衝器
JP4502212B2 (ja) 差動増幅器とデータドライバ及び表示装置
US7348848B2 (en) Buffer amplifier for source driver
US8963640B2 (en) Amplifier for output buffer and signal processing apparatus using the same
TWI409748B (zh) 輸出緩衝器及使用該輸出緩衝器的源極驅動器
TWI469518B (zh) 源極驅動器之輸出緩衝器
US8581894B2 (en) Output circuit, data driver and display device
KR20140109135A (ko) 출력 버퍼 회로 및 이를 포함하는 소스 구동 회로
JP2015211266A (ja) 差動増幅回路及び表示駆動回路
KR102193688B1 (ko) 증폭기 오프셋 보상 기능을 갖는 버퍼 회로 및 이를 포함하는 소스 구동 회로
JP2011172066A (ja) 演算増幅器、並びに、それを用いた表示パネルドライバ及び表示装置
JP2009135833A (ja) 増幅回路
TW201947872A (zh) 驅動電路及其使用的運算放大器電路
US20070188230A1 (en) Differential signal receiver
Kim et al. Slew-rate-enhanced rail-to-rail buffer amplifier for TFT LCD data drivers
TWI392233B (zh) 具有高驅動能力之輸出緩衝器
TWI535199B (zh) 運算放大器
US8692618B2 (en) Positive and negative voltage input operational amplifier set
KR20150081996A (ko) 증폭기 오프셋 보상 기능을 갖는 소스 구동 회로 및 이를 포함하는 디스플레이 장치
US20120249511A1 (en) Source driver for an lcd panel
TWI655622B (zh) 輸出緩衝器與源極驅動器
TWI544750B (zh) 數位類比轉換器及相關的驅動模組
JP2005328464A (ja) 増幅器及びこれを用いた液晶ディスプレイ装置
CN110473505B (zh) 输出缓冲器与源极驱动器
TWI396163B (zh) 電壓位準移位電路與影像顯示系統

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees