CN110473505B - 输出缓冲器与源极驱动器 - Google Patents

输出缓冲器与源极驱动器 Download PDF

Info

Publication number
CN110473505B
CN110473505B CN201810438005.0A CN201810438005A CN110473505B CN 110473505 B CN110473505 B CN 110473505B CN 201810438005 A CN201810438005 A CN 201810438005A CN 110473505 B CN110473505 B CN 110473505B
Authority
CN
China
Prior art keywords
bias
transistor
signal
enable
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810438005.0A
Other languages
English (en)
Other versions
CN110473505A (zh
Inventor
张惠雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Priority to CN201810438005.0A priority Critical patent/CN110473505B/zh
Publication of CN110473505A publication Critical patent/CN110473505A/zh
Application granted granted Critical
Publication of CN110473505B publication Critical patent/CN110473505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种输出缓冲器，包含：第一差动输入对、第二差动输入对、第一电流镜电路、第二电流镜电路与输出电路。第一电流镜电路具有参考分支与镜射分支分别连接第一差动输入对的二输出端。第二电流镜电路具有参考分支与镜射分支分别连接第二差动输入对的二输出端。输出电路连接第一电流镜电路的输出端与第二电流镜电路的输出端。第一差动输入对、第二差动输入对、第一电流镜电路的参考分支、第一电流镜电路的镜射分支、第二电流镜电路的参考分支与第二电流镜电路的镜射分支各自连接一偏压单元。偏压单元包含二偏压晶体管与使能晶体管。

Description

输出缓冲器与源极驱动器
技术领域
本公开实施例涉及一种输出缓冲器，且特别涉及一种适用于高动态范围(HighDynamic Range，HDR)显示装置的输出缓冲器及包含多个输出缓冲器的源极驱动器。
背景技术
源极驱动器为液晶显示器(Liquid Crystal Display，LCD)的驱动元件，其用以转换显示影像的数字数据信号为模拟驱动信号，且输出此模拟驱动信号至显示面板的每个像素。源极驱动器通常包括输出缓冲器来提升驱动信号的驱动能力，输出缓冲器例如为由晶体管组成的运算放大器。此外，输出缓冲器还可经由额外的偏压电路来提供高驱动比(HighDriving Ratio，HDR)信号以增加静态电流，从而提升输出缓冲器的驱动能力。
当输出缓冲器经多条走线来输出驱动信号至显示面板时，由于多条走线彼此的距离不同，需要于不同的时点输出驱动信号来补偿因不同走线距离造成的扇出阻抗差异与栅极信号延迟。因此对于经由高驱动比信号来提升驱动能力的输出缓冲器而言，就需要对应的多组偏压电路。然而，大量的偏压电路会导致元件整体面积大幅增加，且提高功率消耗。
发明内容
本公开的目的在于提出一种输出缓冲器，其利用不同的偏压方式，在不需要大量的偏压电路的前提下，实现经由高驱动比信号来提升驱动能力的输出缓冲器。
根据本公开的上述目的，提出一种输出缓冲器，其包含：第一差动输入对、第二差动输入对、第一电流镜电路、第二电流镜电路与输出电路。第一差动输入对与第二差动输入对各自具有二输入端用以接收差动输入信号。第一电流镜电路具有参考分支连接第一差动输入对的第一输出端，且具有镜射分支连接第一差动输入对的第二输出端。第二电流镜电路具有参考分支连接第二差动输入对的第一输出端，且具有镜射分支连接第二差动输入对的第二输出端。输出电路具有二输入端分别连接第一电流镜电路的输出端与第二电流镜电路的输出端。第一差动输入对、第二差动输入对、第一电流镜电路的参考分支、第一电流镜电路的镜射分支、第二电流镜电路的参考分支与第二电流镜电路的镜射分支各自连接一偏压单元。每一偏压单元包含第一偏压晶体管、第二偏压晶体管与使能晶体管。
在一些实施例中，上述使能晶体管的源极端串联第二偏压晶体管的漏极端，上述第一偏压晶体管的漏极端与源极端分别并联该使能晶体管的漏极端与第二偏压晶体管的源极端。
在一些实施例中，上述第一偏压晶体管的栅极端接收第一偏压信号，上述第二偏压晶体管的栅极端接收第二偏压信号，上述使能晶体管的栅极端接收使能信号。
在一些实施例中，上述第一偏压信号与第二偏压信号均为固定值信号。
在一些实施例中，上述第一偏压信号的绝对值小于第二偏压信号的绝对值。
在一些实施例中，上述使能晶体管于输出缓冲器的使能时间段导通，上述使能晶体管于输出缓冲器的禁能时间段关断。
在一些实施例中，上述偏压单元于输出缓冲器的使能时间段的偏压电流为第一偏压晶体管的导通电流与第二偏压晶体管的导通电流的和值。
在一些实施例中，上述偏压单元于输出缓冲器的禁能时间段的偏压电流为第一偏压晶体管的该导通电流。
在一些实施例中，上述输出缓冲器还包含：偏压电路用以产生第一偏压信号与第二偏压信号。
根据本公开的上述目的，还提出一种源极驱动器，其包含：偏压电路与多个输出缓冲器。偏压电路用以产生第一偏压信号与第二偏压信号。每个输出缓冲器包含：第一差动输入对、第二差动输入对、第一电流镜电路、第二电流镜电路与输出电路。第一电流镜电路具有参考分支与镜射分支分别连接第一差动输入对的二输出端。第二电流镜电路具有参考分支与镜射分支分别连接第二差动输入对的二输出端。输出电路具有二输入端分别连接第一电流镜电路的输出端与第二电流镜电路的输出端。第一差动输入对、第二差动输入对、第一电流镜电路的参考分支、第一电流镜电路的镜射分支、第二电流镜电路的参考分支与第二电流镜电路的镜射分支各自连接一偏压单元。每一偏压单元包含第一偏压晶体管、第二偏压晶体管与使能晶体管。第一偏压晶体管的栅极端接收第一偏压信号，第二偏压晶体管的栅极端接收第二偏压信号。
在一些实施例中，上述第一偏压信号与第二偏压信号均为固定值信号。
在一些实施例中，上述第一偏压信号的绝对值小于第二偏压信号的绝对值。
在一些实施例中，上述使能晶体管的源极端串联第二偏压晶体管的漏极端，上述第一偏压晶体管的漏极端与源极端分别并联该使能晶体管的漏极端与第二偏压晶体管的源极端。使能晶体管的栅极端接收使能信号。
在一些实施例中，上述使能晶体管于输出缓冲器的使能时间段导通，上述使能晶体管于输出缓冲器的禁能时间段关断。
在一些实施例中，上述偏压单元于输出缓冲器的使能时间段的偏压电流为第一偏压晶体管的导通电流与第二偏压晶体管的导通电流的和值。
在一些实施例中，上述偏压单元于输出缓冲器的禁能时间段的偏压电流为第一偏压晶体管的该导通电流。
附图说明
为让本公开的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
从以下结合所附图式所做的详细描述，可对本公开的方案有更佳的了解。需注意的是，根据业界的标准实践，各特征并未依比例示出。事实上，为了使讨论更为清楚，各特征的尺寸都可任意地增加或减少。
图1是根据本公开的实施例的缓冲放大器的详细电路图。
图2是根据本公开的实施例的扫描驱动信号、使能信号、第一偏压信号及第二偏压信号的时序图。
图3是根据本公开的实施例的扫描驱动信号、使能信号、第一偏压信号及第二偏压信号的时序图。
图4是根据本公开的实施例的源极驱动器的电路方块图。
附图标记说明：
100、300：缓冲放大器
200：偏压电路
1000：源极驱动器
11：第一差动输入对
12：第二差动输入对
21：第一电流镜电路
22：第二电流镜电路
30：输出电路
41、42、43、44、45、46：偏压单元
in：差动输入信号
out：输出信号
N1、N4、N7、P1、P4、P7：第一偏压晶体管
N2、N5、N8、P2、P5、P8：第二偏压晶体管
N3、N6、N9、P3、P6、P9：使能晶体管
ND1、ND2、NM1、NM2、NO：NMOSFET
PD1、PD2、PM1、PM2、PO：PMOSFET
Vdd：电源电压
vn1、vp1：第一偏压信号
vn2、vp2：第二偏压信号
HDRn、HDRp：使能信号
T1、T2：使能时间段
T3：禁能时间段
TPn、TPp：扫描驱动信号
具体实施方式
以下仔细讨论本发明的实施例。然而，可以理解的是，实施例提供许多可应用的概念，其可实施于各式各样的特定内容中。所讨论、揭示的实施例仅供说明，并非用以限定本发明的范围。关于本文中所使用的“第一”、“第二”、……等，并非特别指次序或顺位的意思，其仅为了区别以相同技术用语描述的元件或操作。
图1是根据本公开的实施例的缓冲放大器100的详细电路图。缓冲放大器100包含第一差动输入对11、第二差动输入对12、第一电流镜电路21、第二电流镜电路22与输出电路30。
第一差动输入对11包含N型金属半导体场效应晶体管(N-type Metal OxideField Effect Transistor；NMOSFET)ND1及ND2。NMOSFET ND1的栅极是第一差动输入对11的一输入端，NMOSFET ND2的栅极是第一差动输入对11的另一输入端，第一差动输入对11的二输入端用以接收差动输入信号in。NMOSFET ND1的漏极是第一差动输入对11的一输出端，NMOSFET ND2的漏极是第一差动输入对11的另一输出端，第一差动输入对11的二输出端分别连接第一电流镜电路21的二输入端。
第二差动输入对12包含P型金属半导体场效应晶体管(P-type Metal OxideField Effect Transistor；PMOSFET)PD1及PD2。PMOSFET PD1的栅极是第二差动输入对12的一输入端，PMOSFET PD2的栅极是第二差动输入对12的另一输入端，第二差动输入对12的二输入端用以接收差动输入信号in。PMOSFET PD1的漏极是第二差动输入对12的一输出端，PMOSFET PD2的漏极是第二差动输入对12的另一输出端，第二差动输入对12的二输出端分别连接第二电流镜电路22的二输入端。
第一电流镜电路21包含PMOSFET PM1及PM2，PMOSFET PM1及PM2分别为第一电流镜电路21的参考分支与镜射分支。PMOSFET PM1及PM2的源极连接电源电压Vdd，PMOSFET PM1的漏极、PMOSFET PM1及PM2的栅极连接第一电流镜电路21的一输入端。PMOSFET PM2的漏极连接第一电流镜电路21的另一输入端与第一电流镜电路21的输出端。
第二电流镜电路22包含NMOSFET NM1及NM2，NMOSFET NM1及NM2分别为第二电流镜电路22的参考分支与镜射分支。NMOSFET NM1及NM2的源极连接接地电压，NMOSFET NM1的漏极、NMOSFET NM1及NM2的栅极连接第二电流镜电路22的一输入端。NMOSFET NM2的漏极连接第二电流镜电路22的另一输入端与第二电流镜电路22的输出端。
输出电路30包含PMOSFET PO及NMOSFET NO。PMOSFET PO的栅极是输出电路30的一输入端，连接第一电流镜电路21的输出端，NMOSFET NO的栅极是输出电路30的另一输入端，连接第二电流镜电路22的输出端。PMOSFET PO的源极连接电源电压Vdd，NMOSFET NO的源极连接接地电压。PMOSFET PO及NMOSFET NO的漏极连接输出电路30的输出端。
第一差动输入对11与第二差动输入对12根据差动输入信号in决定第一电流镜电路21的输出端的电压与第二电流镜电路22的输出端的电压，第一电流镜电路21的输出端的电压与第二电流镜电路22的输出端的电压分别控制PMOSFET PO及NMOSFET NO的切换，进而产生输出信号out。
缓冲放大器100还包含偏压单元41、42、43、44、45及46。偏压单元41用以提供第一差动输入对11的偏压电流，偏压单元42用以提供第二差动输入对12的偏压电流，偏压单元43用以提供第一电流镜电路21的参考分支的偏压电流，偏压单元44用以提供第二电流镜电路22的参考分支的偏压电流，偏压单元45用以提供第一电流镜电路21的镜射分支的偏压电流，偏压单元46用以提供第二电流镜电路22的镜射分支的偏压电流。
对第一差动输入对11而言，NMOSFET ND1及ND2的源极连接偏压单元41。对第二差动输入对12而言，PMOSFET PD1及PD2的源极连接偏压单元42。对第一电流镜电路21的参考分支而言，PMOSFET PM1的漏极连接偏压单元43。对第二电流镜电路22的参考分支而言，NMOSFETNM1的漏极连接偏压单元44。对第一电流镜电路21的镜射分支而言，PMOSFET PM2的漏极连接偏压单元45。对第二电流镜电路22的镜射分支而言，NMOSFETNM2的漏极连接偏压单元46。
偏压单元41包含三个NMOSFET，分别为第一偏压晶体管N1、第二偏压晶体管N2及使能晶体管N3。偏压单元42包含三个PMOSFET，分别为第一偏压晶体管P1、第二偏压晶体管P2及使能晶体管P3。偏压单元43包含三个PMOSFET，分别为第一偏压晶体管P4、第二偏压晶体管P5及使能晶体管P6。偏压单元44包含三个NMOSFET，分别为第一偏压晶体管N4、第二偏压晶体管N5及使能晶体管N6。偏压单元45包含三个PMOSFET，分别为第一偏压晶体管P7、第二偏压晶体管P8及使能晶体管P9。偏压单元46包含三个NMOSFET，分别为第一偏压晶体管N7、第二偏压晶体管N8及使能晶体管N9。
对偏压单元41而言，使能晶体管N3的源极连接第二偏压晶体管N2的漏极，第二偏压晶体管N2的源极与第一偏压晶体管N1的源极连接接地电压，使能晶体管N3的漏极与第一偏压晶体管N1的漏极连接第一差动输入对11的NMOSFET ND1及ND2的源极。具体而言，使能晶体管N3的源极串联第二偏压晶体管N2的漏极，第一偏压晶体管N1的漏极与源极分别并联至使能晶体管N3的漏极与第二偏压晶体管N2的源极。
对偏压单元42而言，使能晶体管P3的源极连接第二偏压晶体管P2的漏极，第二偏压晶体管P2的源极与第一偏压晶体管P1的源极连接电源电压Vdd，使能晶体管P3的漏极与第一偏压晶体管P1的漏极连接第二差动输入对12的PMOSFET PD1及PD2的源极。具体而言，使能晶体管P3的源极串联第二偏压晶体管P2的漏极，第一偏压晶体管P1的漏极与源极分别并联至使能晶体管P3的漏极与第二偏压晶体管P2的源极。
对偏压单元43而言，使能晶体管P6的源极连接第二偏压晶体管P5的漏极，第二偏压晶体管P5的源极与第一偏压晶体管P4的源极连接第一电流镜电路21的参考分支的PMOSFET PM1的漏极，使能晶体管P6的漏极与第一偏压晶体管P4的漏极连接第二电流镜电路22的参考分支的NMOSFETNM1的漏极。具体而言，使能晶体管P6的源极串联第二偏压晶体管P5的漏极，第一偏压晶体管P4的漏极与源极分别并联至使能晶体管P6的漏极与第二偏压晶体管P5的源极。
对偏压单元44而言，使能晶体管N6的源极连接第二偏压晶体管N5的漏极，第二偏压晶体管N5的源极与第一偏压晶体管N4的源极连接第二电流镜电路22的参考分支的NMOSFET NM1的漏极，使能晶体管N6的漏极与第一偏压晶体管N4的漏极第一电流镜电路21的参考分支的PMOSFET PM1的漏极。具体而言，使能晶体管N6的源极串联第二偏压晶体管N5的漏极，第一偏压晶体管N4的漏极与源极分别并联至使能晶体管N6的漏极与第二偏压晶体管N5的源极。
对偏压单元45而言，使能晶体管P9的源极连接第二偏压晶体管P8的漏极，第二偏压晶体管P8的源极与第一偏压晶体管P7的源极连接第一电流镜电路21的镜射分支的PMOSFET PM2的漏极，使能晶体管P9的漏极与第一偏压晶体管P7的漏极连接第二电流镜电路22的镜射分支的NMOSFET NM2的漏极。具体而言，使能晶体管P9的源极串联第二偏压晶体管P8的漏极，第一偏压晶体管P7的漏极与源极分别并联至使能晶体管P9的漏极与第二偏压晶体管P8的源极。
对偏压单元46而言，使能晶体管N9的源极连接第二偏压晶体管N8的漏极，第二偏压晶体管N8的源极与第一偏压晶体管N7的源极连接第二电流镜电路22的镜射分支的NMOSFET NM2的漏极，使能晶体管N9的漏极与第一偏压晶体管N7的漏极连接第一电流镜电路21的镜射分支的PMOSFET PM2的漏极。具体而言，使能晶体管N9的源极串联第二偏压晶体管N8的漏极，第一偏压晶体管N7的漏极与源极分别并联至使能晶体管N9的漏极与第二偏压晶体管N8的源极。
第一偏压晶体管N1、N4及N7的栅极接收第一偏压信号vn1，第一偏压晶体管P1、P4及P7的栅极接收第一偏压信号vp1，第二偏压晶体管N2、N5及N8的栅极接收第二偏压信号vn2，第二偏压晶体管P2、P5及P8的栅极接收第二偏压信号vp2，使能晶体管N3、N6及N9的栅极接收使能信号HDRn，使能晶体管P3、P6及P9的栅极接收使能信号HDRp。
图2是根据本公开的实施例的扫描驱动信号TPn、使能信号HDRn、第一偏压信号vn1及第二偏压信号vn2的时序图。如图2所示，在扫描驱动信号TPn的使能时间段T1内，扫描驱动信号TPn被使能以触发源极驱动器经由数据线传送像素信号至显示面板的像素。为了提高像素信号经输出缓冲器100输出后的回转率(slew rate)，当扫描驱动信号TPn被使能时，使能使能信号HDRn，当扫描驱动信号TPn被禁能时，禁能使能信号HDRn。值得一提的是，在本公开的实施例中，为了确保输出缓冲器100的输出电压能够达到目标电压，使能信号HDRn的使能时间段T2大于扫描驱动信号TPn的使能时间段T1。
以下以偏压单元41为例来说明，请一并参照图1与图2，第一偏压信号vn1为高电压电平且为固定电压值，用以使得第一偏压晶体管N1导通。第二偏压信号vn2为高电压电平且为固定电压值，使能信号HDRn用以控制使能晶体管N3的导通或关断。当使能信号HDRn被使能(于使能时间段T2)，使能信号HDRn为高电压电平，则第二偏压晶体管N2与使能晶体管N3导通，因此偏压单元41提供予第一差动输入对11的偏压电流为第一偏压晶体管N1的导通电流与第二偏压晶体管N2的导通电流的和值。当使能信号HDRn被禁能(于禁能时间段T3)，使能信号HDRn为低电压电平，则第二偏压晶体管N2与使能晶体管N3关断，因此偏压单元41提供予第一差动输入对11的偏压电流为第一偏压晶体管N1的导通电流。值得一提的是，偏压单元44及46的操作与偏压单元41类似，故在此不再赘述。
图3是根据本公开的实施例的扫描驱动信号TPp、使能信号HDRp、第一偏压信号vp1及第二偏压信号vp2的时序图。如图3所示，在扫描驱动信号TPp的使能时间段T1内，扫描驱动信号TPp被使能以触发源极驱动器经由数据线传送像素信号至显示面板的像素。为了提高像素信号经输出缓冲器100输出后的回转率(slew rate)，当扫描驱动信号TPp被使能时，使能使能信号HDRp，当扫描驱动信号TPp被禁能时，禁能使能信号HDRp。值得一提的是，在本公开的实施例中，为了确保输出缓冲器100的输出电压能够达到目标电压，使能信号HDRp的使能时间段T2大于扫描驱动信号TPp的使能时间段T1。
以下以偏压单元42为例来说明，请一并参照图1与图3，第一偏压信号vp1为低电压电平且为固定电压值，用以使得第一偏压晶体管P1导通。第二偏压信号vp2为低电压电平且为固定电压值，使能信号HDRp用以控制使能晶体管P3的导通或关断。当使能信号HDRp被使能(于使能时间段T2)，使能信号HDRp为低电压电平，则第二偏压晶体管P2与使能晶体管P3导通，因此偏压单元42提供予第二差动输入对12的偏压电流为第一偏压晶体管P1的导通电流与第二偏压晶体管P2的导通电流的和值。当使能信号HDRp被禁能(于禁能时间段T3)，使能信号HDRp为高电压电平，则第二偏压晶体管P2与使能晶体管P3关断，因此偏压单元42提供予第一差动输入对12的偏压电流为第一偏压晶体管N2的导通电流。值得一提的是，偏压单元43及45的操作与偏压单元42类似，故在此不再赘述。
在本公开的实施例中，第一偏压信号的绝对值小于该第二偏压信号的绝对值，因此，偏压单元于使能时间段T2的偏压电流比偏压单元于禁能时间段T3的偏压电流大的多。在本公开的实施例中，第一偏压信号vn1小于第二偏压信号vn2，即vn1<vn2，举例来说，vn1为1伏特(1V)且vn2为3伏特(3V)。在本公开的实施例中，第一偏压信号vp1的绝对值小于第二偏压信号vp2的绝对值，即|vp1|<|vp2|，举例来说，vp1为-1伏特(-1V)且vp2为-3伏特(-3V)。具体而言，使能信号HDRn相应于高驱动比(High Driving Ratio，HDR)信号，偏压单元于使能时间段T2提供输出缓冲器100相对大的偏压电流，从而提升输出缓冲器100的驱动能力，使得输出缓冲器100适用于高动态范围(High Dynamic Range，HDR)显示装置。
应注意的是，输出缓冲器100还包含偏压电路(图中未示)，用以产生第一偏压信号与第二偏压信号。值得一提的是，对于经由高驱动比(HDR)信号来提升驱动能力的传统输出缓冲器而言，由于传统输出缓冲器输出驱动信号至显示面板的多条走线的距离不同，因此需要对应的多组的偏压电路，且这些偏压电路的偏压电压为时钟信号，随着时间改变以触发输出缓冲器输出驱动信号。相比之下，本公开的实施例的输出缓冲器100仅需要一组偏压电路，且第一偏压信号与第二偏压信号为固定的偏压电压值。因此本公开的实施例的输出缓冲器100可节省元件整体面积、降低功率消耗且具有更快的响应速度。
图4是根据本公开的实施例的源极驱动器1000的电路方块图。源极驱动器1000包含偏压电路200与多个缓冲放大器300，其中缓冲放大器300与前述的缓冲放大器100类似，因此相同之处在此不再赘述，缓冲放大器300与前述的缓冲放大器100不同之处在于缓冲放大器300不包含偏压电路。详细而言，源极驱动器1000利用偏压电路200来产生第一偏压信号与第二偏压信号提供予每个缓冲放大器300。对于经由高驱动比(HDR)信号来提升驱动能力的传统源极驱动器而言，由于传统源极驱动器的输出缓冲器输出驱动信号至显示面板的多条走线的距离不同，因此需要对应的多组的偏压电路，且这些偏压电路的偏压电压为时钟信号，随着时间改变以触发输出缓冲器输出驱动信号。相比之下，本公开的实施例的源极驱动器1000仅需要一组偏压电路200，且第一偏压信号与第二偏压信号为固定的偏压电压值。因此本公开的实施例的源极驱动器1000可节省元件整体面积、降低功率消耗且具有更快的响应速度。
以上概述了数个实施例的特征，因此本领域技术人员可以更了解本公开的方案。本领域技术人员应了解到，其可轻易地把本公开当作基础来设计或修改其他的工艺与结构，借此实现和在此所介绍的这些实施例相同的目标及/或达到相同的优点。本领域技术人员也应可明白，这些等效的建构并未脱离本公开的精神与范围，并且他们可以在不脱离本公开精神与范围的前提下做各种的改变、替换与变动。

Claims (14)

1.一种输出缓冲器，包含：
一第一差动输入对，具有二输入端用以接收一差动输入信号；
一第二差动输入对，具有二输入端用以接收该差动输入信号；
一第一电流镜电路，具有一参考分支连接该第一差动输入对的一第一输出端，具有一镜射分支连接该第一差动输入对的一第二输出端；
一第二电流镜电路，具有一参考分支连接该第二差动输入对的一第一输出端，具有一镜射分支连接该第二差动输入对的一第二输出端；以及
一输出电路，具有二输入端分别连接该第一电流镜电路的一输出端与该第二电流镜电路的一输出端；
其中该第一差动输入对、该第二差动输入对、该第一电流镜电路的该参考分支、该第一电流镜电路的该镜射分支、该第二电流镜电路的该参考分支与该第二电流镜电路的该镜射分支各自连接一偏压单元；
其中每一该偏压单元包含一第一偏压晶体管、一第二偏压晶体管与一使能晶体管；
其中该使能晶体管于该输出缓冲器的一使能时间段导通，其中该使能晶体管于该输出缓冲器的一禁能时间段关断。
2.如权利要求1所述的输出缓冲器，其中该使能晶体管的一源极端串联该第二偏压晶体管的一漏极端，其中该第一偏压晶体管的一漏极端与一源极端分别并联至该使能晶体管的一漏极端与该第二偏压晶体管的一源极端。
3.如权利要求1所述的输出缓冲器，其中该第一偏压晶体管的一栅极端接收一第一偏压信号，其中该第二偏压晶体管的一栅极端接收一第二偏压信号，其中该使能晶体管的一栅极端接收一使能信号。
4.如权利要求3所述的输出缓冲器，其中该第一偏压信号与该第二偏压信号均为固定值信号。
5.如权利要求3所述的输出缓冲器，其中该第一偏压信号的绝对值小于该第二偏压信号的绝对值。
6.如权利要求1所述的输出缓冲器，其中该偏压单元于该输出缓冲器的该使能时间段的一偏压电流为该第一偏压晶体管的一导通电流与该第二偏压晶体管的一导通电流的和值。
7.如权利要求6所述的输出缓冲器，其中该偏压单元于该输出缓冲器的该禁能时间段的该偏压电流为该第一偏压晶体管的该导通电流。
8.如权利要求3所述的输出缓冲器，还包含：
一偏压电路用以产生该第一偏压信号与该第二偏压信号。
9.一种源极驱动器，包含：
一偏压电路，用以产生一第一偏压信号与一第二偏压信号；以及
多个输出缓冲器，该多个输出缓冲器中的每一个输出缓冲器包含：
一第一差动输入对；
一第二差动输入对；
一第一电流镜电路，具有一参考分支与一镜射分支分别连接该第一差动输入对的二输出端；
一第二电流镜电路，具有一参考分支与一镜射分支分别连接该第二差动输入对的二输出端；以及
一输出电路，具有二输入端分别连接该第一电流镜电路的一输出端与该第二电流镜电路的一输出端；
其中该第一差动输入对、该第二差动输入对、该第一电流镜电路的该参考分支、该第一电流镜电路的该镜射分支、该第二电流镜电路的该参考分支与该第二电流镜电路的该镜射分支各自连接一偏压单元；
其中每一该些偏压单元包含一第一偏压晶体管、一第二偏压晶体管与一使能晶体管；
其中该第一偏压晶体管的一栅极端接收该第一偏压信号，其中该第二偏压晶体管的一栅极端接收该第二偏压信号；
其中该使能晶体管于该输出缓冲器的一使能时间段导通，其中该使能晶体管于该输出缓冲器的一禁能时间段关断。
10.如权利要求9所述的源极驱动器，其中该第一偏压信号与该第二偏压信号均为固定值信号。
11.如权利要求9所述的源极驱动器，其中该第一偏压信号的绝对值小于该第二偏压信号的绝对值。
12.如权利要求9所述的源极驱动器，其中该使能晶体管的一源极端串联该第二偏压晶体管的一漏极端，其中该第一偏压晶体管的一漏极端与一源极端分别并联至该使能晶体管的一漏极端与该第二偏压晶体管的一源极端，其中该使能晶体管的一栅极端接收一使能信号。
13.如权利要求9所述的源极驱动器，其中该偏压单元于该输出缓冲器的该使能时间段的一偏压电流为该第一偏压晶体管的一导通电流与该第二偏压晶体管的一导通电流的和值。
14.如权利要求13所述的源极驱动器，其中该偏压单元于该输出缓冲器的该禁能时间段的该偏压电流为该第一偏压晶体管的该导通电流。
CN201810438005.0A 2018-05-09 2018-05-09 输出缓冲器与源极驱动器 Active CN110473505B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810438005.0A CN110473505B (zh) 2018-05-09 2018-05-09 输出缓冲器与源极驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810438005.0A CN110473505B (zh) 2018-05-09 2018-05-09 输出缓冲器与源极驱动器

Publications (2)

Publication Number Publication Date
CN110473505A CN110473505A (zh) 2019-11-19
CN110473505B true CN110473505B (zh) 2021-06-22

Family

ID=68503548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810438005.0A Active CN110473505B (zh) 2018-05-09 2018-05-09 输出缓冲器与源极驱动器

Country Status (1)

Country Link
CN (1) CN110473505B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100505544C (zh) * 2005-01-20 2009-06-24 义隆电子股份有限公司 Ab类运算缓冲器
CN101714868A (zh) * 2008-09-30 2010-05-26 奇景光电股份有限公司 输出缓冲器及使用该输出缓冲器的源极驱动器
CN101453207B (zh) * 2007-12-06 2011-01-12 奇景光电股份有限公司 输出缓冲器
CN103546140A (zh) * 2012-07-16 2014-01-29 联咏科技股份有限公司 输出缓冲器
CN104038206A (zh) * 2013-03-05 2014-09-10 三星电子株式会社 输出缓冲器电路和包括该输出缓冲器电路的源极驱动电路
CN106157905A (zh) * 2015-04-28 2016-11-23 萨摩亚商多富国际有限公司 缓冲器、数据驱动电路及显示装置
CN106340265A (zh) * 2015-07-14 2017-01-18 上海和辉光电有限公司 显示面板、源极驱动器及运算放大器
TWI605436B (zh) * 2017-03-21 2017-11-11 奇景光電股份有限公司 源極驅動器與顯示裝置
CN107666310A (zh) * 2016-07-29 2018-02-06 奕力科技股份有限公司 输出缓冲装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697287B1 (ko) * 2005-07-14 2007-03-20 삼성전자주식회사 소스 드라이버 및 소스 드라이버의 구동 방법
TWI492541B (zh) * 2012-07-05 2015-07-11 Novatek Microelectronics Corp 輸出緩衝器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100505544C (zh) * 2005-01-20 2009-06-24 义隆电子股份有限公司 Ab类运算缓冲器
CN101453207B (zh) * 2007-12-06 2011-01-12 奇景光电股份有限公司 输出缓冲器
CN101714868A (zh) * 2008-09-30 2010-05-26 奇景光电股份有限公司 输出缓冲器及使用该输出缓冲器的源极驱动器
CN101714868B (zh) * 2008-09-30 2012-07-04 奇景光电股份有限公司 输出缓冲器及使用该输出缓冲器的源极驱动器
CN103546140A (zh) * 2012-07-16 2014-01-29 联咏科技股份有限公司 输出缓冲器
CN104038206A (zh) * 2013-03-05 2014-09-10 三星电子株式会社 输出缓冲器电路和包括该输出缓冲器电路的源极驱动电路
CN106157905A (zh) * 2015-04-28 2016-11-23 萨摩亚商多富国际有限公司 缓冲器、数据驱动电路及显示装置
CN106340265A (zh) * 2015-07-14 2017-01-18 上海和辉光电有限公司 显示面板、源极驱动器及运算放大器
CN107666310A (zh) * 2016-07-29 2018-02-06 奕力科技股份有限公司 输出缓冲装置
TWI605436B (zh) * 2017-03-21 2017-11-11 奇景光電股份有限公司 源極驅動器與顯示裝置

Also Published As

Publication number Publication date
CN110473505A (zh) 2019-11-19

Similar Documents

Publication Publication Date Title
US10777119B2 (en) Semiconductor device
US10650770B2 (en) Output circuit and data driver of liquid crystal display device
US8368673B2 (en) Output buffer and source driver using the same
CN106409244B (zh) 源极驱动器、输出缓冲器和源极驱动器的操作方法
US9692374B2 (en) Differential amplifier circuit and display drive circuit
JP5442558B2 (ja) 出力回路及びデータドライバ及び表示装置
US9455690B2 (en) Half-power buffer and/or amplifier
US8269547B2 (en) Bootstrap circuit
US7675323B2 (en) Differential signal receiver
US10607560B2 (en) Semiconductor device and data driver
US8692618B2 (en) Positive and negative voltage input operational amplifier set
JP2004317857A (ja) 駆動回路及び表示装置
CN110473505B (zh) 输出缓冲器与源极驱动器
TWI655622B (zh) 輸出緩衝器與源極驅動器
CN110189716B (zh) 用于驱动显示面板的设备和方法
CN105429604B (zh) 放大电路
CN212624749U (zh) 显示面板的源极驱动器的输出缓冲器
JP2013104942A (ja) 出力回路及びそれを備えた増幅器
Liu et al. A fast-transient buffer with voltage booting technique for LCD column drivers
JP2017021230A (ja) 半導体装置及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant