CN101714868B - 输出缓冲器及使用该输出缓冲器的源极驱动器 - Google Patents

输出缓冲器及使用该输出缓冲器的源极驱动器 Download PDF

Info

Publication number
CN101714868B
CN101714868B CN2009101265422A CN200910126542A CN101714868B CN 101714868 B CN101714868 B CN 101714868B CN 2009101265422 A CN2009101265422 A CN 2009101265422A CN 200910126542 A CN200910126542 A CN 200910126542A CN 101714868 B CN101714868 B CN 101714868B
Authority
CN
China
Prior art keywords
source
transistor
output
drain electrode
couples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101265422A
Other languages
English (en)
Other versions
CN101714868A (zh
Inventor
蔡建泓
王家辉
李敬中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
QIJING PHOTOELECTRICITY CO Ltd
Himax Technologies Ltd
NCKU Research and Development Foundation
Original Assignee
QIJING PHOTOELECTRICITY CO Ltd
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by QIJING PHOTOELECTRICITY CO Ltd, Himax Technologies Ltd filed Critical QIJING PHOTOELECTRICITY CO Ltd
Publication of CN101714868A publication Critical patent/CN101714868A/zh
Application granted granted Critical
Publication of CN101714868B publication Critical patent/CN101714868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种输出缓冲器及适于显示面板的源极驱动器。输出缓冲器包括差动输入级、偏压电流源、反馈模块以及输出级。差动输入级依据第一输入信号和第二输入信号，感应第一电流和第二电流。偏压模块提供偏压电流至差动输入级，且包括第二映射晶体管，用以映射参考电流以调整偏压电流。输出级包括第三映射晶体管，用以映射参考电流以调整输出电流。反馈模块用以依据第一电流来调整偏压电流和输出电流，其中反馈模块包括：第一映射晶体管，用以映射第一电流以产生参考电流；以及第五晶体管，其第一源/漏极耦接该第五晶体管的栅极以接收该参考电流。此输出缓冲器可快速地将输出电压切换为低电平和高电平。

Description

输出缓冲器及使用该输出缓冲器的源极驱动器
技术领域
本发明涉及一种输出缓冲器及使用其的源极驱动器，且特别是涉及一种输出缓冲器，其可提高切换输出电压为低电平和高电平的速度。
背景技术
源极驱动器为显示装置的驱动系统中重要的组件，其可将数字视频信号转换为驱动电压，并且将驱动电压提供到使能的扫描线所对应的像素电极。由于面板负载效应(panel loading effect)和制程变化，提供至像素电极的驱动电压往往不如预期，因此源极驱动器需利用输出缓冲器来增强其驱动信道的驱动能力。
图1A为已知输出缓冲器的电路图。请参照图1，输出缓冲器100a包括晶体管Mn1～Mn7，其中晶体管Mn1～Mn3及Mn6为N型晶体管，而晶体管Mn4～Mn5及Mn7为P型晶体管。于此，源极驱动器所应用的输出缓冲器100a为一单增益(unity gain)输出缓冲器，因此输出缓冲器100a的输出端Vout1耦接至输入端Vn-。晶体管Mn2～Mn3组成N型差动输入对(differential inputpair)，而偏压Vb1所驱动的晶体管Mn1可作为一电流源。输入端Vn-的输入信号可决定流经晶体管Mn2的电流In2大小，且输入端Vn+的输入信号可决定流经晶体管Mn3的电流In3大小。
若输入端Vn+的信号高于输入端Vn-的信号时，电流In3会大于电流In2，使得晶体管Mn3的第一源/漏极D3的电压降低，进而导通晶体管Mn7。此时，输出缓冲器100a经由导通的晶体管Mn7，形成自电源电压VDD至输出端Vout1的充电路径，以增加输出端Vout1的电压。若输入端Vn+的信号低于输入端Vn-的信号时，电流In3会小于电流In2，使得晶体管Mn3的第一源/漏极D3的电压增加，进而关闭晶体管Mn7。此时，由偏压Vb1所驱动的晶体管Mn6会形成放电路径来降低输出端Vout1的电压。然而，此偏压Vb1为一固定电压，因而限制了流经晶体管Mn6的放电电流大小。此输出缓冲器100a具有较好的充电能力，但其放电能力是有限的。换句话说，输出缓冲器100a的输出电压从高电平切换到低电平的速度会慢于从低电平切换到高电平的速度。
图1B为已知输出缓冲器的另一电路图。请参照图1B，输出缓冲器100b包括晶体管Mp1～Mp7，其中晶体管Mp1～Mp3及Mp7为P型晶体管，而晶体管Mp4～Mp6为N型晶体管。由偏压Vb2所驱动的晶体管Mp1作为一电流源。输入端Vp-的信号可决定电流Ip2的大小，且输入端Vp+的信号可决定电流Ip3的大小。当输入端Vp+的信号低于输入端Vp-的信号时，电流Ip3会增加而导通晶体管Mp6，以形成放电路径来拉低输出端Vout2的电压。而当输入端Vp+的信号高于输入端Vp-的信号时，电流Ip3会降低而使晶体管Mp6不导通。此时，由偏压Vb2所导通的晶体管Mp7便形成充电路径。然而，由于偏压Vb2为一固定电压，导致输出缓冲器100b虽具有较好的放电能力，但其充电能力仍是有限的。相较于图1A中的输出缓冲器100a，输出缓冲器100b的输出电压从低电平变到高电平的速度要慢于从高电平变到低电平的速度。
因此需设计一种具有良好充电及放电能力的输出缓冲器。
发明内容
本发明提供一种输出缓冲器，其通过加快输出电压切换为低电平和高电平的速度，来增强驱动信号。而应用此输出缓冲器的源极驱动器能于显示面板上进行极性反转，以节省功耗。
本发明提供一种输出缓冲器，包括：差动输入级，具有第一输入端及第二输入端，分别接收第一输入信号及第二输入信号，且具有第一输出端，其中该差动输入级依据该第一输入信号和该第二输入信号，感应第一电流和第二电流；偏压电流源，耦接该差动输入级，用以提供偏压电流至该差动输入级，其中该偏压电流源包括第二映射晶体管，用以映射一参考电流以调整该偏压电流；输出级，具有第二输出端耦接该第一输入端，用以依据该第一输出端的信号，经该第二输出端提供输出电流，其中该输出级包括第三映射晶体管，用以映射该参考电流以调整该输出电流；以及反馈模块，耦接于该差动输入级与该输出级之间，用以依据该第一电流来调整该偏压电流和该输出电流。其中该反馈模块包括：第一映射晶体管，用以映射该第一电流以产生该参考电流；以及第五晶体管，其栅极耦接该第二映射晶体管的栅极和该第三映射晶体管的栅极，其第一源/漏极耦接该第五晶体管的栅极以接收该参考电流，且其第二源/漏极耦接第二电压。上述的输出缓冲器，在一实施例中，第一电流和第二电流的总和等于偏压电流。
本发明提供一种适于显示面板的源极驱动器，其中显示面板具有多个数据线。源极驱动器包括第一和第二输出缓冲器，以及第一至第四开关。第一输出缓冲器的第一输入端和输出端耦接一起，且第一输出缓冲器的第二输入端接收具有第一极性的第一像素信号。第二输出缓冲器的第一输入端和输出端耦接一起，且第二输出缓冲器的第二输入端接收具有第二极性的第二像素信号。第一开关的第一端和第二端分别耦接于第一输出缓冲器的输出端和数据线其一。第二开关的第一端和第二端分别耦接第一输出缓冲器的输出端和邻近此数据线其一的数据线。第一开关的控制端和第二开关的控制端分别接收控制信号和反相控制信号。第三开关的第一端和第二端分别耦接第二输出缓冲器的输出端和此数据线其一。第四开关的第一端和第二端分别耦接第二输出缓冲器的输出端和邻近此数据线其一的数据线。第三开关的控制端和第四开关的控制端分别接收反相控制信号和控制信号。其中该第一输出缓冲器和该第二输出缓冲器分别包括：差动输入级，具有第一输入端及第二输入端，分别接收第一输入信号及第二输入信号，且具有第一输出端，其中该差动输入级依据该第一输入信号和该第二输入信号，感应第一电流和第二电流；偏压电流源，耦接该差动输入级，用以提供偏压电流至该差动输入级，其中该偏压电流源包括第二映射晶体管，用以映射一参考电流以调整该偏压电流；输出级，具有第二输出端耦接该第一输入端，用以依据该第一输出端的信号，经该第二输出端提供输出电流，其中该输出级包括第三映射晶体管，用以映射该参考电流以调整该输出电流；以及反馈模块，耦接于该差动输入级与该输出级之间，用以依据该第一电流来调整该偏压电流和该输出电流，其中该反馈模块包括：第一映射晶体管，用以映射该第一电流以产生该参考电流；以及第五晶体管，其栅极耦接该第二映射晶体管的栅极和该第三映射晶体管的栅极，其第一源/漏极耦接该第五晶体管的栅极以接收该参考电流，且其第二源/漏极耦接第二电压。
本发明提供一种输出缓冲器，其依据输出缓冲器的第一和第二输入端的信号变化，经由反馈模块来调整偏压电流源的偏压电流，进而控制从偏压电流所衍生的第一和第二电流。此外，反馈模块还依据第一电流来调整输出缓冲器的输出电流。由此，通过反馈模块的操作，输出缓冲器可以增加输出电压切换到低电平和高电平的速度，以迅速地增强驱动信号。
此外，本发明还提供了一种源极驱动器，其采用两个输出缓冲器于显示面板上进行极性反转。配合第一至第四开关的运作，具有不同极性的第一和第二像素信号可交替地提供至显示面板的数据线。在源极驱动器中，每一输出缓冲器负责增强具有各自极性的像素信号，因而可降低每一输出缓冲器的电压摆动以节省功耗。
为了理解本发明的特征和优点，较佳的实施例参照附图详细描述如下。
应当理解的是前面的一般性描述和后续的详细描述均是范例性的，并意图进一步解释本发明。
附图说明
图1A为已知输出缓冲器的电路图。
图1B为已知输出缓冲器的另一电路图。
图2A为本发明的一实施例的输出缓冲器的电路图。
图2B为本发明实施例图2A的输出缓冲器的电路图。
图3为依据本发明的另一实施例的输出缓冲器的电路图。
图4A为依据本发明的一实施例的源极驱动器的示意图。
图4B为本发明实施例图4A的极性转换的示意图。
主要组件符号说明
100a、100a、200、300、415、416：输出缓冲器
210、310：差动输入级
230、330：偏压电流源
240、340：反馈模块
250、350：输出级
410：源极驱动器
411～414：开关
420：显示面板
CON：控制信号
CON’：反相控制信号
D1～D2：数据线
In2～In3、Ip2～Ip3、Ib1～Ib2、Idn1～Idn2、Idp1～Idp2、Ire1～Ire2、
Im1～Im2、It1～It2、Io1～Io2：电流
VDD：电源电压
GND：接地电压
Mn1～Mn7、Mp1～Mp7、M1～M10、T1～T10：晶体管
OUT1～OUT2：节点
S1～S4：扫描期间
Vb1～Vb2：偏压
Vn-、Vn+、Vp-、Vp+、Vin-、Vin+、Vip-、Vip+、Vin1～Vin2：输入端
Vout1～Vout2、OUT1～OUT2：输出端
Vout2：输出端
具体实施方式
图2A为本发明的一实施例的输出缓冲器的示意图。请参照图2A，输出缓冲器200包括差动输入级210、偏压电流源230、反馈模块240以及输出级250。差动输入级210包括晶体管M1～M4。在本实施例中，晶体管M1～M2为N型晶体管，且两者组成一N型差动输入对，而晶体管M3～M4则为P型晶体管。差动输入级210的第一输入端Vin-和第二输入端Vin+分别接收第一输入信号和第二输入信号，且差动输入级210具有输出端N1。偏压电流源230耦接差动输入级210，用以提供偏压电流Ib1至差动输入级210，使差动输入级210依据第一输入信号和第二输入信号，而感应第一电流Idn1和第二电流Idn2，其中第一电流Idn1和第二电流Idn2的总和近似等于偏压电流Ib1。
输出级250具有输出端OUT1，其耦接第一输入端Vin-。输出级250依据差动输入级210的输出端N1的信号，经输出端OUT1而提供输出电流Io1。反馈模块240耦接差动输入级210和输出级250之间。反馈模块240依据第一电流Idn1来调整偏压电流Ib1和输出电流Io1，其中第一电流Idn1的大小取决于第一输入信号和第二输入信号。下文详细描述输出缓冲器200的操作。
图2B为本发明实施例图2A的输出缓冲器200的电路图。请参照图2A和图2B，差动输入级210包括晶体管M1～M4。晶体管M1的栅极作为第一输入端Vin-，其第一源/漏极感应第一电流Idn1，且其第二源/漏极耦接偏压电流源230。晶体管M2的栅极作为第二输入端Vin+，其第一源/漏极感应第二电流Idn2，且其第二源/漏极耦接晶体管M1的第二源/漏极。晶体管M3的栅极耦接晶体管M1的第一源/漏极，其第一源/漏极耦接电源电压VDD，且其第二源/漏极耦接晶体管M3的栅极。晶体管M4的栅极耦接晶体管M3的栅极，其第一源/漏极耦接电源电压VDD，且其第二源/漏极耦接晶体管M2的第一源/漏极。偏压电流源230所提供的偏压电流Ib1用以驱动晶体管M3和M4所组成的电路，使差动输入级210依据第一输入信号和第二输入信号，而感应第一电流Idn1和第二电流Idn2。
反馈模块240包括晶体管M5和映射晶体管M8，其中晶体管M5为N型晶体管，而映射晶体管M8为P型晶体管。映射晶体管M8的栅极耦接晶体管M3的栅极，且其第一源/漏极耦接电源电压VDD。由于映像晶体管M8和晶体管M3所组成的电路是映像电路结构，映像晶体管M8可映像第一电流Idn1，并从映射晶体管M8的第二源/漏极产生参考电流Ire1。晶体管M5的栅极耦接其第一源/漏极，以接收参考电流Ire1，而晶体管M5的第二源/漏极耦接接地电压GND。藉由设计晶体管M3和映像晶体管M8的长宽比(width-to-lengthratio)，可调整参考电流Ire1。在实施例中，反馈模块240为依据第一电流Idn1来调整参考电流Ire1，并藉此调整偏压电流源230的偏压电流Ib1和输出级250的输出电流Io1(于后详述)。
偏压电流源230包括晶体管M6和映射晶体管M9，其中晶体管M6和映射晶体管M9为N型晶体管。映射晶体管M9的栅极耦接晶体管M5的栅极，其第一源/漏极耦接晶体管M1的第二源/漏极，且其第二源/漏极耦接接地电压GND。映像晶体管M9和晶体管M5所组成的电路为映像电路结构，映像晶体管M9映射参考电流Ire1而产生尾端电流It1，以调整偏压电流Ib1。晶体管M6的栅极耦接偏压Vb1，其第一源/漏极耦接晶体管M1的第二源/漏极，且其第二源/漏极耦接接地电压GND。通过设计晶体管M5和映像晶体管M9的长宽比，可调整偏压电流Ib1。
输出级模块250包括晶体管M7和映射晶体管M10，其中晶体管M7为P型晶体管，而映射晶体管M10为N型晶体管。晶体管M7的栅极耦接差动输入级210的输出端N1，其第一源/漏极耦接电源电压VDD，且其第二源/漏极作为输出级250的输出端OUT1。映射晶体管M10的栅极耦接晶体管M5的栅极，其第一源/漏极耦接输出端OUT1，且其第二源/漏极耦接接地电压GND。由于晶体管M5和映像晶体管M10所组成的电路为映像电路结构，映像晶体管M10可映射参考电流Ire1而产生映射电流Im1，以调整输出电流Io1。通过设计晶体管M5和映像晶体管M10的长宽比，可调整映射电流Im1。
在本实施例中，假设映射晶体管M8的长宽比为晶体管M3的长宽比的K倍。映射晶体管M9和M10的长宽比分别为晶体管M5的长宽比的A倍及S倍。当第二输入端Vin+的信号(即第二输入信号)高于第一输入端Vin-的信号(即第一输入信号)时，第二电流Idn2会大于第一电流Idn1。此时，输出端N1的电压会降低以导通晶体管M7，其中输出端N1的电压为第二电流Idn2流经晶体管M4所产生的压差(offset voltage)。导通的晶体管M7会形成充电路径以增加输出端OUT1的输出电压，直至第一和第二输入端Vin-和Vin+的信号相等为止。因此，输出级250可依据输出端N1的信号，经输出端OUT1提供输出电流Io1。
当第二输入端Vin+的信号(即第二输入信号)低于第一输入端Vin-的信号(即第一输入信号)时，第二电流Idn2会小于第一电流Idn1。此时，第一电流Idn1的增加会驱动反馈模块240运作，因此反馈模块240映像K倍的第一电流Idn1，以产生参考电流Ire1。此外，尾端电流It1为经由映射A倍的参考电流Ire1所产生的。由于第一电流Idn1和第二电流Idn2的总合等于偏压电流源230所提供的偏压电流Ib1，随着尾端电流It1的增加，第一电流Idn1也大大地增加。在第一电流Idn1增加的同时，参考电流Ire1和尾端电流It1也愈为增加，形成正反馈。映射电流Im1为藉由映射S倍的参考电流Ire1所产生的，此映射电流Im1为流经映射晶体管M10的放电电流。由于参考电流Ire1的增加，映射电流Im1同样大大地增加。由此，输出端OUT1的输出电压能够迅速地降低，且因输出端OUT1耦接至第一输入端Vin-，第一输入端子Vin-的信号也会迅速地降低。
值得一提的是，虽然于第二输入端Vin+的信号低于第一输入端Vin-的信号时，反馈模块240形成正反馈电路来增加放电电流，进而使输出缓冲器200提供较大的放电能力，但是放电电流并不会不受限制地增加。输出缓冲器200为单增益缓冲器，其第一输入端Vin-连接至输出端OUT1，因此在放电阶段，随输出端OUT1的输出电压的降低，会逐渐地降低第一电流Idn1，直至第二输入端Vin+的信号等于第一输入端Vin-的信号为止，以关闭反馈模块240的运作。在图2B的实施例中，由于输出级250的充电电流和放电电流较大，因而可加快输出端OUT1的输出电压切换为高电平或低电平的速度。
图3为依据本发明的另一实施例的输出缓冲器的电路图。请参照图2B和图3，实施例图2B和实施例图3不同的处在于差动输入级310包括晶体管T1～T4，其中晶体管T1～T2为P型晶体管，且组成P型差动输入对，而晶体管T3和T4为N型晶体管。偏压电流源330提供偏压电流Ib2至差动输入级310，以使差动输入级310依据第一输入端Vip-和第二输入端Vip+的信号，而感应第一电流Idp1和第二电流Idp2。
反馈模块340包括P型晶体管T5和N型映射晶体管T8。映射晶体管T8映射第一电流Idp1而产生参考电流Ire2。偏压电流源330包括P型晶体管T6和映射晶体管T9。映射晶体管T9可映射参考电流Ire2来调整偏压电流Ib2。输出级350包括N型晶体管T7和P型映射晶体管T10。映射晶体管T10可映射参考电流Ire2来调整输出电流Io2。实施例图3中晶体管T1～T10之间的耦接关系类似于实施例图2B中晶体管M1～M10之间的耦接关系，故不多加赘述。
当第二输入端Vip+的信号低于第一输入端Vip-的信号时，第二电流Idp2会大于第一电流Idp1，使得栅极电压Vg增加而导通输出级350的晶体管T7。经由导通的晶体管T7形成放电路径来拉低输出端OUT2的输出电压。
当第二输入端Vip+的信号高于第一输入端Vip-的信号时，第一电流Idp1会大于第二电流Idp2，并驱动反馈模块340运作，以形成正反馈及产生参考电流Ire2，并接而增加尾端电流It2及第二电流Idp2，也因此流经晶体管T8的映射电流Im2(或称为充电电流)会大大地增加。而随着映射电流Im2的增加，输出端OUT2的输出电压也从而增加。
图2B和图3中的上述两种输出缓冲器可应用于源极驱动器，以增强像素信号的驱动能力，并于显示面板上进行极性反转。图4A为依据本发明的一实施例的源极驱动器的示意图。显示装置包括源极驱动器410和显示面板420。源极驱动器410包括输出缓冲器415～416，以及开关411～413，用以驱动显示面板410的数据线D1、D2等。输出缓冲器415具有第一输入端(例如：正相端)，其接收具有第一极性(例如：正极性)的像素信号Vin1，且输出缓冲器415具有第二输入端(例如：反相端)耦接其输出端。输出缓冲器416具有第一输入端(例如：正相端)，其接收具有第二极性(例如：负极性)的像素信号Vin2，并且输出缓冲器416具有第二输入端(例如：反相端)耦接其输出端。
对于液晶显示面板而言，正负极性为由液晶层的电场方向决定。液晶层耦接于像素电极与共享电压VCOM之间，而像素电极的电压会随像素信号而改变。若像素信号高于共享电压VCOM，则像素信号为正极性。否则，像素信号为负极性。在实施例中，像素信号Vin1处于电源电压VDDA与共享电压VCOM之间，而像素信号Vin2处于接地电压GND与共享电压VCOM之间。输出缓冲器415和416可采用实施例图2B中的输出缓冲器200及实施例图3中的输出缓冲器300两者中的任一或其组合来实现。因此，当在显示面板420上进行极性反转时，各输出缓冲器415和416可将输出端电压从低电平迅速地变成高电平或从高电平迅速地变成低电平。在本发明的一较佳实施例中，增强正极性像素信号Vin1的输出缓冲器415为由实施例图3中的输出缓冲器300实现的，而增强负极性像素信号Vin2的输出缓冲器416则由实施例图2B中的输出缓冲器200实现的。
开关411的第一端及第二端分别耦接输出缓冲器415的输出端其数据线其一(例如：数据线D1)。开关412的第一端及第二端分别耦接输出缓冲器415的输出端和邻近的数据线(例如：数据线D2)。开关413的第一端及第二端分别耦接输出缓冲器416的输出端和数据线D1。开关414的第一端及第二端分别耦接输出缓冲器416的输出端和邻近的数据线D2。开关411及414的控制端接收控制信号CON，而开关412及413的控制端则接收反相控制信号CON’。
图4B为本发明实施例图4A的双点线极性反转(two-dot line polarityinversion)的示意图。请参照图4A和图4B，以数据线D1和D2为例，在一帧周期的第一扫描期间S1和第二扫描期间S2中，开关411及414受控于控制信号CON而同时导通，以分别提供正极性像素信号和负极性像素信号至数据线D1和数据线D2。在同一帧周期的第三扫描周期S3和第四扫描周期S4中，开关412及413受控于反相控制信号CON’而同时导通，以分别提供负极性像素信号和正极性像素信号Vin2至数据线D1和数据线D2。由于输出缓冲器415和输出缓冲器416均具有较大的充放电能力，因此本实施例中的源极驱动器410其具有较大地驱动能力。
输出缓冲器415为负责增强正极性像素信号Vin1，因此输出缓冲器415的电压摆动范围介于电源电压VDD和共享电压VCOM之间。同理类推，输出缓冲器416负责增强介于接地电压GND和共享电压VCOM之间的像素信号Vin2。因此，各输出缓冲器的电压摆动范围较低，功耗也因而降低。
综上所述，上述实施例为利用反馈模块所形成的正反馈来增强输出缓冲器的充电和放电能力。而上述两种输出缓冲器可应用于源极驱动器，以分别增强正极性像素信号和负极性像素信号。因此，源极驱动器不仅具有迅速地驱动显示面板的优点，也可节省功耗。
虽然已藉由上述较佳实施例描述了本发明，但其并非意图限制本发明。任何本领域技术人员在不背离本发明的精神和范围的情况下可对其进行修改和改变。因此，本发明的保护范围落入所附权利要求书中。

Claims (13)

1.一种输出缓冲器，包括：
差动输入级，具有第一输入端及第二输入端，分别接收第一输入信号及第二输入信号，且具有第一输出端，其中该差动输入级依据该第一输入信号和该第二输入信号，感应第一电流和第二电流；
偏压电流源，耦接该差动输入级，用以提供偏压电流至该差动输入级，其中该偏压电流源包括第二映射晶体管，用以映射一参考电流以调整该偏压电流；
输出级，具有第二输出端耦接该第一输入端，用以依据该第一输出端的信号，经该第二输出端提供输出电流，其中该输出级包括第三映射晶体管，用以映射该参考电流以调整该输出电流；以及
反馈模块，耦接于该差动输入级与该输出级之间，用以依据该第一电流来调整该偏压电流和该输出电流，
其中该反馈模块包括：第一映射晶体管，用以映射该第一电流以产生该参考电流；以及第五晶体管，其栅极耦接该第二映射晶体管的栅极和该第三映射晶体管的栅极，其第一源/漏极耦接该第五晶体管的栅极以接收该参考电流，且其第二源/漏极耦接第二电压。
2.如权利要求1所述的输出缓冲器，其中该第一电流和该第二电流的总和等于该偏压电流。
3.如权利要求1所述的输出缓冲器，其中该差动输入级包括：
第一晶体管，其栅极作为该第一输入端，其第一源/漏极感应该第一电流，且其第二源/漏极耦接该偏压电流源；
第二晶体管，其栅极作为该第二输入端，其第一源/漏极感应该第二电流，且其第二源/漏极耦接该第一晶体管的第二源/漏极；
第三晶体管，其栅极耦接该第一晶体管的第一源/漏极，其第一源/漏极耦接第一电压，且其第二源/漏极耦接该第三晶体管的栅极；以及
第四晶体管，其栅极耦接该第三晶体管的栅极，其第一源/漏极耦接该第一电压，且其第二源/漏极耦接该第二晶体管的第一源/漏极，
其中该第一映射晶体管的栅极及第一源/漏极分别耦接该第三晶体管的栅极及该第一电压，且该第一映射晶体管的第二源/漏极产生该参考电流。
4.如权利要求3所述的输出缓冲器，其中该偏压电流源还包括：
第六晶体管，其栅极耦接一偏压，其第一源/漏极耦接该第一晶体管的第二源/漏极，且其第二源/漏极耦接该第二电压；
其中该第二映射晶体管的第一源/漏极及第二源/漏极分别耦接该第一晶体管的第二源/漏极及该第二电压。
5.如权利要求3所述的输出缓冲器，其中该输出级还包括：
第七晶体管，其栅极耦接该第一输出端，其第一源/漏极耦接该第一电压，且其第二源/漏极作为该第二输出端；
其中该第三映射晶体管的第一源/漏极及第二源/漏极分别耦接该第二输出端及该第二电压。
6.一种源极驱动器，适于显示面板，其中该显示面板具有多条数据线，包括：
第一输出缓冲器，具有第一输入端耦接其输出端，且具有第二输入端接收具有第一极性的第一像素信号；
第二输出缓冲器，具有第一输入端耦接其输出端，且具有第二输入端接收具有第二极性的第二像素信号；
第一开关，其控制端接收控制信号，其第一端耦接该第一输出缓冲器的该输出端，且其第二端耦接该些数据线其一；
第二开关，其控制端接收反相控制信号，其第一端耦接该第一输出缓冲器的该输出端，且其邻近该些数据线其一的该数据线；
第三开关，其控制端接收该反相控制信号，其第一端耦接该第二输出缓冲器的该输出端，且其第二端耦接该些数据线其一；以及
第四开关，其控制端接收该控制信号，其第一端耦接该第二输出缓冲器的该输出端，且其第二端耦接相邻该数据线其一的该数据线，
其中该第一输出缓冲器和该第二输出缓冲器分别包括：
差动输入级，具有第一输入端及第二输入端，分别接收第一输入信号及第二输入信号，且具有第一输出端，其中该差动输入级依据该第一输入信号和该第二输入信号，感应第一电流和第二电流；
偏压电流源，耦接该差动输入级，用以提供偏压电流至该差动输入级，其中该偏压电流源包括第二映射晶体管，用以映射一参考电流以调整该偏压电流；
输出级，具有第二输出端耦接该第一输入端，用以依据该第一输出端的信号，经该第二输出端提供输出电流，其中该输出级包括第三映射晶体管，用以映射该参考电流以调整该输出电流；以及
反馈模块，耦接于该差动输入级与该输出级之间，用以依据该第一电流来调整该偏压电流和该输出电流，其中该反馈模块包括：第一映射晶体管，用以映射该第一电流以产生该参考电流；以及第五晶体管，其栅极耦接该第二映射晶体管的栅极和该第三映射晶体管的栅极，其第一源/漏极耦接该第五晶体管的栅极以接收该参考电流，且其第二源/漏极耦接第二电压。
7.如权利要求6所述的源极驱动器，其中该第一电流和该第二电流的总和等于该偏压电流。
8.如权利要求6所述的源极驱动器，其中该差动输入级包括：
第一晶体管，其栅极作为该第一输入端，其第一源/漏极感应该第一电流，且其第二源/漏极耦接该偏压电流源；
第二晶体管，其栅极作为该第二输入端，其第一源/漏极感应该第二电流，且其第二源/漏极耦接该第一晶体管的第二源/漏极；
第三晶体管，其栅极耦接该第一晶体管的第一源/漏极，其第一源/漏极耦接第一电压，且其第二源/漏极耦接该第三晶体管的栅极；以及
第四晶体管，其栅极耦接该第三晶体管的栅极，其第一源/漏极耦接该第一电压，且其第二源/漏极耦接该第二晶体管的第一源/漏极，
其中该第一映射晶体管的栅极及第一源/漏极分别耦接该第三晶体管的栅极及该第一电压，且该第一映射晶体管的第二源/漏极产生该参考电流。
9.如权利要求8所述的源极驱动器，其中该偏压电流源还包括：
第六晶体管，其栅极耦接一偏压，其第一源/漏极耦接该第一晶体管的第二源/漏极，且其第二源/漏极耦接该第二电压；
其中该第二映射晶体管的第一源/漏极及第二源/漏极分别耦接该第一晶体管的第二源/漏极及该第二电压。
10.如权利要求8所述的源极驱动器，其中该输出级还包括：
第七晶体管，其栅极耦接该第一输出端，其第一源/漏极耦接该第一电压，且其第二源/漏极作为该第二输出端；
其中该第三映射晶体管的第一源/漏极及第二源/漏极分别耦接该第二输出端及该第二电压。
11.如权利要求8所述的源极驱动器，其中该第一输出缓冲器的该第一晶体管和该第二晶体管为N型晶体管，而该第二输出缓冲器的该第一晶体管和该第二晶体管为P型晶体管。
12.如权利要求11所述的显示面板的源极驱动器，其中该第一极性为正极性，而该第二极性为负极性。
13.如权利要求6所述的源极驱动器，其中在第一扫描期间，该控制信号导通该第一开关及该第四开关，而该反相控制信号关闭该第二开关和该第三开关，并且在一第二扫描期间，该控制信号关闭该第一开关和该第四开关，而该反相控制信号导通该第二开关和该第三开关。
CN2009101265422A 2008-09-30 2009-03-12 输出缓冲器及使用该输出缓冲器的源极驱动器 Active CN101714868B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/241,367 US8368673B2 (en) 2008-09-30 2008-09-30 Output buffer and source driver using the same
US12/241,367 2008-09-30

Publications (2)

Publication Number Publication Date
CN101714868A CN101714868A (zh) 2010-05-26
CN101714868B true CN101714868B (zh) 2012-07-04

Family

ID=42056904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101265422A Active CN101714868B (zh) 2008-09-30 2009-03-12 输出缓冲器及使用该输出缓冲器的源极驱动器

Country Status (3)

Country Link
US (1) US8368673B2 (zh)
CN (1) CN101714868B (zh)
TW (1) TWI409748B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473505A (zh) * 2018-05-09 2019-11-19 奇景光电股份有限公司 输出缓冲器与源极驱动器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155550B1 (ko) * 2010-07-30 2012-06-19 매그나칩 반도체 유한회사 오버 드라이버 기능을 갖는 출력 버퍼 및 이를 구비한 소오스 드라이버
KR101277480B1 (ko) * 2011-04-12 2013-06-27 에스케이하이닉스 주식회사 버퍼 조절 회로 및 이를 포함하는 집적회로
TWI499203B (zh) * 2011-08-08 2015-09-01 Sitronix Technology Corp Operational Amplifier
CN102386861B (zh) * 2011-11-07 2015-04-29 旭曜科技股份有限公司 正负压输入运算放大器组
US9081398B2 (en) 2012-03-23 2015-07-14 Fairchild Semiconductor Corporation Adaptive startup control for boost converter
CN105099432B (zh) * 2014-05-19 2019-04-30 奇景光电股份有限公司 输出缓冲器
KR102313384B1 (ko) 2015-08-13 2021-10-15 삼성전자주식회사 버퍼 회로 및 이를 포함하는 전자 회로
CN106533373B (zh) * 2016-11-22 2019-04-09 中国电子科技集团公司第五十四研究所 一种防止全差分运算放大器共模闩锁的电路
CN106487374B (zh) * 2016-12-31 2022-09-20 唯捷创芯(天津)电子技术股份有限公司 一种高速模拟电压信号缓冲器、芯片及通信终端
CN107610633B (zh) * 2017-09-28 2020-12-04 惠科股份有限公司 一种显示面板的驱动装置及驱动方法
TWI693585B (zh) * 2017-12-20 2020-05-11 矽創電子股份有限公司 顯示面板驅動電路及其耐高壓電路
US20210067151A1 (en) * 2018-05-01 2021-03-04 Nowi Energy B.V. A comparator
CN116054782A (zh) * 2018-06-25 2023-05-02 瑞昱半导体股份有限公司 时钟调整电路及时钟调整方法
US10848149B2 (en) * 2018-07-22 2020-11-24 Novatek Microelectronics Corp. Channel circuit of source driver and operation method thereof
TW202034301A (zh) * 2019-03-12 2020-09-16 瑞鼎科技股份有限公司 顯示面板的驅動電路
CN112349234B (zh) * 2019-08-09 2024-04-26 奇景光电股份有限公司 源极驱动器及其输出缓冲器
KR20210142476A (ko) * 2020-05-18 2021-11-25 매그나칩 반도체 유한회사 패널 제어 회로 및 이를 포함하는 표시 장치
CN118038924A (zh) * 2022-11-01 2024-05-14 长鑫存储技术有限公司 数据缓冲电路结构、多数据缓冲电路的布局结构及存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383123A (zh) * 2001-04-26 2002-12-04 凌阳科技股份有限公司 液晶显示器的源驱动放大器
CN101170299A (zh) * 2006-10-27 2008-04-30 恩益禧电子股份有限公司 运算放大器和显示器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667165A (en) * 1986-02-19 1987-05-19 Advanced Micro Devices, Inc. High-speed full differential amplifier with common mode rejection
US5864254A (en) * 1995-04-11 1999-01-26 Rohm Co., Ltd. Differential amplifier circuit with enlarged range for source voltage and semiconductor device using same
KR100326878B1 (ko) * 1997-08-05 2002-05-09 니시무로 타이죠 증폭회로
JP3846293B2 (ja) * 2000-12-28 2006-11-15 日本電気株式会社 帰還型増幅回路及び駆動回路
DE60327120D1 (de) * 2002-02-25 2009-05-20 Nec Corp Differentialschaltung, Verstärkerschaltung, Treiberschaltung und Anzeigevorrichtung mit diesen Schaltungen
KR100905330B1 (ko) * 2002-12-03 2009-07-02 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383123A (zh) * 2001-04-26 2002-12-04 凌阳科技股份有限公司 液晶显示器的源驱动放大器
CN101170299A (zh) * 2006-10-27 2008-04-30 恩益禧电子股份有限公司 运算放大器和显示器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473505A (zh) * 2018-05-09 2019-11-19 奇景光电股份有限公司 输出缓冲器与源极驱动器
CN110473505B (zh) * 2018-05-09 2021-06-22 奇景光电股份有限公司 输出缓冲器与源极驱动器

Also Published As

Publication number Publication date
TWI409748B (zh) 2013-09-21
CN101714868A (zh) 2010-05-26
TW201013615A (en) 2010-04-01
US20100079431A1 (en) 2010-04-01
US8368673B2 (en) 2013-02-05

Similar Documents

Publication Publication Date Title
CN101714868B (zh) 输出缓冲器及使用该输出缓冲器的源极驱动器
CN101453207B (zh) 输出缓冲器
CN101645252B (zh) 显示面板驱动器和显示装置
CN104467804B (zh) 缓冲电路和包括缓冲电路的源极驱动电路
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
JP5075051B2 (ja) Ａｂ級増幅回路、及び表示装置
KR101900951B1 (ko) 출력 회로, 데이터 드라이버 및 표시 장치
CN1777026B (zh) 具有对称电路布局的电压比较器电路
CN103326681B (zh) 用于输出缓冲器的放大器、信号处理设备和放大器电路
KR101330751B1 (ko) 클래스 ａｂ 출력 스테이지를 갖는 투-스테이지 연산증폭기
JP2009168841A (ja) 演算増幅器及び駆動回路、液晶表示装置の駆動方法
JP2005354266A (ja) 電圧比較器回路
US7119600B2 (en) Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology
US20100231301A1 (en) Amplifier circuit
US20190286178A1 (en) Wide common mode high resolution comparator
CN101146069A (zh) 可适用于低工作电压的差动信号驱动电路
JPH09260968A (ja) 増幅器及び半導体装置
TWI392233B (zh) 具有高驅動能力之輸出緩衝器
CN101727861B (zh) 具输出缓冲器的源极驱动电路
US20100321360A1 (en) Differential signal receiving circuit and display apparatus
CN115188320A (zh) 驱动电路、显示驱动芯片、显示设备及电子设备
JP4040266B2 (ja) 液晶ディスプレイのソース駆動増幅器
JP2005328464A (ja) 増幅器及びこれを用いた液晶ディスプレイ装置
US11711059B2 (en) Slew boost amplifier and display driver having the same
JP2019144548A (ja) 表示ドライバ、表示装置及び表示パネルの駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant