CN102386861B - 正负压输入运算放大器组 - Google Patents
正负压输入运算放大器组 Download PDFInfo
- Publication number
- CN102386861B CN102386861B CN201110352696.0A CN201110352696A CN102386861B CN 102386861 B CN102386861 B CN 102386861B CN 201110352696 A CN201110352696 A CN 201110352696A CN 102386861 B CN102386861 B CN 102386861B
- Authority
- CN
- China
- Prior art keywords
- source
- operational amplifier
- positive
- negative
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种正负压输入运算放大器组,包括一正运算放大器与一负运算放大器,其中,正运算放大器与负运算放大器皆具有较少的布局面积,以及较少的静态电流,从而降低了电能的损耗。
Description
技术领域
本发明是有关于一种运算放大器(operational amplifier),且特别是有关于一种源极驱动器(source driver)中的正负压运算放大器组。
背景技术
请参照图1,其所绘示为液晶显示面板的示意图。液晶显示面板包括一门驱动器(gate driver)120、源极驱动器(source driver)110以及一薄膜晶体管数组(TFT array)100。薄膜晶体管数组100中包括多个像素单元(pixelunit)P11~Pnn,门驱动器120连接至薄膜晶体管数组100中的多条栅极线(gate line),用以由上而下的依序在栅极在线产生门脉冲(gate pulse)。其中,一个门脉冲信号用以开启一整列的像素单元。再者,因应每个门脉冲的产生,源极驱动器110根据图像数据(Data)产生多个源信号(source signal),经由薄膜晶体管数组100中的多条源极线(source line)传递至开启的像素单元。
请参照图2,其所绘示为源极驱动器110的电路方块示意图。数字图像信号(Data)输入源极驱动器110后,电平位移器(level shifter)112改变图像信号(Data)的逻辑电位,进而输入至数字/模拟转换器(DAC,digitalanalog converter)114。数字/模拟转换器114产生多个输入信号至输出缓冲单元(output buffering unit)116后,产生多个源信号(O1~On)至多条源极线。
在某些特定的薄膜晶体管数组100中(例如,点转换液晶显示面板(Dotinversion LCD panel)),由于特殊的像素单元排列方式,需要控制源极驱动器110使得相邻的源信号(O1~On)为相异极性,并且单个源信号的前后笔数据的极性也要相异。举例来说,在第一个门脉冲产生时,多条源极线上的多个源信号(O1~On)极性为(+,-,+,-,…+,-),在第二个门脉冲产生时,多条源极线上的多个源信号(O1~On)极性为(-,+,-,+,…-,+),在第三个门脉冲产生时,多条源极线上的多个源信号(O1~On)极性为(+,-,+,-,…+,-),并依此类推。
而针对上述输出缓冲单元116即需要利用到正负压输入运算放大器组(positive and negative voltage input operational amplifier set)116a~116z,其中每个正负压输入运算放大器组可产生二个极性不同的输出信号至相邻的二个源极线。
请参照图3,其所绘示为正负压输入运算放大器组示意图。正负压输入运算放大器组116a中包括一正运算放大器POP、一负运算放大器NOP和一切换单元SW。其中,正运算放大器POP与负运算放大器NOP均为输入轨对轨(rail to rail)的运算放大器,即正运算放大器POP的输入信号与输出信号的范围均在正电压源PAVDD与接地电压源GND之间,以及负运算放大器NOP的输入信号与输出信号的范围均在接地电压源GND与负电压源NAVDD与之间。
正运算放大器POP的两个电源端分别连接至一正电压源PAVDD和一接地电压源GND,第一输入信号IN1连接至正运算放大器POP的正输入端,正运算放大器POP的输出信号(第一输出信号OUT1)回授至正运算放大器POP的负输入端。因此,第一输出信号OUT1等于第一输入信号IN1,且第一输入信号IN1的电压输入范围限制在正电压源PAVDD和接地电压源GND之间。
负运算放大器NOP的两个电源端分别连接至一接地电压源GND和一负电压源NAVDD,第二输入信号IN2连接至负运算放大器NOP的正输入端,负运算放大器NOP的输出信号(第二输出信号OUT2)回授至负运算放大器NOP的负输入端。因此,第二输出信号OUT2等于第二输入信号IN2,且第二输入信号IN2的电压输入范围限制在接地电压源GND和负电压源NAVDD之间。
切换单元SW具有两个状态。切换单元SW处于第一状态时,切换单元SW将第一输出信号OUT1切换为正极性的第一源信号O1,将第二输出信号OUT2切换为负极性的第二源信号O2。切换单元SW处于第二状态时,切换单元SW将第一输出信号OUT1切换为正极性的第二源信号O2,将第二输出信号OUT2切换为负极性的第一源信号O1。因此,切换单元SW在两个状态之间进行切换,进而使得相邻的源信号(O1~On)为相异极性,并且单一源信号的前后笔数据的极性也是相异的。
请参照图4A与图4B,其所绘示为现有的正负压输入运算放大器组中的正运算放大器以及负运算放大器的电路方块图。
如图4A所示,正运算放大器POP中包括:一第一P型晶体管MP1和第二P型晶体管MP2组成的第一差动对(first differential pair)、第一电流源(current source)I1、第一工作区(active region)控制电路402、一第一N型晶体管MN1和第二N型晶体管MN2组成的第二差动对、第二电流源I2、第二工作区控制电路404以及输出级电路(output stage circuit)406。
第一P型晶体管MP1的栅极为该正运算放大器POP的正输入端(+),接收第一输入信号IN1,第二P型晶体管MP2的栅极为该正运算放大器POP的负输入端(-)。第一P型晶体管MP1的源极与正电压源PAVDD之间连接第一电流源I1,第一P型晶体管MP1的源极与第二P型晶体管MP2的源极相连接。第一工作区控制电路402的第一端连接至第一P型晶体管MP1的漏极,第二端连接至第二P型晶体管MP2的漏极,第三端连接至接地电压源GND。第一电流源I1以及第一工作区控制电路402控制第一P型晶体管MP1和第二P型晶体管MP2工作在工作区内。
第一N型晶体管MN1的栅极连接至第一P型晶体管MP1的栅极,第二N型晶体管MN2的栅极连接至第二P型晶体管MP2的栅极。第一N型晶体管MN1的源极与接地电压源GND之间连接第二电流源I2,第一N型晶体管MN1的源极与第二N型晶体管MN2的源极相连接。第二工作区控制电路404的第一端连接至第一N型晶体管MN1的漏极,第二端连接至第二N型晶体管MN2的漏极,第三端连接至正电压源PAVDD。第二电流源I2以及第二工作区控制电路404控制第一N型晶体管MN1和第二N型晶体管MN2工作在工作区内。
输出级电路406的两个电源端分别与正电压源PAVDD和接地电压源GND连接,第一端连接至第二N型晶体管MN2的漏极,第二端连接至第一P型晶体管MP1的漏极,输出端连接至第二P型晶体管MP2的栅极,并且产生第一输出信号OUT1。
图4B所示的负运算放大器NOP电路与图4A的正运算放大器POP电路结构完全相同。其差异仅在于,负运算放大器NOP的正输入端(+)接收第二输入信号IN2,输出级电路406的输出端产生第二输出信号OUT2,其中电源端分别为接地电压源GND以及负电压源NAVDD。
由图4A和图4B可知,一个运算放大器中需要利用二个差动对来达到轨对轨(rail to rail)的效果,其中前述差动对分别需要一个工作区控制电路以及一电流源以控制其工作在工作区内。因此,现有的正负压输入运算放大器组共需要四个差动对、四个电流源、以及四个工作区控制电路,进而将造成布局面积(layout area)大增,以及静态电流太高造成更多的电能损耗。
发明内容
本发明的目的在于提出一种正负压输入运算放大器组,其具有较少的布局面积,以及较少的静态电流。
本发明为关于一种正负压运算放大器组,适用于一源极驱动器,用于接收一第一电源电压、一第二电源电压、以及一第三电源电压,其中,所述第一电源电压大于第二电源电压,第二电源电压大于第三电源电压,该正负压运算放大器组包括:一正运算放大器,用于接收一第一输入信号,进而产生一第一输出信号,其中,该第一输入信号和第一输出信号工作在该第一电源电压和第二电源电压之间,该正运算放大器包括:一第一N型晶体管,设有一第一栅极作为该正运算放大器的一正输入端,用于接收该第一输入信号;一第二N型晶体管,设有一第二栅极作为该正运算放大器的一负输入端,所述第一N型晶体管的第一源极与该第二N型晶体管的第二源极连接至第一节点;一第三N型晶体管,设有一第三漏极、一第三栅极以及一第三源极,所述第三漏极连接至所述第一节点,所述第三栅极接收所述第二电源电压,所述第三源极连接至一第二节点;一第一工作区控制电路,设有一第一端、一第二端以及一第三端,所述第一端连接至所述第一N型晶体管的第一漏极,所述第二端连接至所述第二N型晶体管的第二漏极,所述第三端用于接收所述第一电源电压;一第一电流源,连接于所述第二节点和第三电源电压之间,所述第一电流源和第一工作区控制电路控制所述第一N型晶体管和第二N型晶体管工作在工作区内;以及一第一输出级电路,设有一第一电源端、一第二电源端、一输入端以及一输出端,所述第一电源端和第二电源端分别接收所述第一电源电压和第二电源电压,所述输入端连接至所述第二漏极,所述输出端连接至所述第二栅极,用于产生所述第一输出信号;一负运算放大器,用于接收一第二输入信号,进而产生一第二输出信号,该第二输入信号和第二输出信号工作在所述第二电源电压和第三电源电压之间;以及一切换单元,当处于一第一状态时,将所述第一输出信号切换为一第一源信号,将所述第二输出信号切换为一第二源信号,以及当处于一第二状态时,将所述第一输出信号切换为该第二源信号,将所述第二输出信号切换为该第一源信号,进而控制该第一源信号与该第二源信号的极性变化。
本发明为关于一种正负压运算放大器组,适用于一源极驱动器,用于接收一第一电源电压、一第二电源电压、以及一第三电源电压,其中所述第一电源电压大于第二电源电压,第二电源电压大于第三电源电压,该正负压运算放大器组包括:一正运算放大器,用于接收一第一输入信号,进而产生一第一输出信号,其中,所述第一输入信号和第一输出信号作用于所述第一电源电压和第二电源电压之间;一负运算放大器,用于接收一第二输入信号,进而产生一第二输出信号,其中,所述第二输入信号和第二输出信号工作在所述第二电源电压和第三电源电压之间,所述负运算放大器包括:一第一P型晶体管,设有一第一栅极为该负运算放大器的一正输入端,用于接收所述第二输入信号;一第二P型晶体管,设有一第二栅极作为该负运算放大器的一负输入端,所述第一P型晶体管的第一源极与该第二P型晶体管的第二源极连接至第一节点;一第三P型晶体管,设有一第三漏极、一第三栅极以及一第三源极,所述第三漏极连接至所述第一节点,所述第三栅极接收所述第二电源电压,所述第三源极连接至一第二节点;一第一工作区控制电路,具有一第一端、一第二端以及一第三端,所述第一端连接至所述第一P型晶体管的第一漏极,所述第二端连接至所述第二P型晶体管的第二漏极,所述第三端接收所述第三电源电压;一第一电流源,连接于所述第二节点和第一电源电压之间,所述第一电流源和所述第一工作区控制电路控制所述第一P型晶体管和第二P型晶体管工作在工作区内;以及一第一输出级电路,设有一第一电源端、一第二电源端、一输入端以及一输出端,所述第一电源端和第二电源端分别接收所述第二电源电压和第三电源电压,所述输入端连接至所述第一漏极,所述输出端连接至所述第二栅极,用于产生所述第二输出信号;以及一切换单元,当处于一第一状态时,将所述第一输出信号切换为一第一源信号,将所述第二输出信号切换为一第二源信号,以及当处于一第二状态时,将所述第一输出信号切换为该第二源信号,将所述第二输出信号切换为该第一源信号,进而控制该第一源信号与该第二源信号的极性变化。
附图说明
图1为液晶显示面板的示意图;
图2为源极驱动器的电路方块示意图;
图3为正负压输入运算放大器组示意图;
图4A为现有的正负压输入运算放大器组中的正运算放大器的电路方块图;
图4B为现有的正负压输入运算放大器组中的负运算放大器的电路方块图;
图5A为本发明正负压输入运算放大器组中的正运算放大器的电路方块图;
图5B为本发明正负压输入运算放大器组中的负运算放大器的电路方块图。
附图中,各标号所代表的部件如下:
100、薄膜晶体管数组,110、源极驱动器,112、电平位移器,114、数字/模拟转换器,116、输出缓冲单元,116a~116z、正负压输入运算放大器组,120、门驱动器,402、第一工作区控制电路,404、第二工作区控制电路,406、输出级电路,502、第一工作区控制电路,504、第一输出级电路,506、第二工作区控制电路,508、第二输出级电路
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
由图3的说明可知,正负压输入运算放大器组的电源电压共包含正电压源PAVDD、接地电压源GND、负电压源NAVDD。本发明提出的正负压输入运算放大器组包括一正运算放大器POP、一负运算放大器NOP、和一切换单元,其中,本发明主要的特征在于改进正运算放大器POP与负运算放大器NOP的构造,进而使得布局面积小以及具有静态电流低的优点。
请参照图5A和图5B,其所绘示为本发明正负压输入运算放大器组中的正运算放大器以及负运算放大器的电路方块图。
如图5A所示,正运算放大器POP包括第一电流源I1、第一工作区控制电路502、一第一N型晶体管MN1和第二N型晶体管MN2组成的第一差动对、一第三N型晶体管MN3、以及第一输出级电路504。
第一N型晶体管MN1的栅极为正运算放大器POP的正输入端(+),用于接收第一输入信号IN1,第二N型晶体管MN2的栅极为正运算放大器POP的负输入端(-)。第一N型晶体管MN1的源极和第二N型晶体管MN2的源极连接于节点a。第三N型晶体管MN3的漏极连接至节点a,其栅极接收接地电压源GND,其源极连接至节点b,其中节点b与负电压源NAVDD之间连接第一电流源I1。第一工作区控制电路502的第一端连接至第一N型晶体管MN1的漏极,第二端连接至第二N型晶体管MN2的漏极,第三端连接至正电压源PAVDD。其中,第一电流源I1和第一工作区控制电路502用于控制第一N型晶体管MN1和第二N型晶体管MN2工作在工作区内。
第一输出级电路504的电源端连接于正电压源PAVDD与接地电压源GND之间,输入端连接至第二N型晶体管MN2的漏极,输出端连接至第二N型晶体管MN2的栅极并且产生第一输出信号OUT1。在正运算放大器(POP)正常运行时,第一输入信号IN1、第一输出级电路504输入端的信号、以及第一输出信号OUT1均相同。
图5B所示的负运算放大器(NOP)包括第二电流源I2、第二工作区控制电路506、一第一P型晶体管MP1和第二P型晶体管MP2组成的第二差动对、一第三P型晶体管MP3、以及第二输出级电路508。
第一P型晶体管MP1的栅极为负运算放大器NOP的正输入端(+),用于接收第二输入信号IN2,第二P型晶体管MP2的栅极为负运算放大器NOP的负输入端(-)。第一P型晶体管MP1的源极和第二P型晶体管MP2源极连接至节点c。第三P型晶体管MP3的漏极连接至节点c,栅极连接至接地电压源GND,源极连接至节点d。节点d与正电压源PAVDD之间连接第二电流源I2。第二工作区控制电路506的第一端连接至第一P型晶体管MP1的漏极,第二端连接至第二P型晶体管MP2的漏极,第三端连接至负电压源NAVDD。其中,第二电流源I2和第二工作区控制电路506用于控制第一P型晶体管MP1和第二P型晶体管MP2工作在工作区内。
第二输出级电路508的电源端分别连接于接地电压源GND和负电压源NAVDD之间,其输入端连接至第一P型晶体管MP1的漏极,其输出端连接至第二P型晶体管MP2的栅极并且用于产生第二输出信号OUT2。在负运算放大器NOP正常工作时,第二输入信号IN2、第二输出级电路508输入端的信号、以及第二输出信号OUT2均相同。再者,本发明并不限定第一输出级电路504和第二输出级电路508的电路结构,其仅作为一个缓冲器的用途。
再者,本发明的切换单元与图3的切换单元具有相同功效。亦即,切换单元具有二个状态。在切换单元的第一状态时,切换单元SW将第一输出信号OUT1切换为正极性的第一源信号O1,将第二输出信号OUT2切换为负极性的第二源信号O2。在切换单元SW的第二状态时,切换单元SW将第一输出信号OUT1切换为正极性的第二源信号O2,以及将第二输出信号OUT2切换为负极性的第一源信号O1。
由图5A和图5B可知,本发明的正负压输入运算放大器组中仅有两个差动对、两个电流源、以及两个工作区控制电路。因此,相较于现有的正负压输入运算放大器组,本发明确实具有较小的布局面积,并且由于电流源数目的减少,使得静态电流较低并且减少电能损耗。以下详细介绍本发明正运算放大器POP以及负运算放大器NOP的工作原理。
假设正电压源PAVDD为+5V、接地电压源GND为0V、负电压源NAVDD为-5V,其中,正运算放大器POP以及负运算放大器NOP以耐压5V的晶体管来进行设计。
在正运算放大器POP中,假设第一输入信号IN1为0V时,第一输出信号OUT1也为0V。因此,节点a电压为Vng1-Vngs1=Vng2-Vngs2=0V-Vthn,其中,Vng1为第一N型晶体管MN1的栅极电压、Vng2为第二N型晶体管MN2的栅极电压、Vngs1为第一N晶体管MN1的栅源极电压、Vngs2为第二N晶体管MN2的栅源极电压、Vthn为N型晶体管的正值阈值电压(threshold voltage)。节点b电压为Vng3-Vgs3=0V-Vthn,其中,Vng3为第三N型晶体管MN3的栅极电压、Vngs3为第三N晶体管MN3的栅源极电压。很明显地,此时节点a与节点b之间电压几乎相等,所以第三N型晶体管MN3在其耐压(5V)范围之内。
在正运算放大器POP中,假设第一输入信号IN1为+5V时,第一输出信号OUT1也为+5V。因此,节点a电压为Vng1-Vngs1=Vng2-Vngs2=5V-Vthn。节点b电压为Vng3-Vngs3=0V-Vthn。很明显地,此时节点a与节点b之间电压约为+5V,所以第三N型晶体管MN3在其耐压(5V)范围之内。
由上述的说明可知,不论第一输入信号IN1在0V至+5V之间变化时,正运算放大器POP皆可正常工作。
在负运算放大器NOP中,假设第二输入信号IN2为-5V时,第二输出信号OUT2也为-5V。因此,节点c电压为Vpg1-Vpgs1=Vpg2-Vpgs2=-5V-Vthp,其中,Vpg1为第一P型晶体管MP1的栅极电压、Vpg2为第二P型晶体管MP2的栅极电压、Vpgs1为第一P晶体管MP1的栅源极电压、Vpgs2为第二P晶体管MP2的栅源极电压、Vthp为P型晶体管的负值阈值电压。节点d电压为Vpg3-Vpgs3=0V-Vthp,其中,Vpg3为第三P型晶体管MP3栅极电压、Vpgs3为第三P晶体管MP3的栅源极电压。很明显地,此时节点d与节点c之间电压约为+5V,所以第三P型晶体管MP3在其耐压(5V)范围之内。
在负运算放大器NOP中,假设第二输入信号IN2为0V时,第二输出信号OUT2也为0V。因此,节点c电压为Vpg1-Vpgs1=Vpg2-Vpgs2=0V-Vthp。节点d电压为Vpg3-Vpgs3=0V-Vthn。很明显地,此时节点d与节点c之间电压几乎相等,所以第三P型晶体管MP3在其耐压(5V)范围之内。
由上述的说明可知,不论第二输入信号IN2在-5V至0V之间变化时,负运算放大器(NOP)皆可正常工作。
由上述的说明可知,本发明的提出的正负压输入运算放大器组,其正运算放大器POP与负运算放大器NOP均具有较少的布局面积,以及较少的静态电流,进而可有效地降低电能的损耗。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (5)
1.一种正负压运算放大器组,适用于一源极驱动器,用于接收一第一电源电压、一第二电源电压、以及一第三电源电压,其中,所述第一电源电压大于第二电源电压,第二电源电压大于第三电源电压,其特征在于:所述正负压运算放大器组包括:
一正运算放大器,用于接收一第一输入信号,进而产生一第一输出信号,其中,所述第一输入信号和第一输出信号工作在所述第一电源电压和第二电源电压之间,所述正运算放大器包括:
一第一N型晶体管,设有一第一栅极作为该正运算放大器的一正输入端,用于接收所述第一输入信号;
一第二N型晶体管,设有一第二栅极作为该正运算放大器的一负输入端,所述第一N型晶体管的第一源极与该第二N型晶体管的第二源极连接至第一节点;
一第三N型晶体管,设有一第三漏极、一第三栅极以及一第三源极,所述第三漏极连接至所述第一节点,所述第三栅极接收所述第二电源电压,所述第三源极连接至一第二节点;
一第一工作区控制电路,设有一第一端、一第二端以及一第三端,所述第一端连接至所述第一N型晶体管的第一漏极,所述第二端连接至所述第二N型晶体管的第二漏极,所述第三端用于接收所述第一电源电压;
一第一电流源,连接于所述第二节点和第三电源电压之间,所述第一电流源和第一工作区控制电路控制所述第一N型晶体管和第二N型晶体管工作在工作区内;以及
一第一输出级电路,设有一第一电源端、一第二电源端、一输入端以及一输出端,所述第一电源端和第二电源端分别接收所述第一电源电压和第二电源电压,所述输入端连接至所述第二漏极,所述输出端连接至所述第二栅极,用于产生所述第一输出信号;
一负运算放大器,用于接收一第二输入信号,进而产生一第二输出信号,所述第二输入信号和第二输出信号工作在所述第二电源电压和第三电源电压之间,所述负运算放大器包括:
一第一P型晶体管,设有一第四栅极为该负运算放大器的一正输入端,用于接收所述第二输入信号;
一第二P型晶体管,设有一第五栅极作为该负运算放大器的一负输入端,所述第一P型晶体管的第四源极与该第二P型晶体管的第五源极连接至第三节点;
一第三P型晶体管,设有一第六漏极、一第六栅极以及一第六源极,所述第六漏极连接至所述第三节点,所述第六栅极接收所述第二电源电压,所述第六源极连接至一第四节点;
一第二工作区控制电路,包括一第一端、一第二端以及一第三端,所述第一端连接至所述第一P型晶体管的第四漏极,所述第二端连接至所述第二P型晶体管的第五漏极,所述第三端接收所述第三电源电压;
一第二电流源,连接于所述第四节点和第一电源电压之间,所述第二电流源和第二工作区控制电路控制所述第一P型晶体管和第二P型晶体管工作在工作区内;以及
一第二输出级电路,设有一第三电源端、一第四电源端、一输入端以及一输出端,所述第三电源端和第四电源端分别接收所述第二电源电压和第三电源电压,所述输入端连接至所述第四漏极,所述输出端连接至所述第五栅极,用于产生所述第二输出信号;以及
一切换单元,当处于一第一状态时,将所述第一输出信号切换为一第一源信号,将所述第二输出信号切换为一第二源信号,以及当处于一第二状态时,将所述第一输出信号切换为该第二源信号,将所述第二输出信号切换为该第一源信号,进而控制该第一源信号与该第二源信号的极性变化。
2.如权利要求1所述的正负压运算放大器组,其特征在于:所述第一输出级电路与第二输出级电路均为缓冲器。
3.如权利要求1所述的正负压运算放大器组,其特征在于:所述第一电源电压为5V,所述第二电源电压为0V,所述第三电源电压为-5V。
4.如权利要求1所述的正负压运算放大器组,其特征在于:所述第一电源电压为正电压,所述第二电源电压为接地电压,所述第三电源电压为负电压。
5.如权利要求1所述的正负压运算放大器组,其特征在于:所述正运算放大器和负运算放大器为输入轨对轨的运算放大器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110352696.0A CN102386861B (zh) | 2011-11-07 | 2011-11-07 | 正负压输入运算放大器组 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110352696.0A CN102386861B (zh) | 2011-11-07 | 2011-11-07 | 正负压输入运算放大器组 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102386861A CN102386861A (zh) | 2012-03-21 |
CN102386861B true CN102386861B (zh) | 2015-04-29 |
Family
ID=45825911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110352696.0A Active CN102386861B (zh) | 2011-11-07 | 2011-11-07 | 正负压输入运算放大器组 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102386861B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1953321A (zh) * | 2005-10-21 | 2007-04-25 | 冲电气工业株式会社 | 运算放大器 |
CN101471048A (zh) * | 2007-12-27 | 2009-07-01 | 比亚迪股份有限公司 | 一种tft-lcd驱动电路及液晶显示装置 |
CN101714868A (zh) * | 2008-09-30 | 2010-05-26 | 奇景光电股份有限公司 | 输出缓冲器及使用该输出缓冲器的源极驱动器 |
-
2011
- 2011-11-07 CN CN201110352696.0A patent/CN102386861B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1953321A (zh) * | 2005-10-21 | 2007-04-25 | 冲电气工业株式会社 | 运算放大器 |
CN101471048A (zh) * | 2007-12-27 | 2009-07-01 | 比亚迪股份有限公司 | 一种tft-lcd驱动电路及液晶显示装置 |
CN101714868A (zh) * | 2008-09-30 | 2010-05-26 | 奇景光电股份有限公司 | 输出缓冲器及使用该输出缓冲器的源极驱动器 |
Also Published As
Publication number | Publication date |
---|---|
CN102386861A (zh) | 2012-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101174397B (zh) | 数据驱动器及显示装置 | |
CN101552841B (zh) | 输出放大电路、输出电路、数据驱动器以及显示装置 | |
CN102447476B (zh) | 电流舵型数模转换器 | |
KR101900951B1 (ko) | 출력 회로, 데이터 드라이버 및 표시 장치 | |
KR101330751B1 (ko) | 클래스 ab 출력 스테이지를 갖는 투-스테이지 연산증폭기 | |
JP5208882B2 (ja) | 表示装置用電源回路 | |
JP2013085080A (ja) | 出力回路及びデータドライバ及び表示装置 | |
CN101364794A (zh) | 放大电路和显示单元 | |
CN102436787A (zh) | 电平移位器电路以及显示器驱动电路 | |
CN102768827A (zh) | 用于显示稳定的液晶面板驱动电路 | |
US9455690B2 (en) | Half-power buffer and/or amplifier | |
CN106209098B (zh) | 一种数模转换器 | |
Marano et al. | A new compact low-power high-speed rail-to-rail class-B buffer for LCD applications | |
JP2011166555A (ja) | ソースドライバ及び液晶表示装置 | |
CN108696251A (zh) | 驱动电路及其使用的运算放大器电路 | |
TWI431587B (zh) | 正負壓輸入操作放大器組 | |
CN102386861B (zh) | 正负压输入运算放大器组 | |
CN101931374A (zh) | 差分信号接收电路和显示设备 | |
CN102264166B (zh) | Led输出驱动电路结构及为led提供驱动电流的方法 | |
US9537469B2 (en) | CMOS level shifter with reduced high voltage transistor count | |
CN103825567A (zh) | 运算放大器电路 | |
JP2005328464A (ja) | 増幅器及びこれを用いた液晶ディスプレイ装置 | |
Marano et al. | Low-power dual-active class-AB buffer amplifier with self-biasing network for LCD column drivers | |
JP2012208318A5 (zh) | ||
Marano et al. | A novel low-power high-speed rail-to-rail class-B buffer amplifier for LCD output drivers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |