TWI384752B - Buffer amplifiers and flat panel display devices - Google Patents

Buffer amplifiers and flat panel display devices Download PDF

Info

Publication number
TWI384752B
TWI384752B TW098127121A TW98127121A TWI384752B TW I384752 B TWI384752 B TW I384752B TW 098127121 A TW098127121 A TW 098127121A TW 98127121 A TW98127121 A TW 98127121A TW I384752 B TWI384752 B TW I384752B
Authority
TW
Taiwan
Prior art keywords
module
current
voltage
circuit
differential
Prior art date
Application number
TW098127121A
Other languages
English (en)
Other versions
TW201106615A (en
Original Assignee
Nat Univ Chung Hsing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Chung Hsing filed Critical Nat Univ Chung Hsing
Priority to TW098127121A priority Critical patent/TWI384752B/zh
Publication of TW201106615A publication Critical patent/TW201106615A/zh
Application granted granted Critical
Publication of TWI384752B publication Critical patent/TWI384752B/zh

Links

Description

緩衝放大器及平面顯示裝置
本發明是有關於一種放大器與顯示裝置，特別是指一種用於放大類比信號的緩衝放大器和具有該緩衝放大器的平面顯示裝置。
在類比訊號的處理上，為避免訊號在電路傳遞中，被導線電阻、導線電容吸收而造成失真，因此緩衝放大器的原理被應用於類比電路設計中，來解決此問題。
如圖1和圖2所示，論文”C.-W. Lu,High-Speed Driving Scheme and Compact High-Speed Low-Power Rail-to-Rail Class-B Buffer Amplifier for LCD Applications”中提出一種緩衝放大器，包含一輸入電路A10、一第一輸出電路A11、一第二輸出電路A12和一補償電路A13。
第二輸出電路A12包括一P型金屬氧化物半導體場效電晶體29(PMOS29)和N型金屬氧化物半導體場效電晶體30(NMOS30)，當PMOS29不導通時，且NMOS30操作於三極區域(triode region)時，輸出電流為
由式一可知，輸出電流I與NMOS30的汲源電壓VDS 有關，為了在VDS 極小時仍保持足夠大的電流對負載CL 放電，NMOS30的寬長比(W/L)必須大，同理可推得PMOS29的寬長比(W/L)也必須大，將造成晶片面積增加而增加成本，才能達到較高的驅動能力。
因此，本發明之目的，即在提供一種避免上述缺失和增加操作效能的一種緩衝放大器。
該緩衝放大器，適用於將一對差動輸入電壓放大以提供一驅動電流對負載進行充放電，且包含：一輸入電路，接收該對差動輸入電壓以提供一對差動輸出電壓；一增益放大電路，包括一差動模組、一負載模組，和一相位補償模組，該差動模組接收該對差動輸出電壓以輸出二電流，而該負載模組分別根據該二電流產生一放大過的增益電壓，該相位補償模組設置於該差動模組和該負載模組之間以補償極點的方式提高相位範圍；及一AB類輸出電路，接收該增益電壓進而轉換成該驅動電流，且包括一電壓轉換電流模組、一第一電流鏡模組，和一第二電流鏡模組；該電壓轉換電流模組將該增益電壓轉換成二源極電流，該第一、第二電流鏡模組分別以一電流放大比例將該二源極電流放大，且將放大後的該二源極電流之差作為該驅動電流對負載進行充放電。
本發明之另一目的是提供一種平面顯示裝置。
該平面顯示裝置，包含：一時序控制電路，接收一視訊資料且根據該視訊資料分別輸出一源極時脈信號、一畫素資料，和一閘極控制信號；一資料匯流排，電連接於該時序控制電路且用於傳輸該畫素資料；多數個源極驅動電路，每一源極驅動電路接收該源極時脈信號和從該資料匯流排取得該畫素資料，且包括一數位資料接收與轉換模組和多數個緩衝放大器；該數位資料接收與轉換模組接收該源極時脈信號且根據該源極時脈信號切換於高、低電位之間多個週期接收多數筆來自該資料匯流排以串列形式輸入的該畫素資料，且將該等畫素資料以平行方式轉換成多數個類比電壓一起輸出；每一緩衝放大器分別接收其相對應的該類比電壓，進而將該類比電壓加大驅動能力以輸出一驅動信號，且具有：一輸入電路，接收該類比電壓以提供一對差動輸出電壓；一增益放大電路，包括一差動模組、一負載模組，和一相位補償模組，該差動模組接收該對差動輸出電壓以輸出二電流，而該負載模組分別根據該二電流產生一放大過的增益電壓，該相位補償模組設置於該差動模組和該負載模組之間以補償極點的方式提高相位範圍；及一AB類輸出電路，接收該增益電壓進而轉換成該驅動電流，且包括一電壓轉換電流模組、一第一電流鏡模組，和一第二電流鏡模組；該電壓轉換電流模組將該增益電壓轉換成二源極電流，該第一、第二電流鏡模組分別以一電流放大比例將該二源極電流放大，且將放大後的該二源極電流之差作為該驅動信號；多數個閘極驅動電路，每一閘極驅動電路接收該閘極控制信號，且根據該閘極控制信號的控制以輸出一於高、低電位之間切換的閘極驅動電壓；及一面板，包括多數個畫素電路且每一畫素電路具有一電晶體，和一畫素電容，該電晶體具有一電連接於該源極驅動電路的第一端、一電連接於該閘極驅動電路的第二端和一第三端，該畫素電容電連接於該電晶體之第三端與地之間；該等閘極驅動電路根據該閘極控制信號輸出該閘極驅動電壓先使該面板的其中之一行上的該等電晶體導通，進而該等源極驅動電路根據該行上的每一電晶體所對應的畫素資料，分別輸出相對應的驅動信號使與該電晶體耦接的畫素電容進行充放電。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一個較佳實施例的詳細說明中，將可清楚的呈現。
如圖3，本發明之較佳實施例的緩衝放大器，適用於將一對差動輸入電壓Vin+ 和Vin- 放大以提供一驅動電流ID 對負載進行充放電，且包括：一輸入電路A1(第一級)、一增益放大電路A2(第二級)，和一AB類輸出電路A3(第三級)。
如圖3和圖4所示，輸入電路A1為軌對軌互補型串疊(rail-to-rail complementary folded-cascode)架構，其接收該對差動輸入電壓Vin+ 和Vin- 以提供一對差動輸出電壓VO+ 、VO- ，且包括一PMOS3、一PMOS4、一NMOS5、一NMOS6、一PMOS9~一PMOS12、一NMOS13~一NMOS16，和一電流源A01。
PMOS3之源極電連接於PMOS4之源極，且PMOS3和PMOS4之閘極分別電連接於差動輸入電壓Vin- 和Vin+ ，而NMOS5之源極電連接於NMOS6之源極，NMOS5和NMOS6之閘極分別電連接於差動輸入電壓Vin- 和Vin+ 。
PMOS9和PMOS10的汲極分別電連接於NMOS5和NMOS6的汲極，以作為其主動負載，而NMOS15和NMOS16的汲極分別電連接於PMOS3和PMOS4的汲極，以作為其主動負載，又PMOS9、PMOS11、NMOS13、NMOS15的閘極分別電連接於PMOS10、PMOS12、NMOS14、NMOS16的閘極，且PMOS10、PMOS11、NMOS13、NMOS16的閘極和汲極分別電連接成短路，而PMOS9、PMOS11、NMOS13、NMOS15的串聯和PMOS10、PMOS12、NMOS14、NMOS16的串聯所形成的疊接的架構，使得分別位於PMOS11和PMOS12之汲極的等效輸出阻抗大幅提升，以增加分別由PMOS11和PMOS12之汲極所提供的該對差動輸出電壓VO+ 、VO- 。
電流源A01提供一第一偏壓電流Ib1 和一第二偏壓電流Ib2 ，且包括一串聯的PMOS1和PMOS2、一串聯的NMOS7和NMOS8，和一偏壓電路A011。
偏壓電路A011接收一直流電源VDD而分別輸出四個感應電壓到PMOS1、PMOS2、NMOS7和NMOS8的閘極。
PMOS2之汲極電連接於PMOS3和PMOS4的源極且提供第一偏壓電流Ib1 ，NMOS7之汲極電連接於NMOS5和NMOS6的源極且提供第二偏壓電流Ib2 ，又於共模分析時，串聯的PMOS1和PMOS2將增加位於PMOS3和PMOS4之源極的等效阻抗，而串聯的NMOS7和NMOS8將增加位於NMOS5和NMOS6之源極的等效阻抗，因此減少共模增益而能增加共模拒絕比(CMRR)。
如圖3和5所示，該增益放大電路A2包括一差動模組A23、一負載模組A21，和一相位補償模組A22，該差動模組A23接收該對差動輸出電壓VO- 、VO+ 以輸出二電流，而該負載模組A21分別根據該二電流產生一放大過的增益電壓VG ，該相位補償模組A22設置於該差動模組A23和該負載模組A21之間以補償極點的方式提高相位範圍(phase margin)。
該差動模組A23包括一NMOS19和一NMOS20，NMOS19和NMOS20的閘極分別接收該對差動輸出電壓VO .和VO+ ，且根據該對差動輸出電壓VO+ 、VO- 的變化，分別於NMOS19和NMOS20的汲極產生一汲極電流id19 和一汲極電流id20 。
負載模組A21分別電連接於NMOS19和NMOS20的汲極，且接收該汲極電流id19 ，進行電流複製以產生一汲極電流id18 ，且在本實施例中包括一PMOS17和一PMOS18，PMOS18之汲極電連接於NMOS20之汲極，而PMOS17之閘極和汲極電連接短路，以形成設置於NMOS19之汲極的主動電阻以接收汲極電流id19 ，而PMOS18之閘極電連接於PMOS17之閘極，且根據PMOS18之閘極電壓由PMOS18之汲極輸出一汲極電流id18 ，進而根據汲極電流id20 和汲極電流id18 的差值與PMOS18和NMOS20的輸出阻抗，由NMOS20的汲極得到該增益電壓VG ，而增益電壓VG 與該對差動輸出電壓差值|VO+ -VO- |的比例就是增益放大電路A2的電壓放大比例。
該相位補償模組A22設置於NMOS20的汲極和閘極之間，且包括一電容C，該電容C電連接於NMOS20的汲極和閘極之間，並根據NMOS20之汲極電壓和閘極電壓的電壓增益所產生的米勒效應(Miller effect)，使得極點分離以提高相位範圍。
值得注意的是，相位補償模組A22不限於上述的方式，也可以電阻串聯電容的方式，或是以PMOS、NMOS等效主動電阻與電容串聯，又增益放大電路A2的電路架構不限於本實施例，也可以將NMOS19和NMOS20改成PMOS19’、PMOS20’，而將負載模組改成NMOS架構A21’，如圖6所示，或以電阻取代主動電阻PMOS17。
又如圖7所示，該增益放大電路A2可更包括二設置於差動模組A23與接地之間的第二負載模組A24，以提高操作於直流偏壓時的直流電流所流經路徑的阻抗，該二第二負載模組A24分別為一NMOS29、一NMOS30，該NMOS29、30分別具有一電連接於該NMOS19、20之源極的汲極和閘極，及一接地的源極，也就是說該NMOS29、30電連接的方式如同增加二極體於電流路徑上以增加門檻電壓(threshold voltage)而降低直流電流，以降低靜態消耗功率和減少待機時的功率消耗。
值得注意的是，該二第二負載模組A24不限於上述方式，也可以PMOS、PNP-BJT、NPN-BJT、電阻，或其他等效電阻功能的元件。
如圖8所示，AB類放大電路A3接收該增益電壓VG ，進而轉換成該驅動電流ID ，且包括一電壓轉換電流模組A33、一第一電流鏡模組A31，和一第二電流鏡模組A32。
該電壓轉換電流模組A33將該增益電壓VG 轉換成一源極電流is21 和源極電流is22 ，且包括一NMOS21和一PMOS22，又NMOS21和PMOS22的閘極接收該增益電壓VG ，且根據增益電壓VG 的變化，分別經由NMOS21和PMOS22之源極輸出源極電流is21 和源極電流is22 。
第一電流鏡模組A31接收源極電流is21 ，進而以一電流放大比例將該源極電流is21 放大成一汲極電流id26 ，且包括一NMOS25，和一NMOS26，NMOS25之汲極和閘極電連接成短路，且接收該源極電流is21 ，而NMOS26之閘極電連接於NMOS25之閘極，且NMOS26的寬長比則是N倍於NMOS25的寬長比，因此NMOS26的汲極以N倍於源極電流is21 的電流放大比例輸出汲極電流id26 。
第二電流鏡模組A32接收源極電流is22 ，進而以一電流放大比例將該源極電流is22 放大成一汲極電流id24 ，且包括一PMOS23，和一PMOS24，PMOS23之汲極和閘極電連接成短路，且接收該源極電流is22 ，而PMOS24之閘極電連接於PMOS23之閘極，且PMOS24的寬長比則是N倍於PMOS23的寬長比，因此PMOS24的汲極以N倍於源極電流is22 的電流放大比例輸出汲極電流id24 ，使該汲極電流id26 和汲極電流id24 相減而得到驅動電流ID 。
由於在大部分的情況下，PMOS24和NMOS26的閘極電壓處於小於直流電源VDD和大於接地的電位之間，使PMOS24和NMOS26都操作於飽和區域，且汲極電流id26 和汲極電流id24 與其汲源極電壓VDS26 、|VDS24 |無關，因此只需N夠大且PMOS24和NMOS26的寬長比不需太大，即可產生足夠的驅動電流ID 。
值得注意的是，圖8中所示的第一、二電流鏡模組A31、A32不限於本實施例，也可以如圖9所示的雙極性接面電晶體(BJT)架構A31’、A32’為電路，或如圖10所示，以二電阻R23、R25分別取代圖8中的主動電阻PMOS23和NMOS25，或如圖11所示，以二電阻R27、R28分別取代圖9中的主動電阻PNP-BJT27和NPN-BJT28，或是其他以NMOS、PMOS、PNP-BJT、NPN-BJT，和電阻形式排列組合所得到的架構。
如圖12所示，本發明平面顯示裝置之較佳實施例，包含一控制介面CB、一時序控制電路TCON、一資料匯流排DB、多數個源極驅動電路SD、多數個閘極驅動電路GD，和一面板K。
該控制介面CB接收一呈類比或數位的影像資訊，且將其進行轉換後輸出一呈數位形式的視訊資料。
時序控制電路TCON接收該視訊資料，且根據該視訊資料分別輸出一源極時脈信號CK、一畫素資料，和一閘極控制信號。
該資料匯流排DB電連接於該時序控制電路TCON和該等源極驅動電路SD之間，且用於傳輸該畫素資料。
每一源極驅動電路SD接收該源極時脈信號CK和從該資料匯流排DB取得該畫素資料，且如圖13所示，其包括一數位資料接收與轉換模組RCM和多數個緩衝放大器BF。
該數位資料接收與轉換模組RCM接收該源極時脈信號CK和來自該資料匯流排DB上的該畫素資料，且根據該源極時脈信號CK切換於高、低電位之間多個週期接收多數筆以串列形式輸入的該畫素資料，且將該等畫素資料以平行方式轉換成多數個類比電壓一起輸出，且具有多數個串接的移位暫存器SR(shift register)、多數個資料暫存單元DR(data register)、多數個電位轉換器LS，和多數個的數位類比轉換器DA，其中每一類比電壓相對應於每一畫素資料。
每一移位暫存器SR接收該源極時脈信號CK而動作，該源極時脈信號CK每經過一個週期，移位暫存器輸出端會傳送脈波至下一個移位暫存器之輸入端，且在本實施例中，該移位暫存器SR為兩個D型正反器(D-Flip Flop)組成，但不限於此，也可以其他電路架構實現。
該等資料暫存單元DR分別具有電連接於該等移位暫存器SR之輸出端的一第一端、一電連接於該資料匯流排DB且根據所對應的脈波逐一擷取該畫素資料的第二端和一輸出該畫素資料的輸出端，且每一資料暫存單元DR具有一取樣暫存器和一保持暫存器，而每一取樣暫存器根據所對應的脈波從資料匯流排DB上接收該畫素資料，直到所有取樣暫存器都接收該畫素資料後，再將該等的畫素資料全部平行傳送到該等保持暫存器，進而由該等資料暫存單元DR的輸出端一次提供全部的畫素資料。
該等電位轉換器LS分別具有電連接於該等資料暫存單元DR之輸出端的一輸入端和一輸出端，每一輸入端分接收所對應的該畫素資料，進而將該畫素資料由邏輯元件的電壓準位提升到類比元件電壓準位，且由該輸出端提供一數位信號。
每一數位類比轉換器DA接收多數個所對應的該數位信號，且將其轉換成類比電壓。
該等緩衝放大器BF分別電連接於該等數位類比轉換器DA，而每一緩衝放大器BF相同於上述實施例的電路，且接收其相對應的該類比電壓，進而將該類比電壓加大驅動能力以輸出一驅動信號。
回到圖12，每一閘極驅動電路GD接收該閘極控制信號，且根據該閘極控制信號的控制以輸出一於高、低電位之間切換的閘極驅動電壓。
該面板K包括多數個排列成陣列形式的畫素電路P，且每一畫素電路P具有一電晶體TP ，和一畫素電容CP ，該電晶體TP 具有一電連接於該源極驅動電路SD的第一端(汲極)、一電連接於該閘極驅動電路GD的第二端(閘極)和一第三端(源極)，而在本實施例中，該電晶體TP 為一薄膜電晶體(TFT)，但不限於此。
該畫素電容CP 電連接於該電晶體TP 之第三端與地之間。
將影像呈現於面板K的操作為：該等閘極驅動電路GD根據該閘極控制信號輸出該閘極驅動電壓先使該面板K的其中之一行上的電晶體TP 導通，進而該源極驅動電路SD根據該行上電晶體TP 所對應的畫素資料輸出一代表灰階值的驅動信號使與該電晶體TP 耦接的畫素電容CP 進行充放電，依此類推逐一使其他行上的電晶體TP 導通及畫素電容CP 進行充放電。
綜上所述，本實施例之緩衝放大器具有以下優點：
一、第一級為軌對軌互補型串疊架構，因此可得到較大的輸入與輸出範圍，且有助於增加電壓增益。
二、第二級使用的增益放大電路A2，更進一步地提升整體電路的增益且降低輸入抵補電壓。
三、第三級則是採用AB類放大電路A3，不需要太大的長寬比即可驅動大負載，於設計晶片時不僅可減少晶片面積，更能提升輸出驅動能力。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1~4．．．PMOS
5~8．．．NMOS
9~12．．．PMOS
13~16．．．NMOS
17~18．．．PMOS
19~21．．．NMOS
22~24．．．PMOS
25~26．．．NMOS
29~30．．．NMOS
27．．．PNP-BJT
28．．．NPN-BJT
A1．．．輸入電路
A01．．．電流源
A011．．．偏壓電路
A2．．．增益放大電路
A21．．．負載模組
A22．．．相位補償模組
A23．．．差動模組
A24．．．第二負載模組
A3．．．AB類輸出電路
A31．．．第一電流鏡模組
A32．．．第二電流鏡模組
A33．．．電壓轉換電流模組
C．．．電容
19’~20’．．．PMOS
R23．．．電阻
R25．．．電阻
R27．．．電阻
R28．．．電阻
A21’．．．負載模組
A31’．．．第一電流鏡模組
A32’．．．第二電流鏡模組
CB．．．控制介面
DB．．．資料匯流排
SD．．．源極驅動電路
RCM．．．數位資料接收與轉換模組
SR．．．移位暫存器
DR．．．資料暫存單元
LS．．．準位偏移器
DA．．．數位類比轉換器
BF．．．緩衝放大器
GD．．．閘極驅動電路
TCON．．．時序控制器
K．．．面板
P．．．畫素電路
CP ．．．畫素電容
TP ．．．電晶體
圖1是習知之緩衝放大器的架構圖；
圖2是習知之緩衝放大器的電路圖；
圖3是本發明緩衝放大器之較佳實施例的架構圖；
圖4是輸入電路的電路圖；
圖5是增益放大電路的第一種電路圖；
圖6是增益放大電路的第二種電路圖；
圖7是增益放大電路的第三種電路圖；
圖8是AB類輸出電路的電路圖；
圖9是AB類輸出電路的第二種實施圖；
圖10是AB類輸出電路的第三種實施圖；
圖11是AB類輸出電路的第四種實施圖；
圖12是本發明平面顯示裝置之較佳實施例的架構圖；及
圖13是源極驅動電路的電路圖。
A1．．．輸入電路
A2．．．增益放大電路
A3．．．AB類輸出電路

Claims (18)

  1. 一種緩衝放大器，適用於將一對差動輸入電壓放大以提供一驅動電流對負載進行充放電，且包含：一輸入電路，接收該對差動輸入電壓以提供一對差動輸出電壓，該輸入電路為軌對軌互補型串疊架構，使等效輸出阻抗提升以將所接收的該對差動輸入電壓增加成該對差動輸出電壓；一增益放大電路，包括一差動模組、一負載模組，和一相位補償模組，該差動模組接收該對差動輸出電壓以輸出二電流，而該負載模組分別根據該二電流產生一放大過的增益電壓，該相位補償模組設置於該差動模組和該負載模組之間以補償極點的方式提高相位範圍；及一AB類輸出電路，接收該增益電壓進而轉換成該驅動電流，且包括一電壓轉換電流模組、一第一電流鏡模組，和一第二電流鏡模組；該電壓轉換電流模組將該增益電壓轉換成二源極電流，該第一、第二電流鏡模組分別以一電流放大比例將該二源極電流放大，且將放大後的該二源極電流之差作為該驅動電流對負載進行充放電。
  2. 依據申請專利範圍第1項所述之緩衝放大器，其中，該第一電流鏡模組和該第二電流鏡模組，分別以P型金屬氧化物半導體場效電晶體和N型金屬氧化物半導體場效電晶體實現。
  3. 依據申請專利範圍第1項所述之緩衝放大器，其中，該 第一電流鏡模組和該第二電流鏡模組，分別以PNP型雙極接面電晶體和NPN型雙極接面電晶體實現。
  4. 依據申請專利範圍第1項所述之緩衝放大器，其中，該第一電流鏡模組包括一電阻和一與該電阻電連接的PNP型雙極接面電晶體，而該第二電流鏡模組包括一電阻和一與該電阻電連接的NPN型雙極接面電晶體。
  5. 依據申請專利範圍第1項所述之緩衝放大器，其中，該第一電流鏡模組包括一電阻和一與該電阻電連接的P型金屬氧化物半導體場效電晶體，而該第二電流鏡模組包括一電阻和一與該電阻電連接的N型金屬氧化物半導體場效電晶體。
  6. 依據申請專利範圍第1項所述之緩衝放大器，其中，該增益放大電路的差動模組包括二N型金屬氧化物半導體場效電晶體，該二N型金屬氧化物半導體場效電晶體的閘極分別接收該對差動輸出電壓，而該負載模組分別電連接於該二N型金屬氧化物半導體場效電晶體的汲極，且於該二N型金屬氧化物半導體場效電晶體的汲極的其中之一輸出該增益電壓。
  7. 依據申請專利範圍第6項所述之緩衝放大器，其中，該該增益放大電路的相位補償模組設置於該二N型金屬氧化物半導體場效電晶體其中之一的汲極和閘極之間。
  8. 依據申請專利範圍第7項所述之緩衝放大器，其中，該相位補償模組包括一電容。
  9. 依據申請專利範圍第6項所述之緩衝放大器，其中，該 負載模組包括以P型金屬氧化物半導體場效電晶體實現的電流鏡。
  10. 依據申請專利範圍第1項所述之緩衝放大器，其中，該增益放大電路的差動模組包括二P型金屬氧化物半導體場效電晶體，該二P型金屬氧化物半導體場效電晶體的閘極分別接收該對差動輸出電壓，而該負載模組分別電連接於該二P型金屬氧化物半導體場效電晶體的汲極，且於該二P型金屬氧化物半導體場效電晶體的汲極的其中之一輸出該增益電壓。
  11. 依據申請專利範圍第10項所述之緩衝放大器，其中，該增益放大電路的相位補償模組設置於該二P型金屬氧化物半導體場效電晶體其中之一的汲極和閘極之間。
  12. 依據申請專利範圍第11項所述之緩衝放大器，其中，該相位補償模組包括一電容。
  13. 依據申請專利範圍第10項所述之緩衝放大器，其中，該負載模組包括以N型金屬氧化物半導體場效電晶體實現的電流鏡。
  14. 依據申請專利範圍第1項所述之緩衝放大器，其中，該增益放大電路更包括二第二負載模組，該二第二負載模組分別設置於該差動模組與地之間以增加直流電流所流經路徑的阻抗。
  15. 依據申請專利範圍第1項所述之緩衝放大器，其中，該第二負載模組具有一N型金屬氧化物半導體場效電晶體，且該電晶體的汲極和閘極電連接成短路。
  16. 一種平面顯示裝置，包含：一時序控制電路，接收一視訊資料且根據該視訊資料分別輸出一源極時脈信號、一畫素資料，和一閘極控制信號；一資料匯流排，電連接於該時序控制電路且用於傳輸該畫素資料；多數個源極驅動電路，每一源極驅動電路接收該源極時脈信號和從該資料匯流排取得該畫素資料，且包括一數位資料接收與轉換模組和多數個緩衝放大器；該數位資料接收與轉換模組接收該源極時脈信號且根據該源極時脈信號切換於高、低電位之間多個週期接收多數筆來自該資料匯流排以串列形式輸入的該畫素資料，且將該等畫素資料以平行方式轉換成多數個類比電壓一起輸出；每一緩衝放大器分別接收其相對應的該類比電壓，進而將該類比電壓加大驅動能力以輸出一驅動信號，且具有：一輸入電路，接收該類比電壓以提供一對差動輸出電壓，該輸入電路為軌對軌互補型串疊架構，使等效輸出阻抗提升以將所接收的該對差動輸入電壓增加成該對差動輸出電壓；一增益放大電路，包括一差動模組、一負載模組，和一相位補償模組，該差動模組接收該對差動輸出電壓以輸出二電流，而該負載模組分別根據該 二電流產生一放大過的增益電壓，該相位補償模組設置於該差動模組和該負載模組之間以補償極點的方式提高相位範圍；及一AB類輸出電路，接收該增益電壓進而轉換成該驅動電流，且包括一電壓轉換電流模組、一第一電流鏡模組，和一第二電流鏡模組；該電壓轉換電流模組將該增益電壓轉換成二源極電流，該第一、第二電流鏡模組分別以一電流放大比例將該二源極電流放大，且將放大後的該二源極電流之差作為該驅動信號；多數個閘極驅動電路，每一閘極驅動電路接收該閘極控制信號，且根據該閘極控制信號的控制以輸出一於高、低電位之間切換的閘極驅動電壓；及一面板，包括多數個畫素電路且每一畫素電路具有一電晶體，和一畫素電容，該電晶體具有一電連接於該源極驅動電路的第一端、一電連接於該閘極驅動電路的第二端和一第三端，該畫素電容電連接於該電晶體之第三端與地之間；該等閘極驅動電路根據該閘極控制信號輸出該閘極驅動電壓先使該面板的其中之一行上的該等電晶體導通，進而該等源極驅動電路根據該行上的每一電晶體所對應的畫素資料，分別輸出相對應的驅動信號使與該電晶體耦接的畫素電容進行充放電。
  17. 依據申請專利範圍第16項所述之平面顯示裝置，更包含 一控制介面，該控制介面接收一呈類比或數位的影像資訊，且將其進行轉換後輸出一呈數位形式的該視訊資料。
  18. 依據申請專利範圍第16項所述之平面顯示裝置，其中，該數位資料接收與轉換模組更具有：多數個移位暫存器，每一移位暫存器接收該源極時脈信號而動作，隨著該源極時脈信號每經過一個週期將使其中之一移位暫存器的輸出端傳送一脈波至下一個移位暫存器之輸入端；多數個資料暫存單元，該等資料暫存單元分別具有電連接於該等移位暫存器之輸出端的一第一端、一電連接於該資料匯流排且根據所對應的該脈波逐一擷取該畫素資料的第二端和一輸出該畫素資料的輸出端；多數個電位轉換器，該等電位轉換器分別具有電連接於該等資料暫存單元之輸出端的一輸入端和一輸出端，每一輸入端分接收所對應的該畫素資料，進而將該畫素資料由邏輯元件的電壓準位提升到類比元件電壓準位，且由該輸出端提供一數位信號；及多數個數位類比轉換器，每一數位類比轉換器接收多數個所對應的該數位信號，且將其轉換成該類比電壓。
TW098127121A 2009-08-12 2009-08-12 Buffer amplifiers and flat panel display devices TWI384752B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098127121A TWI384752B (zh) 2009-08-12 2009-08-12 Buffer amplifiers and flat panel display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098127121A TWI384752B (zh) 2009-08-12 2009-08-12 Buffer amplifiers and flat panel display devices

Publications (2)

Publication Number Publication Date
TW201106615A TW201106615A (en) 2011-02-16
TWI384752B true TWI384752B (zh) 2013-02-01

Family

ID=44814399

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098127121A TWI384752B (zh) 2009-08-12 2009-08-12 Buffer amplifiers and flat panel display devices

Country Status (1)

Country Link
TW (1) TWI384752B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114756076B (zh) * 2021-01-08 2023-07-07 成都微光集电科技有限公司 电压缓冲电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374238B (en) * 1996-03-19 1999-11-11 Semiconductor Components Ind Low voltage operational amplifier and method
TW200926127A (en) * 2007-12-06 2009-06-16 Himax Tech Ltd Output buffer
TW200934105A (en) * 2007-11-15 2009-08-01 Freescale Semiconductor Inc Amplifier circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374238B (en) * 1996-03-19 1999-11-11 Semiconductor Components Ind Low voltage operational amplifier and method
TW200934105A (en) * 2007-11-15 2009-08-01 Freescale Semiconductor Inc Amplifier circuit
TW200926127A (en) * 2007-12-06 2009-06-16 Himax Tech Ltd Output buffer

Also Published As

Publication number Publication date
TW201106615A (en) 2011-02-16

Similar Documents

Publication Publication Date Title
CN101174397B (zh) 数据驱动器及显示装置
CN101178883B (zh) 数据驱动器及显示装置
US9166541B2 (en) Signal processing circuit, resolver digital converter, and multipath nested mirror amplifier
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
US20090179890A1 (en) Operational amplifier, drive circuit, and method for driving liquid crystal display device
Yu et al. A class-B output buffer for flat-panel-display column driver
US20150091888A1 (en) Source driver of display device
KR101900951B1 (ko) 출력 회로, 데이터 드라이버 및 표시 장치
US8289079B2 (en) LCD driving circuit using operational amplifier and LCD display apparatus using the same
Grasso et al. Self-biased dual-path push-pull output buffer amplifier for LCD column drivers
US20060186932A1 (en) Analog buffers composed of thin film transistors
US7271630B2 (en) Push-pull buffer amplifier and source driver
Weng et al. A compact low-power rail-to-rail class-B buffer for LCD column driver
JP2003163843A (ja) 画像読取信号処理装置
TWI384752B (zh) Buffer amplifiers and flat panel display devices
US8384641B2 (en) Amplifier circuit and display device including same
US6483384B1 (en) High speed amplifier
CN111313871A (zh) 动态预放大电路和动态比较器
Tsai et al. A new compact low-offset push–pull output buffer with current positive feedback for a 10-bit LCD source driver
JP2005328464A (ja) 増幅器及びこれを用いた液晶ディスプレイ装置
CN201039088Y (zh) 放大器结构及其放大器系统
JP4797600B2 (ja) 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置
CN210469251U (zh) 一种钟控动态电压比较器集成电路
US20060284653A1 (en) Method for sample and hold a signal and flat pannel driving method using the same
CN111030694B (zh) 一种基于电感峰化的超宽带源随保持放大器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees