CN101178883B - 数据驱动器及显示装置 - Google Patents

Abstract

本发明提供一种可节省面积、降低成本的显示装置的数据驱动器。在输入差动放大级的输出节点(N12)、和后级放大级的输出节点(N11)之间具有与相位补偿电容(C1)串联的零点补偿电阻(R1)，并具有切换控制零点补偿电阻(R1)的电阻值的控制电路(20)，控制电路(20)根据对放大电路的输出端子(N11)和数据线(962)的连接进行控制的输出开关(SW10)的断开和接通，将零点补偿电阻(R1)的电阻值切换为第1电阻值、及比第1电阻值大的第2电阻值。

Description

数据驱动器及显示装置

技术领域

本发明涉及到一种数据驱动器及使用该数据驱动器的显示装置。

背景技术

近来，液晶显示装置除了移动电话(mobile-phone、cellular-phone)、笔记本电脑、监视器外，对大画面液晶电视机的需求也扩大了。这些液晶显示装置使用可进行高精细显示的有源矩阵驱动方式的液晶显示装置。首先，参照图11说明有源矩阵驱动方式的液晶显示装置的典型构造。此外，在图11中，通过等效电路示意性地表示与液晶显示部的1个象素连接的主要构造。

一般情况下，有源矩阵驱动方式的液晶显示装置的显示部960将半导体基板和相对基板这两块基板相对、在其间封入液晶而形成，上述半导体基板(例如为彩色SXGA面板时，1280×3象素列×1024象素行)中，透明的象素电极964及薄膜晶体管(TFT)963被配置成矩阵状，上述相对基板在整个面上形成一个透明的电极967。

根据扫描信号控制具有开关功能的TFT963的导通/截止，当TFT963导通时，与图像数据信号对应的灰度信号电压施加到象素电极964，液晶的透过率根据各象素电极964和相对基板电极967之间的电位差产生变化，在TFT963截止后，也通过液晶电容965和辅助电容966在一定时间内保持该电位差，从而显示图像。

在半导体基板上，传送向各象素电极964施加的多个电平电压(灰度信号电压)的数据线962、及传送扫描信号的扫描线961格子状布线(在上述彩色SXGA面板的情况下，数据线为1280×3根，扫描线1024根)，扫描线961及数据线962通过彼此的交叉部产生的电容及在相对基板电极之间夹持的液晶电容等，变为较大的电容性负荷。

此外，扫描信号从栅极驱动器970提供到扫描线961，并且，从数据驱动器980通过数据线962向各象素电极964供给灰度信号电压。并且，栅极驱动器970及数据驱动器980被显示控制器950控制，从显示控制器950提供各自所需的时钟CLK、控制信号、电源电压等，图像数据提供到数据驱动器980。当前，图像数据的主流是数字数据。

1个画面数据的重写在1帧期间(通常约0.017秒)进行，在各扫描线按照每个象素行(每行)依次被选择，在选择期间内，从各数据线提供灰度电压信号。

此外，栅极驱动器970至少提供二值的扫描信号即可，而数据驱动器980需要以和灰度数对应的多值电平的灰度电压信号驱动数据线。因此，数据驱动器980包括：将图像数据转换为模拟电压的解码器；和由输出放大器构成的数字模拟转换电路(DAC)，上述输出放大器将上述模拟电压放大输出到数据线962。

图12(A)是图11的数据驱动器980的输出缓冲器和数据线962的连接构造。在输出缓冲器90的输出端N9和连接有数据线962的驱动器输出端子P09之间，具有输出开关SW10。输出开关SW10用于防止图像数据变化时在解码器等电路内产生的转换噪声传送到数据线中，其一般被设置在液晶显示装置的数据驱动器中。

图12(B)是表示对输出开关SW10的接通、断开进行控制的控制信号S 1和开关SW10的状态的图。参照图12(B)，在1个数据期间设有期间T1和期间T2，从1个数据期间开始在期间T1期间，输出开关SW10断开，输出缓冲器90的输出信号对数据线962的传送被切断。并且在期间T2，输出开关SW10接通，放大电路(放大器电路)90的输出信号输出到数据线。期间T1被设定为和上述转换噪声的收束时间对应的期间。

图12(A)的输出缓冲器可使用一般的电压跟随器构造的放大器电路。图12(A)的放大器电路90具有：电流源M15，第1端子连接到低位侧电源VSS；由共同源极连接到电流源M15的第2端子的N沟道晶体管(N沟道MOS晶体管)M11、M12构成的差动对；由连接到差动对(M11、M12)的输出对和高位侧电源VDD之间的P沟道晶体管(P沟道MOS晶体管)M13、M14构成的电流镜；P沟道晶体管M16，其栅极连接到电流镜(M13、M14)的输出端节点N12，源极连接到高位侧电源VDD，漏极连接到放大器输出端子N9；以及电流源M17，连接在低位侧电源VSS和放大器输出端子N9之间。此外，在本说明书中，由晶体管Ma、Mb构成的差动对记为差动对(Ma、Mb)。由晶体管Mc、Md构成的电流镜记为电流镜(Mc、Md)。

放大器电路90中，差动对(M11、M12)的反转输入端(晶体管M11的栅极)连接到放大器输出端子N9，差动对(M11、M12)的非反转输入端(晶体管M12的栅极)上，输入有对应于图像数据由解码器(未图示)选择的电压Vin。

P沟道晶体管M16的栅极(节点N12)和漏极(放大器输出端子N9)之间，相位补偿电容(phase compensation capacitor)C1和零点补偿电阻(zero compensation resistor)R1以串联方式连接。通过把零点补偿电阻R1与相位补偿电容C1串联地插入，使频率特性为零(零点)，改善带域，扩大相位容限，使放大器的动作稳定化。可有效抑制芯片内的面积较大的相位补偿电容C1的电容值(因而大小)。

在放大器电路90的放大器输出端子N9和数据线962之间，连接有根据控制信号S1被控制为接通/断开的输出开关SW10。

放大器电路90在图11的数据驱动器980中，具有和输出数对应的个数，因此在多个输出的数据驱动器LSI中，节省面积地构成放大器电路90，对于降低成本非常重要。

图13是表示可作为图12(A)的放大器电路90使用的其他放大的构造的图。图13是表示下述专利文献2公开的AB级输出电路的构造的图。参照图13，该AB级输出电路中，输出级具有：连接在高位侧电源VDD和输出端子Vout之间的P沟道晶体管M85、和连接在输出端子Vout和低位侧电源VSS之间的N沟道晶体管M86，相对于输出端子Vout具有较高的充电能力和放电能力。P沟道晶体管M85的栅极NP1连接到接收输入信号Vin的驱动器89的输出端子，进行放大器的输出Vout的充电动作。输入信号Vin的变化通过中间级(M81、M82)传送到N沟道晶体管M86的栅极NN1，进行放大器的输出Vout的放电动作。

中间级由P沟道及N沟道浮动电流源M81、M82、及电流源M83、M84构成，P沟道及N沟道浮动电流源M81、M82连接在偏压BP8、BN8分别输入到栅极的晶体管M85、M86的栅极(NP1、NN1)之间。电流源M83连接在高位侧电源VDD和P沟道晶体管M85的栅极NP1之间，电流源M84连接在低位侧电源VSS和N沟道晶体管M86的栅极NN1之间。浮动电流源M81、M82的总电流设定为与电流源M83及M84分别大致相等的电流。

对图13的AB级输出电路的动作进行如下说明。根据输入电压Vin，端子NP1变为低电位侧时，P沟道晶体管M85进行充电动作。在端子NP1变化之后，N沟道浮动电流源M82的电流不变化，但P沟道浮动电流源M81的电流减小，因此端子NN1变为低电位侧，N沟道晶体管M86的放电动作停止。因此，图13的AB级输出电路可进行高速充电动作。此外，当端子NN1变为低电位侧时，N沟道浮动电流源M82的电流开始增加，因此端子NN1的电位暂时变为低电位侧后，再次缓慢上升，接近正常状态的电位。

另一方面，根据输入电压Vin，端子NP1变为高电位侧时，P沟道晶体管M85的充电动作停止。端子NP1变化之后，N沟道浮动电流源M82的电流不变化，但P沟道浮动电流源M81的电流增加，因此端子NN1变为高电位侧，N沟道晶体管M86进行放电动作。因此，图13的AB级输出电路可进行高速放电动作。

并且，对于中间级的空载电流(静消耗电流)，如果能够维持浮动电流源M81、M82的总电流、和电流源M83及M84的电流的关系，则可使各自的电流值很小。

比较图12(A)的放大器电路90和图13的AB级输出电路，对于放电动作，图12(A)的放大器电路90的放电能力取决于电流源M17的电流值，为了实现高速放电动作，必须增加电流源M17的电流值。

与之相对，图13的AB级输出电路虽然在中间级的浮动电流源M81、M82、及电流源M83、M84上存在电流，但该电流值非常小，即使不特别增大电流值也可进行高速放电动作。即，图13的AB级输出电路适用于以低耗电对负荷电容大的显示面板进行驱动的情况。

此外，图13的AB级输出电路中未记载相位补偿电容及零点补偿电阻，但可在驱动器89的输出节点的NP1(P沟道晶体管M85的栅极)和输出端子Vout之间，连接使用相位补偿电容C和零点补偿电阻R1的串联电路。

图14是表示下述专利文献2的运算放大器的构造的图。图14是如下构造：为了在增益不同的两个状态下稳定动作，根据各自的状态对与相位补偿电容C1、C4以串联方式连接的开关S1、S2的接通/断开进行控制，从而切换相位补偿电容的电容值。根据增益不同的两个状态切换电容值，从而可在各状态下使运算放大器稳定地动作。

专利文献1：日本专利公告平6-91379号公报(图1)

专利文献2：日本专利公开昭61-296805号公报(图1)

液晶显示装置的数据驱动器优选可以在图像大小、分辨率等不同的各种显示面板上广泛共用。因此，数据驱动器的输出缓冲器(放大器电路90)以使数据线的电容(负荷电容)在数十皮法(1皮法为10的-12次方)到数百皮法的范围驱动的方式被优化。

并且，如参照图12(A)和(B)所说明的，在输出缓冲器(放大器电路90)的输出端和数据线962之间，设有输出开关SW10，在1个数据期间开始之后的期间T1内，开关SW10断开。此时，期间T1中的放大器电路90的负荷电容基本为零。

在期间T1，即使放大器电路90的输出信号中多少发生变动，也没有问题，但在期间T1结束前，必须使放大器电路90的输出稳定。例如，在期间T1放大器电路90的输出信号振荡的情况下，从期间T1向期间T2切换的瞬间，振荡噪声被放大，会传送到数据线962。因此，必须使放大器电路90在期间T1和期间T2稳定地动作。

因此，放大器电路90被优化为可以使负荷电容在从零的状态到数百皮法的范围内稳定地动作。

众所周知，放大器电路是否稳定动作可以以相位容限为标准，相位容限越大，放大器输出的稳定性越高。

但是，为了使负荷容量在从零到数百皮法的范围内确保充分的相位容限，必须使放大器电路90的相位补偿电容C1的电容值非常大。

如图12(A)所示，即使使用零点补偿电阻R1，相位补偿电容C1的电容值的抑制效果也存在限度(具体参照下述图10进行说明)。

若增加相位补偿电容C1的电容值，则放大器电路90的面积增加，会产生数据驱动器LSI成本增加的问题。

并且，若增加相位补偿电容C1的电容值，则导致放大器电路90的带域、速度的下降，具体而言，放大器电路90的输出转换率(slew rate)下降。

为了避免转换率下降，必须增加放大器电路90的空载电流(静消耗电流)。因此，放大器电路90的耗电增加，产生数据驱动器LSI耗电增加的问题。

并且，将图13的AB级输出电路置换为图12(A)的放大器电路90时，仍产生和图12(A)相同的问题。

另一方面，将图14的运算放大器置换为图12(A)的放大器电路90时，与输出开关SW10的接通、断开对应地，进行开关S1、S2的接通、断开控制，可切换相位补偿电容的电容值。但是，按照每个输出期间放大输出和图像数据对应的不同电平的电压信号时，存在以下问题：图14的运算放大器在电容值切换时，因对连接的电容的充放电、或经连接的电容产生的端子的电位变动等，输出信号产生较大噪声。特别是在短时间内进行状态切换时，存在无法在预定的期间内(图12(B)的期间T1或T2)使输出信号稳定的问题。

并且，切换相位补偿电容的电容值这一方法不会减小相位补偿电容的面积，不会降低驱动器LSI的成本。

发明内容

因此，本发明的在于提供一种可节省面积、降低成本的显示装置的数据驱动器。

并且，本发明的其他目的在于提供一种可降低耗电的显示装置的数据驱动器。

进一步，本发明的其他目的在于，通过使用上述数据驱动器，提供一种低成本、低耗电的显示装置。

本申请中公开的发明为了解决上述课题具有以下构造。

本发明涉及的一种数据驱动器，具有放大电路，该放大电路接收和输入到数据驱动器的输入数据对应的电压信号，放大该电压信号，并放大输出到驱动器输出端子，上述数据驱动器的特征在于，分别具有多个上述放大电路和上述驱动器输出端子，上述放大电路包括：输入差动放大级；后级放大级，根据上述输入差动放大级的输出，放大输出到上述放大电路的输出节点；相位补偿电容及零点补偿电阻，以串联方式连接在上述输入差动放大级的一个输出节点与上述放大电路的输出节点之间；控制电路，将上述零点补偿电阻的电阻值根据第1控制信号切换为彼此不同的至少两个电阻值中的任意一个；和输出开关，该输出开关连接在上述放大电路的输出节点和上述驱动器输出端子之间，根据第2控制信号被控制为接通、断开，多个上述放大电路分为与连接有数据线的驱动器输出端子对应的第1组的上述放大电路和与未连接有数据线的驱动器输出端子对应的第2组的上述放大电路，上述第2组的上述放大电路的上述控制电路将上述零点补偿电阻恒定控制为第1电阻值和第2电阻值中的一个电阻值，上述第1组的上述放大电路的上述控制电路根据上述输出开关的接通和断开，将上述零点补偿电阻切换为彼此不同的上述第1电阻值或上述第2电阻值。

在本发明中，与上述输入数据对应的一个数据期间包含第1期间和上述第1期间之后的第2期间，上述输出开关在上述第1期间断开，在上述第2期间接通，在上述输出开关断开的上述第1期间，形成上述第1组的上述放大电路的上述控制电路将上述零点补偿电阻设定为上述第1电阻值和上述第2电阻值中较小的电阻值，在上述输出开关接通的上述第2期间，形成上述第1组的上述放大电路的上述控制电路将上述零点补偿电阻设定为上述第1电阻值和上述第2电阻值中较大的电阻值。

在本发明中，上述控制电路具有开关晶体管，连接在含有上述零点补偿电阻的两端的两个分压节点之间，根据输入到控制端的上述第1控制信号被控制为导通、截止。

在本发明中，上述零点补偿电阻具有被设定为导通状态的、共射共基(Cascode)连接的至少两个晶体管，上述控制电路具有开关晶体管，该开关晶体管与共射共基连接的上述两个晶体管中的一个晶体管并联连接，将上述第1控制信号输入到控制端。

在本发明中，上述零点补偿电阻具有以串联方式连接的第1电阻和第2电阻，上述控制电路具有开关晶体管，该开关晶体管与上述第1电阻和上述第2电阻中的一个电阻并联连接，将上述第1控制信号输入到控制端。

在本发明中，上述放大电路具有：第1差动对，在第1输入接收输入信号；电流源，连接到第1电源，将电流提供到上述差动对；负荷电路，连接在上述差动对的输出对、及第2电源之间；放大级，输入端连接到上述差动对的输出对和上述负荷电路连接的连接节点的至少一个，输出端连接到上述放大电路的输出端子，上述放大电路的输出端子的信号反馈输入到上述差动对的第2输入，上述零点补偿电阻和上述相位补偿电容以串联方式连接在上述放大电路的输出端子、和上述放大级与上述负荷电路连接的连接节点之间。

在本发明中，上述放大级具有：第1输出晶体管，连接在第2电源和上述输出端子之间，其控制端连接到上述差动对的输出对和上述负荷电路连接的连接节点；和第2电流源，连接在上述放大电路的输出端子和第2电源之间。

在本发明中，具有：第2电流源，连接在上述第1电源和第1节点之间；浮动电流源电路，连接在上述第1节点和第2节点之间；第3电流源，连接在上述第2节点和上述第2电源之间；第1输出晶体管，连接在上述第2电源和上述放大电路的输出端子之间，其控制端连接到上述差动对的输出对和上述负荷电路连接的连接节点及上述第2节点；以及第2输出晶体管，连接在上述第1电源和上述放大电路的输出端子之间，其控制端连接到上述第1节点。上述浮动电流源电路具有在上述第1节点和上述第2节点之间并列设置的导电型不同的两个浮动电流源。

在本发明中，上述放大电路具有：第1差动对，在第1输入接收第一输入信号；第1电流源，连接到第1电源，将电流提供到上述第1差动对；第1负荷电路，连接在上述第1差动对的输出对、及第2电源之间；以及第1放大级，输入端连接到上述第1差动对的输出对和上述第1负荷电路连接的连接节点的至少一个，输出端连接到上述放大电路的第1输出端子，上述放大电路的第1输出端子的信号反馈输入到上述第1差动对的第2输入，上述零点补偿电阻和上述相位补偿电容的第1组以串联方式连接在上述放大电路的输出端子、和上述第1放大级与上述第1负荷电路连接的连接节点之间。并具有：第2差动对，在第1输入接收第2输入信号；第2电流源，连接到第2电源，将电流提供到上述第2差动对；第2负荷电路，连接在上述第2差动对的输出对和上述第1电源之间；以及第2放大级，输入端连接到上述第2差动对的输出对和上述第2负荷电路连接的连接节点的至少一个，输出端连接到上述放大电路的第2输出端子，上述放大电路的第2输出端子的信号反馈输入到上述第2差动对的第2输入，上述零点补偿电阻和上述相位补偿电容的第2组以串联方式连接在上述放大电路的输出端子、和上述第2放大级与上述第2负荷电路连接的连接节点之间。上述控制电路将上述第1组上述零点补偿电阻的电阻值根据第1控制信号，切换为第1电阻值或和上述第1电阻值不同的第2电阻值，将上述第2组上述零点补偿电阻的电阻值根据第2控制信号，切换为第3电阻值或和上述第3电阻值不同的第4电阻值。

在本发明中，具有：第1输出开关，连接在上述放大电路的第1输出端子、和第1驱动器输出端子之间；第2输出开关，连接在上述放大电路的第2输出端子、和第2驱动器输出端子之间；第3输出开关，连接在上述放大电路的第1输出端子、和上述第2驱动器输出端子之间；以及第4输出开关，连接在上述放大电路的第2输出端子、和上述第1驱动器输出端子之间。

在本发明中，具有：第3电流源，连接在第1电源和第1节点之间；第1浮动电流源电路，连接在上述第1节点和第2节点之间；第4电流源，连接在上述第2节点和第2电源之间；第1输出晶体管，连接在上述第2电源和上述放大电路的第1输出端子之间，其控制端连接到上述第1差动对的输出对和上述第1负荷电路连接的连接节点、及上述第2节点；第2输出晶体管，连接在上述第1电源和上述放大电路的第1输出端子之间，其控制端连接到上述第1节点；第5电流源，连接在上述第2电源和第3节点之间；第2浮动电流源电路，连接在上述第3节点和第4节点之间；第6电流源，连接在上述第4节点和上述第1电源之间；第3输出晶体管，连接在上述第2电源和上述放大电路的第2输出端子之间，其控制端连接到上述第3节点；以及第4输出晶体管，连接在上述第1电源和上述放大电路的第2输出端子之间，其控制端连接到上述第2差动对的输出对和上述第2负荷电路连接的连接节点、及上述第4节点。上述第1浮动电流源电路具有在上述第1节点和上述第2节点之间并列设置的导电型不同的两个浮动电流源。上述第2浮动电流源电路具有在上述第3节点和上述第4节点之间并列设置的导电型不同的两个浮动电流源。

在本发明中，与多个驱动器输出端子分别对应地，具有多个上述放大电路，多个上述放大电路至少按组分为第1组和第2组，多个上述放大电路在每组进行上述零点补偿电阻的电阻值的切换。

本发明涉及的一种差动放大电路在差动放大的初级的一个输出节点和后级放大级的预定的输出节点之间，具有和相位补偿电容串联的零点补偿电阻，其中，具有控制电路，根据控制信号，对上述零点补偿电阻的电阻值进行可变控制。

在本发明中，上述控制电路根据上述控制信号，与和上述差动放大电路的输出端子连接的负荷电容的大小对应地，对上述零点补偿电阻的电阻值进行大小切换。

本发明涉及的一种显示装置中，具有在数据线和扫描线的交叉部含有象素开关及显示元件的单位象素，通过由上述扫描线接通的象素开关，上述数据线的信号写入到显示元件，其特征在于，作为驱动数据线的数据驱动器，具有本发明的数据驱动器。

本发明涉及的一种显示装置，其特征在于，具有：多根数据线，在一个方向上彼此平行地延伸；多根扫描线，在和上述一个方向垂直的方向上彼此平行地延伸；以及多个象素电极，在上述多根数据线和上述多根扫描线的交叉部配置成矩阵状，并具有多个晶体管，对应于上述多个象素电极的每一个，漏极及源极中一个的输入连接到对应的上述象素电极，上述漏极及源极中另一个的输入连接到对应的上述数据线，栅极连接到对应的上述扫描线，上述显示装置还具有：栅极驱动器，向上述多个扫描线分别提供扫描信号；和数据驱动器，向上述多个数据线分别提供和输入数据对应的灰度信号，上述数据驱动器由本发明的数据驱动器构成。

根据本发明，作为数据驱动器的输出缓冲器，使用具有相位补偿电容和零点补偿电阻的放大电路，根据负荷电容的电容值变化，将零点补偿电阻切换为最佳电阻值，从而可维持相位容限，减小相位补偿电容的电容值。

并且，根据本发明，零点补偿电阻的电阻值的切换是在相同电位端子间切换电阻值，因此在切换时的放大电路的输出信号中基本不产生噪声。

进一步，根据本发明，通过减小相位补偿电容的电容值，可减小放大器电路的面积，节省显示装置的数据驱动器的面积，降低成本。

进一步，根据本发明，通过减小相位补偿电容的电容值，也可减小维持规定的转换率所需的放大电路的空载电流(静消耗电流)。从而可实现显示装置的数据驱动器的低耗电。

并且，根据本发明，可提供一种可节省面积(低成本)、低耗电的显示装置。

附图说明

图1是表示本发明的数据驱动器的一个实施方式的构造的图。

图2是说明本发明的数据驱动器的一个实施方式的开关控制的图。

图3是表示本发明的数据驱动器的一个实施例的构造的图。

图4是说明本发明的数据驱动器的一个实施例的开关控制的时序图。

图5是表示本发明的数据驱动器的第2实施例的构造的图。

图6是表示本发明的数据驱动器的第3实施例的构造的图。

图7是表示本发明的数据驱动器的第4实施例的构造的图。

图8是说明本发明的数据驱动器的第4实施例的开关控制的时序图。

图9是表示本发明的显示装置的一个实施例的图。

图10是用于说明本发明中的零点补偿电阻值和相位容限的关系的图。

图11是表示现有的液晶显示装置的构造的图。

图12(A)是表示数据驱动器和输出缓冲器及数据线的连接构造的图，(B)是表示开关控制的图。

图13是表示专利文献2公开的输出电路的构造的图。

图14是表示专利文献2公开的运算放大电路的构造的图。

具体实施方式

对于上述本发明参照附图进行如下进一步详细说明。

图1是表示本发明的第1实施方式的构造的图。图1是表示液晶显示装置的数据驱动器的输出缓冲器的构造的图。

在本实施方式中，在具有相位补偿电容C1、和与相位补偿电容C1串联连接的零点补偿电阻R1的放大器电路(参照图12(A))中，设有控制零点补偿电阻R1的电阻值的控制电路20。

本实施方式涉及的放大器电路具有：电流源M15，其第1端子连接到低位侧电源VSS；由共同源极连接到电流源M15的第2端子的N沟道晶体管M11、M12构成的差动对(记为差动对(M11、M12))由连接在差动对(M11、M12)的输出对和高位侧电源VDD之间的P沟道晶体管M13、M14构成的电流镜(记为电流镜(M13、M14))P沟道晶体管M16，其栅极连接到电流镜(M13、M14)的输出端节点N12、其源极连接到高位侧电源VDD、其漏极连接到放大器输出端子N11；以及电流源M17，连接在低位侧电源VSS和放大器输出端子N11之间。放大器电路中，差动对(M11、M12)的反转输入端(晶体管M11的栅极)连接到放大器输出端N11，差动对(M11、M12)的非反转输入端(晶体管M12的栅极)上，根据图像数据输入由解码器(未图示)选择的电压Vin。

P沟道晶体管M16的栅极(节点N12)和漏极(放大器输出端子N11)之间，相位补偿电容C1和零点补偿电阻R1以串联方式连接。

并且，在放大器电路的输出端子N11和数据线962之间，具有根据控制信号S1进行接通/断开控制的输出开关SW10。

控制电路20根据控制信号S2的值，将零点补偿电阻R1切换为彼此不同的第1或第2电阻值。第1及第2电阻值的一个也可以是零欧姆(电阻端子之间电阻值为0ohm，不设置该电阻，或将该电阻两端短路)。

控制信号S2是与进行输出开关SW10的接通、断开控制的控制信号S1相关的控制信号，与输出开关SW10的接通、断开对应地进行零点补偿电阻R1的电阻值的切换。

图2表示将与灰度信号的1个数据对应的信号电压Vin放大输出到数据线962的1个数据期间的、控制信号S1对开关SW10、及控制信号S2对控制电路20的控制。1个数据期间具有期间T1和期间T2。在期间T1，开关SW10断开，放大器电路的输出端N11和驱动器输出端子P01不连接。此时，放大器电路的负荷电容基本为零。在期间T1，控制电路20使零点补偿电阻R1为较小的电阻值(第1电阻值)。

期间T1是数据切换时用于防止解码器内产生的转换噪声传送到数据线962的期间，在各数据期间切换后，以较短时间设定。

在期间T1后的期间T2，开关SW10接通，放大器电路的输出端N11和驱动器输出端子P01连接，将信号电压Vin放大输出到数据线962。此时，放大器电路的负荷电容为数据线962的负荷电容。

在期间T2中，控制电路20将零点补偿电阻R1切换为比期间T1高的电阻值(第2电阻值)。

这样一来，在期间T1和期间T2，可使放大器电路保持较高的相位容限，使其稳定地动作。

此外，开关SW10和零点补偿电阻R1的电阻值的切换也可同步控制，或以错开规定时间的时序进行控制。

接着，对放大器电路的负荷电容和零点补偿电阻R1的电阻值的控制进行如下说明。

图10是表示图12(A)的放大器电路90的零点补偿电阻R1的电阻值和相位容限的关系的图。图10中表示每个负荷电容的电容值的特性曲线。相位补偿电容C1是一定的值。

根据本发明人的分析结果，图10的各特性曲线具有以下倾向：随着零点补偿电阻值的增加，相位容限增加，但是当超过规定的电阻值时，相位容限下降。

并且，在图10的各特性曲线中，相位容限最大的零点补偿电阻值具有随着负荷电容的增加而向高电阻侧移动的倾向。

进一步，相位补偿电容C1和各特性曲线的关系在相位补偿电容C1的电容值增加时，具有在保持各特性曲线的形状的状态下，向高相位容限侧移动的倾向。

在此，根据图10的结果，研究设定图12(A)的放大器电路90的零点补偿电阻R1的最佳值的情况。

在图12(B)的期间T1和期间T2，零点补偿电阻R1的电阻值是一定的。因此，对于从零到数百皮法(pF)的负荷电容，为了确保一定以上的相位容限，必须设定为图10的区域A附近的零点补偿电阻值。这是因为，当零点补偿电阻值比区域A大时，负荷电容1fF以下的相位容限下降，当零点补偿电阻值小于区域A时，负荷电容10pF～30pF的相位容限下降。并且，在区域A中的相位容限不充分时，必须增加相位补偿电容C1的电容值，提高相位容限。

另一方面，根据图10，设定图1的放大器电路的零点补偿电阻R1的最佳值时，在图2的期间T1和期间T2，可设定为分别不同的零点补偿电阻值。

在图2的期间T1，由于负荷电容基本为零，因此第1电阻值可设定为图10的区域C附近的零点补偿电阻值。在区域C中，负荷电容1pF以下可获得较高的相位容限。

并且，在图2的期间T2，由于负荷电容为数十皮法到数百皮法，因此第2电阻值可设定为图10的区域B附近的零点补偿电阻值。在区域B中，负荷电容10pF以上可获得较高的相位容限。

图10的区域B及C是比区域A高的相位容限。因此，对于相同的相位补偿电容C1，图1所示的本实施方式的放大器电路可获得比图12(A)的放大器电路高的相位容限。

并且，在图1的放大器电路实现足够高的相位容限，具有动作界限时，可减小图1的放大器电路的相位补偿电容C1的电容值，节省面积。减小相位补偿电容C1的电容值时，即使减小放大器电路的空载电流，也可维持转换率。因此，可降低耗电。

并且，在上述实施方式中，说明了使零点补偿电阻R1的第2电阻值相对于数十皮法到数百皮法的负荷电容共同确保一定以上的相位容限的情况，也可进一步具有和负荷电容的范围对应的第3电阻值。

关于零点补偿电阻的面积，零点补偿电阻R1可由任意的电阻元件形成，因此如果使用高电阻元件，则可以以比相位补偿电容C1小的面积实现。并且，即使在用晶体管形成零点补偿电阻的情况下，也可以以比相位补偿电容C1小的面积实现。此外，由晶体管形成零点补偿电阻的情况下，零点补偿电阻值根据图1的放大器电路的输出电压多少会变动，因此需要设定为考虑到变动的尺寸。

并且，对于零点补偿电阻R1的电阻值的切换引起的噪声，图1的放大器电路的零点补偿电阻R1和相位补偿电容C1以串联方式连接。

因此，在放大器电路的输出稳定的状态下，零点补偿电阻R1的两端为同一电位。即使在同一电位端子间切换电阻值，切换时的放大器电路的输出信号中也基本不产生噪声。

如上所述，图1的数据驱动器的输出缓冲器根据期间T1和期间T2，将零点补偿电阻R1切换为最佳电阻值，从而实现较高的相位容限，在期间T1和期间T2可实现放大器电路的稳定动作。因此，也可减小相位补偿电容C1的电容值，减小放大器电路的面积。并且，也可降低放大器电路的耗电。这样一来，可节省显示装置的数据驱动器的面积，降低成本，并且降低耗电。以下根据具体实施例进行说明。

(实施例)

图3是表示图1的数据驱动器的输出缓冲器的一个实施例的构造的图。在图3中表示了图1的零点补偿电阻R1及控制电路20的具体构造。其他构成要素和图1相同。

参照图3，图1的零点补偿电阻值R1由以串联方式连接的两个电阻R11和R12构成。控制电路20由连接到电阻R12的两端之间的开关SW1构成，开关SW1的接通、断开由控制信号S2控制。

图4是表示图3的输出缓冲器的1个数据期间的、控制信号S1、S2对开关SW10、SW1的控制的时序图。1个数据期间由期间T1和期间T2构成。

在期间T1，控制信号S1和S2分别被控制为低电平、高电平，输出开关SW10和开关SW1分别为断开、接通。此时，开关SW1将电阻R12的两端短路，零点补偿电阻仅为电阻R11。

在期间T2，控制信号S1和S2分别被控制为高电平、低电平，输出开关SW10和开关SW1分别为接通、断开。此时，零点补偿电阻为电阻R11、R12的合成电阻，被切换控制为比期间T1高的电阻值。此外，电阻R12为正的电阻值，电阻R11可以是包括零欧姆的电阻值。

如上所述，图3的数据驱动器的输出缓冲器根据期间T1和期间T2将零点补偿电阻切换为最佳电阻值，从而实现较高的相位容限，在期间T1和期间T2可实现放大器电路的动作稳定。因此，也可减小相位补偿电容C1的电容值，减小放大器电路的面积。并且，也可降低放大器电路的耗电。这样一来，可节省显示装置的数据驱动器的面积，降低成本，并且降低耗电。

图5是表示本发明的第2实施例的数据驱动器的构造的图。本实施例中，变更了图3所示的数据驱动器的输出缓冲器。参照图5，本实施例中，图3的零点补偿电阻R11和R12及开关SW10和SW1分别由晶体管构成。除此之外的构成要素和图3所示的相同。

在图5中，开关SW10由CMOS开关(CMOS传输门)构成，控制信号S1及其互补信号S1B被施加到CMOS开关的NMOS晶体管M31、PMOS晶体管M32的栅极。

并且，零点补偿电阻R11和R12分别由低位侧电源电压VSS施加到栅极端子的PMOS晶体管构成，作为零点补偿电阻，使用PMOS晶体管的导通电阻。也可向栅极端子施加和低位侧电源电压VSS不同的偏压。

此外，零点补偿电阻R11和R12也可由CMOS构造的晶体管构成。在CMOS构造的情况下，向NMOS晶体管的栅极端子施加高位侧电源电压VDD。

此外，晶体管电阻(MOS晶体管的导通电阻)的电阻值根据放大器电路的输出电压产生变化。因此，使用晶体管电阻时，设定可使晶体管电阻值的变化在设定的零点补偿电阻值的附近范围内的元件大小及对各控制端施加的电压。

图6是表示图1的数据驱动器的输出缓冲器的第3实施例的构造的图。图6的放大器电路的构造应用了图13的AB级输出电路，零点补偿电阻及控制电路20和图3的构造相同。

参照图6，图6的放大器电路具有差动输入级、中间级、输出级。差动输入级由以下几部分构成：N沟道差动对(M11、M12)；电流源M15，一端连接到低位侧电源VSS，向N沟道差动对(M11、M12)提供电流；以及P沟道电流镜(M13、M14)，连接在N沟道差动对(M11、M12)的输出对和高位侧电源VDD之间。N沟道差动对(M11、M12)的输入对的非反转输入端(M12的栅极)上输入有信号电压Vin，反转输入端(M11的栅极)连接到放大器输出端子N11。

放大级具有：具有充电作用的放大晶体管M16，连接在高位侧电源VDD和放大器电路的输出端N11之间，其栅极连接到P沟道电流镜(M13、M14)的输出端(M12和M14的连接点)；和具有放电作用的放大晶体管M18，连接在放大器电路的输出端N11和低位侧电源VSS之间。

中间级具有浮动电流源M51、M52、及电流源M53、M54。浮动电流源M51由P沟道晶体管M51构成，其中，栅极上输入有偏压BP1，源极连接到放大晶体管M16的栅极N12，漏极连接到放大晶体管M18的栅极端子N13。浮动电流源M52由N沟道晶体管M52构成，其中，栅极上输入有偏压BN1，漏极连接到放大晶体管M16的栅极端子N12，源极连接到放大晶体管M18的栅极端子N13。

电流源M53连接在高位侧电源VDD和放大晶体管M16的栅极端子N12之间。电流源M54连接在低位侧电源VSS和放大晶体管M18的栅极端子N13之间。

浮动电流源M51和浮动电流源M52的总电流被设定为和电流源M53及电流源M54分别大致相等的电流。

图6所示的放大器电路应用了图13的AB级输出电路，将图13的驱动器89置换成差动输入级。因此，图6所示的放大器电路也具有图13的AB级输出电路的特征。即，可将流过中间级的浮动电流源M81、M82、及电流源M83、M84的电流值抑制得很小，因此可以以较小的空载电流实现高速充电动作和高速放电动作。

此外，在图6所示的电路中，和图3同样地，零点补偿电阻R11、R12、相位补偿电容C1以串联方式连接在放大晶体管M16的栅极端子N12、及放大器电路的输出端N11之间。并且，作为控制电路20，连接有使电阻R12两端短路的开关SW1。

零点补偿电阻R11、R12、及开关SW1也可和图5同样地，由晶体管构成。

并且，图6的放大器电路的零点补偿电阻值和相位容限的关系具有和图10基本相同的特性。图10的各特性曲线中的零点补偿电阻值和相位容限的绝对值的关系因放大器电路而不同，但在图10中说明的各特性曲线的倾向是相同的。

因此，图6所示的数据驱动器的输出缓冲器也根据期间T1和期间T2，将零点补偿电阻切换为最佳电阻值，从而实现较高的相位容限，在期间T1和期间T2可实现放大器电路的高速动作稳定。因此，可减小相位补偿电容C1的电容值，减小放大器电路的面积。并且，也可降低放大器电路的耗电。这样一来，可节省显示装置的数据驱动器的面积，降低成本，并且降低耗电。

图7是表示图1的数据驱动器的输出缓冲器的第4实施例的构造的图。图7表示了适用于进行点反转驱动的液晶驱动的、数据驱动器的2个输出的输出缓冲器的构造。

近来，液晶电视等大画面显示装置的驱动方法采用了可实现高画质的点反转驱动方式。点反转驱动方式是如下驱动方式：在图11的显示部(显示面板)960中，使相对基板电极电压VCOM为一定的电压，相邻象素保持的电压极性彼此为相反极性。因此，在同一数据期间，输出到相邻的数据线(962-1、962-2)的电压极性相对于相对基板电极电压VCOM为正极及负极。并且，输出到一个数据线的电压极性也在每个规定的数据期间反转极性。

参照图7，本实施例的输出缓冲器具有正极放大器110、负极放大器120、以及输出开关电路130。正极放大器110根据正极参照电压V1将正极灰度电压Vout1放大输出到放大器输出端子N11。负极放大器120根据负极参照电压V2将负极灰度电压Vout2放大输出到放大器输出端子N21。相对基板电极电压VCOM为高位侧电源VDD和低位侧电源VSS的中间附近的电压。

正极放大器110的构造和图6的放大器电路相同，仅是输入电压Vin为正极参照电压V1，控制开关SW11的控制信号为S21，因此省略其说明。

负极放大器120与正极放大器110是极性相反的构造。以下对负极放大器进行说明。

负极放大器120具有差动输入级、中间级、输出级。差动输入级由以下几部分构成：P沟道差动对(M21、M22)；电流源M25，一端连接到高位侧电源VDD，向P沟道差动对(M21、M22)提供电流；以及N沟道电流镜(M23、M24)，连接在P沟道差动对(M21、M22)的输出对和低位侧电源VSS之间。P沟道差动对(M21、M22)的输入对的非反转输入端(M22的栅极)上输入有负极参照电压V2，反转输入端(M21的栅极)连接到放大器输出端子N21。

放大级具有：具有放电作用的放大晶体管M26，连接在放大器输出端子N21和低位侧电源VSS之间，其栅极连接到N沟道电流镜(M23、M24)的输出端(M22和M24的连接点)；和具有充电作用的放大晶体管M28，连接在高位侧电源VDD和放大器输出端子N21之间。

中间级具有浮动电流源M61、M62、及电流源M63、M64。浮动电流源M61由P沟道晶体管M61构成，其中，栅极上输入有偏压BP2，漏极连接到放大晶体管M26的栅极端子N22，源极连接到放大晶体管M28的栅极端子N23。浮动电流源M62由N沟道晶体管M62构成，其中，栅极上输入有偏压BN2，源极连接到放大晶体管M26的栅极端子N22，漏极连接到放大晶体管M28的栅极端子N23。

电流源M63连接在高位侧电源VDD和放大晶体管M28的栅极端子N23之间。电流源M64连接在放大晶体管M26的栅极端子N22和低位侧电源VSS之间。

浮动电流源M61、M62的总电流被设定为和电流源M63及M64分别大致相等的电流。

并且，负极放大器120具有：在放大晶体管M26的栅极端子N22、及放大器输出端子N21之间以串联方式连接的零点补偿电阻R21、R22及相位补偿电容C2。并且，连接有根据控制信号S22将电阻R22两端短路的开关SW2。

输出开关电路130具有：连接在放大器输出端子N11和驱动器输出端子P1、P2之间的开关SW11、SW12；和连接在放大器输出端子N21和驱动器输出端子P1、P2之间的开关SW21、SW22。开关SW11、SW22根据控制信号S11被控制为接通、断开，开关SW12、SW21根据控制信号S12被控制为接通、断开。驱动器输出端子P1、P2连接有相邻的数据线962-1及数据线962-2。

图8是表示图7的输出缓冲器的第1及第2数据期间的、控制信号S11、S12、S21、S22对各开关的控制的时序图。各数据期间至少由两个期间构成。

第1数据期间分为期间T11和期间T12。

在期间T11，

控制信号S11、S12均为低电平，

控制信号S21、S22均被控制为高电平，

开关SW11、SW12、SW21、SW22全部断开，

开关SW1、SW2均接通。

此时，开关SW1将正极放大器110的电阻R12的两端短路，使零点补偿电阻仅为电阻R11。并且，开关SW2将负极放大器120的电阻R22的两端短路，使零点补偿电阻仅为电阻R21。

在期间T12，

控制信号S11和S12分别被控制为高(high)电平和低(low)电平，

开关SW11和SW22接通，

开关SW12和SW21断开，

并且控制信号S21和S22均被控制为低电平，

开关SW1和SW2均断开。

此时，正极放大器110的零点补偿电阻为R11和R12的合成电阻，负极放大器120的零点补偿电阻为R21和R22的合成电阻，分别被控制为比期间T11高的电阻。并且，正极灰度信号和负极灰度信号分别提供到数据线962-1及数据线962-2。

第2数据期间分为期间T21和期间T22。

在期间T21，进行和期间T11同样的控制。

在期间T22，

控制信号822和S12分别被控制为低电平、高电平，

开关SW11和SW22断开，

开关SW12和SW21接通。

并且，控制信号S21和S22均被控制为低电平，

开关SW1和SW2均断开。

此时，正极放大器110及负极放大器120的零点补偿电阻分别被控制为比期间T21高的电阻。并且，负极灰度信号和正极灰度信号分别提供到数据线962-1及数据线962-2。

图7的正极放大器110及负极放大器120和图6的放大器电路同样地，将图13的AB级输出电路应用于本发明。图7的正极放大器110及负极放大器120和图6的放大器电路同样地，可以分别以较小的空载电流实现高速充电动作及高速放电动作。

并且，图7的正极放大器110及负极放大器120具有与图10基本相同的零点补偿电阻值和相位容限的关系。因此，图7的数据驱动器的输出缓冲器也根据期间T11和期间T12(期间T21和期间T22)将零点补偿电阻切换为最佳电阻值，从而实现较高的相位容限，在期间T11和期间T12(期间T21和期间T22)可实现正极放大器110及负极放大器120的高速稳定动作。

因此，可减小相位补偿电容C1、C2，并减小各放大器面积。并且，也可降低各放大器的耗电。从而，可节省显示装置的数据驱动器的面积，降低成本，并降低耗电。

此外，图7的正极放大器110及负极放大器120可置换为图1、图3、图5的各放大器电路、及其相反极性的构造。这种情况下，也根据各附图中说明的特性及效果，节省使用该装置的数据驱动器的面积，降低成本，并降低耗电。

图9是表示具有图7的输出缓冲器的数据驱动器的构造的图。图9以框图表示数据驱动器的主要部分。

参照图9，该数据驱动器包括：锁存地址选择器81、锁存器82、电平移动器83、参照电压生成电路140、正极及负极解码器111、121、正极及负极放大器110、120、以及输出开关电路130。

锁存地址选择器81根据时钟信号CLK，决定数据锁存的时序。锁存器82根据由锁存地址选择器81决定的时序，将图像数字数据锁存，并根据STB信号(选通信号)，通过电平移动器83将数据一起输出到解码器111、121。锁存地址选择器81及锁存器82是逻辑电路，一般由低电压(0V～3.3V)构成。

参照电压生成电路140具有正极参照电压生成电路112及负极参照电压生成电路122。正极解码器111上提供正极参照电压生成电路112的参照电压，选择和输入的数据对应的参照电压，输出到正极放大器110。负极解码器121上提供负极参照电压生成电路122的参照电压，选择和输入的数据对应的参照电压，输出到负极放大器120。正极及负极放大器110、120放大输出为基于由正极及负极解码器111、121分别输出的参照电压的灰度信号，提供到输出开关电路130。输出开关电路130对偶数个的驱动器输出端子P1、P2、...、Ps的每两个端子进行设置，将正极及负极放大器110、120的输出电压根据控制信号S1、S2切换输出到上述两个端子。

图9的数据驱动器可适用图1、图3、图5、图6及图7的各放大器电路，并可节省面积(低成本)、降低耗电。将图9的数据驱动器用在图11的液晶显示装置的数据驱动器980，则可实现液晶显示装置的低成本、低耗电。

并且，在图11中，当显示部960的数据线根数多时，数据驱动器980由多个数据驱动器LSI构成。因此，存在端部的数据驱动器LSI的一部分驱动器输出端子多余的情况。优选对多余的驱动器输出端子进行驱动的放大器电路停止，但有时存在其处于动作状态的情况。此时，为了使放大器电路稳定地动作，也可应用本发明。

即，在本发明的数据驱动器中，对于对未连接数据线的驱动器输出端子进行驱动的放大器电路，可将零点补偿电阻恒定控制为第1、第2电阻值的任意一个。这种情况下，零点补偿电阻的电阻值以连接有数据线的第1放大器电路群、和未连接数据线的第2放大器电路群，按组单位进行控制。

以上，根据上述实施例说明了本发明，但本发明不限于上述实施例的构造，在本发明的范围内，当然也包括本领域技术人员可获得的各种变形、修正。

Claims (7)

1.一种数据驱动器，具有放大电路，该放大电路接收和输入到数据驱动器的输入数据对应的电压信号，放大该电压信号，并放大输出到驱动器输出端子，上述数据驱动器的特征在于，

分别具有多个上述放大电路和上述驱动器输出端子，

上述放大电路包括：

输入差动放大级；

后级放大级，根据上述输入差动放大级的输出，放大输出到上述放大电路的输出节点；

相位补偿电容及零点补偿电阻，以串联方式连接在上述输入差动放大级的一个输出节点与上述放大电路的输出节点之间；

控制电路，将上述零点补偿电阻的电阻值根据第1控制信号切换为彼此不同的至少两个电阻值中的任意一个；和

输出开关，该输出开关连接在上述放大电路的输出节点和上述驱动器输出端子之间，根据第2控制信号被控制为接通、断开，

多个上述放大电路分为与连接有数据线的驱动器输出端子对应的第1组的上述放大电路和与未连接有数据线的驱动器输出端子对应的第2组的上述放大电路，

上述第2组的上述放大电路的上述控制电路将上述零点补偿电阻恒定控制为第1电阻值和第2电阻值中的一个电阻值，

上述第1组的上述放大电路的上述控制电路根据上述输出开关的接通和断开，将上述零点补偿电阻切换为彼此不同的上述第1电阻值或上述第2电阻值。

2.根据权利要求1所述的数据驱动器，其特征在于，

与上述输入数据对应的一个数据期间包含第1期间和上述第1期间之后的第2期间，

上述输出开关在上述第1期间断开，在上述第2期间接通，

在上述输出开关断开的上述第1期间，形成上述第1组的上述放大电路的上述控制电路将上述零点补偿电阻设定为上述第1电阻值和上述第2电阻值中较小的电阻值，

在上述输出开关接通的上述第2期间，形成上述第1组的上述放大电路的上述控制电路将上述零点补偿电阻设定为上述第1电阻值和上述第2电阻值中较大的电阻值。

3.根据权利要求1所述的数据驱动器，其特征在于，

上述控制电路具有开关晶体管，连接在含有上述零点补偿电阻的两端的两个分压节点之间，根据输入到控制端的上述第1控制信号被控制为导通、截止。

4.根据权利要求1所述的数据驱动器，其特征在于，

上述零点补偿电阻具有被设定为导通状态的、共射共基连接的至少两个晶体管，

上述控制电路具有开关晶体管，该开关晶体管与共射共基连接的上述两个晶体管中的一个晶体管并联连接，将上述第1控制信号输入到控制端。

5.根据权利要求1所述的数据驱动器，其特征在于，

上述零点补偿电阻具有以串联方式连接的第1电阻和第2电阻，

上述控制电路具有开关晶体管，该开关晶体管与上述第1电阻和上述第2电阻中的一个电阻并联连接，将上述第1控制信号输入到控制端。

6.一种显示装置，具有在数据线和扫描线的交叉部含有象素开关及显示元件的单位象素，通过由上述扫描线接通的象素开关，上述数据线的信号写入到显示元件，其特征在于，

作为驱动上述数据线的数据驱动器，是权利要求1至5中任一项所述的上述数据驱动器。

7.一种显示装置，其特征在于，具有：

多根数据线，在一个方向上彼此平行地延伸；

多根扫描线，在和上述一个方向垂直的方向上彼此平行地延伸；以及

多个象素电极，在上述多根数据线和上述多根扫描线的交叉部配置成矩阵状，

并具有多个晶体管，对应于上述多个象素电极的每一个，漏极及源极中一个的输入连接到对应的上述象素电极，上述漏极及源极中另一个的输入连接到对应的上述数据线，栅极连接到对应的上述扫描线，

上述显示装置还具有：

栅极驱动器，向上述多个扫描线分别提供扫描信号；和

数据驱动器，向上述多个数据线分别提供和输入数据对应的灰度信号，

上述数据驱动器由权利要求1至5中任一项所述的上述数据驱动器构成。

Images