CN201039088Y - 放大器结构及其放大器系统 - Google Patents

Abstract

本实用新型提供一种放大器结构及其放大器系统，特别涉及一种放大器结构，其包括一电压源、一第一放大单元以及一第二放大单元。第一放大单元耦接于电压源，用以根据一偏置电流以及一参考电流，将一第一输入信号以及一第二输入信号进行增益放大，产生一第一放大信号。第二放大单元耦接于第一放大单元以及电压源，用以根据偏置电流以及参考电流，将该第一输入信号以及该第二输入信号进行增益放大，产生一第二放大信号；其中根据该第一放大信号及该第二放大信号，产生一输出信号。本实用新型所述的放大器结构及其放大器系统，可以有效的调整偏移电压，解决已知技术中的运算放大器因为产生偏移电压，而造成的种种问题。

Description

放大器结构及其放大器系统

技术领域

本实用新型提供一种放大器结构，尤指一种可补偿偏移电压的放大器结构。

背景技术

运算放大器具有三个端点，两个输入端以及一个输出端，事实上，此放大器需要直流电源才能工作，而大部分的放大器需要两个直流电源才能工作，运算放大器的主要功能是用来感知两个输入端电压信号之间的差值，并进一步将此差值乘以增益值(gain)后产生一输出电压，于输出端输出，理想的运算放大器并不会汲取任何输入电流，故两个输入端的信号电流均为零，换言之，输出阻抗为无穷大。

以上描述可以看出运算放大器只对信号差值有反应，因为其完全忽视两个输入电压信号间共同的部分。也就是说，若两个输入电压相同，则其输出为零，我们称此种特性为共模拒斥，因此一理想的运算放大器具有一无穷大的共模拒斥。再者，增益值(gain)被称为差值增益，而在零频率至无穷大频率之间增益值保持常数。也就是说，理想的运算放大器以相同增益值放大任何频率，实际上，在制程漂移、元件匹配等等因素下，运算放大器的偏移电压并不会为零。

在数字模拟转换器中，若运算放大器有偏移电压，则会造成输出信号的失真，而对于耦接在运算放大器后面的电路会产生不可预期的影响。若其使用在感知小信号时，因为信号源本身就很小，更不容许运算放大器有偏移电压的存在，所以消除偏移电压是很重要的。

由于上述运算放大器的偏移电压造成的种种问题，因此如何在不占用太大的电路面积及功率，且不增加太多电路成本的条件下，有效的消除运算放大器的偏移电压，  已成为一种急欲解决的重要课题。

实用新型内容

本实用新型提供一种放大器结构，其包括一电压源、一第一放大单元以及一第二放大单元。第一放大单元耦接于电压源，用以根据一偏置电流以及一参考电流，将一第一输入信号以及一第二输入信号进行增益放大，产生一第一放大信号。第二放大单元耦接于第一放大单元以及电压源，用以根据偏置电流以及参考电流，将该第一输入信号以及该第二输入信号进行增益放大，产生一第二放大信号，其中，根据该第一放大信号及该第二放大信号，产生一输出信号。

本实用新型所述的放大器结构，其中该第一放大单元包括：一第一第一晶体管，其源极耦接于该电压源，其栅极用以接收该偏置电流；一第一第二晶体管，其源极耦接于该第一第一晶体管的漏极，其栅极是用以接收该第一输入信号；一第一第三晶体管，其源极耦接于该第一第一晶体管的漏极，其栅极是用以接收该第二输入信号；一第一第四晶体管，其漏极耦接于该第一第二晶体管的漏极；一第一第五晶体管，其漏极耦接于该第一第三晶体管的漏极，其栅极耦接于该第一第四晶体管的栅极；一第一第六晶体管，其漏极耦接于该第一第四晶体管的源极，其源极耦接于一接地端；一第一第七晶体管，其漏极耦接于该第一第五晶体管的源极，其栅极耦接于该第一第六晶体管的栅极，其源极耦接于该接地端；以及一第一输出端，耦接于该第一第三晶体管的漏极以及该第一第五晶体管的漏极之间，用以输出该第一放大信号。

本实用新型所述的放大器结构，其中该第二放大单元包括：一第二第一晶体管，其源极耦接于该电压源，其栅极耦接于该第一第一晶体管的栅极；一第二第二晶体管，其源极耦接于该第二第一晶体管的漏极，其栅极是用以接收该第二输入信号；一第二第三晶体管，其源极耦接于该第二第一晶体管的漏极，其栅极是用以接收该第一输入信号；一第二第四晶体管，其漏极耦接于该第二第二晶体管的漏极；一第二第五晶体管，其漏极耦接于该第二第三晶体管的漏极，其栅极耦接于该第二第四晶体管的栅极；一第二第六晶体管，其漏极耦接于该第二第四晶体管的源极，其源极耦接于该接地端；一第二第七晶体管，其漏极耦接于该第二第五晶体管的源极，其栅极耦接于该第二第六晶体管的栅极，其源极耦接于该接地端；以及一第二输出端，耦接于该第二第三晶体管的漏极以及该第二第五晶体管的漏极之间，用以输出该第二放大信号。

本实用新型所述的放大器结构，其中该第一放大单元另包括一第一开关，其一端耦接于该第一第二晶体管的漏极以及该第一第四晶体管的漏极之间，其另一端耦接于该接地端，用以根据一第一控制信号选择性的导通及断路。

本实用新型所述的放大器结构，其中该第二放大单元另包括一第二开关，其一端耦接于该第二第二晶体管的漏极以及该第二第四晶体管的漏极之间，其另一端耦接于该接地端，用以根据一第一控制信号选择性的导通及断路。

本实用新型所述的放大器结构，其中该第一第一晶体管、第一第二晶体管、第一第三晶体管、第二第一晶体管、第二第二晶体管、第二第三晶体管为PMOS晶体管，而该第一第四晶体管、第一第五晶体管、第一第六晶体管、第一第七晶体管、第二第四晶体管、第二第五晶体管、第二第六晶体管、第二第七晶体管为NMOS晶体管。

本实用新型另提供一种放大器系统，其包括一电压源、一偏压模块、一放大模块以及一输出模块。偏压模块耦接于电压源，用以提供一偏置电流以及一参考电流。放大模块耦接于偏压模块以及电压源，用以根据偏置电流以及参考电流，将一第一输入信号及一第二输入信号进行运算放大，产生一第一放大信号及一第二放大信号。输出模块耦接于放大模块以及电压源，用以接收第一放大信号以及该第二放大信号，产生一输出信号。

本实用新型所述的放大器系统，其中该放大模块包括：一第一放大单元，耦接于该电压源，用以根据该偏置电流以及该参考电流，将该第一输入信号以及该第二输入信号进行增益放大，产生该第一放大信号；以及一第二放大单元，耦接于该第一放大单元以及该电压源，用以根据该偏置电流以及该参考电流，将该第一输入信号以及该第二输入信号进行增益放大，产生该第二放大信号。

本实用新型所述的放大器系统，其中该第一放大单元包括：一第一第一晶体管，其源极耦接于该电压源，其栅极用以接收该偏置电流；一第一第二晶体管，其源极耦接于该第一第一晶体管的漏极，其栅极是用以接收该第一输入信号；一第一第三晶体管，其源极耦接于该第一第一晶体管的漏极，其栅极是用以接收该第二输入信号；一第一第四晶体管，其漏极耦接于该第一第二晶体管的漏极；一第一第五晶体管，其漏极耦接于该第一第三晶体管的漏极，其栅极耦接于该第一第四晶体管的栅极；一第一第六晶体管，其漏极耦接于该第一第四晶体管的源极，其源极耦接于一接地端；一第一第七晶体管，其漏极耦接于该第一第五晶体管的源极，其栅极耦接于该第一第六晶体管的栅极，其源极耦接于该接地端；以及一第一输出端，耦接于该第一第三晶体管的漏极以及该第一第五晶体管的漏极之间，用以输出该第一放大信号。

本实用新型所述的放大器系统，其中该第一放大单元另包括一第一开关，其一端耦接于该第一第二晶体管的漏极以及该第一第四晶体管的漏极之间，其另一端耦接于该接地端，用以根据一第一控制信号选择性的导通及断路。

本实用新型所述的放大器系统，其中该第二放大单元包括：一第二第一晶体管，其源极耦接于该电压源，其栅极耦接于该第一第一晶体管的栅极；一第二第二晶体管，其源极耦接于该第二第一晶体管的漏极，其栅极是用以接收该第二输入信号；一第二第三晶体管，其源极耦接于该第二第一晶体管的漏极，其栅极是用以接收该第一输入信号；一第二第四晶体管，其漏极耦接于该第二第二晶体管的漏极；一第二第五晶体管，其漏极耦接于该第二第三晶体管的漏极，其栅极耦接于该第二第四晶体管的栅极；一第二第六晶体管，其漏极耦接于该第二第四晶体管的源极，其源极耦接于该接地端；一第二第七晶体管，其漏极耦接于该第二第五晶体管的源极，其栅极耦接于该第二第六晶体管的栅极，其源极耦接于该接地端；以及一第二输出端，耦接于该第二第三晶体管的漏极以及该第二第五晶体管的漏极之间，用以输出该第二放大信号。

本实用新型所述的放大器系统，其中该第一第一晶体管、第一第二晶体管、第一第三晶体管、第二第一晶体管、第二第二晶体管、第二第三晶体管为PMOS晶体管，  而该第一第四晶体管、第一第五晶体管、第一第六晶体管、第一第七晶体管、第二第四晶体管、第二第五晶体管、第二第六晶体管、第二第七晶体管为NMOS晶体管。

本实用新型所述的放大器系统，其中该第二放大单元另包括一第二开关，其一端耦接于该第二第二晶体管的漏极以及该第二第四晶体管的漏极之间，其另一端耦接于该接地端，用以根据一第一控制信号选择性的导通及断路。

本实用新型所述的放大器系统，其中该放大器系统另包括一第三开关，耦接于该电压源以及该偏置电流之间，用以根据一第二控制信号选择性的导通及断路。

本实用新型所述的放大器系统，其中该放大器系统另包括一补偿模块，耦接于该放大模块及该输出模块之间，用以对该第一放大信号以及该第二放大信号进行相位补偿。

本实用新型所述的放大器系统，其中该补偿模块包括：一第一补偿单元，耦接于该第一输出端以及该输出模块间，用以对该第一放大信号进行相位补偿；以及一第二补偿单元，耦接于该第二输出端以及该输出模块间，用以对该第二放大信号进行相位补偿。

本实用新型所述的放大器系统，其中该第一补偿单元及第二补偿单元分别由一电阻以及一电容串联而成。

本实用新型所述的放大器系统，其中该输出模块为一双端转单端放大器。

本实用新型所述的放大器结构及其放大器系统，可以有效的调整偏移电压，解决已知技术中的运算放大器因为产生偏移电压，而造成的种种问题。

附图说明

图1为本实用新型的放大器结构的示意图。

图2为本实用新型的放大器系统的示意图。

具体实施方式

请参阅图1，图1为本实用新型的放大器结构的示意图。如图1所示，本实用新型的放大器结构10包括有一电压源V_CC、一第一放大单元12以及一第二放大单元14。第一放大单元12耦接于电压源V_CC，用以根据一偏置电流I_BIAS以及一参考电流I_REF，将一第一输入信号S_IN1以及一第二输入信号S_IN2进行增益放大，产生一第一放大信号S_AP1。第二放大单元14耦接于第一放大单元12以及电压源V_CC，用以根据偏置电流I_BIAS以及参考电流I_REF，将第一输入信号S_IN1以及第二输入信号S_IN2进行增益放大，产生一第二放大信号S_AP2，其中，根据该第一放大信号S_AP1及该第二放大信号S_AP2，产生一输出信号(图未示)。

其中第一放大单元12包括一第一第一晶体管121、一第一第二晶体管122、一第一第三晶体管123、一第一第四晶体管124、一第一第五晶体管125、一第一第六晶体管126、一第一第七晶体管127以及一第一输出端128。第一第一晶体管121的源极耦接于电压源_VCC，其栅极用以接收该偏置电流I_BIAS。第一第二晶体管122的源极耦接于第一第一晶体管121的漏极，其栅极是用以接收第一输入信号S_IN1。第一第三晶体管123的源极耦接于第一第一晶体管121的漏极，其栅极是用以接收第二输入信号S_IN2。第一第四晶体管124的漏极耦接于第一第二晶体管122的漏极。第一第五晶体管125的漏极耦接于第一第三晶体管123的漏极，其栅极耦接于第一第四晶体管124的栅极。第一第六晶体管126的漏极耦接于第一第四晶体管124的源极，其源极耦接于一接地端V_GND。第一第七晶体管127的漏极耦接于第一第五晶体管125的源极，其栅极耦接于第一第六晶体管126的栅极，其源极耦接于接地端V_GND。第一输出端128耦接于第一第三晶体管123的漏极以及第一第五晶体管125的漏极之间，用以输出第一放大信号S_AP1。

其中第二放大单元14包括一第二第一晶体管141、一第二第二晶体管142、一第二第三晶体管143、一第二第四晶体管144、一第二第五晶体管145、一第二第六晶体管146、一第二第七晶体管147以及一第二输出端148。第二第一晶体管141的源极耦接于电压源V_CC，其栅极耦接于第一第一晶体管121的栅极。第二第二晶体管142的源极耦接于第二第一晶体管141的漏极，其栅极是用以接收第二输入信号S_IN2。第二第三晶体管143的源极耦接于第二第一晶体管141的漏极，其栅极是用以接收第一输入信号S_IN1。第二第四晶体管144的漏极耦接于第二第二晶体管142的漏极。第二第五晶体管145的漏极耦接于第二第三晶体管143的漏极，其栅极耦接于第二第四晶体管144的栅极。第二第六晶体管146的漏极耦接于第二第四晶体管144的源极，其源极耦接于一接地端V_GND。第二第七晶体管147的漏极耦接于第二第五晶体管145的源极，其栅极耦接于第二第六晶体管146的栅极，其源极耦接于接地端V_GND。第二输出端148耦接于第二第三晶体管143的漏极以及第二第五晶体管145的漏极之间，用以输出第二放大信号S_AP2。

于一实施例中，第一第一晶体管121、第一第二晶体管122、第一第三晶体管123、第二第一晶体管141、第二第二晶体管142、第二第三晶体管143为PMOS晶体管，而该第一第四晶体管124、第一第五晶体管125、第一第六晶体管126、第一第七晶体管127、第二第四晶体管144、第二第五晶体管145、第二第六晶体管146、第二第七晶体管147为NMOS晶体管。

其中第一放大单元12另包括一第一开关SW₁，其一端耦接于第一第二晶体管122的漏极以及第一第四晶体管124的漏极之间，其另一端耦接于接地端V_GND，用以根据一第一控制信号S_EN1选择性的导通及断路。第二放大单元14另包括一第二开关SW₂，其一端耦接于第二第二晶体管142的漏极以及第二第四晶体管144的漏极之间，其另一端耦接于接地端V_GND，用以根据该第一控制信号S_EN1选择性的导通及断路。

请参阅图2，图2为本实用新型的放大器系统的示意图。如图2所示，本实用新型另提供一种放大器系统30包括有一电压源V_CC、一偏压模块32、一放大模块34以及一输出模块36。偏压模块32耦接于电压源V_CC，用以提供一偏置电流I_BIAS以及一参考电流I_REF。放大模块34耦接于偏压模块32以及电压源V_CC，用以根据偏置电流I_BIAS以及参考电流I_REF，将一第一输入信号S_IN1及一第二输入信号S_IN2进行运算放大，产生一第一放大信号S_AP1及一第二放大信号S_AP2。输出模块36耦接于放大模块34以及电压源V_CC，用以接收第一放大信号S_AP1以及该第二放大信号S_AP2，产生一输出信号S_OUT。

放大模块34包括一第一放大单元42以及一第二放大单元44。第一放大单元耦接于电压源V_CC，用以根据偏置电流I_BIAS以及该参考电流I_REF，将该第一输入信号S_IN1以及第二输入信号S_IN2进行增益放大，产生该第一放大信号S_AP1。第二放大单元44耦接于第一放大单元42以及电压源V_CC，用以根据该偏置电流I_BIAS以及该参考电流I_REF，将第一输入信号S_IN1以及第二输入信号S_IN2进行增益放大，产生该第二放大信号S_AP2。

其中第一放大单元42包括一第一第一晶体管421、一第一第二晶体管422、一第一第三晶体管423、一第一第四晶体管424、一第一第五晶体管425、一第一第六晶体管426、一第一第七晶体管427以及一第一输出端428。第一第一晶体管421的源极耦接于电压源V_CC，其栅极用以接收偏置电流I_BIAS。第一第二晶体管422的源极耦接于第一第一晶体管421的漏极，其栅极是用以接收第一输入信号S_IN1。第一第三晶体管423的源极耦接于第一第一晶体管421的漏极，其栅极是用以接收第二输入信号S_IN2。第一第四晶体管424的漏极耦接于第一第二晶体管422的漏极。第一第五晶体管425的漏极耦接于第一第三晶体管423的漏极，其栅极耦接于第一第四晶体管424的栅极。第一第六晶体管426的漏极耦接于第一第四晶体管424的源极，其源极耦接于一接地端V_GND。第一第七晶体管427的漏极耦接于第一第五晶体管425的源极，其栅极耦接于第一第六晶体管426的栅极，其源极耦接于接地端V_GND。第一输出端428耦接于第一第三晶体管423的漏极以及第一第五晶体管425的漏极之间，用以输出第一放大信号S_AP1。

其中第二放大单元44包括一第二第一晶体管441、一第二第二晶体管442、一第二第三晶体管443、一第二第四晶体管444、一第二第五晶体管445、一第二第六晶体管446、一第二第七晶体管447以及一第二输出端448。第二第一晶体管441的源极耦接于电压源V_CC，其栅极耦接于第一第一晶体管421的栅极。第二第二晶体管442的源极耦接于第二第一晶体管441的漏极，其栅极是用以接收第二输入信号S_IN2。第二第三晶体管443的源极耦接于第二第一晶体管441的漏极，其栅极是用以接收第一输入信号S_IN1。第二第四晶体管444的漏极耦接于第二第二晶体管442的漏极。第二第五晶体管445的漏极耦接于第二第三晶体管443的漏极，其栅极耦接于第二第四晶体管444的栅极。第二第六晶体管446的漏极耦接于第二第四晶体管444的源极，其源极耦接于接地端V_GND。第二第七晶体管447的漏极耦接于第二第五晶体管445的源极，其栅极耦接于第二第六晶体管446的栅极，其源极耦接于接地端V_GND。第二输出端448耦接于第二第三晶体管443的漏极以及第二第五晶体管445的漏极之间，用以输出第二放大信号S_AP2。

其中第一放大单元42另包括一第一开关SW₁，其一端耦接于第一第二晶体管422的漏极以及第一第四晶体管424的漏极之间，其另一端耦接于接地端V_GND，用以根据一第一控制信号S_EN1选择性的导通及断路。第二放大单元44另包括一第二开关SW₂，其一端耦接于第二第二晶体管442的漏极以及第二第四晶体管444的漏极之间，其另一端耦接于接地端V_GND，用以根据该第一控制信号S_EN1选择性的导通及断路。其中该放大模块34另包括一第三开关SW₃，耦接于电压源V_CC以及偏置电流I_BIAS之间，用以根据第二控制信号S_EN2选择性的导通及断路。

放大器系统30另包括一补偿模块38，耦接于放大模块34及输出模块36之间，用以对第一放大信号S_AP1以及第二放大信号S_AP2进行相位补偿。

补偿模块38包括一第一补偿单元381以及一第二补偿单元382。第一补偿单元381耦接于第一输出端428以及输出模块36之间，用以对第一放大信号S_AP1进行相位补偿。第二补偿单元382耦接于第二输出端448以及输出模块36之间，用以对第二放大信号S_AP2进行相位补偿。其中第一补偿单元381以及第二补偿单元382分别由一电阻以及一电容串联而成。

于一实施例中，本实用新型的输出模块为一双端转单端放大器，但在此并不以此为限，本实用新型的输出模块亦可根据电路的应用而为一种双端输入双端输出形式的放大器，此外，本实用新型的偏压模块并不局限于图2所示的型式，只要能产生偏置电流及参考电流的电路，皆适用于本实用新型的偏压模块。

通过本实用新型的放大器结构，具备有第一放大单元及第二放大单元，各别对第一输出信号以及第二输入信号进行放大，产生第一放大信号以及第二放大信号，再经由输出模块进行处理后，产生输出信号，借此可以有效的调整偏移电压，解决已知技术中的运算放大器因为产生偏移电压，而造成的种种问题。

以上所述仅为本实用新型较佳实施例，然其并非用以限定本实用新型的范围，任何熟悉本项技术的人员，在不脱离本实用新型的精神和范围内，可在此基础上做进一步的改进和变化，因此本实用新型的保护范围当以本申请的权利要求书所界定的范围为准。

附图中符号的简单说明如下：

10：放大器结构

12：第一放大单元

14：第二放大单元；

30：放大器系统

32：偏压模块

34：放大模块

36：输出模块

38：补偿模块

121～127、141～147、421～427、441～447：晶体管

128、148、428、448：输出端

SW₁、SW₂、SW₃：开关

V_CC：电压源

V_GND：接地端

I_REF：参考电流

I_BIAS：偏置电流

S_IN1、S_IN2：输入信号

S_EN1、S_EN2：控制信号

S_AP1、S_AP2：放大信号

S_OUT：输出信号

Claims (18)

1.一种放大器结构，其特征在于，该放大器结构包括：

一电压源；

一第一放大单元，耦接于该电压源，用以根据一偏置电流以及一参考电流，将一第一输入信号以及一第二输入信号进行增益放大，产生一第一放大信号；以及

一第二放大单元，耦接于该第一放大单元以及该电压源，用以根据该偏置电流以及该参考电流，将该第一输入信号以及该第二输入信号进行增益放大，产生一第二放大信号；

其中，根据该第一放大信号及该第二放大信号，产生一输出信号。

2.根据权利要求1所述的放大器结构，其特征在于，该第一放大单元包括：

一第一第一晶体管，其源极耦接于该电压源，其栅极用以接收该偏置电流；

一第一第二晶体管，其源极耦接于该第一第一晶体管的漏极，其栅极是用以接收该第一输入信号；

一第一第三晶体管，其源极耦接于该第一第一晶体管的漏极，其栅极是用以接收该第二输入信号；

一第一第四晶体管，其漏极耦接于该第一第二晶体管的漏极；

一第一第五晶体管，其漏极耦接于该第一第三晶体管的漏极，其栅极耦接于该第一第四晶体管的栅极；

一第一第六晶体管，其漏极耦接于该第一第四晶体管的源极，其源极耦接于一接地端；

一第一第七晶体管，其漏极耦接于该第一第五晶体管的源极，其栅极耦接于该第一第六晶体管的栅极，其源极耦接于该接地端；以及

一第一输出端，耦接于该第一第三晶体管的漏极以及该第一第五晶体管的漏极之间，用以输出该第一放大信号。

3.根据权利要求2所述的放大器结构，其特征在于，该第二放大单元包括：

一第二第一晶体管，其源极耦接于该电压源，其栅极耦接于该第一第一晶体管的栅极；

一第二第二晶体管，其源极耦接于该第二第一晶体管的漏极，其栅极是用以接收该第二输入信号；

一第二第三晶体管，其源极耦接于该第二第一晶体管的漏极，其栅极是用以接收该第一输入信号；

一第二第四晶体管，其漏极耦接于该第二第二晶体管的漏极；

一第二第五晶体管，其漏极耦接于该第二第三晶体管的漏极，其栅极耦接于该第二第四晶体管的栅极；

一第二第六晶体管，其漏极耦接于该第二第四晶体管的源极，其源极耦接于该接地端；

一第二第七晶体管，其漏极耦接于该第二第五晶体管的源极，其栅极耦接于该第二第六晶体管的栅极，其源极耦接于该接地端；以及

一第二输出端，耦接于该第二第三晶体管的漏极以及该第二第五晶体管的漏极之间，用以输出该第二放大信号。

4.根据权利要求2所述的放大器结构，其特征在于，该第一放大单元另包括一第一开关，其一端耦接于该第一第二晶体管的漏极以及该第一第四晶体管的漏极之间，其另一端耦接于该接地端，用以根据一第一控制信号选择性的导通及断路。

5.根据权利要求3所述的放大器结构，其特征在于，该第二放大单元另包括一第二开关，其一端耦接于该第二第二晶体管的漏极以及该第二第四晶体管的漏极之间，其另一端耦接于该接地端，用以根据一第一控制信号选择性的导通及断路。

6.根据权利要求3所述的放大器结构，其特征在于，该第一第一晶体管、第一第二晶体管、第一第三晶体管、第二第一晶体管、第二第二晶体管、第二第三晶体管为PMOS晶体管，而该第一第四晶体管、第一第五晶体管、第一第六晶体管、第一第七晶体管、第二第四晶体管、第二第五晶体管、第二第六晶体管、第二第七晶体管为NMOS晶体管。

7.一种放大器系统，其特征在于，该放大器系统包括：

一电压源；

一偏压模块，耦接于该电压源，用以提供一偏置电流以及一参考电流；

一放大模块，耦接于该偏压模块以及该电压源，用以根据该偏置电流以及该参考电流，将一第一输入信号及一第二输入信号进行运算放大，产生一第一放大信号及一第二放大信号；以及

一输出模块，耦接于该放大模块以及该电压源，用以接收该第一放大信号以及该第二放大信号，产生一输出信号。

8.根据权利要求7所述的放大器系统，其特征在于，该放大模块包括：

一第一放大单元，耦接于该电压源，用以根据该偏置电流以及该参考电流，将该第一输入信号以及该第二输入信号进行增益放大，产生该第一放大信号；以及

一第二放大单元，耦接于该第一放大单元以及该电压源，用以根据该偏置电流以及该参考电流，将该第一输入信号以及该第二输入信号进行增益放大，产生该第二放大信号。

9.根据权利要求8所述的放大器系统，其特征在于，该第一放大单元包括：

一第一第一晶体管，其源极耦接于该电压源，其栅极用以接收该偏置电流；

一第一第二晶体管，其源极耦接于该第一第一晶体管的漏极，其栅极是用以接收该第一输入信号；

一第一第三晶体管，其源极耦接于该第一第一晶体管的漏极，其栅极是用以接收该第二输入信号；

一第一第四晶体管，其漏极耦接于该第一第二晶体管的漏极；

一第一第五晶体管，其漏极耦接于该第一第三晶体管的漏极，其栅极耦接于该第一第四晶体管的栅极；

一第一第六晶体管，其漏极耦接于该第一第四晶体管的源极，其源极耦接于一接地端；

一第一第七晶体管，其漏极耦接于该第一第五晶体管的源极，其栅极耦接于该第一第六晶体管的栅极，其源极耦接于该接地端；以及

一第一输出端，耦接于该第一第三晶体管的漏极以及该第一第五晶体管的漏极之间，用以输出该第一放大信号。

10.根据权利要求9所述的放大器系统，其特征在于，该第一放大单元另包括一第一开关，其一端耦接于该第一第二晶体管的漏极以及该第一第四晶体管的漏极之间，其另一端耦接于该接地端，用以根据一第一控制信号选择性的导通及断路。

11.根据权利要求9所述的放大器系统，其特征在于，该第二放大单元包括：

一第二第一晶体管，其源极耦接于该电压源，其栅极耦接于该第一第一晶体管的栅极；

一第二第二晶体管，其源极耦接于该第二第一晶体管的漏极，其栅极是用以接收该第二输入信号；

一第二第三晶体管，其源极耦接于该第二第一晶体管的漏极，其栅极是用以接收该第一输入信号；

一第二第四晶体管，其漏极耦接于该第二第二晶体管的漏极；

一第二第五晶体管，其漏极耦接于该第二第三晶体管的漏极，其栅极耦接于该第二第四晶体管的栅极；

一第二第六晶体管，其漏极耦接于该第二第四晶体管的源极，其源极耦接于该接地端；

一第二第七晶体管，其漏极耦接于该第二第五晶体管的源极，其栅极耦接于该第二第六晶体管的栅极，其源极耦接于该接地端；以及

一第二输出端，耦接于该第二第三晶体管的漏极以及该第二第五晶体管的漏极之间，用以输出该第二放大信号。

12.根据权利要求11所述的放大器系统，其特征在于，该第一第一晶体管、第一第二晶体管、第一第三晶体管、第二第一晶体管、第二第二晶体管、第二第三晶体管为PMOS晶体管，而该第一第四晶体管、第一第五晶体管、第一第六晶体管、第一第七晶体管、第二第四晶体管、第二第五晶体管、第二第六晶体管、第二第七晶体管为NMOS晶体管。

13.根据权利要求11所述的放大器系统，其特征在于，该第二放大单元另包括一第二开关，其一端耦接于该第二第二晶体管的漏极以及该第二第四晶体管的漏极之间，其另一端耦接于该接地端，用以根据一第一控制信号选择性的导通及断路。

14.根据权利要求7所述的放大器系统，其特征在于，该放大器系统另包括一第三开关，耦接于该电压源以及该偏置电流之间，用以根据一第二控制信号选择性的导通及断路。

15.根据权利要求7所述的放大器系统，其特征在于，该放大器系统另包括一补偿模块，耦接于该放大模块及该输出模块之间，用以对该第一放大信号以及该第二放大信号进行相位补偿。

16.根据权利要求15所述的放大器系统，其特征在于，该补偿模块包括：

一第一补偿单元，耦接于该第一输出端以及该输出模块间，用以对该第一放大信号进行相位补偿；以及

一第二补偿单元，耦接于该第二输出端以及该输出模块间，用以对该第二放大信号进行相位补偿。

17.根据权利要求16所述的放大器系统，其特征在于，该第一补偿单元及第二补偿单元分别由一电阻以及一电容串联而成。

18.根据权利要求7所述的放大器系统，其特征在于，该输出模块为一双端转单端放大器。

Images