TWI443968B - 源極驅動器及其接收器 - Google Patents

源極驅動器及其接收器 Download PDF

Info

Publication number
TWI443968B
TWI443968B TW100112179A TW100112179A TWI443968B TW I443968 B TWI443968 B TW I443968B TW 100112179 A TW100112179 A TW 100112179A TW 100112179 A TW100112179 A TW 100112179A TW I443968 B TWI443968 B TW I443968B
Authority
TW
Taiwan
Prior art keywords
transistor
node
switch
coupled
input terminal
Prior art date
Application number
TW100112179A
Other languages
English (en)
Other versions
TW201242250A (en
Inventor
ren feng Huang
Hui Wen Miao
Ko Yang Tso
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to TW100112179A priority Critical patent/TWI443968B/zh
Priority to CN201110103557.4A priority patent/CN102737595B/zh
Priority to US13/441,211 priority patent/US8542038B2/en
Publication of TW201242250A publication Critical patent/TW201242250A/zh
Application granted granted Critical
Publication of TWI443968B publication Critical patent/TWI443968B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

源極驅動器及其接收器
本發明係與液晶顯示裝置有關，特別是關於一種應用於液晶顯示裝置之源極驅動器及其接收器，透過將其雙級放大器的第二級電路中之兩節點接地來關閉分別與該兩節點耦接之兩電晶體，並在該兩節點之間設置由延遲控制訊號控制之開關，藉以達到節省電流又不會拉長甦醒時間(wake-up time)之目的。
一般而言，液晶顯示裝置的源極驅動器包含有彼此串接的複數個接收器。當該等接收器中之某個接收器接收到開始訊號時，代表已輪到該接收器來接收灰階資料。為了省電之故，通常會讓其他未接受灰階資料的接收器進入省電模式。當該接收器接收灰階資料即將進入尾聲時，該接收器將會輸出一個喚醒訊號給下一個接收器，使其從省電模式甦醒過來，準備開始接收灰階資料。
請參照圖1，圖1係繪示先前技術中之源極驅動器的接收器之功能方塊圖。如圖1所示，傳統液晶顯示裝置之源極驅動器的接收器1大多具有雙級運算放大器10(包含第一級放大電路100及第二級放大電路102)之架構，並採用開迴路操作，將差動訊號放大且轉換成單端訊號後，再經由全振幅緩衝器(full-swing buffer)12轉換成電晶體-電晶體邏輯(Transistor-Transistor Logic,TTL)訊號由電壓輸出端124輸出，以供推動後級電路使用。
當傳統的源極驅動器之接收器1處於省電模式時，接收器1除了會透過電晶體開關MP5將第一級放大電路100中之電流源14切斷之外，亦會在第二級放大電路102中設置切斷電流用的電晶體開關MN5，藉以達到節省電流之功效。然而，在正常運作模式下，傳統源極驅動器的接收器1將會由於額外設置的電晶體開關MN5具有之開啟態電阻(on-resistance)而導致雙級運算放大器10所輸出之放大電壓訊號Vop的振幅(swing)值變小。
因此，本發明提出一種源極驅動器及其接收器，以解決上述問題。
根據本發明之第一具體實施例為一種源極驅動器。於此實施例中，源極驅動器包含複數個接收器，每一接收器包含雙級放大器。雙級放大器包含第一級電路及第二級電路。第二級電路包含第一開關、第二開關、第三開關、第一節點及第二節點。第一開關耦接於第一節點與接地端之間；第二開關耦接於第二節點與接地端之間；第三開關耦接於第一節點與第二節點之間。當接收器欲由省能模式醒來成為正常運作模式時，第一開關及第二開關先根據控制訊號切換至關閉狀態，於一段延遲時間後，第三開關再根據延遲控制訊號切換至關閉狀態。
於實際應用中，接收器進一步包含電流輸入端、第一電壓輸入端及第二電壓輸入端。第一級電路包含第一電晶體、第二電晶體及第三電晶體。第三電晶體耦接於電流輸入端、第一電晶體及第二電晶體之間；第一電晶體耦接至第一電壓輸入端；第二電晶體耦接至第二電壓輸入端。當接收器由正常運作模式進入省能模式時，第三電晶體根據控制訊號阻斷從電流輸入端所輸入之電流。
第二級電路進一步包含第四電晶體及第五電晶體，其中第四電晶體耦接於第一節點與接地端之間；第五電晶體耦接於第二節點與接地端之間。於該段延遲時間內，第一開關及第二開關係處於關閉狀態，但第三開關仍處於開啟狀態，致使第一節點與第二節點之間保持短路狀態。
根據本發明之第二具體實施例為一種接收器。於此實施例中，接收器係應用於源極驅動器。接收器之雙級放大器包含第一級電路及第二級電路。第二級電路包含第一開關、第二開關、第三開關、第一節點及第二節點。第一開關耦接於第一節點與接地端之間；第二開關耦接於第二節點與接地端之間；第三開關耦接於第一節點與第二節點之間。當接收器欲由省能模式醒來成為正常運作模式時，第一開關及第二開關先根據控制訊號切換至關閉狀態，於一段延遲時間後，第三開關再根據延遲控制訊號切換至關閉狀態。
相較於先前技術，根據本發明之源極驅動器及其接收器係透過將其雙級放大器的第二級電路中之兩節點接地，使得與該兩節點耦接之兩電晶體處於關閉狀態，藉以達到節省電流之目的。由於該源極驅動器並未於第二級電路中設置任何切斷電流的電晶體開關，所以在正常運作模式下，源極驅動器不會因為電晶體的開啟態電阻(on-resistance)而導致其雙級放大器所輸出的放大電壓訊號之振幅(swing)值變小。
此外，為了避免採用上述方式造成接收器由省能模式(power saving mode)切換至正常運作模式(normal mode)所需的甦醒時間(wake-up time)變長，本發明之接收器於雙級放大器的該兩節點之間設置有開關，並且開關係由延遲控制訊號所控制，使得在省能模式結束時，該兩節點之間仍能維持短時間的短路，該兩節點即可在這段時間內隨著偏壓電流的回復而一同回到適當的操作電壓，故可使得本發明之源極驅動器及其接收器能夠避免甦醒時間拉長之缺點。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
根據本發明之第一具體實施例為一種源極驅動器。於此實施例中，該源極驅動器係應用於液晶顯示裝置中，作為驅動源極之用，但不以此為限。
請參照圖2，圖2係繪示本發明所揭露之源極驅動器的接收器之功能方塊圖。如圖2所示，源極驅動器的接收器2包含雙級放大器20、緩衝器22、電流輸入端24、第一電壓輸入端26、第二電壓輸入端28及電壓輸出端30。其中，雙級放大器20與緩衝器22彼此耦接；電流輸入端24、第一電壓輸入端26及第二電壓輸入端28均係耦接至雙級放大器20；緩衝器22係耦接電壓輸出端30。
實際上，雙級放大器20可以是雙級運算放大器(two-stage operational amplifier)，但不以此為限；緩衝器22可以是全振幅緩衝器(full-swing buffer)，但亦不以此為限。
於此實施例中，雙級放大器20包含第一級電路200及第二級電路202。如圖2所示，第一級電路200主要包含第一電晶體T1、第二電晶體T2及第三電晶體T3。第三電晶體T3係耦接於電流輸入端24、第一電晶體T1及第二電晶體T2之間，第一電晶體T1耦接至第一電壓輸入端26，第二電晶體T2耦接至第二電壓輸入端28。
此外，第一級電路200亦包含第六電晶體T6及第七電晶體T7。其中，第六電晶體T6係耦接於第一電晶體T1與接地端GND之間，第七電晶體T7係耦接於第二電晶體T2與接地端GND之間。
第二級電路202包含第一開關SW1、第二開關SW2、第三開關SW3、第一節點A、第二節點B、第四電晶體T4、第五電晶體T5、第八電晶體T8及第九電晶體T9。其中，第一開關SW1係耦接於第一節點A與接地端GND之間，第二開關SW2係耦接於第二節點B與接地端GND之間，第三開關SW3係耦接於第一節點A與第二節點B之間；第四電晶體T4係耦接於第一節點A與接地端GND之間，第五電晶體T5係耦接於第二節點B與接地端GND之間。
接下來，將就源極驅動器的接收器2於正常運作模式與省能模式之間的切換情形進行說明。
假設源極驅動器中之接收器2尚未輪到要接收灰階資料，源極驅動器將會控制接收器2由正常運作模式進入省能模式。此時，於接收器2的雙級放大器20中，第一級電路200的第三電晶體T3將會根據處於高準位(high-level)狀態的控制訊號PD阻斷從電流輸入端24所輸入之電流，並且第二級電路202的第一開關SW1、第二開關SW2及第三開關SW3均會處於開啟(on)狀態，致使第一節點A與第二節點B均接地，第四電晶體T4與第五電晶體T5均會處於關閉(off)的狀態，藉以達到省能之目的。
如圖3所示，假設源極驅動器中之接收器2已準備要開始接收灰階資料，源極驅動器將會以喚醒訊號DIO控制接收器2由省能模式醒來成為正常運作模式。此時，於接收器2的雙級放大器20中，第一級電路200的第三電晶體T3將會根據處於低準位(low-level)狀態的控制訊號PD恢復由電流輸入端24輸入電流，第二級電路202的第一開關SW1及第二開關SW2將會先根據控制訊號PD切換至關閉狀態，於一段延遲時間tdelay 後，第三開關SW3再根據延遲控制訊號PD_DL切換至關閉狀態。
值得注意的是，於該段延遲時間tdelay 內，由於第一開關SW1及第二開關SW2係處於關閉狀態，但由於第三開關SW3仍處於開啟狀態，致使第一節點A與第二節點B之間可以保持短路狀態。
正由於第一節點A與第二節點B之間在這段延遲時間tdelay 內保持著短路狀態，因此，第一節點A與第二節點B即可在這段延遲時間tdelay 內隨著偏壓電流的回復而一同回到適當的操作電壓，使得與第一節點A及第二節點B相關的第四電晶體T4、第五電晶體T5、第六電晶體T6及第七電晶體T7能夠迅速地從截止(cut-off)區域回復到飽和(saturation)區域之延遲時間較短，故可避免造成由省能模式切換至正常運作模式之甦醒時間過長的現象。
至於緩衝器22則係耦接於第二級電路202與電壓輸出端30之間。當第二級電路202將差動訊號放大並轉換成單端訊號後，緩衝器22將會自第二級電路202接收到放大電壓訊號Vop，並將放大電壓訊號Vop處理為輸出電壓訊號Vout後，將其傳送至電壓輸出端30。實際上，輸出電壓訊號Vout可以是電晶體-電晶體邏輯(Transistor-Transistor Logic,TTL)訊號，經由電壓輸出端30輸出後，可提供推動後級電路時使用。
根據本發明之第二具體實施例為一種接收器。於此實施例中，接收器係應用於液晶顯示裝置之源極驅動器，但不以此為限。亦請參照圖2，接收器2包含雙級放大器20及緩衝器22。其中，雙級放大器20包含第一級電路200及第二級電路202。第二級電路202包含第一開關SW1、第二開關SW2、第三開關SW3、第一節點A及第二節點B。第一開關SW1耦接於第一節點A與接地端GND之間；第二開關SW2耦接於第二節點B與接地端GND之間；第三開關SW3耦接於第一節點A與第二節點B之間。
當接收器2欲由省能模式醒來成為正常運作模式時，第一開關SW1及第二開關SW2先根據控制訊號切換至關閉狀態，於一段延遲時間tdelay 後，第三開關SW3再根據延遲控制訊號切換至關閉狀態，其時序圖即如同圖3所示。
於實際應用中，接收器2可進一步包含電流輸入端24、第一電壓輸入端26、第二電壓輸入端28及電壓輸出端30，並且第一級電路200可包含第一電晶體T1、第二電晶體T2及第三電晶體T3，其中第三電晶體T3係耦接於電流輸入端24、第一電晶體T1及第二電晶體T2之間，第一電晶體T1耦接至第一電壓輸入端26，第二電晶體T2耦接至第二電壓輸入端28。當接收器2由正常運作模式進入省能模式時，第三電晶體T3根據控制訊號阻斷從電流輸入端24所輸入之電流。
至於緩衝器22則係耦接於第二級電路202與電壓輸出端30之間，用以自第二級電路202接收放大電壓訊號，並將放大電壓訊號處理為輸出電壓訊號後傳送至電壓輸出端30。
此外，第二級電路202亦可進一步包含第四電晶體T4及第五電晶體T5，第四電晶體T4係耦接於第一節點A與接地端GND之間，第五電晶體T5係耦接於第二節點B與接地端GND之間，於該段延遲時間tdelay 內，第一開關SW1及第二開關SW2係處於關閉狀態，致使第四電晶體T4及第五電晶體T5均處於關閉狀態，但第三開關SW3仍處於開啟狀態，致使第一節點A與第二節點B之間保持短路狀態。
相較於先前技術，根據本發明之源極驅動器及其接收器係透過將其雙級放大器的第二級電路中之兩節點接地之方式，使得與該兩節點耦接之兩電晶體處於關閉狀態，藉以達到節省電流之目的。由於本發明之源極驅動器並未於第二級電路中設置任何切斷電流的電晶體開關，所以在正常運作模式下，源極驅動器不會因為電晶體的開啟態電阻而導致其雙級放大器所輸出的放大電壓訊號之震盪值變小。
此外，為了避免採用上述方式造成接收器由省能模式切換至正常運作模式所需的甦醒時間變長，本發明之接收器於該兩節點之間設置有一開關，且該開關係由一延遲控制訊號所控制，使得在省能模式結束時，該兩節點之間仍能維持短時間的短路，該兩節點即可在這段時間內隨著偏壓電流的回復而一同回到適當的操作電壓，故可改善甦醒時間過長之缺點。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
1、2．．．接收器
10．．．雙級運算放大器
100．．．第一級放大電路
102．．．第二級放大電路
12．．．全振幅緩衝器
124、30．．．電壓輸出端
14．．．電流源
MP1~MP5、MN1~MN6．．．電晶體開關
Vop．．．放大電壓訊號
20．．．雙級放大器
22．．．緩衝器
200．．．第一級電路
202．．．第二級電路
SW1．．．第一開關
SW2．．．第二開關
SW3．．．第三開關
A．．．第一節點
B．．．第二節點
GND．．．接地端
tdelay ．．．延遲時間
24．．．電流輸入端
26．．．第一電壓輸入端
28．．．第二電壓輸入端
T1．．．第一電晶體
T2．．．第二電晶體
T3．．．第三電晶體
T4．．．第四電晶體
T5．．．第五電晶體
T6~T9．．．電晶體
DIO．．．喚醒訊號
PD．．．控制訊號
PD_DL．．．延遲控制訊號
Vinn．．．第一輸入電壓訊號
Vinp．．．第二輸入電壓訊號
220、222．．．緩衝器元件
Vout．．．輸出電壓訊號
圖1係繪示先前技術中之源極驅動器的接收器之功能方塊圖。
圖2係繪示本發明所揭露之源極驅動器的接收器之功能方塊圖。
圖3係繪示本發明之接收器由省能模式甦醒而切換至正常運作模式之時序圖。
2．．．接收器
30．．．電壓輸出端
Vop．．．放大電壓訊號
20．．．雙級放大器
22．．．緩衝器
200．．．第一級電路
202．．．第二級電路
SW1．．．第一開關
SW2．．．第二開關
SW3．．．第三開關
A．．．第一節點
B．．．第二節點
GND．．．接地端
PD．．．控制訊號
24．．．電流輸入端
26．．．第一電壓輸入端
28．．．第二電壓輸入端
T1．．．第一電晶體
T2．．．第二電晶體
T3．．．第三電晶體
T4．．．第四電晶體
T5．．．第五電晶體
T6~T9．．．電晶體
PD_DL．．．延遲控制訊號
Vinn．．．第一輸入電壓訊號
Vinp．．．第二輸入電壓訊號
220、222．．．緩衝器元件
Vout．．．輸出電壓訊號

Claims (10)

  1. 一種源極驅動器(source driver)，包含：一接收器(receiver)，包含：一雙級放大器(two-stage amplifier)，包含：一第一級電路；以及一第二級電路，耦接該第一級電路，該第二級電路包含一第一開關、一第二開關、一第三開關、一第一節點及一第二節點，該第一開關係耦接於該第一節點與一接地端之間，該第二開關係耦接於該第二節點與該接地端之間，該第三開關係耦接於該第一節點與該第二節點之間；其中，當該接收器欲由省能模式(power saving mode)醒來(wake-up)成為正常運作模式(normal mode)時，該第一開關及該第二開關先根據一控制訊號切換至關閉(off)狀態，於一段延遲時間後，該第三開關再根據一延遲控制訊號切換至關閉(off)狀態，該接收器進一步包含一電流輸入端、一第一電壓輸入端及一第二電壓輸入端，該第一級電路包含一第一電晶體、一第二電晶體及一第三電晶體，該第三電晶體係耦接於該電流輸入端、該第一電晶體及該第二電晶體之間，該第一電晶體耦接至該第一電壓輸入端，該第二電晶體耦接至該第二電壓輸入端，當該接收器由正常運作模式進入省能模式時，該第三電晶體根據該控制訊號阻斷從該電流輸入端所輸入之電流。
  2. 一種源極驅動器(source driver)，包含：一接收器(receiver)，包含：一雙級放大器(two-stage amplifier)，包含： 一第一級電路；以及一第二級電路，耦接該第一級電路，該第二級電路包含一第一開關、一第二開關、一第三開關、一第一節點及一第二節點，該第一開關係耦接於該第一節點與一接地端之間，該第二開關係耦接於該第二節點與該接地端之間，該第三開關係耦接於該第一節點與該第二節點之間；其中，當該接收器欲由省能模式(power saving mode)醒來(wake-up)成為正常運作模式(normal mode)時，該第一開關及該第二開關先根據一控制訊號切換至關閉(off)狀態，於一段延遲時間後，該第三開關再根據一延遲控制訊號切換至關閉(off)狀態，該第二級電路進一步包含一第四電晶體及一第五電晶體，該第四電晶體係耦接於該第一節點與該接地端之間，該第五電晶體係耦接於該第二節點與該接地端之間，於該段延遲時間內，該第一開關及該第二開關係處於關閉(off)狀態，但該第三開關仍處於開啟(on)狀態，致使該第一節點與該第二節點之間保持短路(short)狀態。
  3. 如申請專利範圍第2項所述之源極驅動器，其中該接收器進一步包含一電流輸入端、一第一電壓輸入端及一第二電壓輸入端，該第一級電路包含一第一電晶體、一第二電晶體及一第三電晶體，該第三電晶體係耦接於該電流輸入端、該第一電晶體及該第二電晶體之間，該第一電晶體耦接至該第一電壓輸入端，該第二電晶體耦接至該第二電壓輸入端。
  4. 如申請專利範圍第1項所述之源極驅動器，其中該第二級電 路進一步包含一第四電晶體及一第五電晶體，該第四電晶體係耦接於該第一節點與該接地端之間，該第五電晶體係耦接於該第二節點與該接地端之間，於該段延遲時間內，該第一開關及該第二開關係處於關閉(off)狀態，但該第三開關仍處於開啟(on)狀態，致使該第一節點與該第二節點之間保持短路(short)狀態。
  5. 如申請專利範圍第1項所述之源極驅動器，其中該接收器進一步包含：一電壓輸出端；以及一緩衝器(buffer)，耦接於該第二級電路與該電壓輸出端之間，用以自該第二級電路接收一放大電壓訊號，並將該放大電壓訊號處理為一輸出電壓訊號後傳送至該電壓輸出端。
  6. 一種接收器，係應用於一源極驅動器，該接收器包含：一雙級放大器，包含：一第一級電路；以及一第二級電路，耦接該第一級電路，該第二級電路包含一第一開關、一第二開關、一第三開關、一第一節點及一第二節點，該第一開關係耦接於該第一節點與一接地端之間，該第二開關係耦接於該第二節點與該接地端之間，該第三開關係耦接於該第一節點與該第二節點之間；其中，當該接收器欲由省能模式醒來成為正常運作模式時，該第一開關及該第二開關先根據一控制訊號切換至關閉狀態，於一段延遲時間後，該第三開關再根據一延遲控 制訊號切換至關閉狀態，該接收器進一步包含一電流輸入端、一第一電壓輸入端及一第二電壓輸入端，該第一級電路包含一第一電晶體、一第二電晶體及一第三電晶體，該第三電晶體係耦接於該電流輸入端、該第一電晶體及該第二電晶體之間，該第一電晶體耦接至該第一電壓輸入端，該第二電晶體耦接至該第二電壓輸入端，當該接收器由正常運作模式進入省能模式時，該第三電晶體根據該控制訊號阻斷從該電流輸入端所輸入之電流。
  7. 一種接收器，係應用於一源極驅動器，該接收器包含：一雙級放大器，包含：一第一級電路；以及一第二級電路，耦接該第一級電路，該第二級電路包含一第一開關、一第二開關、一第三開關、一第一節點及一第二節點，該第一開關係耦接於該第一節點與一接地端之間，該第二開關係耦接於該第二節點與該接地端之間，該第三開關係耦接於該第一節點與該第二節點之間；其中，當該接收器欲由省能模式醒來成為正常運作模式時，該第一開關及該第二開關先根據一控制訊號切換至關閉狀態，於一段延遲時間後，該第三開關再根據一延遲控制訊號切換至關閉狀態，該第二級電路進一步包含一第四電晶體及一第五電晶體，該第四電晶體係耦接於該第一節點與該接地端之間，該第五電晶體係耦接於該第二節點與該接地端之間，於該段延遲時間內，該第一開關及該第二開關係處於關閉狀態，但該第三開關仍處於開啟狀態，致使該第一節點與該第二節點之間保持短路狀態。
  8. 如申請專利範圍第7項所述之接收器，進一步包含一電流輸入端、一第一電壓輸入端及一第二電壓輸入端，該第一級電路包含一第一電晶體、一第二電晶體及一第三電晶體，該第三電晶體係耦接於該電流輸入端、該第一電晶體及該第二電晶體之間，該第一電晶體耦接至該第一電壓輸入端，該第二電晶體耦接至該第二電壓輸入端。
  9. 如申請專利範圍第6項所述之接收器，其中該第二級電路進一步包含一第四電晶體及一第五電晶體，該第四電晶體係耦接於該第一節點與該接地端之間，該第五電晶體係耦接於該第二節點與該接地端之間，於該段延遲時間內，該第一開關及該第二開關係處於關閉狀態，但該第三開關仍處於開啟狀態，致使該第一節點與該第二節點之間保持短路狀態。
  10. 如申請專利範圍第6項所述之接收器，進一步包含：一電壓輸出端；以及一緩衝器，耦接於該第二級電路與該電壓輸出端之間，用以自該第二級電路接收一放大電壓訊號，並將該放大電壓訊號處理為一輸出電壓訊號後傳送至該電壓輸出端。
TW100112179A 2011-04-08 2011-04-08 源極驅動器及其接收器 TWI443968B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100112179A TWI443968B (zh) 2011-04-08 2011-04-08 源極驅動器及其接收器
CN201110103557.4A CN102737595B (zh) 2011-04-08 2011-04-21 源极驱动器及其接收器
US13/441,211 US8542038B2 (en) 2011-04-08 2012-04-06 Source driver and receiver thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100112179A TWI443968B (zh) 2011-04-08 2011-04-08 源極驅動器及其接收器

Publications (2)

Publication Number Publication Date
TW201242250A TW201242250A (en) 2012-10-16
TWI443968B true TWI443968B (zh) 2014-07-01

Family

ID=46965608

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100112179A TWI443968B (zh) 2011-04-08 2011-04-08 源極驅動器及其接收器

Country Status (3)

Country Link
US (1) US8542038B2 (zh)
CN (1) CN102737595B (zh)
TW (1) TWI443968B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102857211B (zh) * 2012-09-12 2015-07-08 四川和芯微电子股份有限公司 一种低功耗驱动器及实现低功耗驱动器的方法
JP6925605B2 (ja) * 2017-01-12 2021-08-25 株式会社Ｊｏｌｅｄ 駆動回路
US10277268B2 (en) * 2017-06-02 2019-04-30 Psemi Corporation Method and apparatus for switching of shunt and through switches of a transceiver
KR20240075966A (ko) * 2022-11-23 2024-05-30 주식회사 엘엑스세미콘 소스 드라이버 ic 및 그 구동 방법과, 타이밍 컨트롤러

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124663A (en) * 1991-03-04 1992-06-23 Motorola, Inc. Offset compensation CMOS operational amplifier
JP3920236B2 (ja) * 2003-03-27 2007-05-30 Ｎｅｃエレクトロニクス株式会社 差動増幅器
IT1395248B1 (it) * 2009-03-18 2012-09-05 St Microelectronics Rousset Comparatore con compensazione di offset, in particolare per convertitori analogico-digitali

Also Published As

Publication number Publication date
CN102737595B (zh) 2014-05-28
US20120256660A1 (en) 2012-10-11
CN102737595A (zh) 2012-10-17
US8542038B2 (en) 2013-09-24
TW201242250A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
US7271630B2 (en) Push-pull buffer amplifier and source driver
WO2007050264A3 (en) Dual mode power amplifier
ATE443374T1 (de) Treiberschaltungen für geschaltete hf- leistungsverstärker
US7391262B2 (en) Circuit and method for driving bulk capacitance of amplifier input transistors
TWI443968B (zh) 源極驅動器及其接收器
US8466908B2 (en) Display device having a bias control unit for dynamically biasing a buffer and method thereof
TW200614657A (en) Buffer amplifier, drive integrated circuit and display device using said drive integrated circuit
WO2010000635A1 (en) Switched capacitor amplifier
WO2020046715A1 (en) Latching sense amplifier
Weng et al. A compact low-power rail-to-rail class-B buffer for LCD column driver
TW200713803A (en) Buffer circuit
WO2007052389A1 (ja) パワーアンプおよびそのアイドリング電流設定回路
US20090091388A1 (en) Apparatus for slew rate enhancement of an operational amplifier
US9787310B2 (en) Level-shifter circuit for low-input voltages
US20110012664A1 (en) Clock signal amplifier circuit
US7196550B1 (en) Complementary CMOS driver circuit with de-skew control
US20020186059A1 (en) Reduced voltage swing digital differential driver
JP2004072700A (ja) スルーレート増加装置
JPH11330874A (ja) 半導体集積回路装置
CN213279592U (zh) 一种宽输入和输出范围放大器电路
CN104506151B (zh) 一种用于医疗电子的运算放大器
JP2006120185A (ja) 定電圧回路
TWI406256B (zh) 源極驅動器之輸出放大器
CN201039088Y (zh) 放大器结构及其放大器系统
CN203289404U (zh) 一种驱动高容性负载的cmos缓冲器电路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees