CN102737595A - 源极驱动器及其接收器 - Google Patents

源极驱动器及其接收器 Download PDF

Info

Publication number
CN102737595A
CN102737595A CN2011101035574A CN201110103557A CN102737595A CN 102737595 A CN102737595 A CN 102737595A CN 2011101035574 A CN2011101035574 A CN 2011101035574A CN 201110103557 A CN201110103557 A CN 201110103557A CN 102737595 A CN102737595 A CN 102737595A
Authority
CN
China
Prior art keywords
switch
electric crystal
coupled
receiver
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101035574A
Other languages
English (en)
Other versions
CN102737595B (zh
Inventor
黄仁锋
苗蕙雯
左克扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raydium Semiconductor Corp
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Publication of CN102737595A publication Critical patent/CN102737595A/zh
Application granted granted Critical
Publication of CN102737595B publication Critical patent/CN102737595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开一种源极驱动器及其接收器。接收器的双级放大器包含第一级电路及第二级电路。第二级电路包含第一开关、第二开关、第三开关、第一节点及第二节点。第一开关耦接于第一节点与接地端之间；第二开关耦接于第二节点与接地端之间；第三开关耦接于第一节点与第二节点之间。当接收器欲由省能模式醒来成为正常工作模式时，第一开关及第二开关先根据控制信号切换至关闭状态，在一段延迟时间后，第三开关再根据延迟控制信号切换至关闭状态。

Description

源极驱动器及其接收器
技术领域
本发明与液晶显示装置有关，特别是关于一种应用于液晶显示装置的源极驱动器及其接收器，通过将其双级放大器的第二级电路中的两节点接地来关闭分别与该两节点耦接的两电晶体，并在该两节点之间设置由延迟控制信号控制的开关，由此达到节省电流又不会拉长苏醒时间(wake-up time)的目的。
背景技术
一般而言，液晶显示装置的源极驱动器包含有彼此串接的复数个接收器。当该等接收器中的某个接收器接收到开始信号时，代表已轮到该接收器来接收灰阶数据。为了省电之故，通常会让其他未接受灰阶数据的接收器进入省电模式。当该接收器接收灰阶数据即将进入尾声时，该接收器将会输出一个唤醒信号给下一个接收器，使其从省电模式苏醒过来，准备开始接收灰阶数据。
请参照图1，图1是绘示现有技术中的源极驱动器的接收器的功能方块图。如图1所示，传统液晶显示装置的源极驱动器的接收器1大多具有双级运算放大器10(包含第一级放大电路100及第二级放大电路102)的架构，并采用开回路操作，将差动信号放大且转换成单端信号后，再经由全振幅缓冲器(full-swing buffer)12转换成电晶体-电晶体逻辑(Transistor-Transistor Logic，TTL)信号由电压输出端124输出，以供推动后级电路使用。
当传统的源极驱动器的接收器1处于省电模式时，接收器1除了会通过电晶体开关MP5将第一级放大电路100中的电流源14切断之外，亦会在第二级放大电路102中设置切断电流用的电晶体开关MN5，由此达到节省电流的功效。然而，在正常工作模式下，传统源极驱动器的接收器1将会由于额外设置的电晶体开关MN5具有的开启态电阻(on-resistance)而导致双级运算放大器10所输出的放大电压信号Vop的振幅(swing)值变小。
发明内容
因此，本发明提出一种源极驱动器及其接收器，以解决上述问题。
根据本发明的第一具体实施例为一种源极驱动器。在此实施例中，源极驱动器包含复数个接收器，每一接收器包含双级放大器。双级放大器包含第一级电路及第二级电路。第二级电路包含第一开关、第二开关、第三开关、第一节点及第二节点。第一开关耦接于第一节点与接地端之间；第二开关耦接于第二节点与接地端之间；第三开关耦接于第一节点与第二节点之间。当接收器欲由省能模式醒来成为正常工作模式时，第一开关及第二开关先根据控制信号切换至关闭状态，在一段延迟时间后，第三开关再根据延迟控制信号切换至关闭状态。
在实际应用中，接收器进一步包含电流输入端、第一电压输入端及第二电压输入端。第一级电路包含第一电晶体、第二电晶体及第三电晶体。第三电晶体耦接于电流输入端、第一电晶体及第二电晶体之间；第一电晶体耦接至第一电压输入端；第二电晶体耦接至第二电压输入端。当接收器由正常工作模式进入省能模式时，第三电晶体根据控制信号阻断从电流输入端所输入的电流。
第二级电路进一步包含第四电晶体及第五电晶体，其中第四电晶体耦接于第一节点与接地端之间；第五电晶体耦接于第二节点与接地端之间。在该段延迟时间内，第一开关及第二开关处于关闭状态，但第三开关仍处于开启状态，致使第一节点与第二节点之间保持短路状态。
根据本发明的第二具体实施例为一种接收器。在此实施例中，接收器是应用于源极驱动器。接收器的双级放大器包含第一级电路及第二级电路。第二级电路包含第一开关、第二开关、第三开关、第一节点及第二节点。第一开关耦接于第一节点与接地端之间；第二开关耦接于第二节点与接地端之间；第三开关耦接于第一节点与第二节点之间。当接收器欲由省能模式醒来成为正常工作模式时，第一开关及第二开关先根据控制信号切换至关闭状态，在一段延迟时间后，第三开关再根据延迟控制信号切换至关闭状态。
相较于现有技术，根据本发明的源极驱动器及其接收器是通过将其双级放大器的第二级电路中的两节点接地，使得与该两节点耦接的两电晶体处于关闭状态，由此达到节省电流的目的。由于该源极驱动器并未于第二级电路中设置任何切断电流的电晶体开关，所以在正常工作模式下，源极驱动器不会因为电晶体的开启态电阻(on-resistance)而导致其双级放大器所输出的放大电压信号的振幅(swing)值变小。
此外，为了避免采用上述方式造成接收器由省能模式(power savingmode)切换至正常工作模式(normal mode)所需的苏醒时间(wake-up time)变长，本发明的接收器在双级放大器的该两节点之间设置有开关，并且开关由延迟控制信号所控制，使得在省能模式结束时，该两节点之间仍能维持短时间的短路，该两节点即可在这段时间内随着偏压电流的回复而一同回到适当的操作电压，故可使得本发明的源极驱动器及其接收器能够避免苏醒时间拉长的缺点。
关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
附图说明
图1是绘示现有技术中的源极驱动器的接收器的功能方块图。
图2是绘示本发明所公开的源极驱动器的接收器的功能方块图。
图3是绘示本发明的接收器由省能模式苏醒而切换至正常工作模式的时序图。
主要元件符号说明
1、2：接收器
10：双级运算放大器       100：第一级放大电路
102：第二级放大电路      12：全振幅缓冲器
124、30：电压输出端      14：电流源
MP1～MP5、MN1～MN6：电晶体开关
Vop：放大电压信号        20：双级放大器
22：缓冲器               200：第一级电路
202：第二级电路          SW1：第一开关
SW2：第二开关            SW3：第三开关
A：第一节点              B：第二节点
GND：接地端              tdelay：延迟时间
24：电流输入端           26：第一电压输入端
28：第二电压输入端       T1：第一电晶体
T2：第二电晶体           T3：第三电晶体
T4：第四电晶体           T5：第五电晶体
T6～T9：电晶体           DIO：唤醒信号
PD：控制信号             PD_DL：延迟控制信号
Vinn：第一输入电压信号   Vinp：第二输入电压信号
具体实施方式
根据本发明的第一具体实施例为一种源极驱动器。在此实施例中，该源极驱动器是应用于液晶显示装置中，作为驱动源极之用，但不以此为限。
请参照图2，图2是绘示本发明所公开的源极驱动器的接收器的功能方块图。如图2所示，源极驱动器的接收器2包含双级放大器20、缓冲器22、电流输入端24、第一电压输入端26、第二电压输入端28及电压输出端30。其中，双级放大器20与缓冲器22彼此耦接；电流输入端24、第一电压输入端26及第二电压输入端28均耦接至双级放大器20；缓冲器22耦接电压输出端30。
实际上，双级放大器20可以是双级运算放大器(two-stage operationalamplifier)，但不以此为限；缓冲器22可以是全振幅缓冲器(full-swing buffer)，但亦不以此为限。
在此实施例中，双级放大器20包含第一级电路200及第二级电路202。如图2所示，第一级电路200主要包含第一电晶体T1、第二电晶体T2及第三电晶体T3。第三电晶体T3耦接于电流输入端24、第一电晶体T1及第二电晶体T2之间，第一电晶体T1耦接至第一电压输入端26，第二电晶体T2耦接至第二电压输入端28。
此外，第一级电路200亦包含第六电晶体T6及第七电晶体T7。其中，第六电晶体T6耦接于第一电晶体T1与接地端GND之间，第七电晶体T7耦接于第二电晶体T2与接地端GND之间。
第二级电路202包含第一开关SW1、第二开关SW2、第三开关SW3、第一节点A、第二节点B、第四电晶体T4、第五电晶体T5、第八电晶体T8及第九电晶体T9。其中，第一开关SW1耦接于第一节点A与接地端GND之间，第二开关SW2耦接于第二节点B与接地端GND之间，第三开关SW3耦接于第一节点A与第二节点B之间；第四电晶体T4耦接于第一节点A与接地端GND之间，第五电晶体T5耦接于第二节点B与接地端GND之间。
接下来，将就源极驱动器的接收器2在正常工作模式与省能模式之间的切换情形进行说明。
假设源极驱动器中的接收器2尚未轮到要接收灰阶数据，源极驱动器将会控制接收器2由正常工作模式进入省能模式。此时，于接收器2的双级放大器20中，第一级电路200的第三电晶体T3将会根据处于高准位(high-level)状态的控制信号PD阻断从电流输入端24所输入的电流，并且第二级电路202的第一开关SW1、第二开关SW2及第三开关SW3均会处于开启(on)状态，致使第一节点A与第二节点B均接地，第四电晶体T4与第五电晶体T5均会处于关闭(off)的状态，由此达到省能的目的。
如图3所示，假设源极驱动器中的接收器2已准备要开始接收灰阶数据，源极驱动器将会以唤醒信号DIO控制接收器2由省能模式醒来成为正常工作模式。此时，于接收器2的双级放大器20中，第一级电路200的第三电晶体T3将会根据处于低准位(low-level)状态的控制信号PD恢复由电流输入端24输入电流，第二级电路202的第一开关SW1及第二开关SW2将会先根据控制信号PD切换至关闭状态，在一段延迟时间tdelay后，第三开关SW3再根据延迟控制信号PD_DL切换至关闭状态。
值得注意的是，在该段延迟时间tdelay内，由于第一开关SW1及第二开关SW2处于关闭状态，但由于第三开关SW3仍处于开启状态，致使第一节点A与第二节点B之间可以保持短路状态。
正由于第一节点A与第二节点B之间在这段延迟时间tdelay内保持着短路状态，因此，第一节点A与第二节点B即可在这段延迟时间tdelay内随着偏压电流的回复而一同回到适当的操作电压，使得与第一节点A及第二节点B相关的第四电晶体T4、第五电晶体T5、第六电晶体T6及第七电晶体T7能够迅速地从截止(cut-off)区域回复到饱和(saturation)区域的延迟时间较短，故可避免造成由省能模式切换至正常工作模式的苏醒时间过长的现象。
至于缓冲器22则耦接于第二级电路202与电压输出端30之间。当第二级电路202将差动信号放大并转换成单端信号后，缓冲器22将会自第二级电路202接收到放大电压信号Vop，并将放大电压信号Vop处理为输出电压信号Vout后，将其传送至电压输出端30。实际上，输出电压信号Vout可以是电晶体-电晶体逻辑(Transistor-Transistor Logic，TTL)信号，经由电压输出端30输出后，可提供推动后级电路时使用。
根据本发明的第二具体实施例为一种接收器。在此实施例中，接收器应用于液晶显示装置的源极驱动器，但不以此为限。亦请参照图2，接收器2包含双级放大器20及缓冲器22。其中，双级放大器20包含第一级电路200及第二级电路202。第二级电路202包含第一开关SW1、第二开关SW2、第三开关SW3、第一节点A及第二节点B。第一开关SW1耦接于第一节点A与接地端GND之间；第二开关SW2耦接于第二节点B与接地端GND之间；第三开关SW3耦接于第一节点A与第二节点B之间。
当接收器2欲由省能模式醒来成为正常工作模式时，第一开关SW1及第二开关SW2先根据控制信号切换至关闭状态，于一段延迟时间tdelay后，第三开关SW3再根据延迟控制信号切换至关闭状态，其时序图即如同图3所示。
在实际应用中，接收器2可进一步包含电流输入端24、第一电压输入端26、第二电压输入端28及电压输出端30，并且第一级电路200可包含第一电晶体T1、第二电晶体T2及第三电晶体T3，其中第三电晶体T3耦接于电流输入端24、第一电晶体T1及第二电晶体T2之间，第一电晶体T1耦接至第一电压输入端26，第二电晶体T2耦接至第二电压输入端28。当接收器2由正常工作模式进入省能模式时，第三电晶体T3根据控制信号阻断从电流输入端24所输入的电流。
至于缓冲器22则耦接于第二级电路202与电压输出端30之间，用以自第二级电路202接收放大电压信号，并将放大电压信号处理为输出电压信号后传送至电压输出端30。
此外，第二级电路202亦可进一步包含第四电晶体T4及第五电晶体T5，第四电晶体T4耦接于第一节点A与接地端GND之间，第五电晶体T5耦接于第二节点B与接地端GND之间，于该段延迟时间tdelay内，第一开关SW1及第二开关SW2处于关闭状态，致使第四电晶体T4及第五电晶体T5均处于关闭状态，但第三开关SW3仍处于开启状态，致使第一节点A与第二节点B之间保持短路状态。
相较于现有技术，根据本发明的源极驱动器及其接收器通过将其双级放大器的第二级电路中的两节点接地的方式，使得与该两节点耦接的两电晶体处于关闭状态，由此达到节省电流的目的。由于本发明的源极驱动器并未于第二级电路中设置任何切断电流的电晶体开关，所以在正常工作模式下，源极驱动器不会因为电晶体的开启态电阻而导致其双级放大器所输出的放大电压信号的震荡值变小。
此外，为了避免采用上述方式造成接收器由省能模式切换至正常工作模式所需的苏醒时间变长，本发明的接收器在该两节点之间设置有一开关，且该开关由一延迟控制信号所控制，使得在省能模式结束时，该两节点之间仍能维持短时间的短路，该两节点即可在这段时间内随着偏压电流的回复而一同回到适当的操作电压，故可改善苏醒时间过长的缺点。
通过以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (10)

1.一种源极驱动器，包含：
一接收器，包含：
一双级放大器，包含：
一第一级电路；以及
一第二级电路，耦接该第一级电路，该第二级电路包含一第一开关、一第二开关、一第三开关、一第一节点及一第二节点，该第一开关耦接于该第一节点与一接地端之间，该第二开关耦接于该第二节点与该接地端之间，该第三开关耦接于该第一节点与该第二节点之间；
其中，当该接收器欲由省能模式醒来成为正常工作模式时，该第一开关及该第二开关先根据一控制信号切换至关闭状态，在一段延迟时间后，该第三开关再根据一延迟控制信号切换至关闭状态。
2.如权利要求1所述的源极驱动器，其中该接收器进一步包含一电流输入端、一第一电压输入端及一第二电压输入端，该第一级电路包含一第一电晶体、一第二电晶体及一第三电晶体，该第三电晶体耦接于该电流输入端、该第一电晶体及该第二电晶体之间，该第一电晶体耦接至该第一电压输入端，该第二电晶体耦接至该第二电压输入端。
3.如权利要求2所述的源极驱动器，其中当该接收器由正常工作模式进入省能模式时，该第三电晶体根据该控制信号阻断从该电流输入端所输入的电流。
4.如权利要求1所述的源极驱动器，其中该第二级电路进一步包含一第四电晶体及一第五电晶体，该第四电晶体耦接于该第一节点与该接地端之间，该第五电晶体耦接于该第二节点与该接地端之间，在该段延迟时间内，该第一开关及该第二开关处于关闭状态，但该第三开关仍处于开启状态，致使该第一节点与该第二节点之间保持短路状态。
5.如权利要求1所述的源极驱动器，其中该接收器进一步包含：
一电压输出端；以及
一缓冲器，耦接于该第二级电路与该电压输出端之间，用以自该第二级电路接收一放大电压信号，并将该放大电压信号处理为一输出电压信号后传送至该电压输出端。
6.一种接收器，应用于一源极驱动器，该接收器包含：
一双级放大器，包含：
一第一级电路；以及
一第二级电路，耦接该第一级电路，该第二级电路包含一第一开关、一第二开关、一第三开关、一第一节点及一第二节点，该第一开关耦接于该第一节点与一接地端之间，该第二开关耦接于该第二节点与该接地端之间，该第三开关耦接于该第一节点与该第二节点之间；
其中，当该接收器欲由省能模式醒来成为正常工作模式时，该第一开关及该第二开关先根据一控制信号切换至关闭状态，在一段延迟时间后，该第三开关再根据一延迟控制信号切换至关闭状态。
7.如权利要求6所述的接收器，进一步包含一电流输入端、一第一电压输入端及一第二电压输入端，该第一级电路包含一第一电晶体、一第二电晶体及一第三电晶体，该第三电晶体耦接于该电流输入端、该第一电晶体及该第二电晶体之间，该第一电晶体耦接至该第一电压输入端，该第二电晶体耦接至该第二电压输入端。
8.如权利要求7所述的接收器，其中当该接收器由正常工作模式进入省能模式时，该第三电晶体根据该控制信号阻断从该电流输入端所输入的电流。
9.如权利要求6所述的接收器，其中该第二级电路进一步包含一第四电晶体及一第五电晶体，该第四电晶体耦接于该第一节点与该接地端之间，该第五电晶体耦接于该第二节点与该接地端之间，在该段延迟时间内，该第一开关及该第二开关处于关闭状态，但该第三开关仍处于开启状态，致使该第一节点与该第二节点之间保持短路状态。
10.如权利要求6所述的接收器，进一步包含：
一电压输出端；以及
一缓冲器，耦接于该第二级电路与该电压输出端之间，用以自该第二级电路接收一放大电压信号，并将该放大电压信号处理为一输出电压信号后传送至该电压输出端。
CN201110103557.4A 2011-04-08 2011-04-21 源极驱动器及其接收器 Active CN102737595B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100112179A TWI443968B (zh) 2011-04-08 2011-04-08 源極驅動器及其接收器
TW100112179 2011-04-08

Publications (2)

Publication Number Publication Date
CN102737595A true CN102737595A (zh) 2012-10-17
CN102737595B CN102737595B (zh) 2014-05-28

Family

ID=46965608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110103557.4A Active CN102737595B (zh) 2011-04-08 2011-04-21 源极驱动器及其接收器

Country Status (3)

Country Link
US (1) US8542038B2 (zh)
CN (1) CN102737595B (zh)
TW (1) TWI443968B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305584A (zh) * 2017-01-12 2018-07-20 株式会社日本有机雷特显示器 驱动电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102857211B (zh) * 2012-09-12 2015-07-08 四川和芯微电子股份有限公司 一种低功耗驱动器及实现低功耗驱动器的方法
US10277268B2 (en) * 2017-06-02 2019-04-30 Psemi Corporation Method and apparatus for switching of shunt and through switches of a transceiver
KR20240075966A (ko) * 2022-11-23 2024-05-30 주식회사 엘엑스세미콘 소스 드라이버 ic 및 그 구동 방법과, 타이밍 컨트롤러

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124663A (en) * 1991-03-04 1992-06-23 Motorola, Inc. Offset compensation CMOS operational amplifier
CN1534866A (zh) * 2003-03-27 2004-10-06 恩益禧电子股份有限公司 宽范围操作的差分放大器
CN101841335A (zh) * 2009-03-18 2010-09-22 意法半导体股份有限公司 具有偏移补偿的比较器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124663A (en) * 1991-03-04 1992-06-23 Motorola, Inc. Offset compensation CMOS operational amplifier
CN1534866A (zh) * 2003-03-27 2004-10-06 恩益禧电子股份有限公司 宽范围操作的差分放大器
CN101841335A (zh) * 2009-03-18 2010-09-22 意法半导体股份有限公司 具有偏移补偿的比较器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305584A (zh) * 2017-01-12 2018-07-20 株式会社日本有机雷特显示器 驱动电路

Also Published As

Publication number Publication date
TWI443968B (zh) 2014-07-01
US20120256660A1 (en) 2012-10-11
US8542038B2 (en) 2013-09-24
CN102737595B (zh) 2014-05-28
TW201242250A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
US9762187B2 (en) Audio output circuit for driving an electroacoustic conversion element
EP1689076B1 (en) Track and hold circuit to reduce pop noise
CN102882821B (zh) 一种ook射频接收机
CN108242918B (zh) 动态放大器及芯片
CN102737595B (zh) 源极驱动器及其接收器
CN1835390B (zh) 低噪声放大器
US7659789B2 (en) Signal modulation scheme in class-D amplification and circuit therefor
TW200614657A (en) Buffer amplifier, drive integrated circuit and display device using said drive integrated circuit
CN101771386A (zh) 具有抗饱和失真电路的d类音频功率放大器
EP2321900A1 (en) Switched capacitor amplifier
CN104348431B (zh) 共模反馈的差分放大电路及方法、集成电路
US6975170B2 (en) Adaptive amplifier output common mode voltage adjustment
US7872531B1 (en) Amplifier bias techniques
CN113110188B (zh) 一种can总线接收电路
CN103546106A (zh) 信号放大电路
CN101951227B (zh) 一种放大器电路
CN111147056A (zh) 一种动态比较器、模数转换器和控制方法
US20120068770A1 (en) Anti-glitch system for audio amplifier
CN213279592U (zh) 一种宽输入和输出范围放大器电路
Zhang et al. A high-slew rate rail-to-rail operational amplifier by flipped voltage followers
CN111030613A (zh) 射频信号处理电路和射频前端单元
CN202143039U (zh) 具有折叠结构的吉尔伯特单元
CN203289404U (zh) 一种驱动高容性负载的cmos缓冲器电路
EP2696505B1 (en) Output buffer and signal processing method
CN101453196A (zh) 放大器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant