CN102882821B - 一种ook射频接收机 - Google Patents

Abstract

本发明提出一种OOK射频接收机，包括：天线；与所述天线相连的低噪声放大器，其中，所述低噪声放大器采用电流复用结构；与所述低噪声放大器相连的射频信号放大器，其中，所述射频信号放大器采用反相器结构；与所述射频信号放大器相连的包络检波器，其中，所述包络检波器为峰值包络检波器；与所述包络检波器相连的基带信号放大器；与所述基带信号放大器相连的比较器，其中，所述比较器为动态比较器。该OOK射频接收机具有高数据率，低功耗，易实现，芯片面积小的优点。

Description

一种OOK射频接收机

技术领域

本发明涉及半导体技术领域，特别涉及一种OOK射频接收机。

背景技术

对于无线接收机而言，尤其是应用于无线传感网的无线接收机，射频接收机的功耗在整个节点的总功耗中占据相当大的比例，所以降低射频接收机的功耗至关重要；另外接收机的数据率直接影响无线传感网中网络的规模和节点之间数据传输的性能。因此如何提高无线接收机的数据率，同时降低其功耗成为射频接收机的一个研究热点。

对于高数据率，低功耗的射频接收机，目前多采用OOK（On-OffKeying，二进制振幅键控）调制方式。对于OOK射频接收机，常采用的解调方式有三种：相干解调，超再生解调和峰值包络解调。采用相干解调的接收机，数据率高，但代价是结构复杂，并且系统功耗大；超再生接收机反之，功耗极低，并且系统能够实现很高的灵敏度，但是数据率低，一般只有几百kbps的量级；而采用峰值包络检波的接收机，能够在数据率和功耗上有很好的折中，得到较高的数据率和较低的功耗，其数据率主要受包络检波器的带宽决定，其功耗主要受低噪声放大器和射频信号放大器的功耗决定。综上，现有技术中OOK射频接收机存在低功耗和高数据率不能兼得的缺陷。

发明内容

本发明的目的旨在解决OOK射频接收机低功耗和高数据率不能兼得的缺陷。

为此，本发明的目的在于提出一种OOK射频接收机，该OOK射频接收机具有高数据率，低功耗，易实现，芯片面积小的优点。

本发明提出一种OOK射频接收机，包括：天线；与所述天线相连的低噪声放大器，其中，所述低噪声放大器采用电流复用结构；与所述低噪声放大器相连的射频信号放大器，其中，所述射频信号放大器采用反相器结构；与所述射频信号放大器相连的包络检波器，其中，所述包络检波器为峰值包络检波器；与所述包络检波器相连的基带信号放大器；与所述基带信号放大器相连的比较器，其中，所述比较器为动态比较器。

在本发明的实施例中，所述低噪声放大器进一步包括：第一NMOS管和第一PMOS管，所述第一NMOS管的源极与所述第一PMOS管的源极相连，所述第一NMOS管的栅极与电源相连，所述第一PMOS管的栅极与第一PMOS管的漏极相连，其中，所述第一NMOS管和第一PMOS管之间具有第一节点；第二NMOS管和第二PMOS管，所述第二NMOS管的源极与所述第二PMOS管的源极相连，所述第二NMOS管的漏极与所述第一PMOS管的漏极相连，所述第二PMOS管的栅极与地相连，所述第二NMOS管的栅极与第二NMOS管的漏极相连，其中，所述第二NMOS管和第二PMOS管之间具有第二节点；第一电感，所述第一电感的一端与电源相连，所述第一电感的另一端与所述第一NMOS管的漏极相连，第一电容，所述第一电容与所述第一电感并联；第二电感L2，所述第二电感L2的一端与地相连，所述第二电感L2的另一端与所述第二PMOS管的漏极相连，第二电容C2，所述第二电容C2与所述第二电感L2并联；第一交流耦合电容CC1和第二交流耦合电容CC2，所述第一交流耦合电容CC1的一端与所述天线相连，所述第一交流耦合电容CC1的另一端与所述第一节点相连，所述第二交流耦合电容CC2的一端与所述天线相连，所述第二交流耦合电容CC2的另一端与所述第二节点相连；以及第三交流耦合电容CC3和第四交流耦合电容CC4，所述第三交流耦合电容CC3的一端与输出端相连，所述第三交流耦合电容CC3的另一端与第一NMOS管的漏极相连，所述第四交流耦合电容CC4的一端与输出端相连，所述第四交流耦合电容CC4的另一端与第二PMOS管的漏极相连。

在本发明的实施例中，所述射频信号放大器为多级反相器级联结构。

在本发明的实施例中，所述包络检波器进一步包括：第三NMOS管，所述第三NMOS管的漏极与电源相连，所述第三NMOS管的源极为所述包络检波器的输出端；放电电阻，所述放电电阻的一端接地，所述放电电阻的另一端与所述第三NMOS管的源极相连；滤波电容，所述滤波电容与所述放电电阻并联；偏置电阻，所述偏置电阻的一端与偏置电压相连，所述偏置电阻的另一端与所述第三NMOS管的栅极相连；耦合电容，所述耦合电容的一端与所述射频信号放大器相连，所述耦合电容的另一端与所述第三NMOS管的栅极相连。

在本发明的实施例中，所述比较器包括动态比较器子模块和输出缓冲器子模块。

与现有技术相比，本发明的技术方案具有如下优点：（1）采用峰值包络检波方式解调，能提高接收机的数据率；（2）采用电流复用结构的低噪声放大器，在不影响放大器的增益和输入阻抗匹配的同时，将放大器的功耗降低到普通共栅极放大器的四分之一；（3）采用反相器结构的射频放大器，显著降低射频放大器的功耗，并且其放大后的射频信号为满摆幅信号，不需要额外的增益控制电路，降低了系统复杂性；（4）采用的峰值包络检波器中，基带信号放大器在接收到“1”时才消耗功耗，接收到“0”时只消耗极小的功耗，显著降低系统功耗；（5）采用动态比较器，只在判决时钟的上升沿到来时有动态功耗，比较完成后便不再有静态功耗，极大地降低了系统功耗。总之，采用电流复用结构的低噪声放大器，反相器结构的射频放大器，峰值包络检波器，基带信号放大器，动态比较器构成的OOK射频接收机，能够在高数据率的基础上，显著降低接收机的功耗。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明所述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1是本发明实施例的OOK射频接收机的结构示意图；

图2是本发明实施例的采用电流复用结构的低噪声放大器的电路图；

图3a和图3b分别是本发明实施例的采用反相结构的射频信号放大器的电路图和多级射频信号放大器级联的示意图；

图4是本发明实施例的包络检波器的电路图；以及

图5a和图5b分别是本发明实施例的动态比较器子模块和输出缓冲器子模块的电路图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，需要说明的是，除非另有规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解所述术语的具体含义。

如图1所示，本发明实施例的OOK射频接收机包括：天线1；与天线1相连的低噪声放大器2，其中，低噪声放大器2采用电流复用结构；与低噪声放大器2相连的射频信号放大器3，其中，射频信号放大器3采用反相器结构；与射频信号放大器3相连的包络检波器4，其中，包络检波器4为峰值包络检波器；与包络检波器4相连的基带信号放大器5；与基带信号放大器5相连的比较器6，其中，比较器6为动态比较器。具体地：

本发明实施例的低噪声放大器2的电路图如图2所示，该低噪声放大器2进一步包括：第一NMOS管NM1和第一PMOS管PM1，第一NMOS管NM1的源极与第一PMOS管PM1的源极相连，第一NMOS管NM1的栅极与电源相连，第一PMOS管PM1的栅极与第一PMOS管PM1的漏极相连，其中，第一NMOS管NM1和第一PMOS管PM1之间具有第一节点A；第二NMOS管NM2和第二PMOS管PM2，第二NMOS管NM2的源极与第二PMOS管PM2的源极相连，第二NMOS管NM2的漏极与第一PMOS管PM1的漏极相连，第二PMOS管PM2的栅极与地相连，第二NMOS管NM2的栅极与第二NMOS管NM2的漏极相连，其中，第二NMOS管NM2和第二PMOS管PM2之间具有第二节点B；第一电感L1，第一电感L1的一端与电源相连，第一电感L1的另一端与第一NMOS管NM1的漏极相连，第一电容C1，第一电容C1与第一电感L1并联；第二电感L2，第二电感L2的一端与地相连，第二电感L2的另一端与第二PMOS管PM2的漏极相连，第二电容C2，第二电容C2与第二电感L2并联；第一交流耦合电容CC1和第二交流耦合电容CC2，第一交流耦合电容CC1的一端与天线相连，第一交流耦合电容CC1的另一端与第一节点A相连，第二交流耦合电容CC2的一端与天线相连，第二交流耦合电容CC2的另一端与第二节点B相连；以及第三交流耦合电容CC3和第四交流耦合电容CC4，第三交流耦合电容CC3的一端与输出端相连，第三交流耦合电容CC3的另一端与第一NMOS管NM1的漏极相连，第四交流耦合电容CC4的一端与输出端相连，第四交流耦合电容CC4的另一端与第二PMOS管PM2的漏极相连。

该低噪声放大器采用电流复用结构来降低功耗，并且在原始两级MOS管电流复用的基础上增加到四级MOS管电流复用，进一步降低放大器的功耗。例如，对于传统的共栅极放大器，其输入阻抗为1/gm（其中gm为放大器的跨导），而对于本实施例中采用四个管子级联的电流复用结构低噪声放大器，其输入阻抗为1/(4gm)，在实现同样的输入阻抗匹配时，其输入管的跨导减小为原来的1/4，也即功耗降低为原来的1/4，将会显著地降低整个接收机的功耗。该低噪声放大器的输入MOS管采用共栅极结构，易于实现低噪声放大器的输入阻抗匹配。此外该低噪声放大器的负载采用LC的并联谐振回路，来提高低噪声放大器的增益，降低低噪声放大器的噪声系数，同时起到滤除频带外干扰信号的作用。

本发明实施例的射频信号放大器3的电路图如图3a所示，其显著特点是在极小功耗下即可实现极大的增益。基本地，该射频信号放大器由PMOS管PM和NMOS管NM构成，PMOS管PM的源极接供电电压VDD，NMOS管NM的源极接地GND，PMOS管PM的漏极与NMOS管NM的漏极相连，PMOS管PM的栅极与NMOS管NM的栅极相连，并且栅极与漏极之间跨接一个电阻R，为射频信号放大器提供一个稳定的直流工作点，PMOS管PM与NMOS管NM的漏极作为射频信号放大器的输出端，射频信号放大器的输入端经耦合电容C后与PMOS管PM和NMOS管NM的栅极相连。其中，一个大电阻R的取值一般几十千欧姆即可，若取值过大，则电阻的寄生电容会降低放大器的带宽，若取值过小，则电阻会降低放大器的增益。交流耦合电容的取值也不宜过大或过小，若取值过大，则更多的低频噪声进入放大器，之后进入包络检波器，影响解调信号的信噪比；若取值过小，对射频信号有衰减，降低了整个系统的射频信号的增益，经验地，耦合电容与以上电阻的时间常数比射频信号频率的倒数大10倍左右即可。

在具体实现中，射频信号放大器需要几十dB的增益，只用单级射频放大器往往实现不了，需要多级级联实现。多级射频信号放大器级联的情况如图3（b）所示，放大器的供电电压并不是直接接在全局供电电源VDD上，而是各级放大器的供电电压VDDx经线性稳压后再接到全局供电电源VDD上，这样一方面减小各级之间通过电源线的耦合，另一方面减小射频信号放大器对低噪声放大器的干扰。

由此可知，该射频信号放大器3采用反相器结构来提高放大器增益，降低放大器功耗，其核心结构为采用类似反相器连接方式的一个PMOS管和一个NMOS管；该放大器的输入端与输出端之间并联一个大电阻，给放大器提供一个稳定的直流工作点。优选地，该放大器可由多级构成，来实现较大的增益；该放大器各级之间采用交流耦合，来避免各级之间直流点的漂移，同时滤除低频噪声和低频干扰信号。

本发明实施例的包络检波器4的电路图如图4所示，该包络检波器4进一步包括：第三NMOS管NM3，第三NMOS管NM3的漏极与电源相连，第三NMOS管NM3的源极为包络检波器的输出端；放电电阻R_放，放电电阻R_放的一端接地，放电电阻R_放的另一端与第三NMOS管NM3的源极相连；滤波电容C_滤，滤波电容C_滤与放电电阻R_放并联；偏置电阻R_偏，偏置电阻R_偏的一端与偏置电压相连，偏置电阻R_偏的另一端与第三NMOS管NM3的栅极相连；耦合电容C_耦，耦合电容C_耦的一端与射频信号放大器3相连，耦合电容C_耦的另一端与第三NMOS管NM3的栅极相连。具体实现时，放电电阻和滤波电容的值设成可调，以实现解调信号数据率与信噪比的折中，增大放电电阻和滤波电容的取值可以提高信噪比，但数据率下降，反之则可以提高数据率，但降低解调信号的信噪比。

本发明实施例的基带信号放大器5将峰值包络检波器检测到的包络信号进行放大，放大到比较器可以比较的水平；该基带信号放大器的负载为RC并联回路，用来滤除高频噪声，提高解调信号的信噪比。该部分技术方案对于本领域技术人员为公知常识，不再赘述。

本发明实施例的比较器6的电路图如图5所示，主要包括动态比较器子模块（如图5a所示）和输出缓冲器子模块（如图5b所示）。该比较器6将基带信号放大器5放大后的解调信号与参考电平进行比较，得到数字信号，该比较器6采用动态比较器结构，来降低功耗，只在进行比较的瞬间有动态电流，比较器6比较完成后不消耗静态电流。

图5a中，PMOS管PM2’和PM3’构成一个锁存器，PM2’的栅极与PM3’的漏极相连，PM3’的栅极与PM2’的漏极相连，PM2’，PM3’的源极均接VDD；PMOS管PM1’，PM4’和NMOS管NM5’，NM6’为开关管，用来复位锁存器，在时钟信号CLK为低电平时，NM5’，NM6’关断，PM1’，PM3’导通，将锁存器的输出vp,vn拉到VDD。锁存器的输入加在NMOS管NM1’和NM2’的栅极，NM1’和NM2’工作于线性电阻区，输入值将使NMOS管NM3’和NM4’的源极到地的电阻发射变化。在时钟信号CLK为高电平时，NM5’和NM6’导通，NM3’和NM4’的漏极将连接到锁存器的输出，NM3’和NM4’构成锁存器的并行正反馈通路，反馈路径的增益取决于NM3’，NM4’源极对地的电阻。假如锁存器的左边输入信号vin大于右边输入信号V_ref，则NM3’源极的对地电阻小于NM4’的对地电阻，则锁存器中PM2’所在的正反馈路径增益小于PM3’正反馈路径的增益，则PM3’的栅极降低，也即vp输出高电平，vn输出低电平。

如图5a所示的动态比较器子模块输出是差分信号，需要一个输出缓冲器将差分信号转为单端信号，并且增加驱动能力后输出，本实施例中采用的输出缓冲器如图5b所示，PMOS管PM5’，PM6’，PM7’和NMOS管NM7’，NM8’，NM9’构成一个自偏置的差分放大器，PM5’的源极接VDD，PM5’的漏极与PM6’的源极，PM7’的源极相连；NM7’的源极接地，NM7’的漏极与NM8’的源极，NM9’的源极相连；PM6’的栅极与NM8’的栅极相连，接正输入端；PM5’的栅极与NM7’的栅极和PM6’的漏极、NM8’的漏极相连；PM7’的栅极与NM9’的栅极相连，接负输入端；PM7’的漏极与NM9’的漏极相连，作为自偏置差分放大器的输出，驱动PM8’，NM10’构成的推挽输出驱动器；PM8’的源极与VDD相连，NM10’的源极与地相连，PM8’的栅极与NM10’的栅极相连，作为推挽输出驱动器的输入端，PM8’的漏极与NM10’的漏极相连，作为推挽输出驱动器的输出。

与现有技术相比，本发明的技术方案具有如下优点：采用峰值包络检波方式解调，能提高接收机的数据率；采用电流复用结构的低噪声放大器，在不影响放大器的增益和输入阻抗匹配的同时，将放大器的功耗降低到普通共栅极放大器的四分之一；采用反相器结构的射频放大器，显著降低射频放大器的功耗，并且其放大后的射频信号为满摆幅信号，不需要额外的增益控制电路，降低了系统复杂性；采用的峰值包络检波器中，基带信号放大器在接收到“1”时才消耗功耗，接收到“0”时只消耗极小的功耗，显著降低系统功耗；采用动态比较器，只在判决时钟的上升沿到来时有动态功耗，比较完成后便不再有静态功耗，极大地降低了系统功耗。总之，采用电流复用结构的低噪声放大器，反相器结构的射频放大器，峰值包络检波器，基带信号放大器，动态比较器构成的OOK射频接收机，能够在高数据率的基础上，显著降低接收机的功耗。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对所述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (4)

1.一种OOK射频接收机，其特征在于，包括：

天线；

与所述天线相连的低噪声放大器，其中，所述低噪声放大器采用电流复用结构；

与所述低噪声放大器相连的射频信号放大器，其中，所述射频信号放大器采用反相器结构；

与所述射频信号放大器相连的包络检波器，其中，所述包络检波器为峰值包络检波器；

与所述包络检波器相连的基带信号放大器；

与所述基带信号放大器相连的比较器，其中，所述比较器为动态比较器，

其中，所述低噪声放大器进一步包括：

第一NMOS管和第一PMOS管，所述第一NMOS管的源极与所述第一PMOS管的源极相连，所述第一NMOS管的栅极与电源相连，所述第一PMOS管的栅极与第一PMOS管的漏极相连，其中，所述第一NMOS管和第一PMOS管之间具有第一节点；

第二NMOS管和第二PMOS管，所述第二NMOS管的源极与所述第二PMOS管的源极相连，所述第二NMOS管的漏极与所述第一PMOS管的漏极相连，所述第二PMOS管的栅极与地相连，所述第二NMOS管的栅极与第二NMOS管的漏极相连，其中，所述第二NMOS管和第二PMOS管之间具有第二节点；

第一电感，所述第一电感的一端与电源相连，所述第一电感的另一端与所述第一NMOS管的漏极相连，

第一电容，所述第一电容与所述第一电感并联；

第二电感，所述第二电感的一端与地相连，所述第二电感的另一端与所述第二PMOS管的漏极相连，

第二电容，所述第二电容与所述第二电感并联；

第一交流耦合电容和第二交流耦合电容，所述第一交流耦合电容的一端与所述天线相连，所述第一交流耦合电容的另一端与所述第一节点相连，所述第二交流耦合电容的一端与所述天线相连，所述第二交流耦合电容的另一端与所述第二节点相连；以及

第三交流耦合电容和第四交流耦合电容，所述第三交流耦合电容的一端与输出端相连，所述第三交流耦合电容的另一端与所述第一NMOS管的漏极相连，所述第四交流耦合电容的一端与输出端相连，所述第四交流耦合电容的另一端与所述第二PMOS管的漏极相连。

2.如权利要求1所述的OOK射频接收机，其特征在于，所述射频信号放大器为多级反相器级联结构。

3.如权利要求1所述的OOK射频接收机，其特征在于，所述包络检波器进一步包括：

第三NMOS管，所述第三NMOS管的漏极与电源相连，所述第三NMOS管的源极为所述包络检波器的输出端；

放电电阻，所述放电电阻的一端接地，所述放电电阻的另一端与所述第三NMOS管的源极相连；

滤波电容，所述滤波电容与所述放电电阻并联；

偏置电阻，所述偏置电阻的一端与偏置电压相连，所述偏置电阻的另一端与所述第三NMOS管的栅极相连；

耦合电容，所述耦合电容的一端与所述射频信号放大器相连，所述耦合电容的另一端与所述第三NMOS管的栅极相连。

4.如权利要求1所述的OOK射频接收机，其特征在于，所述比较器包括动态比较器子模块和输出缓冲器子模块。