CN102147630A - 控制器及具有该控制器的驱动电路 - Google Patents

Abstract

本发明涉及一种控制器及具有该控制器的驱动电路，其中控制器包括放大器和比较器，放大器的输入级与比较器的输入级共享。具有该控制器的驱动电路包括上述的控制器、功率管、控制充电管和电流源，控制器的比较输出端连接到控制充电管的栅极，控制器的放大输出端连接到功率管的栅极，充电控制管的漏极连接到功率管的栅极，功率管的源极与电流源连接，功率管的漏极连接到待驱动的负载，控制器的同相输入端连接参考电压，控制器的反相输入端连接到功率管的源极，充电控制管为PMOS管，功率管为NMOS管。本发明适用于各种驱动检测电路和保护电路中，可以提高驱动器的响应速度。

Description

控制器及具有该控制器的驱动电路

技术领域

本发明涉及驱动电路技术，尤其涉及一种控制器及具有该控制器的驱动电路。

背景技术

在集成芯片的应用领域中，为保证芯片在上电时能快速进入正常工作状态，驱动电路的设计显得尤为重要。

传统的驱动电路结构如图1所示，由运算放大器10，功率管MNP，源极跟随器MPD1，电流源12构成，用于驱动负载，如发光二极管(LED)。运算放大器10的虚短特性使两个输入端VIP和VIN的电压近似相等，用以提高驱动电流的精度；源极跟随器MPD1用来快速钳位功率管MNP的栅极节点N，只要选择合适的VB来偏置源极跟随器MPD1，VB是源极跟随器MPD1的栅极电压，如2VGS，这里VGS为源极跟随器MPD1的栅源电压，利用源极跟随器的电平转换特性，节点N便可以被快速上拉到一个VGS电压(VGS为源极跟随器MPD1的栅源电压)，这样功率管MNP开启的更快，从而提高了负载上电流的响应速度。然而，由于功率管MNP的尺寸很大，使得节点N的寄生电容也较大，而源极跟随器MPD1在驱动大的负载电容时，其小信号阶跃响应会表现为“减幅振荡”，使小信号建立时间变的更长，从而影响了负载上电流的响应速度。因此必须使用新的驱动器结构来提高负载上电流的响应速度。

发明内容

本发明的目的是提供一种控制器及具有该控制器的驱动电路，用以提高负载上电流的响应速度。

为实现上述目的，本发明提供了一种控制器，包括：放大器和比较器，所述放大器的输入级与所述比较器的输入级共享，该控制器输出端包括所述放大器的放大输出端和所述比较器的比较输出端。

上述驱动器还包括缓冲级，所述缓冲级的输入端与所述比较输出端连接。

所述缓冲级包括两个串联的反相器。

所述放大器包括所述第一差分输入电路、尾电流源电路、第一电流镜负载电路、第二电流镜负载电路和偏置电路，所述第一电流镜负载电路包括两个共源端接地的共源共栅型电流镜，所述第一差分输入电路包括第一差分管和第二差分管，所述第一差分管与所述第二差分管共源连接，所述第二差分管的栅极连接同相输入端，所述第一差分管的栅极连接反相输入端，所述第一差分管的漏极输出连接所述第一电流镜负载电路中一个共源共栅型电流镜的输入，所述第二差分管的漏极输出连接另一个共源共栅型电流镜的输入；所述偏置电流电路一端与电源连接，另一端与所述第一差分管和所述第二差分管的共源端连接；所述第二电流镜负载电路为共源端接电源的自偏置式共源共栅型电流镜，所述自偏置式共源共栅型电流镜的输入端与所述第一电流镜负载电路的一个共源共栅型电流镜的输出连接，所述自偏置式共源共栅型电流镜的输出端与所述第一电流镜负载电路的另一个共源共栅型电流镜的输出连接，所述放大器的输出端从所述自偏置式共源共栅型电流镜的输出端引出；所述偏置电路用于为所述偏置电流电路和所述共源共栅电流镜提供静态工作点的偏置电压。

所述比较器包括第二差分输入电路、第三电流镜负载电路、共源输出电路和正反馈电路，

所述第三电流镜负载电路为共源共栅型电流镜，共源端接电源；所述第二差分输入电路包括第三差分管和第四差分管，所述第三差分管与第四差分管共源连接，且共源端接地，所述第三差分管的栅极输入与所述第一差分管的漏极输出连接，所述第四差分管的栅极输入与所述第二差分管的漏极输出连接，所述第三差分管的漏极输出与所述第三电流镜负载电路中共源共栅电流镜的一个漏端连接，所述第四差分管的漏极输出与所述第三电流镜负载电路中共源共栅电流镜的另一个漏端连接；所述共源输出电路包括第一共源输出管和第二共源输出管，所述第一共源输出管与所述第二共源输出管共漏端连接，所述比较器的输出端从所述共漏端引出，所述第一共源输出管的栅极输入与所述第四差分管的漏极输出连接，所述第二共源输出管的栅极输入连接到所述偏置电路；所述正反馈电路的输入端与所述缓冲级的输出端连接，所述正反馈电路的输出端与所述第一共源输出管的栅极输入端连接。

所述第一共源输出管沟道的宽长比大于所述第二共源输出管沟道的宽长比。

本发明还提供一种具有控制器的驱动电路，包括上述的控制器、功率管、控制充电管和电流源，所述控制器的比较输出端连接到所述控制充电管的栅极，所述控制器的放大输出端连接到所述功率管的栅极，所述充电控制管的漏极连接到所述功率管的栅极，所述功率管的源极与所述电流源连接，所述功率管的漏极连接到待驱动的负载，所述控制器的同相输入端连接参考电压，所述控制器的反相输入端连接到所述功率管的源极，所述充电控制管为PMOS管，所述功率管为NMOS管。

由上述技术方案可知，本发明通过将放大器的输入级与比较器的输入级共享，可以让比较器和放大器同步工作，还可以明显的减小驱动器输入失调的影响，同时还达到节省面积和功耗的效果。

附图说明

图1为传统的驱动电路结构图。

图2为本发明控制器实施例的具体电路结构图。

图3为本发明具有控制器的驱动电路实施例的结构图。

图4为图2中比较器的迟滞特性图。

图5为图2中比较器的延时测试直流瞬态特性图。

具体实施方式

以下结合附图，通过具体实施例对本发明的技术方案做进一步的详细描述。

图2为本发明控制器实施例的具体电路图，如图2所示，本发明的控制器包括放大器1和比较器2，其中放大器1的输入级与比较器2的输入级共享，该控制器输出端包括所述放大器的放大输出端和所述比较器的比较输出端。。

本实施例通过将放大器的输入级与比较器的输入级共享，可以让比较器和放大器同步工作，还可以明显的减小输入失调的影响，同时还达到节省面积和功耗的效果。通过放大输出端和比较输出端控制功率管的快速上电驱动负载工作，提高了负载的响应速度。

具体来说，该控制器还包括缓冲级3，缓冲级3的输入为比较器2的输出，该缓冲级3可以为两级反相器串联，用于为比较器的输出波形整形。如图2所示，放大器1包括第一差分输入电路、尾电流源电路、第一电流镜负载电路、第二电流镜负载电路和偏置电路。第一差分输入电路包括第一差分管M1和第二差分管M2，管M1和管M2均为PMOS管，且共源连接，第一差分管M1的栅极连接反相输入端VIN，第二差分管M2的栅极连接同相输入端VIP，两个差分管的漏极节点A和B分别连接所述第一电流镜负载电路；尾电流源电路由PMOS管M13构成，尾电流源电路一端与电源VDD连接，另一端与两个差分管的共源端连接；第一电流镜负载电路包括管M3、管M6、管M7组成的共源共栅电流镜以及管M4、管M5、管M8组成的共源共栅电流镜，第二电流镜负载电路为管M9、管M10、管M11、管M12以及电阻R组成的自偏置式共源共栅型电流镜，放大器1的输出端电压Vout从电流镜的负载管M8和M10的共漏极引出；偏置电路包括偏置电流源Ibias、管M17、管M14、管M15以及管M16，其中管M16和M17为共源共栅电流镜，该电流镜一方面为尾电流源电路的管M13提供静态工作点的偏置电压，另一方面为管M15、管M14提供工作电流，该工作电流大小与偏置电流源Ibias的电流相等。管M15、管M14管采用的是二极管接法，用于为第一电流镜负载电路的管M7和M8提供静态工作点的偏置电压。同时还为比较器2的第二共源输出管M25提供偏置电压。放大器1与比较器2共享偏置电路有利于节省芯片的面积和减少电路的功耗。比较器2包括第二差分输入电路、第三电流镜负载电路、共源输出电路和正反馈电路。第二差分输入电路包括第三差分管M18和第四差分管M19，两个差分管共源连接，共源端接地，第三差分管M18的栅极输入与第一差分对管M1的漏积节点A连接，第四差分管M19的栅极输入与M2的漏极节点B连接，第三差分管M18的漏极与第三电流镜负载电路中管M20的漏极连接，第四差分管M19的漏极与第三电流镜负载电路中管M21的漏极连接，第三电流镜负载电路包括共源共栅连接的管M20和管M21，共源输出电路包括第一共源输出管M22和第二共源输出管M25，第一共源输出管M22与第二共源输出管M25共漏极连接，比较器2的输出端的电压Vcmp由管M22和管M25的共漏极引出，第一共源输出管M22的栅极输入与第四差分管M19的漏极连接，第二共源输出管M25的栅极连接到偏置电路中管M14的漏极；正反馈电路包括管M23和管M24，缓冲级3的输出端电压Voc反馈连接到管M24的输入栅极，正反馈电路的输出端管M23的漏极连接到第一共源输出管M22的栅极。管M23和管M24引入了正反馈，可以提高比较器1的响应速度。其中第一共源输出管M22沟道的宽长比(W/L)大于第二共源输出管M25沟道的宽长比(W/L)，使得第一共源输出管M22比第二共源输出管M25具有更大的上拉能力。

放大器1的同相输入端VIP和反相输入端VIN，在使用时，VIP一般接VREF，VREF为外部给定的参考电压，VIN接入负反馈环路中，由于运放的虚短特性，反相输入端VIN会在一段时间内迅速升高，最终电压会近似等于VREF。正如上面所描述的，管M18和管M19的栅极节点A和B是比较器的输入节点，事实上这两个节点的变化反应的是放大器1的反相输入端VIN和同相输入端VIP的变化，从这个意义上讲，比较器2的输入节点可以等效于管M1和管M2的栅极节点，换句话说，比较器2的作用就是比较放大器1的同相输入端VIP和反相输入端VIN的电压。比较器2和放大器1共享了输入级，这样比较器2的增益会更大，从而能提高比较器2的精度，同时比较器2和放大器1具有相同的输入失调电压，更进一步提高了精度。

具体应用中，当VIN大于VIP时，流过管M1、管M3的电流小于流过管M2、管M4的电流，那么管M2的上拉能力比管M1的上拉能力更强，导致节点B被上拉到比节点A更高的电位，对于管M18、管M19来说，流过管M19的电流也将大于流过管M18的电流，同时管M21复制管M20的电流，这样，管M19在和管M21的竞争中体现出更强的下拉能力，致使P点在管M19的作用下被拉到低电位，于是管M22导通，由于有更大的宽长比，在和管M25的竞争中体现出更强的上拉能力，从而将比较器2的输出端电压Vcmp上拉到高电位，再经过缓冲级3得到最后的输出结果Voc，此时Voc为高电平；同理，当VIP大于VIN时，流过管M1、管M3的电流大于流过管M2、管M4的电流，那么管M1的上拉能力比管M2的上拉能力更强，导致节点A被上拉到比节点B更高的电位，对于管M18、管M19来说，流过管M18的电流也将大于流过管M19的电流，同时管M21复制管M20的电流，这样，管M21在和管M19的竞争中体现出更强的上拉能力，致使P点在管M21的作用下上拉到高电位，于是管M22关断，Vcmp在管M25的作用下被拉到低电位，再经过缓冲级3得到最后的输出结果Voc，此时Voc为低电平。

对于管M23、管M24形成的正反馈网络，它能加快比较器2的响应速度，同时引入迟滞窗口，进一步提高了比较器2的性能。其工作原理如下：当节点B电压高于节点A电压时，管M19拥有更强的下拉能力，导致P点电位被下拉到低电平，这样管M22导通，在和管M25的竞争中体现出更强的上拉能力，此时Vcmp被拉高，经过缓冲级3后，输出Voc为高电平，Voc被反馈到管M24的栅极，导致管M24的漏极电位被拉低，同时P点在管M23的作用下被进一步的拉低，实现了正反馈的过程。迟滞的产生是由于单端的正反馈网络引起的，从以上的分析中可以看出，当节点A电压高于节点B电压时，Voc为低电位，管M24关断，反馈网络被切断，这样比较器2的输出翻转点电压会不同，迟滞由此产生，图4为图2中比较器的迟滞特性图，比较器2的迟滞特性如图4所示。

图3为本发明具有控制器的驱动电路实施例的结构图，如图3所示，本实施例的驱动电路结构包括上述的控制器14、功率管MNP、控制充电管MPD2和电流源12，控制器14的比较输出端Vcmp连接到控制充电管MPD2的栅极，控制器14的放大输出端Vout连接到功率管MNP的栅极，即节点M，充电控制管MPD2的漏极连接到功率管MNP的栅极，功率管MNP的源极与电流源12连接，功率管MNP的漏极连接到被驱动的负载13，控制器14的同相输入端VIP连接参考电压VREF，控制器14的反相输入端VIN连接到功率管MNP的源极，充电控制管MPD2为PMOS管，功率管MNP为NMOS管。电流源12可换成NMOS管，电流源12为功率管MNP提供恒定的偏置电流。

在实际应用中，如驱动电路的同相输入端VIP被接到给定的参考电压，如0.35V，反向输入端VIN被接到负反馈环路中，上电时，VIP大于VIN，控制器14的Vout输出低电平，不足以使功率管MNP工作，而Vcmp输出低电平，控制充电管MPD2导通，控制充电管MPD2的导通使节点M的电压迅速升高，即功率管MNP的栅极电压升高，可使功率管MNP工作，实现负载的快速电流响应。随后VIN会逐渐上升，当VIN＝VIP时，控制器14的Vcmp输出能迅速翻转，由低电平跳变到高电平，控制充电管MPD2关断，减少功率损耗，功率管MNP的栅极电压由Vout输出的高电平控制工作。图5为图2中比较器的延时测试直流瞬态特性图，如图5所示，C点时刻对应着VIN＝VIP，D点时刻对应着比较器2的翻转，C、D两点时刻的差值在图5中已经标出，tdelay＝12.5ns。

最后应说明的是：以上实施例仅用以说明本发明的技术方案而非对其进行限制，尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对本发明的技术方案进行修改或者等同替换，而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。

Claims (7)

1.一种控制器，其特征在于，包括放大器和比较器，所述放大器的输入级与所述比较器的输入级共享，该控制器输出端包括所述放大器的放大输出端和所述比较器的比较输出端。

2.根据权利要求1所述的控制器，其特征在于，还包括缓冲级，所述缓冲级的输入端与所述比较输出端连接。

3.根据权利要求2所述的控制器，其特征在于，所述缓冲级包括两个串联的反相器。

4.根据权利要求2所述的控制器，其特征在于，所述放大器包括所述第一差分输入电路、尾电流源电路、第一电流镜负载电路、第二电流镜负载电路和偏置电路，所述第一电流镜负载电路包括两个共源端接地的共源共栅型电流镜，

所述第一差分输入电路包括第一差分管和第二差分管，所述第一差分管与所述第二差分管共源连接，所述第二差分管的栅极连接同相输入端，所述第一差分管的栅极连接反相输入端，所述第一差分管的漏极输出连接所述第一电流镜负载电路中一个共源共栅型电流镜的输入，所述第二差分管的漏极输出连接另一个共源共栅型电流镜的输入；

所述尾电流源电路一端与电源连接，另一端与所述第一差分管和所述第二差分管的共源端连接；

所述第二电流镜负载电路为共源端接电源的自偏置式共源共栅型电流镜，所述自偏置式共源共栅型电流镜的输入端与所述第一电流镜负载电路的一个共源共栅型电流镜的输出连接，所述自偏置式共源共栅型电流镜的输出端与所述第一电流镜负载电路的另一个共源共栅型电流镜的输出连接，所述放大器的输出端从所述自偏置式共源共栅型电流镜的输出端引出；

所述偏置电路用于为所述尾电流源电路和所述共源共栅电流镜提供静态工作点的偏置电压。

5.根据权利要求4所述的控制器，其特征在于，所述比较器包括第二差分输入电路、第三电流镜负载电路、共源输出电路和正反馈电路，

所述第三电流镜负载电路为共源共栅型电流镜，共源端接电源，

所述第二差分输入电路包括第三差分管和第四差分管，所述第三差分管与第四差分管共源连接，且共源端接地，所述第三差分管的栅极输入与所述第一差分管的漏极输出连接，所述第四差分管的栅极输入与所述第二差分管的漏极输出连接，所述第三差分管的漏极输出与所述第三电流镜负载电路中共源共栅电流镜的一个漏端连接，所述第四差分管的漏极输出与所述第三电流镜负载电路中共源共栅电流镜的另一个漏端连接；

所述共源输出电路包括第一共源输出管和第二共源输出管，所述第一共源输出管与所述第二共源输出管共漏端连接，所述比较器的输出端从所述共漏端引出，所述第一共源输出管的栅极输入与所述第四差分管的漏极输出连接，所述第二共源输出管的栅极输入连接到所述偏置电路；

所述正反馈电路的输入端与所述缓冲级的输出端连接，所述正反馈电路的输出端与所述第一共源输出管的栅极输入端连接。

6.根据权利要求5所述的控制器，其特征在于，所述第一共源输出管沟道的宽长比大于所述第二共源输出管沟道的宽长比。

7.一种具有控制器的驱动电路，其特征在于，包括权利要求1～6中任一项所述的控制器、功率管、控制充电管和电流源，所述控制器的比较输出端连接到所述控制充电管的栅极，所述控制器的放大输出端连接到所述功率管的栅极，所述充电控制管的漏极连接到所述功率管的栅极，所述功率管的源极与所述电流源连接，所述功率管的漏极连接到待驱动的负载，所述控制器的同相输入端连接参考电压，所述控制器的反相输入端连接到所述功率管的源极，所述充电控制管为PMOS管，所述功率管为NMOS管。

Images