CN112564676A - 一种比较器电路 - Google Patents

一种比较器电路 Download PDF

Info

Publication number
CN112564676A
CN112564676A CN201910910271.3A CN201910910271A CN112564676A CN 112564676 A CN112564676 A CN 112564676A CN 201910910271 A CN201910910271 A CN 201910910271A CN 112564676 A CN112564676 A CN 112564676A
Authority
CN
China
Prior art keywords
transistor
node
terminal
voltage
comparator circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910910271.3A
Other languages
English (en)
Other versions
CN112564676B (zh
Inventor
孙德臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Shengbang Microelectronics Manufacturing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN201910910271.3A priority Critical patent/CN112564676B/zh
Publication of CN112564676A publication Critical patent/CN112564676A/zh
Application granted granted Critical
Publication of CN112564676B publication Critical patent/CN112564676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本申请公开了一种比较器电路，包括差分输入级、共源共栅放大级以及钳位电路，钳位电路在差分输入信号之间出现差值时将共源共栅放大级中的输出节点的节点电压钳位于预设电压范围内，以保证输出节点的节点电压不会出现大的电压波动，避免共源共栅放大级中的晶体管工作于线性区，进而能有效降低比较器电路的传输延时，有利于提高比较器电路的性能。

Description

一种比较器电路
技术领域
本发明涉及集成电路技术领域，更具体地，涉及一种比较器电路。
背景技术
在集成电路设计中使用比较器来比较两个输入电压的电平，且根据比较结果产生逻辑高或者逻辑低的输出信号。比较器广泛应用于通信、PC、消费、汽车和工业等领域。
图1示出根据现有技术的比较器电路的结构示意图。如图1所示，比较器电路100包括差分输入级110、共源共栅放大级120以及输出级电路130。差分输入级110又称为前置级电路，一般为双端输入的高性能差分放大电路，其输入端用于输入一对差分信号(例如VIN和VIP)。共源共栅放大级120为比较器的主要放大电路，其作用为得到表示输入的差分信号之间的差值信号，输出级电路130根据该差值信号得到输出信号。
具体地，差分输入级110包括P型MOSFET Mp1和Mp2以及电流源I1。P型MOSFET Mp1和Mp2形成差分晶体管对，即P型MOSFET Mp1和Mp2的第一端彼此连接，且P型MOSFET Mp1和Mp2的第一端都连接至电流源I1的第二端，电流源I1的第一端连接至正电源端VDD。P型MOSFET Mp1的控制端用于接收差分输入信号的第一信号VIP，P型MOSFET Mp2的控制端用于接收差分输入信号的第二信号VIN。P型MOSFET Mp1和Mp2的第二端分别连接至共源共栅放大级120。差分输入级110用于在处于工作状态时根据差分输入信号VIP和VIN得到差分电流信号输入至共源共栅放大级120。
共源共栅放大级120包括N型MOSFET Mn1至Mn4、以及电流源I2和I3。电流源I2以及N型MOSFET Mn1和Mn3依次串联连接在正电源端VDD和负电源端VSS之间的第一支路。电流源I3以及N型MOSFET Mn2和Mn4依次串联连接在正电源端VDD和负电源端VSS之间的第二支路。N型MOSFET Mn1和Mn2的控制端相互连接，且二者的控制端都接收偏置电压Vb1。N型MOSFETMn3和Mn4构成电流镜，二者的控制端彼此连接，且都连接至N型MOSFET Mn1的第一端。共源共栅放大级120用于在工作时根据输入的差分电流信号得到一差值信号，并将该差值信号输出至输出级电路130。
输出级电路130例如通过反相器实现，该反相器的输入端与电流源I3和N型MOSFETMn2连接至节点A，输出端用于提供输出信号Vout。
现有的比较器电路具有以下的问题：当比较器电路输入的差分信号VIN和VIP之间具有一定的差值时，该差值会造成节点A的节点电压出现一定的波动，该电压波动可能导致共源共栅放大级120中的晶体管工作于线性区，而共源共栅放大级120中的晶体管从线性区到饱和区的过渡阶段需要一定的恢复时间，该恢复时间会导致整个电路的传输延时增大，而传输延时又是比较器电路的一个重要参数，对比较器电路的性能具有重要的影响。
发明内容
鉴于上述问题，本发明的目的在于提供一种比较器电路，可使得共源共栅放大级中的晶体管始终工作于饱和区，降低比较器的传输延时。
根据本发明实施例提供了一种比较器电路，包括：差分输入级，用于接收差分电压信号，并将所述差分电压信号转换为差分电流信号；共源共栅放大级，与所述差分输入级连接，用于根据所述差分电流信号得到一差值信号；以及输出级电路，与所述共源共栅放大级连接于第一节点，用于根据所述差值信号得到输出信号，其中，所述输出级电路还包括钳位电路，用于将所述第一节点的节点电压钳位于预设电压范围内。
优选地，所述差分输入级包括第一晶体管、第二晶体管以及第一电流源，所述第一电流源的第一端连接至正电源端，所述第一晶体管和所述第二晶体管的第一端连接至所述第一电流源的第二端，所述第一晶体管和所述第二晶体管的第二端连接至所述共源共栅放大级，所述第一晶体管的控制端用于接收所述差分电压信号中的第一信号，所述第二晶体管的控制端用于接收所述差分电压信号中的第二信号。
优选地，所述共源共栅放大级包括第三至第六晶体管、以及第二电流源和第三电流源，所述第二电流源、第三晶体管以及第五晶体管串联连接于正电源端与负电源端之间的第一支路，所述第三电流源、第四晶体管以及第六晶体管串联连接于正电源端与负电源端之间的第二支路，所述第三晶体管和所述第四晶体管的控制端用于接收第一偏置电压，所述第五晶体管和所述第六晶体管的控制端连接至所述第三晶体管的第一端。
优选地，所述钳位电路包括第四电流源、以及第七至第九晶体管，所述第四电流源的第一端连接至正电源端，第二端与第七晶体管的第一端连接至第二节点，所述第七晶体管的控制端用于接收第二偏置电压，第二端连接至所述第一节点，第八晶体管的控制端和第一端连接至所述第一节点，第二端与第九晶体管的第一端连接于第三节点，所述第九晶体管的控制端连接至所述第一节点，第二端连接至负电源端，所述第二节点与所述第三节点相连接。
优选地，所述输出级电路还包括反相器，所述反相器的输入端连接至所述第二节点和所述第三节点的中间节点，输出端用于输出所述输出信号。
优选地，当所述输出信号大于第一电压阈值时，所述第七晶体管导通，所述第四电流源通过所述第七晶体管向所述第二支路提供电流，当所述第一节点的节点电压大于第二电压阈值时，所述第八晶体管和第九晶体管导通，提供所述第二支路至负电源端的电流泄放路径。
优选地，所述第一电压阈值等于所述第二偏置电压和所述第七晶体管的导通阈值的电压之和，
优选地，所述第二电压阈值等于所述第九晶体管的导通阈值。
优选地，所述第一晶体管、所述第二晶体管以及所述第七晶体管分别选自P型的金属氧化物半导体场效应晶体管，所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第八晶体管以及所述第九晶体管分别选自N型的金属氧化物半导体场效应晶体管。
本发明实施例的比较器电路包括差分输入级、共源共栅放大级以及钳位电路。钳位电路在差分输入信号之间出现差值时将共源共栅放大级中的输出节点的节点电压钳位于预设电压范围内，以保证输出节点的节点电压不会出现大的电压波动，避免共源共栅放大级中的晶体管工作于线性区，进而能有效降低比较器电路的传输延时，提高了比较器电路的性能。此外，本实施例的比较器电路不需要增加额外的电路以及电流消耗，有利于实现微功耗的比较器电路。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出根据现有技术的比较器电路的结构示意图；
图2示出根据本发明实施例的比较器电路的结构示意图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
在本申请中，MOSFET包括第一端、第二端和控制端，在MOSFET的导通状态，电流从第一端流至第二端。P型MOSFET的第一端、第二端和控制端分别为源极、漏极和栅极，N型MOSFET的第一端、第二端和控制端分别为漏极、源极和栅极。
下面结合附图和实施例对本发明进一步说明。
图2示出根据本发明实施例的比较器电路的结构示意图。如图2所示，比较器电路200包括差分输入级210、共源共栅放大级220以及输出级电路230。差分输入级210又称为前置级电路，一般为双端输入的高性能差分放大电路，其输入端用于输入一对差分信号(例如VIN和VIP)。共源共栅放大级220为比较器的主要放大电路，其作用为得到表示输入的差分信号之间的差值信号，输出级电路230根据该差值信号得到输出信号Vout。
具体地，差分输入级210包括P型MOSFET Mp1和Mp2以及电流源I1。P型MOSFET Mp1和Mp2形成差分晶体管对，即P型MOSFET Mp1和Mp2的第一端彼此连接，且P型MOSFET Mp1和Mp2的第一端都连接至电流源I1的第二端，电流源I1的第一端连接至正电源端VDD。P型MOSFET Mp1的控制端用于接收差分输入信号的第一信号VIP，P型MOSFET Mp2的控制端用于接收差分输入信号的第二信号VIN。P型MOSFET Mp1和Mp2的第二端分别连接至共源共栅放大级220。差分输入级210用于在处于工作状态时根据差分输入信号VIP和VIN得到差分电流信号输入至共源共栅放大级220。
共源共栅放大级220包括N型MOSFET Mn1至Mn4、以及电流源I2和I3。电流源I2以及N型MOSFET Mn1和Mn3依次串联连接在正电源端VDD和负电源端VSS之间的第一支路。电流源I3以及N型MOSFET Mn2和Mn4依次串联连接在正电源端VDD和负电源端VSS之间的第二支路。N型MOSFET Mn1和Mn2的控制端相互连接，且二者的控制端都接收偏置电压Vb1。N型MOSFETMn3和Mn4构成电流镜，二者的控制端彼此连接，且都连接至N型MOSFET Mn1的第一端。N型MOSFET Mn1和Mn3的中间节点连接至P型MOSFET Mp1的第二端，N型MOSFET Mn2和Mn4的中间节点连接至P型MOSFET Mp2的第二端。共源共栅放大级220用于在工作时根据输入的差分电流信号得到一差值信号，并将该差值信号输出至输出级电路230。
为了解决现有技术中当差分输入信号VIN和VIP之间具有一定的差值时节点A的节点电压出现波动的技术问题。
本实施例的输出级电路230具体包括钳位电路231和反相器232，钳位电路231用于在差分输入信号VIN和VIP之间出现差值时将共源共栅放大级220中的节点A的节点电压钳位于预设电压范围内，以使得节点A的节点电压不会出现大的电压波动，避免共源共栅放大级220中的晶体管工作于线性区，进而能有效降低比较器电路的传输延时。
进一步的，钳位电路231包括电流源I4、P型MOSFET Mp3、以及N型MOSFET Mn5和Mn6。电流源I4的第一端连接至正电源端VDD，第二端与P型MOSFET Mp3的第一端连接于节点B。P型MOSFET Mp3的控制端用于接收偏置电压Vb2，第二端连接至节点A。N型MOSFET Mn5和Mn6的控制端彼此连接，且都连接至节点A，N型MOSFET Mn5的第一端也连接至节点A，第二端与N型MOSFET Mn6的第一端连接于节点C，N型MOSFET Mn6的第二端连接至负电源端VSS。此外，节点B和节点C之间彼此连接，且二者的中间节点与反相器232的输入端连接，反相器232的输出端提供所述输出信号Vout。
下面结合两种工作情形对本发明实施例的比较器电路的工作原理进行详细的说明。
在第一种情形下，差分输入信号中的第一信号VIP大于第二信号VIN，此时电流源I1中的大部分电流通过P型MOSFET Mp1流向N型MOSFET Mn3，因为N型MOSFET Mn3和Mn4之间的镜像关系，所以N型MOSFET Mn4中的电流增大。此外由于电流源I2和电流源I3为固定电流源，最终节点A的节点电压被拉低，输出信号Vout被拉高。当输出信号Vout大于偏置电压Vb2和P型MOSFET Mp3的导通阈值的电压和时，P型MOSFET Mp3导通，电流源I4通过P型MOSFETMp3向第二支路提供电流，从而保证节点A的节点电压不会被拉低至负电源端VSS。通过调整电流源I4提供的电流大小和偏置电压Vb2，就可以使得N型MOSFET Mn2和Mn4始终工作于饱和区中。
在第二种情形下，差分输入信号中的第一信号VIP小于第二信号VIN，此时电流源I1中的大部分电流通过P型MOSFET Mp2流向N型MOSFET Mn4，流向N型MOSFET Mn3的电流减小，导致节点A的节点电压被拉高。当节点A的节点电压大于N型MOSFET Mn6的导通阈值时，N型MOSFET Mn6导通，输出信号Vout被拉低，使得N型MOSFET Mn5逐渐导通，此时N型MOSFET Mn5和Mn6提供了第二支路至负电源端VSS的电流泄放路径，电流源I3中的部分电流通过N型MOSFET Mn5和Mn6流向负电源端VSS，节点A的节点电压被钳位至N型MOSFET Mn6的导通阈值附近，从而保证节点A的节点电压不会被拉高至正电源端VDD。
综上所述，本发明实施例的比较器电路包括差分输入级、共源共栅放大级以及钳位电路。钳位电路在差分输入信号之间出现差值时将共源共栅放大级中的输出节点的节点电压钳位于预设电压范围内，以保证输出节点的节点电压不会出现大的电压波动，避免共源共栅放大级中的晶体管工作于线性区，进而能有效降低比较器电路的传输延时，提高了比较器电路的性能。此外，本实施例的比较器电路不需要增加额外的电路以及电流消耗，有利于实现微功耗的比较器电路。
依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (9)

1.一种比较器电路，包括：
差分输入级，用于接收差分电压信号，并将所述差分电压信号转换为差分电流信号；
共源共栅放大级，与所述差分输入级连接，用于根据所述差分电流信号得到一差值信号；以及
输出级电路，与所述共源共栅放大级连接于第一节点，用于根据所述差值信号得到输出信号，
其中，所述输出级电路还包括钳位电路，用于将所述第一节点的节点电压钳位于预设电压范围内。
2.根据权利要求1所述的比较器电路，其特征在于，所述差分输入级包括第一晶体管、第二晶体管以及第一电流源，
所述第一电流源的第一端连接至正电源端，
所述第一晶体管和所述第二晶体管的第一端连接至所述第一电流源的第二端，
所述第一晶体管和所述第二晶体管的第二端连接至所述共源共栅放大级，
所述第一晶体管的控制端用于接收所述差分电压信号中的第一信号，所述第二晶体管的控制端用于接收所述差分电压信号中的第二信号。
3.根据权利要求2所述的比较器电路，其特征在于，所述共源共栅放大级包括第三至第六晶体管、以及第二电流源和第三电流源，
所述第二电流源、第三晶体管以及第五晶体管串联连接于正电源端与负电源端之间的第一支路，
所述第三电流源、第四晶体管以及第六晶体管串联连接于正电源端与负电源端之间的第二支路，
所述第三晶体管和所述第四晶体管的控制端用于接收第一偏置电压，
所述第五晶体管和所述第六晶体管的控制端连接至所述第三晶体管的第一端。
4.根据权利要求3所述的比较器电路，其特征在于，所述钳位电路包括第四电流源、以及第七至第九晶体管，
所述第四电流源的第一端连接至正电源端，第二端与第七晶体管的第一端连接至第二节点，
所述第七晶体管的控制端用于接收第二偏置电压，第二端连接至所述第一节点，
第八晶体管的控制端和第一端连接至所述第一节点，第二端与第九晶体管的第一端连接于第三节点，
所述第九晶体管的控制端连接至所述第一节点，第二端连接至负电源端，所述第二节点与所述第三节点相连接。
5.根据权利要求4所述的比较器电路，其特征在于，所述输出级电路还包括反相器，所述反相器的输入端连接至所述第二节点和所述第三节点的中间节点，输出端用于输出所述输出信号。
6.根据权利要求4所述的比较器电路，其特征在于，当所述输出信号大于第一电压阈值时，所述第七晶体管导通，所述第四电流源通过所述第七晶体管向所述第二支路提供电流，
当所述第一节点的节点电压大于第二电压阈值时，所述第八晶体管和第九晶体管导通，提供所述第二支路至负电源端的电流泄放路径。
7.根据权利要求6所述的比较器电路，其特征在于，所述第一电压阈值等于所述第二偏置电压和所述第七晶体管的导通阈值的电压之和。
8.根据权利要求6所述的比较器电路，其特征在于，所述第二电压阈值等于所述第九晶体管的导通阈值。
9.根据权利要求4所述的比较器电路，其特征在于，所述第一晶体管、所述第二晶体管以及所述第七晶体管分别选自P型的金属氧化物半导体场效应晶体管，
所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第八晶体管以及所述第九晶体管分别选自N型的金属氧化物半导体场效应晶体管。
CN201910910271.3A 2019-09-25 2019-09-25 一种比较器电路 Active CN112564676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910910271.3A CN112564676B (zh) 2019-09-25 2019-09-25 一种比较器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910910271.3A CN112564676B (zh) 2019-09-25 2019-09-25 一种比较器电路

Publications (2)

Publication Number Publication Date
CN112564676A true CN112564676A (zh) 2021-03-26
CN112564676B CN112564676B (zh) 2022-09-16

Family

ID=75029135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910910271.3A Active CN112564676B (zh) 2019-09-25 2019-09-25 一种比较器电路

Country Status (1)

Country Link
CN (1) CN112564676B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114217116A (zh) * 2022-02-21 2022-03-22 苏州贝克微电子股份有限公司 一种检测电流可控的电流检测电路
CN114362700A (zh) * 2022-03-18 2022-04-15 杭州深谙微电子科技有限公司 差分放大器及其背栅控制方法
CN115996044A (zh) * 2023-03-22 2023-04-21 江苏润石科技有限公司 一种快速比较器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050007195A1 (en) * 2003-07-11 2005-01-13 Linear Technology Corporation Low voltage high gain amplifier circuits
US20050285676A1 (en) * 2004-06-28 2005-12-29 Jones Mark A Slew rate enhancement circuitry for folded cascode amplifier
CN101868914A (zh) * 2007-09-27 2010-10-20 美商豪威科技股份有限公司 电压降低的差分接收器
US20100289580A1 (en) * 2009-05-15 2010-11-18 Altasens, Inc. Operational trans-conductance amplifier with output clamp circuit
CN102147630A (zh) * 2010-12-13 2011-08-10 北京大学 控制器及具有该控制器的驱动电路
CN102420594A (zh) * 2011-12-15 2012-04-18 无锡中星微电子有限公司 一种比较器
CN107888194A (zh) * 2017-09-25 2018-04-06 西安电子科技大学 一种用于流水线模数转换器的运算放大器
CN108536206A (zh) * 2018-03-22 2018-09-14 广州慧智微电子有限公司 一种电压调节器及电压调节方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050007195A1 (en) * 2003-07-11 2005-01-13 Linear Technology Corporation Low voltage high gain amplifier circuits
US20050285676A1 (en) * 2004-06-28 2005-12-29 Jones Mark A Slew rate enhancement circuitry for folded cascode amplifier
CN101868914A (zh) * 2007-09-27 2010-10-20 美商豪威科技股份有限公司 电压降低的差分接收器
US20100289580A1 (en) * 2009-05-15 2010-11-18 Altasens, Inc. Operational trans-conductance amplifier with output clamp circuit
WO2010132108A1 (en) * 2009-05-15 2010-11-18 Altasens, Inc. Operational trans-conductance amplifier with output clamp circuit
CN102147630A (zh) * 2010-12-13 2011-08-10 北京大学 控制器及具有该控制器的驱动电路
CN102420594A (zh) * 2011-12-15 2012-04-18 无锡中星微电子有限公司 一种比较器
CN107888194A (zh) * 2017-09-25 2018-04-06 西安电子科技大学 一种用于流水线模数转换器的运算放大器
CN108536206A (zh) * 2018-03-22 2018-09-14 广州慧智微电子有限公司 一种电压调节器及电压调节方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114217116A (zh) * 2022-02-21 2022-03-22 苏州贝克微电子股份有限公司 一种检测电流可控的电流检测电路
CN114362700A (zh) * 2022-03-18 2022-04-15 杭州深谙微电子科技有限公司 差分放大器及其背栅控制方法
CN115996044A (zh) * 2023-03-22 2023-04-21 江苏润石科技有限公司 一种快速比较器

Also Published As

Publication number Publication date
CN112564676B (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
CN112564676B (zh) 一种比较器电路
US7339402B2 (en) Differential amplifier with over-voltage protection and method
CN110729995B (zh) 一种电平转换电路及电平转换方法
US4598215A (en) Wide common mode range analog CMOS voltage comparator
CN107810421B (zh) 电压监测器
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
TWI463792B (zh) 具有過衝抑制功能的放大電路
US20050001681A1 (en) Low supply voltage and self-biased high speed receiver
JP2013065941A (ja) 受光回路
US20180287576A1 (en) Transconductance amplifier
CN107395146B (zh) 一种恒定跨导放大器电路
CN115328244B (zh) 运放上钳位电路
CN111897391A (zh) 电流镜电路、偏置电路结构、集成电路、电子设备
CN113131886A (zh) 一种运算放大器
CN107370467B (zh) 一种用于dc-dc转换器的限流误差放大器电路
CN112825477A (zh) 一种高压运算放大器及其输入级电路
CN113110188A (zh) 一种can总线接收电路
CN107094006B (zh) 一种轨对轨比较器电路
CN108768352B (zh) 比较器
KR100669074B1 (ko) 클램핑 회로를 이용한 차동증폭기
US7816989B2 (en) Differential amplifier
CN113037236B (zh) 一种运算放大器
JP6969884B2 (ja) 電流検出アンプ
CN102064777B (zh) 放大电路
CN112947660B (zh) 一种电源电压的预处理电路及预处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220817

Address after: Room 2018, Building M, No. 18, Changshan Avenue, Jiangyin, Wuxi City, Jiangsu Province, 214400

Applicant after: Jiangyin Shengbang Microelectronics Manufacturing Co., Ltd.

Address before: 100089 Beijing Haidian District West Third Ring Road 87 13 13 3-1301

Applicant before: SG MICRO Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant