CN111541432B - 一种动态负偏置应用的误差放大器电路 - Google Patents

一种动态负偏置应用的误差放大器电路 Download PDF

Info

Publication number
CN111541432B
CN111541432B CN202010413265.XA CN202010413265A CN111541432B CN 111541432 B CN111541432 B CN 111541432B CN 202010413265 A CN202010413265 A CN 202010413265A CN 111541432 B CN111541432 B CN 111541432B
Authority
CN
China
Prior art keywords
drain
resistor
tube
pnp
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010413265.XA
Other languages
English (en)
Other versions
CN111541432A (zh
Inventor
奚冬杰
徐晴昊
李现坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202010413265.XA priority Critical patent/CN111541432B/zh
Publication of CN111541432A publication Critical patent/CN111541432A/zh
Application granted granted Critical
Publication of CN111541432B publication Critical patent/CN111541432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种动态负偏置应用的误差放大器电路，属于模拟电路技术领域。所述动态负偏置应用的误差放大器电路包括电阻R1～R18、NMOS管MN1～MN13、PMOS管MP1～MP13、NPN三极管NPN1～NPN7、PNP三极管PNP1～PNP7、齐纳二极管D1和电流源I1。本发明采用横向结构PNP三极管作为误差放大器输入对管，解决了误差放大器在芯片上下电、过流和负载跳变等特殊情况下因正负输入端压差过大而发生损坏的问题；可降低芯片对最小输入电源电压的要求，提升其工作电压范围；此时误差放大器开启阈值恒定为0.6V，在整个工作电压范围内其拥有恒定跨导。

Description

一种动态负偏置应用的误差放大器电路
技术领域
本发明涉及模拟电路技术领域，特别涉及一种动态负偏置应用的误差放大器电路。
背景技术
在功率开关控制电路中，升降压变换器由于具有电路结构简单、效率高、易于控制和输入输出电压可实现任意组合等优势而得到广泛应用。在LCD器件、OLED显示器、音频放大器、工业设备、测量工具、测试系统、LED驱动器和电池充电器所有这些应用场合中除要求升降压变换器具有紧凑、支持高功率和适应扩展的输入电压范围等特性外，有时还要求其具有动态改变负偏置输出的能力。
为满足应用对动态负偏置输出能力的需求，升降压变换器需连接成图1所示拓扑架构。图1中L为储能电感、COUT为输出滤波电容、D为续流二极管、MN为输出功率管、AMP为检测误差放大器、Control_Logic为内部时钟控制逻辑、基准电流源I和R用于设定升降压变换器输出VOUT-直流幅值、VCTRL为动态负偏置控制信号，升降压变换器输出VOUT-交流幅值由其决定。最终升降压变换器输出VOUT-表达式如下式所示：
VOUT-＝-I·R+VCTRL
由上式可知，如VCTRL为周期性正弦信号，则VOUT-表也为周期性正弦信号，两者仅直流值不同，因此即可满足应用对动态改变负偏置输出的要求。
图1中拓扑结构存在以下两个设计难点：
1、AMP正端电压始终为正，而VOUT-输出为负值。因此在芯片上下电、过流和负载跳变等特殊情况下AMP会因正负输入端压差过大而发生损坏；
2、考虑VCTRL为正弦信号输入，因此当VIN电平接近地时还要求误差放大器AMP在输入为轨到轨时依然具有放大能力。
发明内容
本发明的目的在于提供一种动态负偏置应用的误差放大器电路，以解决传统升降压变换器无法满足动态负偏置应用要求的问题。
为解决上述技术问题，本发明提供一种动态负偏置应用的误差放大器电路，包括：
电阻R1～R18、NMOS管MN1～MN13、PMOS管MP1～MP13、NPN三极管NPN1～NPN7、PNP三极管PNP1～PNP7、齐纳二极管D1和电流源I1；其中，
电阻R1第一端接NPN三极管NPN1发射极，电阻R2第一端接NPN三极管NPN2发射极，电阻R3第一端接NPN三极管NPN3发射极，电阻R4第一端接NPN三极管NPN4发射极，电阻R5第一端接NPN三极管NPN5发射极；电阻R6第一端接PNP三极管PNP1基极，第二端接升降压变换器输出电平配置端ISET；电阻R7第一端接PNP三极管PNP2基极，第二端接升降压变换器反馈控制端VOUTSNS；电阻R8第一端接PMOS管MP12漏端，第二端接PNP三极管PNP1发射极；电阻R9第一端接PMOS管MP12漏端，第二端接PNP三极管PNP2发射极；电阻R10第一端接PMOS管MP11源端，电阻R11第一端接PMOS管MP12源端，电阻R12第一端接PNP三极管PNP4发射极；电阻R13第一端接NPN三极管NPN6发射极，第二端接NMOS管MN13漏端；电阻R14第一端接NPN三极管NPN7发射极，第二端接NMOS管MN13漏端；电阻R15第一端接二极管D1正端，第二端接NMOS管MN11漏端；电阻R16第一端接PNP三极管PNP5发射极，电阻R17第一端接PNP三极管PNP6发射极，电阻R18第一端接PNP三极管PNP7发射极；
NMOS管MN1漏端接其栅端，栅端接NMOS管MN2栅端；NMOS管MN2漏端接PMOS管MP4漏端，栅端接NMOS管MN1栅端；NMOS管MN3漏端接其栅端，栅端接NMOS管MN4栅端；NMOS管MN4漏端接NMOS管MN7源端，栅端接NMOS管MN3栅端；NMOS管MN5漏端接PMOS管MP11漏端，源端接NPN三极管NPN2集电极；NMOS管MN6漏端接PNP三极管PNP4集电极，源端接NPN三极管NPN5集电极；NMOS管MN7漏端接PMOS管MP13漏端，源端接NMOS管MN4漏端；NMOS管MN8漏端接NMOS管MN11源端，栅端接NMOS管MN3栅端；NMOS管MN9漏端接NMOS管MN12源端，栅端接NMOS管MN3栅端；NMOS管MN10漏端接NMOS管MN13源端，栅端接NMOS管MN3栅端；
PMOS管MP1漏端接其栅端，栅端接NPN三极管NPN3集电极；PMOS管MP2漏端接其栅端，栅端接NPN三极管NPN4集电极；PMOS管MP3漏端接NMOS管MN1漏端，栅端接PMOS管MP2栅端；PMOS管MP4漏端接NMOS管MN2漏端，栅端接PMOS管MP1栅端；PMOS管MP5漏端接电阻R6第一端，栅端接电阻R15第二端，源端接PMOS管MP7漏端；PMOS管MP6漏端接电阻R7第一端，栅端接电阻R15第二端，源端接PMOS管MP8漏端；PMOS管MP7漏端接PMOS管MP5源端，栅端接PMOS管MP8栅端；PMOS管MP8漏端接PMOS管MP6源端，栅端接PMOS管MP13栅端；PMOS管MP9漏端接PNP三级管PNP1集电极，栅端接电阻R15第二端，源端接PNP三极管PNP6集电极；PMOS管MP10漏端接PNP三极管PNP2集电极，栅端接PMOS管MP9栅端，源端接PNP三极管PNP7集电极；PMOS管MP11漏端接其栅端，栅端接PMOS管MP12栅端，源端接电阻R10第二端；PMOS管MP12漏端接电阻R8第一端，栅端接PMOS管MP11栅端，源端接电阻R11第二端；PMOS管MP13漏端接其栅端，栅端接PMOS管MP7栅端；
NPN三极管NPN1集电极接其基极，基极接电流源I1负端；NPN三极管NPN2集电极接NMOS管MN5源端，基极接NPN三极管NPN1基极；NPN三极管NPN3集电极接PMOS管MP1漏端，基极接NPN三极管NPN1基极；NPN三极管NPN4集电极接PMOS管MP2漏端，基极接NPN三极管NPN1基极；NPN三极管NPN5集电极接NMOS管MN6源端，基极接NPN三极管NPN1基极；NPN三极管NPN6集电极接电阻R17第二端，基极接PMOS管MP7漏端；NPN三极管NPN7集电极接电阻R18第二端，基极接PMOS管MP8漏端；
PNP三极管PNP1集电极接电阻R3第一端；PNP三极管PNP2集电极接电阻R4第一端；PNP三极管PNP3集电极接NMOS管MN3漏端，基极接NMOS管MN6漏端，发射极接PMOS管MP12漏端；PNP三极管PNP4集电极接其基极，基极接NMOS管MN6漏端；PNP三极管PNP5集电极接其基极，基极接NMOS管MN12漏端；PNP三极管PNP6集电极接PMOS管MP6源端，基极接PNP三极管PNP5基极；PNP三极管PNP7其集电极接PMOS管MP10源端，基极接PNP三极管PNP5基极。
可选的，所述电阻R1～R5第二端均接升降压变换器输出VOUT-；
所述电阻R10～R12、电阻R16～R18第二端均接升降压变换器外部输入电源VIN。
可选的，所述NMOS管MN1～MN4源端均接升降压变换器输出VOUT-；
所述NMOS管MN5～MN7栅端均接升降压变换器内部低压电源INTVCC，用于芯片内数字控制逻辑供电；
所述NMOS管MN8～MN10源端均接升降压变换器输出VOUT-。
可选的，所述PMOS管MP1～MP4源端均接升降压变换器内部低压电源INTVCC；
PMOS管MP7～MP8、MP13源端均接升降压变换器外部输入电源VIN。
可选的，齐纳二极管D1负端接升降压变换器外部输入电源VIN；
电流源I1正端接升降压变换器内部低压电源INTVCC，负端接NPN三极管NPN1集电极。
本发明具有以下有益效果：
本发明有益效果为：
(1)采用横向结构PNP三极管作为误差放大器输入对管，解决了误差放大器在芯片上下电、过流和负载跳变等特殊情况下因正负输入端压差过大而发生损坏的问题；
(2)可降低芯片对最小输入电源电压的要求，提升其工作电压范围；此时误差放大器开启阈值恒定为0.6V，在整个工作电压范围内其拥有恒定跨导；
(3)额外增加误差放大器输入共模电平检测支路，使得输入在处于不同共模电平范围下时控制不同输入对管进行工作，以实现动态负偏置控制信号VCTRL为正弦信号输入，且当升降压变换器外部输入电源VIN电平接近地时，误差放大器具有对轨到轨输入放大的能力。
附图说明
图1是动态负偏置输出应用下传统升降压变换器拓扑架构结构示意图；
图2是本发明提供的升降压变换器中动态负偏置应用的误差放大器电路结构示意图；
图3是本发明提供的升降压变换器中动态负偏置应用的误差放大器电路在输入共模电平较低时的等效图；
图4本发明提供的升降压变换器中动态负偏置应用的误差放大器电路在输入共模电平较高时的等效图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种动态负偏置应用的误差放大器电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种动态负偏置应用的误差放大器电路，如图2所示，包括电阻R1～R18、NMOS管MN1～MN13、PMOS管MP1～MP13、NPN三极管NPN1～NPN7、PNP三极管PNP1～PNP7、齐纳二极管D1和电流源I1；其中，
电阻R1第一端接NPN三极管NPN1发射极，电阻R2第一端接NPN三极管NPN2发射极，电阻R3第一端接NPN三极管NPN3发射极，电阻R4第一端接NPN三极管NPN4发射极，电阻R5第一端接NPN三极管NPN5发射极；电阻R6第一端接PNP三极管PNP1基极，第二端接升降压变换器输出电平配置端ISET；电阻R7第一端接PNP三极管PNP2基极，第二端接升降压变换器反馈控制端VOUTSNS；电阻R8第一端接PMOS管MP12漏端，第二端接PNP三极管PNP1发射极；电阻R9第一端接PMOS管MP12漏端，第二端接PNP三极管PNP2发射极；电阻R10第一端接PMOS管MP11源端，电阻R11第一端接PMOS管MP12源端，电阻R12第一端接PNP三极管PNP4发射极；电阻R13第一端接NPN三极管NPN6发射极，第二端接NMOS管MN13漏端；电阻R14第一端接NPN三极管NPN7发射极，第二端接NMOS管MN13漏端；电阻R15第一端接二极管D1正端，第二端接NMOS管MN11漏端；电阻R16第一端接PNP三极管PNP5发射极，电阻R17第一端接PNP三极管PNP6发射极，电阻R18第一端接PNP三极管PNP7发射极；所述电阻R1～R5第二端均接升降压变换器输出VOUT-；所述电阻R10～R12、电阻R16～R18第二端均接升降压变换器外部输入电源VIN。
NMOS管MN1漏端接其栅端，栅端接NMOS管MN2栅端；NMOS管MN2漏端接PMOS管MP4漏端，栅端接NMOS管MN1栅端；NMOS管MN3漏端接其栅端，栅端接NMOS管MN4栅端；NMOS管MN4漏端接NMOS管MN7源端，栅端接NMOS管MN3栅端；NMOS管MN5漏端接PMOS管MP11漏端，源端接NPN三极管NPN2集电极；NMOS管MN6漏端接PNP三极管PNP4集电极，源端接NPN三极管NPN5集电极；NMOS管MN7漏端接PMOS管MP13漏端，源端接NMOS管MN4漏端；NMOS管MN8漏端接NMOS管MN11源端，栅端接NMOS管MN3栅端；NMOS管MN9漏端接NMOS管MN12源端，栅端接NMOS管MN3栅端；NMOS管MN10漏端接NMOS管MN13源端，栅端接NMOS管MN3栅端；所述NMOS管MN1～MN4源端均接升降压变换器输出VOUT-；所述NMOS管MN5～MN7栅端均接升降压变换器内部低压电源INTVCC，用于芯片内数字控制逻辑供电；所述NMOS管MN8～MN10源端均接升降压变换器输出VOUT-。
PMOS管MP1漏端接其栅端，栅端接NPN三极管NPN3集电极；PMOS管MP2漏端接其栅端，栅端接NPN三极管NPN4集电极；PMOS管MP3漏端接NMOS管MN1漏端，栅端接PMOS管MP2栅端；PMOS管MP4漏端接NMOS管MN2漏端，栅端接PMOS管MP1栅端；PMOS管MP5漏端接电阻R6第一端，栅端接电阻R15第二端，源端接PMOS管MP7漏端；PMOS管MP6漏端接电阻R7第一端，栅端接电阻R15第二端，源端接PMOS管MP8漏端；PMOS管MP7漏端接PMOS管MP5源端，栅端接PMOS管MP8栅端；PMOS管MP8漏端接PMOS管MP6源端，栅端接PMOS管MP13栅端；PMOS管MP9漏端接PNP三级管PNP1集电极，栅端接电阻R15第二端，源端接PNP三极管PNP6集电极；PMOS管MP10漏端接PNP三极管PNP2集电极，栅端接PMOS管MP9栅端，源端接PNP三极管PNP7集电极；PMOS管MP11漏端接其栅端，栅端接PMOS管MP12栅端，源端接电阻R10第二端；PMOS管MP12漏端接电阻R8第一端，栅端接PMOS管MP11栅端，源端接电阻R11第二端；PMOS管MP13漏端接其栅端，栅端接PMOS管MP7栅端；所述PMOS管MP1～MP4源端均接升降压变换器内部低压电源INTVCC；PMOS管MP7～MP8、MP13源端均接升降压变换器外部输入电源VIN。
NPN三极管NPN1集电极接其基极，基极接电流源I1负端；NPN三极管NPN2集电极接NMOS管MN5源端，基极接NPN三极管NPN1基极；NPN三极管NPN3集电极接PMOS管MP1漏端，基极接NPN三极管NPN1基极；NPN三极管NPN4集电极接PMOS管MP2漏端，基极接NPN三极管NPN1基极；NPN三极管NPN5集电极接NMOS管MN6源端，基极接NPN三极管NPN1基极；NPN三极管NPN6集电极接电阻R17第二端，基极接PMOS管MP7漏端；NPN三极管NPN7集电极接电阻R18第二端，基极接PMOS管MP8漏端；
PNP三极管PNP1集电极接电阻R3第一端；PNP三极管PNP2集电极接电阻R4第一端；PNP三极管PNP3集电极接NMOS管MN3漏端，基极接NMOS管MN6漏端，发射极接PMOS管MP12漏端；PNP三极管PNP4集电极接其基极，基极接NMOS管MN6漏端；PNP三极管PNP5集电极接其基极，基极接NMOS管MN12漏端；PNP三极管PNP6集电极接PMOS管MP6源端，基极接PNP三极管PNP5基极；PNP三极管PNP7其集电极接PMOS管MP10源端，基极接PNP三极管PNP5基极。
另外，齐纳二极管D1负端接升降压变换器外部输入电源VIN；电流源I1正端接升降压变换器内部低压电源INTVCC，负端接NPN三极管NPN1集电极。
本发明的工作原理为：
1、误差放大器正负输入端耐压可靠性提升分析
现在主流集成电路设计工艺中，横向结构PNP三极管采用P型材料和N型材料分别对发射极进行低浓度注入和基极进行深磷注入等额外工艺步骤的掺杂处理。由半导体物理中PN结耐压理论可知，对横向结构PNP三极管其在发射极与基极分别进行轻掺杂和重掺杂处理后，基极与发射极反向最大耐压可提升至一个很高水平，可完成满足设计对误差放大器正负输入端最大耐压要求。
同时与传统采用厚栅氧MOS管作为误差放大器输入对管的设计方式相比，采用横向结构PNP三极管后可大幅降低误差放大器输入对管开启电压阈值，降低对最小输入电源电压的要求，提升芯片工作电压范围。同时其开启阈值恒定为0.6V，可确保误差放大器在整个工作电压范围内具有恒定跨导。
图2中本发明提出的一种升降压变换器中动态负偏置应用的误差放大器电路，其正负输入端最大耐压为VBE(BV)(即PNP三极管PNP1和PNP2基极与发射极反向最大击穿电压)。
2、误差放大器对轨到轨输入放大能力实现分析
本发明所提出误差放大器共有PNP三极管PNP1、PNP2和NPN三极管NPN6、NPN7两组输入对管，针对输入处于不同共模电平范围下时控制不同输入对管进行工作，即可对轨到轨输入实现放大功能，图2中PNP三极管PNP3用于实现共模输入电平检测功能。
当误差放大器输入共模电平过低时，流过PNP三极管PNP3电流为零。此时节点Vbias1电压为零，输入对管NPN6和NPN7因无尾电流而不工作。此时输入对管PNP1和PNP2因具有尾电流可正常工作。
当误差放大器输入共模电平过高时，PMOS管MP12所提供电流全部流经PNP三极管PNP3。此时节点Vbias1具有偏置电压，输入对管NPN6和NPN7因具有无尾电流可正常工作。同时由于齐纳二极管D1和电阻R15的稳压及限流作用可确保PMOS管MP5和MP6此时作为开关管工作，从而可将误差放大器输入端信号正确传递至NPN三极管NPN6和NPN7基极。此时输入对管PNP1和PNP2因无尾电流而不工作。
发生切换输入极时的临界共模输入电平(VCOM(Trip))为：
VCOM(Trip)＝VIN-R12·INPN5-VEB(PNP4)
其中INPN5代表NPN三极管NPN5所提供偏置电流，VEB(PNP4)代表PNP三极管PNP4发射极与基极正向导通电压。
对某一确定输入当输入VIN，当共模电平小于上式所示表达式时，误差放大器等效电路如附图3所示，此时选用PNP三极管对作为误差放大器输入对管，以满足对低电平输入的检测放大功能。
对某一确定输入当输入VIN，当共模电平大于上式所示表达式时，误差放大器等效电路如附图4所示，此时选用NPN三极管对作为误差放大器输入对管，以满足对高电平输入的检测放大功能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (1)

1.一种动态负偏置应用的误差放大器电路，其特征在于，包括：
电阻R1~R18、NMOS管MN1~MN13、PMOS管MP1~MP13、NPN三极管NPN1~NPN7、PNP三极管PNP1~PNP7、齐纳二极管D1和电流源I1；其中，
电阻R1第一端接NPN三极管NPN1发射极，电阻R2第一端接NPN三极管NPN2发射极，电阻R3第一端接NPN三极管NPN3发射极，电阻R4第一端接NPN三极管NPN4发射极，电阻R5第一端接NPN三极管NPN5发射极；电阻R6第一端接PNP三极管PNP1基极，第二端接升降压变换器输出电平配置端ISET；电阻R7第一端接PNP三极管PNP2基极，第二端接升降压变换器反馈控制端VOUTSNS；电阻R8第一端接PMOS管MP12漏端，第二端接PNP三极管PNP1发射极；电阻R9第一端接PMOS管MP12漏端，第二端接PNP三极管PNP2发射极；电阻R10第一端接PMOS管MP11源端，电阻R11第一端接PMOS管MP12源端，电阻R12第一端接PNP三极管PNP4发射极；电阻R13第一端接NPN三极管NPN6发射极，第二端接NMOS管MN13漏端；电阻R14第一端接NPN三极管NPN7发射极，第二端接NMOS管MN13漏端；电阻R15第一端接二极管D1正端，第二端接NMOS管MN11漏端；电阻R16第一端接PNP三极管PNP5发射极，电阻R17第一端接PNP三极管PNP6发射极，电阻R18第一端接PNP三极管PNP7发射极；
NMOS管MN1漏端接其栅端，栅端接NMOS管MN2栅端；NMOS管MN2漏端接PMOS管MP4漏端，栅端接NMOS管MN1栅端；NMOS管MN3漏端接其栅端，栅端接NMOS管MN4栅端；NMOS管MN4漏端接NMOS管MN7源端，栅端接NMOS管MN3栅端；NMOS管MN5漏端接PMOS管MP11漏端，源端接NPN三极管NPN2集电极；NMOS管MN6漏端接PNP三极管PNP4集电极，源端接NPN三极管NPN5集电极；NMOS管MN7漏端接PMOS管MP13漏端，源端接NMOS管MN4漏端；NMOS管MN8漏端接NMOS管MN11源端，栅端接NMOS管MN3栅端；NMOS管MN9漏端接NMOS管MN12源端，栅端接NMOS管MN3栅端；NMOS管MN10漏端接NMOS管MN13源端，栅端接NMOS管MN3栅端；
PMOS管MP1漏端接其栅端，栅端接NPN三极管NPN3集电极；PMOS管MP2漏端接其栅端，栅端接NPN三极管NPN4集电极；PMOS管MP3漏端接NMOS管MN1漏端，栅端接PMOS管MP2栅端；PMOS管MP4漏端接NMOS管MN2漏端，栅端接PMOS管MP1栅端；PMOS管MP5漏端接电阻R6第一端，栅端接电阻R15第二端，源端接PMOS管MP7漏端；PMOS管MP6漏端接电阻R7第一端，栅端接电阻R15第二端，源端接PMOS管MP8漏端；PMOS管MP7漏端接PMOS管MP5源端，栅端接PMOS管MP8栅端；PMOS管MP8漏端接PMOS管MP6源端，栅端接PMOS管MP13栅端；PMOS管MP9漏端接PNP三级管PNP1集电极，栅端接电阻R15第二端，源端接PNP三极管PNP6集电极；PMOS管MP10漏端接PNP三极管PNP2集电极，栅端接PMOS管MP9栅端，源端接PNP三极管PNP7集电极；PMOS管MP11漏端接其栅端，栅端接PMOS管MP12栅端，源端接电阻R10第一端；PMOS管MP12漏端接电阻R8第一端，栅端接PMOS管MP11栅端，源端接电阻R11第一端；PMOS管MP13漏端接其栅端，栅端接PMOS管MP7栅端；
NPN三极管NPN1集电极接其基极，基极接电流源I1负端；NPN三极管NPN2集电极接NMOS管MN5源端，基极接NPN三极管NPN1基极；NPN三极管NPN3集电极接PMOS管MP1漏端，基极接NPN三极管NPN1基极；NPN三极管NPN4集电极接PMOS管MP2漏端，基极接NPN三极管NPN1基极；NPN三极管NPN5集电极接NMOS管MN6源端，基极接NPN三极管NPN1基极；NPN三极管NPN6集电极接电阻R17第一端，基极接PMOS管MP7漏端；NPN三极管NPN7集电极接电阻R18第一端，基极接PMOS管MP8漏端；
PNP三极管PNP1集电极接电阻R3第一端；PNP三极管PNP2集电极接电阻R4第一端；PNP三极管PNP3集电极接NMOS管MN3漏端，基极接NMOS管MN6漏端，发射极接PMOS管MP12漏端；PNP三极管PNP4集电极接其基极，基极接NMOS管MN6漏端；PNP三极管PNP5集电极接其基极，基极接NMOS管MN12漏端；PNP三极管PNP6集电极接PMOS管MP9源端，基极接PNP三极管PNP5基极；PNP三极管PNP7其集电极接PMOS管MP10源端，基极接PNP三极管PNP5基极；
所述电阻R1~R5第二端均接升降压变换器输出VOUT-；所述电阻R10~R12、电阻R16~R18第二端均接升降压变换器外部输入电源VIN；
所述NMOS管MN1~MN4源端均接升降压变换器输出VOUT-；所述NMOS管MN5~MN7栅端均接升降压变换器内部低压电源INTVCC，用于芯片内数字控制逻辑供电；所述NMOS管MN8~MN10源端均接升降压变换器输出VOUT-；
所述PMOS管MP1~MP4源端均接升降压变换器内部低压电源INTVCC；PMOS管MP7~MP8、MP13源端均接升降压变换器外部输入电源VIN；
齐纳二极管D1负端接升降压变换器外部输入电源VIN；电流源I1正端接升降压变换器内部低压电源INTVCC，负端接NPN三极管NPN1集电极。
CN202010413265.XA 2020-05-15 2020-05-15 一种动态负偏置应用的误差放大器电路 Active CN111541432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010413265.XA CN111541432B (zh) 2020-05-15 2020-05-15 一种动态负偏置应用的误差放大器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010413265.XA CN111541432B (zh) 2020-05-15 2020-05-15 一种动态负偏置应用的误差放大器电路

Publications (2)

Publication Number Publication Date
CN111541432A CN111541432A (zh) 2020-08-14
CN111541432B true CN111541432B (zh) 2021-11-02

Family

ID=71976013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010413265.XA Active CN111541432B (zh) 2020-05-15 2020-05-15 一种动态负偏置应用的误差放大器电路

Country Status (1)

Country Link
CN (1) CN111541432B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113848368B (zh) * 2021-09-22 2022-07-08 苏州锴威特半导体股份有限公司 一种电压差值实时检测和动态调节电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204102018U (zh) * 2014-09-28 2015-01-14 苏州晶为微电子有限公司 一种快速瞬态响应低压差线性稳压器
CN107168440A (zh) * 2017-06-07 2017-09-15 电子科技大学 一种基于误差放大器的片内外可选方案的环路补偿电路
CN107733382A (zh) * 2017-09-11 2018-02-23 天津大学 自偏置轨到轨恒定跨导放大器
CN108549451A (zh) * 2018-05-23 2018-09-18 中国电子科技集团公司第五十八研究所 高压驱动芯片内部电源电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204102018U (zh) * 2014-09-28 2015-01-14 苏州晶为微电子有限公司 一种快速瞬态响应低压差线性稳压器
CN107168440A (zh) * 2017-06-07 2017-09-15 电子科技大学 一种基于误差放大器的片内外可选方案的环路补偿电路
CN107733382A (zh) * 2017-09-11 2018-02-23 天津大学 自偏置轨到轨恒定跨导放大器
CN108549451A (zh) * 2018-05-23 2018-09-18 中国电子科技集团公司第五十八研究所 高压驱动芯片内部电源电路

Also Published As

Publication number Publication date
CN111541432A (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
US7339402B2 (en) Differential amplifier with over-voltage protection and method
CN106549639B (zh) 一种增益自适应误差放大器
TWI510878B (zh) 驅動電路
CN102331806A (zh) 差动放大电路以及串联稳压器
CN113703510B (zh) 一种低功耗的带隙基准电路
KR20160134228A (ko) 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로
CN111541432B (zh) 一种动态负偏置应用的误差放大器电路
CN111585516B (zh) 一种带输出箝位功能的运算放大器
CN106227287A (zh) 具有保护电路的低压差线性稳压器
CN103926967B (zh) 低压低功耗基准电压源及低基准电压产生电路
CN110908427A (zh) 一种应用于高压线性稳压器的限流保护电路
JP2016206039A (ja) 温度センサ回路
CN114895743A (zh) 一种用于动态偏置电流ldo的低启动电流电路
CN110320953B (zh) 一种输出电压可调的基准电压源
CN113985104A (zh) 一种芯片内电压电流信号检测电路及方法
CN107168432B (zh) 低功耗电源供电电路
CN107645280A (zh) 高速放大电路
CN112825477A (zh) 一种高压运算放大器及其输入级电路
CN111506144A (zh) 一种应用于ldo中的低功耗方法
CN111458554B (zh) 一种高精度电流监测电路
CN117650761B (zh) 一种宽输入电压范围的电感电流采样放大电路
CN116760371B (zh) 用于轨到轨输入运算放大器的偏置电路
CN112947660B (zh) 一种电源电压的预处理电路及预处理方法
CN116931637B (zh) 电流源简并点过渡控制电路、芯片及电流源、电子设备
CN220290114U (zh) 恒流源电路及电池保护板测试机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant