CN111867183A - Led驱动电路、工频方波信号采样电路及方法 - Google Patents

Abstract

本发明提供一种LED驱动电路、工频方波信号采样电路及方法，包括：采样模块，与工频方波信号输入端相连接，用于对工频方波信号进行采样以得到采样电压；内部时钟信号模块，与采样模块相连接，用于产生时钟信号，并依据时钟信号控制采样模块的采样频率；工频周期复位模块，一端与工频方波信号输入端相连接，另一端与内部时钟信号模块相连接，用于在各工频周期的同一时刻将时钟信号进行复位，并使时钟信号重新计数。本发明的工频方波信号采样电路可以解决寄生调幅问题，进而避免因输出电压的低频抖动而导致LED灯的闪烁，避免对人体造成损害。

Description

LED驱动电路、工频方波信号采样电路及方法

技术领域

本发明属于电路设计技术领域，特别是涉及一种LED驱动电路、工频方波信号采样电路及方法。

背景技术

在LED驱动电路中，经常需要将工频方波信号滤平，得到一个能反应占空比大小的电压基准，然后根据该电压基准去控制灯的明暗程度。目前一种做法是利用开关电容对占空比方波信号进行采样，然后经采样电压控制模块得到滤平的基准电压信号。而目前这种思路的缺点就是，会因芯片内部时钟采样频率不是工频的整数倍，使得每个工频周期中的采样点数及采样点对应的相位不相同，从而导致寄生调幅问题，即由于采样频率是芯片内部时钟确定的，该频率受工艺波动及温度等因素的影响变动范围较大，而外部工频在不同的应用场景下也有一定的变化范围，所以要做到每颗芯片的内部时钟采样频率是外部工频的整数倍是不可能的，这样就会使采样输出存在寄生调幅现象，即输出电压出现低于工频频率的抖动现象，最终该输出电压反映到系统基准电压上就是会导致LED灯出现人眼能觉察到的闪烁，对人体造成损害。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LED驱动电路、工频方波信号采样电路及方法，用于解决现有技术中存在的由于采样频率无法是工频的整数倍而导致寄生调幅，输出电压出现低于工频频率的抖动现象，从而对人体造成损害的问题。

为实现上述目的及其他相关目的，本发明提供一种工频方波信号采样电路，所述工频方波信号采样电路包括：

采样模块，与工频方波信号输入端相连接，用于对工频方波信号进行采样以得到采样电压；

内部时钟信号模块，与所述采样模块相连接，用于产生时钟信号，并依据所述时钟信号控制所述采样模块的采样频率；

工频周期复位模块，一端与所述工频方波信号输入端相连接，另一端与所述内部时钟信号模块相连接，用于在各工频周期的同一时刻将所述时钟信号进行复位，并使所述时钟信号重新计数。

可选地，所述采样模块包括：

开关，包括第一端、第二端及控制端，所述开关的第一端与所述工频方波信号输入端相连接，所述开关的控制端与所述内部时钟信号模块相连接；

第一电容，所述第一电容的上极板与所述开关的第二端相连接，所述第一电容的下极板接地。

可选地，所述工频方波信号采样电路还包括采样电压控制模块，所述采样电压控制模块的输入端与所述开关的第二端及所述第一电容的上极板相连接，所述采样电压控制模块用于将所述采样模块获得的所述采样电压进行处理，以得到滤平的输出电压。

可选地，所述工频周期复位模块用于在各所述工频周期的上升沿或下降沿将所述时钟信号进行复位，并使所述时钟信号重新计数。

可选地，所述工频周期复位模块包括开关管，所述开关管包括控制端、第一端及第二端，所述开关管的控制端与工频方波信号的复位逻辑相连接，所述开关管的第一端与所述内部时钟信号模块相连接，所述开关管的第二端接地。

可选地，所述工频周期复位模块包括NMOS开关管，所述NMOS开关管的栅极与所述工频方波信号的复位逻辑相连接，所述NMOS开关管的漏极与所述内部时钟信号模块相连接，所述NMOS开关管的源极接地。

可选地，所述内部时钟信号模块包括：

第一电流源，所述第一电流源的一端与供电电源相连接；

第一NMOS管，所述第一NMOS管的漏极与所述第一电流源远离所述供电电源的一端相连接，所述第一NMOS管的栅极与所述第一NMOS管的漏极短接，所述第一NMOS管的源极接地；

第二NMOS管，所述第二NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第二NMOS管的源极接地；

第三NMOS管，所述第三NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第三NMOS管的源极接地；

施密特触发器，所述施密特触发器的输入端与所述NMOS开关管的漏极相连接；

第四NMOS管，所述第四NMOS管的栅极与所述施密特触发器的输出端相连接，所述第四NMOS管的源极与所述第三NMOS管的漏极相连接，所述第四NMOS管的漏极与所述施密特触发器的输入端相连接；

第一PMOS管，所述第一PMOS管的源极与所述供电电源相连接，所述第一PMOS管的漏极与所述第二NMOS管的漏极相连接，所述第一PMOS管的栅极与所述第一PMOS管的漏极短接；

第二PMOS管，所述第二PMOS管的栅极与所述第一PMOS管的栅极相连接，所述第二PMOS管的源极与所述供电电源相连接；

第三PMOS管，所述第三PMOS管的栅极与所述施密特触发器的输出端相连接，所述第三PMOS管的源极与所述第二PMOS管的漏极相连接，所述第三PMOS管的漏极与所述施密特触发器的输入端相连接；

第二电容，所述第二电容的上极板与所述第三PMOS管的漏极及所述第四NMOS管的漏极相连接，所述第二电容的下极板接地。

本发明还提供一种工频方波信号采样方法，所述工频方波信号采样方法包括：

对工频方波信号采样的过程中，在各工频周期的同一时刻将控制采样频率的时钟信号进行复位，并使所述时钟信号重新计数。

可选地，在各所述工频周期的上升沿或下降沿将所述时钟信号进行复位，并使所述时钟信号重新计数。

本发明还提供一种LED驱动电路，所述LED驱动电路包括：

如上述任一方案中所述的工频方波信号采样电路；

缓冲器，包括第一输入端、第二输入端及输出端，所述缓冲器的第一输入端与所述工频方波信号采样电路的输出端相连接；

功率管，包括控制端、第一端及第二端，所述功率管的控制端与所述缓冲器的输出端相连接，所述功率管的第二端与所述缓冲器的第二输入端相连接；

LED，一端与输入电压相连接，另一端与所述功率管的第一端相连接；

采样电阻，一端所述功率管的第二端相连接，另一端接地。

可选地，所述缓冲器包括：

第二电流源，所述第二电流源一端与供电电源相连接；

第五NMOS管，所述第五NMOS管的漏极与所述第二电流源远离所述供电电源的一端相连接，所述第五NMOS管的栅极与所述第五NMOS管的漏极短接，所述第五NMOS管的源极接地；

第六NMOS管，所述第六NMOS管的栅极与所述第五NMOS管的栅极相连接，所述第五NMOS管的源极接地；

输入差分对管，包括第七NMOS管及第八NMOS管，所述第七NMOS管的栅极与所述工频方波信号采样电路的输出端相连接，所述第八NMOS管的栅极与所述功率管的第二端相连接；

第四PMOS管，所述第四PMOS管的源极与所述供电电源相连接，所述第四PMOS管的漏极与所述第六NMOS管的漏极相连接，所述第四PMOS管的栅极与所述第四PMOS管的漏极相短接；

第五PMOS管，所述第五PMOS管的源极与所述供电电源相连接，所述第五PMOS管的栅极与所述第四PMOS管的栅极相连接，所述第五PMOS管的漏极与所述第七NMOS管的漏极及所述第八NMOS管的漏极相连接；

第六PMOS管，所述第六PMOS管的源极与所述供电电源相连接，所述第六PMOS管的栅极与所述第六PMOS管的漏极相短接；

第七PMOS管，所述第七PMOS管的源极与所述供电电源相连接，所述第七PMOS管的栅极与所述第六PMOS管的栅极相连接；

第九NMOS管，所述第九NMOS管的漏极与所述第六PMOS管的漏极相连接，所述第九NMOS管的源极接地；

第十NMOS管，所述第十NMOS管的漏极与所述第七NMOS管的源极相连接，所述第十NMOS管的漏极与所述第七NMOS管的源极相连接，所述第十NMOS管的栅极与所述第十NMOS管的漏极相短接；

第十一NMOS管，所述第十一NMOS管的漏极与所述第八NMOS管的源极相连接，所述第十一NMOS管的栅极与所述第十一NMOS管的漏极相短接，所述第十一NMOS管的源极接地；

第十二NMOS管，所述第十二NMOS管的漏极与所述第七PMOS管的漏极相连接共同作为所述缓冲器的输出端，所述第十二NMOS管的源极接地，所述第十二NMOS管的栅极与所述第十一NMOS管的栅极相连接。

如上所述，本发明的LED驱动电路、工频方波信号采样电路及方法，具有以下有益效果：

本发明的工频方波信号采样电路通过设置工频周期复位模块，工频周期复位模块可以在各工频周期的同一时刻将所述时钟信号进行复位，并使所述时钟信号重新计数，使得每个工频周期中采样点数及采样点对应的相位是相同的，这样就可以确保输出电压的波形在每个工频周期都是相同的，从而解决寄生调幅问题，进而避免因输出电压的低频抖动而导致LED灯的闪烁，避免对人体造成损害；

本发明提供的工频方波信号采样方法通过在对工频方波信号采样的过程中，在各工频周期的同一时刻将控制采样频率的时钟信号进行复位，并使所述时钟信号重新计数，使得每个工频周期中采样点数及采样点对应的相位是相同的，这样就可以确保输出电压的波形在每个工频周期都是相同的，从而解决寄生调幅问题，进而避免因输出电压的低频抖动而导致LED灯的闪烁，避免对人体造成损害。

本发明的LED驱动电路通过设置工频方波信号采样电路，工频方波信号采样电路设置工频周期复位模块，工频周期复位模块可以在各工频周期的同一时刻将所述时钟信号进行复位，并使所述时钟信号重新计数，使得每个工频周期中采样点数及采样点对应的相位是相同的，这样就可以确保输出电压的波形在每个工频周期都是相同的，从而解决寄生调幅问题，进而避免因输出电压的低频抖动而导致LED驱动电路中的LED灯的闪烁，避免对人体造成损害。

附图说明

图1显示为一种工频方波信号采样电路的结构示意图。

图2显示为图1所示的工频方波信号采样电路的输入电压与输出电压波形示意图。

图3显示为本发明实施例一中提供的工频方波信号采样电路的结构示意图。

图4显示为本发明实施例一中提供的工频方波信号采样电路中的部分结构的电路图。

图5显示为本发明实施例一中提供的工频方波信号采样电路的输入电压与输出电压波形示意图。

图6显示为本发明实施例二中提供的LED驱动电路的结构示意图。

图7显示为本发明实施例二中提供的LED驱动电路中的缓冲器的电路图。

元件标号说明

1 采样模块

2 内部时钟信号模块

21 施密特触发器

3 工频周期复位模块

4 采样电压控制模块

5 缓冲器

6 功率管

7 LED

8 采样电阻

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。

请参阅图1至图7。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

请参阅图1，工频方波信号采样电路包括开关S0、电容C0及采样电压控制模块；其中，所述开关S0的一端与工频方波信号输入端相邻接，用于接收工频方波信号(即图1中所示的输入电压信号VIN)，所述开关S0的另一端与所述电容C0的上极板及所述采样电压控制模块相连接，所述电容C0的下极板接地。

图1所示的工频方波信号采样电路中，输入的工频方波信号的周期为T，占空比DT，而控制所述开关S0开关频率(即所述工频方波信号采样电路的采样频率)的内部时钟信号的周期为TS，低电平时间为T1，高电平时间为T2，其中，所述内部时钟信号的频率的大小可以是根据奈奎斯特采样定理及工程实践需要进行合理设定。需要说明的是，图1中未示意出用于生成时钟信号的内部时钟信号模块。

设所述工频方波信号的工频频率为f_i，所述工频方波信号的采样频率为f_s，f_s除以f_i的余数为f₁，则根据采样理论可以得到：

f_s＝Nf_i+f₁

其中，N为大于等于2的整数。

设寄生调幅波的调制频率为f_T，则根据寄生调幅理论可以得到：

f_T＝min(f₁,f_i-f₁)

即寄生调幅波的调制频率f_T取f₁与f_i-f₁的较小值。

所以，由上可知，当如图1中所示的工频方波采样电路内部的采样频率恰好是外部工频方波信号的整数倍时，f₁为0，继而f_T为0，则每个工频周期中的采样点及采样点对应的相位都相同，寄生调幅波的调制频率为0，采样输出电压会没有小于工频的抖动现象。而如图1所示的工频方波信号采样电路中，由于所述工频方波采样电路内部的采样频率受工艺波动及温度等因素的影响变动范围很大，而外部工频方波信号的工频在不同的应用场景下也有一定的变化范围，所以要做到所述工频方波采样电路内部的采样频率是外部工频方波信号的整数倍是不可能的。而当所述工频方波采样电路内部的采样频率不是外部工频方波信号的整数倍，f₁不为0，继而f_T不为0，则每个工频周期中的采样点数及采样点对应的相位不相同，输出的采样电压存在频率为f_T的抖动现象，如图2所示；其中，图2中的V_IN为工频方波信号的波形图，T_CLK为时钟信号的波形图，V₁为采样电压的波形图，V_OUT为经过采样电压控制模块整形后的输出电压的波形图。

实施例一

请参阅图3，本发明提供一种工频方波信号采样电路，所述工频方波信号采样电路包括：采样模块1，所述采样模块1与工频方波信号输入端相连接，用于对工频方波信号(即图3中所示的输入电压信号VIN)进行采样以得到采样电压V1；内部时钟信号模块2，所述内部时钟信号模块2与所述采样模块1相连接，用于产生时钟信号CLK，并依据所述时钟信号CLK控制所述采样模块1的采样频率；工频周期复位模块3，所述工频周期复位模块3一端与所述工频方波信号输入端相连接，另一端与所述内部时钟信号模块2相连接，用于在各工频周期的同一时刻将所述时钟信号CLK进行复位，并使所述时钟信号CLK重新计数。本发明的所述工频方波信号采样电路通过设置所述工频周期复位模块3，所述工频周期复位模块3可以在各工频周期的同一时刻将所述时钟信号CLK进行复位，并使所述时钟信号CLK重新计数，使得每个工频周期中采样点数及采样点对应的相位是相同的，这样就可以确保输出电压VOUT的波形在每个工频周期都是相同的，使得所述采样电压V1的波形的频率及所述输出电压VOUT的波形的频率均为所述工频方波的频率(如图5所示)，从而解决寄生调幅问题，进而避免因输出电压的低频抖动而导致LED灯的闪烁，避免对人体造成损害。

作为示例，所述采样模块1可以包括：开关S1，所述开关S1包括第一端、第二端及控制端，所述开关S1的第一端与所述工频方波信号输入端相连接，所述开关S1的控制端与所述内部时钟信号模块2相连接；第一电容C1，所述第一电容C1的上极板与所述开关S1的第二端相连接，所述第一电容C1的下极板接地。

作为示例，所述工频方波信号采样电路还包括采样电压控制模块4，所述采样电压控制模块4的输入端与所述开关S1的第二端及所述第一电容C1的上极板相连接，所述采样电压控制模块4用于将所述采样模块1获得的所述采样电压V1进行处理，以得到滤平的输出电压VOUT。用于将所述采样模块1获得的所述采样电压V1进行滤平处理的所述电压控制模块4的具体结构为本领域技术人员所知晓，此处不再累述。

作为示例，所述工频周期复位模块3可以用于在各所述工频周期的上升沿或下降沿将所述时钟信号CLK进行复位，并使所述时钟信号CLK重新计数。

作为示例，所述工频周期复位模块3可以包括开关管，所述开关管包括控制端、第一端及第二端，所述开关管的控制端与工频方波信号的复位逻辑相连接，所述开关管的第一端与所述内部时钟信号模块2相连接，所述开关管的第二端接地。具体的，所述工频周期复位模块3可以包括NMOS开关管，所述NMOS开关管的栅极与所述工频方波信号的复位逻辑相连接，所述NMOS开关管的漏极与所述内部时钟信号模块2相连接，所述NMOS开关管的源极接地。每个所述工频周期中的上升沿或下降沿到来时，所述上升沿或所述下降沿作为复位信号去控制所述开关管的栅极，所述开关管执行导通或关闭的动作，使得所述时钟信号CLK清零，并使得所述时钟信号CLK重新计数。

作为示例，请参阅图4，所述内部时钟信号模块2包括：第一电流源I0，所述第一电流源I0的一端与供电电源VCC相连接；第一NMOS管NM1，所述第一NMOS管NM1的漏极与所述第一电流源I0远离所述供电电源VCC的一端相连接，所述第一NMOS管NM1的栅极与所述第一NMOS管NM1的漏极短接，所述第一NMOS管NM1的源极接地；第二NMOS管NM2，所述第二NMOS管NM2的栅极与所述第一NMOS管NM1的栅极相连接，所述第二NMOS管NM2的源极接地；第三NMOS管NM3，所述第三NMOS管NM3的栅极与所述第一NMOS管NM1的栅极相连接，所述第三NMOS管NM3的源极接地；施密特触发器21，所述施密特触发器21的输入端与所述NMOS开关管(即所述开关管)的漏极相连接；第四NMOS管NM4，所述第四NMOS管NM4的栅极与所述施密特触发器21的输出端相连接，所述第四NMOS管NM4的源极与所述第三NMOS管NM3的漏极相连接，所述第四NMOS管NM4的漏极与所述施密特触发器21的输入端相连接；第一PMOS管PM1，所述第一PMOS管PM1的源极与所述供电电源VCC相连接，所述第一PMOS管PM1的漏极与所述第二NMOS管NM2的漏极相连接，所述第一PMOS管PM1的栅极与所述第一PMOS管PM1的漏极短接；第二PMOS管PM2，所述第二PMOS管PM2的栅极与所述第一PMOS管PM1的栅极相连接，所述第二PMOS管PM2的源极与所述供电电源VCC相连接；第三PMOS管PM3，所述第三PMOS管PM3的栅极与所述施密特触发器21的输出端相连接，所述第三PMOS管PM3的源极与所述第二PMOS管PM2的漏极相连接，所述第三PMOS管PM3的漏极与所述施密特触发器21的输入端相连接；第二电容C2，所述第二电容C2的上极板与所述第三PMOS管PM3的漏极及所述第四NMOS管NM4的漏极相连接，所述第二电容C2的下极板接地。

如图4中所述的内部时钟信号模块2的工作原理为：所述内部时钟信号模块2的输入为所述第一电流源I0，所述第一NMOS管NM1、所述第二NMOS管NM2及所述第三NMOS管NM3共同构成NMOS管的镜像电流镜，所述第一PMOS管PM1及所述第二PMOS管PM2共同构成PMOS管的镜像电流镜，两组电流镜的作用是使得所述第二PMOS管PM2及所述第三NMOS管NM3可以流过与所述第一电流源I0成比例的电流，所述第四NMOS管NM4及所述第三PMOS管PM3是两个开关管，控制所述第二电容C2是充电还是放点，所述施密特触发器21的作用是对于负向递增和正向递增两种不同变化方向的输入信号有不同的阈值电压；当输出的时钟信号CLK为低电平时，所述第三PMOS管PM3导通，所述第四NMOS管NM4关断，所述第二电容C2充电，直到所述第二电容C2的上极板电位达到所述施密特触发器21的上翻转阈值时，输出的时钟信号CLK为高电平；当输出的时钟信号CLK为高电平时，所述第三PMOS管PM3关断，所述第四NMOS管NM4导通，所述第二电容C2放电，直到所述第二电容C2的上极板电位达到所述施密特触发器21的下翻转阈值时，输出的时钟信号CLK为低电平，如此循环形成用于控制所述工频方波信号采样电路的采样频率的时钟信号CLK。

实施例二

请结合图3至图5，本发明还提供一种工频方波信号采样方法，所述工频方波信号采样方法包括：对工频方波信号采样的过程中，在各工频周期的同一时刻将控制采样频率的时钟信号进行复位，并使所述时钟信号重新计数。

作为示例，可以在各所述工频周期的上升沿或下降沿将所述时钟信号进行复位，并使所述时钟信号重新计数。

作为示例，所述工频方波信号采样方法可以基于实施例一中所述的工频方波信号采样电路进行，所述工频方波信号采样电路的具体结构请参阅实施例一，此处不再累述。

本发明提供的工频方波信号采样方法通过在对工频方波信号采样的过程中，在各工频周期的同一时刻将控制采样频率的时钟信号进行复位，并使所述时钟信号重新计数，使得每个工频周期中采样点数及采样点对应的相位是相同的，这样就可以确保输出电压的波形在每个工频周期都是相同的，从而解决寄生调幅问题，进而避免因输出电压的低频抖动而导致LED灯的闪烁，避免对人体造成损害。

实施例三

本发明还提供一种LED驱动电路，所述LED驱动电路包括：如实施例一中所述的工频方波信号采样电路，所述工频方波信号采样电路的具体结构请参阅实施例一，此处不再累述；缓冲器5，所述缓冲器5包括第一输入端、第二输入端及输出端，所述缓冲器5的第一输入端与所述工频方波信号采样电路的输出端相连接；功率管6，所述功率管6可以包括控制端、第一端及第二端，所述功率管6的控制端与所述缓冲器5的输出端相连接，所述功率管6的第二端与所述缓冲器5的第二输入端相连接；LED7，所述LED7的一端与输入电压VIN相连接，所述LED7的另一端与所述功率管6的第一端相连接；采样电阻8，所述采样电阻8的一端所述功率管的第二端相连接，所述采样电阻8的另一端接地。

作为示例，所述缓冲器5的第一输入端可以为正向输入端，所述缓冲器5的第二输入端可以为反向输入端。

作为示例，所述功率管6可以包括NMOS管，所述功率管6的栅极与所述缓冲器5的输出端相连接，所述功率管6的漏极与所述LED7相连接，所述功率管6的源极与所述缓冲器5的反向输入端及所述采样电阻8相连接。

作为示例，所述缓冲器5包括：第二电流源I1，所述第二电流源I1一端与供电电源VCC相连接；第五NMOS管NM5，所述第五NMOS管NM5的漏极与所述第二电流源I1远离所述供电电源VCC的一端相连接，所述第五NMOS管NM5的栅极与所述第五NMOS管NM5的漏极短接，所述第五NMOS管NM5的源极接地；第六NMOS管NM6，所述第六NMOS管NM6的栅极与所述第五NMOS管NM5的栅极相连接，所述第五NMOS管NM5的源极接地；所述第五NMOS管NM5与所述第六NMOS管NM6组成NMOS电流镜；输入差分对管，所述输入差分对管包括第七NMOS管NM7及第八NMOS管NM8，所述第七NMOS管NM7的栅极与所述工频方波信号采样电路的输出端相连接，所述第八NMOS管NM8的栅极与所述功率管6的第二端相连接，用于接收所述功率管6反馈的反馈电压VRCS；第四PMOS管PM4，所述第四PMOS管PM4的源极与所述供电电源VCC相连接，所述第四PMOS管PM4的漏极与所述第六NMOS管NM6的漏极相连接，所述第四PMOS管PM4的栅极与所述第四PMOS管PM4的漏极相短接；第五PMOS管PM5，所述第五PMOS管PM5的源极与所述供电电源VCC相连接，所述第五PMOS管PM5的栅极与所述第四PMOS管PM4的栅极相连接，所述第五PMOS管PM5的漏极与所述第七NMOS管NM7的漏极及所述第八NMOS管NM8的漏极相连接；所述第四PMOS管PM4与所述第五PMOS管PM5组成PMOS电流镜，所述PMOS电流镜与所述NMOS电流镜共同作用使得最终流经所述第五PMOS管PM5的尾电流与流经所述第二电流源I1的输入电流精确成比例；第六PMOS管PM6，所述第六PMOS管PM6的源极与所述供电电源VCC相连接，所述第六PMOS管PM6的栅极与所述第六PMOS管PM6的漏极相短接；第七PMOS管PM 7，所述第七PMOS管PM7的源极与所述供电电源VCC相连接，所述第七PMOS管PM7的栅极与所述第六PMOS管PM6的栅极相连接；第九NMOS管NM9，所述第九NMOS管NM9的漏极与所述第六PMOS管PM6的漏极相连接，所述第九NMOS管NM9的源极接地；第十NMOS管NM10，所述第十NMOS管NM10的漏极与所述第七NMOS管NM7的源极相连接，所述第十NMOS管NM10的漏极与所述第七NMOS管NM7的源极相连接，所述第十NMOS管NM10的栅极与所述第十NMOS管NM10的漏极相短接；第十一NMOS管NM11，所述第十一NMOS管NM11的漏极与所述第八NMOS管NM8的源极相连接，所述第十一NMOS管NM11的栅极与所述第十一NMOS管NM11的漏极相短接，所述第十一NMOS管NM11的源极接地；第十二NMOS管NM12，所述第十二NMOS管NM12的漏极与所述第七PMOS管PM7的漏极相连接共同作为所述缓冲器5的输出端，所述第十二NMOS管NM12的源极接地，所述第十二NMOS管NM12的栅极与所述第十一NMOS管NM11的栅极相连接。所述第六PMOS管PM6、所述第七PMOS管PM7、所述第九NMOS管NM9、所述第十NMOS管NM10、所述第十一NMOS管NM11及所述第十二NMOS管NM12组成偏置电流镜，将流经所述第七NMOS管NM7及所述第八NMOS管NM8的差分电流镜像后输出。当所述工频方波信号采样电路输出的电压VOUT大于所述反馈电压VRCS时，流经所述第七PMOS管PM7的电流大于流经所述第十二NMOS管NM12的电流，所述缓冲器5的输出OUT升高；当所述工频方波信号采样电路输出的电压VOUT小于所述反馈电压VRCS时，流经所述第七PMOS管PM7的电流小于流经所述第十二NMOS管NM12的电流，所述缓冲器5的输出OUT降低；最终通过调接使得所述工频方波信号采样电路输出的电压VOUT等于所述反馈电压VRCS。

综上所述，本发明提供一种LED驱动电路、工频方波信号采样电路及方法，所述工频方波信号采样电路包括：采样模块，与工频方波信号输入端相连接，用于对工频方波信号进行采样以得到采样电压；内部时钟信号模块，与所述采样模块相连接，用于产生时钟信号，并依据所述时钟信号控制所述采样模块的采样频率；工频周期复位模块，一端与所述工频方波信号输入端相连接，另一端与所述内部时钟信号模块相连接，用于在各工频周期的同一时刻将所述时钟信号进行复位，并使所述时钟信号重新计数。本发明的工频方波信号采样电路通过设置工频周期复位模块，工频周期复位模块可以在各工频周期的同一时刻将所述时钟信号进行复位，并使所述时钟信号重新计数，使得每个工频周期中采样点数及采样点对应的相位是相同的，这样就可以确保输出电压的波形在每个工频周期都是相同的，从而解决寄生调幅问题，进而避免因输出电压的低频抖动而导致LED灯的闪烁，避免对人体造成损害；本发明提供的工频方波信号采样方法通过在对工频方波信号采样的过程中，在各工频周期的同一时刻将控制采样频率的时钟信号进行复位，并使所述时钟信号重新计数，使得每个工频周期中采样点数及采样点对应的相位是相同的，这样就可以确保输出电压的波形在每个工频周期都是相同的，从而解决寄生调幅问题，进而避免因输出电压的低频抖动而导致LED灯的闪烁，避免对人体造成损害；本发明的LED驱动电路通过设置工频方波信号采样电路，工频方波信号采样电路设置工频周期复位模块，工频周期复位模块可以在各工频周期的同一时刻将所述时钟信号进行复位，并使所述时钟信号重新计数，使得每个工频周期中采样点数及采样点对应的相位是相同的，这样就可以确保输出电压的波形在每个工频周期都是相同的，从而解决寄生调幅问题，进而避免因输出电压的低频抖动而导致LED驱动电路中的LED灯的闪烁，避免对人体造成损害。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种工频方波信号采样电路，其特征在于，所述工频方波信号采样电路包括：

采样模块，与工频方波信号输入端相连接，用于对工频方波信号进行采样以得到采样电压；

内部时钟信号模块，与所述采样模块相连接，用于产生时钟信号，并依据所述时钟信号控制所述采样模块的采样频率；

工频周期复位模块，一端与所述工频方波信号输入端相连接，另一端与所述内部时钟信号模块相连接，用于在各工频周期的同一时刻将所述时钟信号进行复位，并使所述时钟信号重新计数。

2.根据权利要求1所述的工频方波信号采样电路，其特征在于，所述采样模块包括：

开关，包括第一端、第二端及控制端，所述开关的第一端与所述工频方波信号输入端相连接，所述开关的控制端与所述内部时钟信号模块相连接；

第一电容，所述第一电容的上极板与所述开关的第二端相连接，所述第一电容的下极板接地。

3.根据权利要求2所述的工频方波信号采样电路，其特征在于，所述工频方波信号采样电路还包括采样电压控制模块，所述采样电压控制模块的输入端与所述开关的第二端及所述第一电容的上极板相连接，所述采样电压控制模块用于将所述采样模块获得的所述采样电压进行处理，以得到滤平的输出电压。

4.根据权利要求1所述的工频方波信号采样电路，其特征在于，所述工频周期复位模块用于在各所述工频周期的上升沿或下降沿将所述时钟信号进行复位，并使所述时钟信号重新计数。

5.根据权利要求1至4中任一项所述的工频方波信号采样电路，其特征在于，所述工频周期复位模块包括开关管，所述开关管包括控制端、第一端及第二端，所述开关管的控制端与工频方波信号的复位逻辑相连接，所述开关管的第一端与所述内部时钟信号模块相连接，所述开关管的第二端接地。

6.根据权利要求5所述的工频方波信号采样电路，其特征在于，所述工频周期复位模块包括NMOS开关管，所述NMOS开关管的栅极与所述工频方波信号的复位逻辑相连接，所述NMOS开关管的漏极与所述内部时钟信号模块相连接，所述NMOS开关管的源极接地。

7.根据权利要求6所述的工频方波信号采样电路，其特征在于，所述内部时钟信号模块包括：

第一电流源，所述第一电流源的一端与供电电源相连接；

第一NMOS管，所述第一NMOS管的漏极与所述第一电流源远离所述供电电源的一端相连接，所述第一NMOS管的栅极与所述第一NMOS管的漏极短接，所述第一NMOS管的源极接地；

第二NMOS管，所述第二NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第二NMOS管的源极接地；

第三NMOS管，所述第三NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第三NMOS管的源极接地；

施密特触发器，所述施密特触发器的输入端与所述NMOS开关管的漏极相连接；

第四NMOS管，所述第四NMOS管的栅极与所述施密特触发器的输出端相连接，所述第四NMOS管的源极与所述第三NMOS管的漏极相连接，所述第四NMOS管的漏极与所述施密特触发器的输入端相连接；

第一PMOS管，所述第一PMOS管的源极与所述供电电源相连接，所述第一PMOS管的漏极与所述第二NMOS管的漏极相连接，所述第一PMOS管的栅极与所述第一PMOS管的漏极短接；

第二PMOS管，所述第二PMOS管的栅极与所述第一PMOS管的栅极相连接，所述第二PMOS管的源极与所述供电电源相连接；

第三PMOS管，所述第三PMOS管的栅极与所述施密特触发器的输出端相连接，所述第三PMOS管的源极与所述第二PMOS管的漏极相连接，所述第三PMOS管的漏极与所述施密特触发器的输入端相连接；

第二电容，所述第二电容的上极板与所述第三PMOS管的漏极及所述第四NMOS管的漏极相连接，所述第二电容的下极板接地。

8.一种工频方波信号采样方法，其特征在于，所述工频方波信号采样方法包括：

对工频方波信号采样的过程中，在各工频周期的同一时刻将控制采样频率的时钟信号进行复位，并使所述时钟信号重新计数。

9.根据权利要求8所述的工频方波信号采样方法，其特征在于，在各所述工频周期的上升沿或下降沿将所述时钟信号进行复位，并使所述时钟信号重新计数。

10.一种LED驱动电路，其特征在于，所述LED驱动电路包括：

如权利要求1至7中任一项所述的工频方波信号采样电路；

缓冲器，包括第一输入端、第二输入端及输出端，所述缓冲器的第一输入端与所述工频方波信号采样电路的输出端相连接；

功率管，包括控制端、第一端及第二端，所述功率管的控制端与所述缓冲器的输出端相连接，所述功率管的第二端与所述缓冲器的第二输入端相连接；

LED，一端与输入电压相连接，另一端与所述功率管的第一端相连接；

采样电阻，一端所述功率管的第二端相连接，另一端接地。

11.根据权利要求10所述的LED驱动电路，其特征在于，所述缓冲器包括：

第二电流源，所述第二电流源一端与供电电源相连接；

第五NMOS管，所述第五NMOS管的漏极与所述第二电流源远离所述供电电源的一端相连接，所述第五NMOS管的栅极与所述第五NMOS管的漏极短接，所述第五NMOS管的源极接地；

第六NMOS管，所述第六NMOS管的栅极与所述第五NMOS管的栅极相连接，所述第五NMOS管的源极接地；

输入差分对管，包括第七NMOS管及第八NMOS管，所述第七NMOS管的栅极与所述工频方波信号采样电路的输出端相连接，所述第八NMOS管的栅极与所述功率管的第二端相连接；

第四PMOS管，所述第四PMOS管的源极与所述供电电源相连接，所述第四PMOS管的漏极与所述第六NMOS管的漏极相连接，所述第四PMOS管的栅极与所述第四PMOS管的漏极相短接；

第五PMOS管，所述第五PMOS管的源极与所述供电电源相连接，所述第五PMOS管的栅极与所述第四PMOS管的栅极相连接，所述第五PMOS管的漏极与所述第七NMOS管的漏极及所述第八NMOS管的漏极相连接；

第六PMOS管，所述第六PMOS管的源极与所述供电电源相连接，所述第六PMOS管的栅极与所述第六PMOS管的漏极相短接；

第七PMOS管，所述第七PMOS管的源极与所述供电电源相连接，所述第七PMOS管的栅极与所述第六PMOS管的栅极相连接；

第九NMOS管，所述第九NMOS管的漏极与所述第六PMOS管的漏极相连接，所述第九NMOS管的源极接地；

第十NMOS管，所述第十NMOS管的漏极与所述第七NMOS管的源极相连接，所述第十NMOS管的漏极与所述第七NMOS管的源极相连接，所述第十NMOS管的栅极与所述第十NMOS管的漏极相短接；

第十一NMOS管，所述第十一NMOS管的漏极与所述第八NMOS管的源极相连接，所述第十一NMOS管的栅极与所述第十一NMOS管的漏极相短接，所述第十一NMOS管的源极接地；

第十二NMOS管，所述第十二NMOS管的漏极与所述第七PMOS管的漏极相连接共同作为所述缓冲器的输出端，所述第十二NMOS管的源极接地，所述第十二NMOS管的栅极与所述第十一NMOS管的栅极相连接。

Images